JP3374880B2 - 半導体装置の製造方法、及び半導体装置 - Google Patents

半導体装置の製造方法、及び半導体装置

Info

Publication number
JP3374880B2
JP3374880B2 JP26249994A JP26249994A JP3374880B2 JP 3374880 B2 JP3374880 B2 JP 3374880B2 JP 26249994 A JP26249994 A JP 26249994A JP 26249994 A JP26249994 A JP 26249994A JP 3374880 B2 JP3374880 B2 JP 3374880B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
groove
phs
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26249994A
Other languages
English (en)
Other versions
JPH08125077A (ja
Inventor
克也 小崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26249994A priority Critical patent/JP3374880B2/ja
Priority to US08/547,928 priority patent/US5872396A/en
Publication of JPH08125077A publication Critical patent/JPH08125077A/ja
Priority to US09/093,059 priority patent/US5998238A/en
Application granted granted Critical
Publication of JP3374880B2 publication Critical patent/JP3374880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体チップの裏面
に放熱のためのＰＨＳ（Plated Heat Sink）層を備えた
半導体装置の製造方法、及び半導体装置に関するもので
ある。
【０００２】
【従来の技術】図１７は、特開平６−２０９０５８号公
報に示されている、半導体チップの裏面にＰＨＳ層を備
えた従来の高周波高出力半導体装置の製造方法を示す断
面図である。まず、その表面に複数の半導体素子が形成
されている半導体基板１上に、チップ分離領域に開口部
を有するフォトレジスト４を形成した後、このフォトレ
ジストをマスクとして半導体基板１を反応性イオンエッ
チング（ＲＩＥ）等によりエッチングし、深さ２５〜３
０μｍのチップ分離溝２を形成する。この際、深さ方向
のみでなく、横方向にも若干エッチングがなされ、フォ
トレジストマスク下のアンダーエッチ３が生じる。次
に、蒸着またはスパッタリングデポジッションを用い
て、全面に溝内金属層５を被着させる（図１７(a) ）。
さらに、フォトレジスト４を除去することにより、チッ
プ分離溝２の内面にのみ溝内金属層５を形成する。これ
は、上記アンダーエッチ３があるため容易にできる。さ
らに、チップ分離溝以外の半導体基板上にレジスト４４
を形成した後、溝内金属層５を給電層とした電解メッキ
により、厚さ約５μｍのメッキ層５５をチップ分離溝内
にのみ形成する（図１７(b) ）。このメッキ層は、後述
の半導体基板裏面の研磨により基板が半導体チップに分
離された後に、これらの半導体チップを機械的に結合し
ておくためのものであり、上記のように５μｍ程度の厚
さは必要である。次に、ワックス６を用いて半導体基板
１の表面をガラス板７に貼り付ける（図１７(c) ）。さ
らに、半導体基板１をその裏面側から上記溝内金属層の
底面が露出するまで研磨する（図１７(d) ）。これによ
り、半導体基板１の厚さはチップ分離溝の深さと同程度
の２５〜３０μｍとなり、半導体基板は半導体チップに
分離される。次に、半導体基板１の裏面側の全面に厚さ
４０〜５０μｍのＡｕからなるＰＨＳ層を形成した後、
ワックス６を除去することにより、ガラス板７を半導体
基板１から剥離し、洗浄する。さらに、上記ＰＨＳ層裏
面をエキスパンドフィルムに貼り付けた後、ダイシング
を行う。すなわち、上記チップ分離溝領域のＰＨＳ層を
ダイシングブレードによって切断する。
【０００３】上記製造方法を用いて、その表面に上記半
導体素子が形成された半導体チップと、その裏面に形成
された上記ＰＨＳ層を有する半導体装置が得られる。こ
のＰＨＳ層は、半導体チップの表面に形成された電界効
果トランジスタ等の半導体素子から発生する熱を放散さ
せるための放熱体である。また、このＰＨＳ層はガラス
板を剥離した後の薄い半導体基板や、ダイシング後の半
導体チップの取扱いを容易にする。
【０００４】上記製造方法においては、チップ分離溝２
をＲＩＥを用いて形成する場合、半導体基板１を支持す
るためのサセプタリング等に基板表面の周縁領域が遮蔽
され、この領域にはチップ分離溝を形成できない。この
ため、後のメッキ層形成工程において、この領域のメッ
キ層は、半導体基板表面上のメッキ突起となる。この状
態で、ワックスを介してガラス板を基板表面に接着させ
ると、図１８に示すように、上記メッキ突起５５５の下
の半導体基板にクラック１ｃを発生させる。また、チッ
プ分離溝２が正常に形成され、その内面に溝内金属層５
及びメッキ層５５が形成されている領域においても、半
導体基板裏面を溝内金属層５の底面が露出するまで研磨
する工程において、その深さが他のチップ分離溝より深
くなっているチップ分離溝では、溝内金属層５の底面が
露出した後も、上記研磨が続くため、図１９に示すよう
に、溝内金属層５の破れ５ｄ、さらにはメッキ層５５の
破れ５５ａが生じたり、このような破損が起こらない場
合でも、上記溝内金属層５が研磨後の半導体基板裏面か
ら突出するため、その後のフォトリソグラフィ工程が著
しく困難となる。また、上記ダイシング工程（ＰＨＳ層
を切断する工程）においてＰＨＳ層の切断面にバリ（Ｐ
ＨＳ層の半導体基板裏面側への突起）が発生するが、こ
れはＰＨＳ層の裏面から完全に突出しており、後にこの
半導体装置をチップキャリアに実装する工程において、
ＰＨＳ層とチップキャリアとの密着性を著しく阻害す
る。これにより、ＰＨＳ層からチップキャリアへの放熱
性が劣化する。
【０００５】上記の問題を避けるための半導体装置の製
造方法として、米国特許ＵＳＰ５,２７５, ９５８に示
された方法がある。以下これについて、説明する。図２
０は、この方法を工程順に示した断面図である。まず、
厚さ約６００μｍの半導体基板１の表面の半導体素子が
形成されている領域に表面保護膜２００を形成した後、
深さ５〜１５μｍの第１のチップ分離溝２を半導体基板
１の表面側にエッチングにより形成する（図２０(a)
）。次に、このチップ分離溝２内にＡｕからなる厚さ
約１０μｍの第１のチップ分離溝メッキ層５１を形成し
（図２０(b) ）、ワックス６を用いてガラス板７を半導
体基板１の表面側に貼り付ける（図２０(c)）。さら
に、半導体基板１の裏面の上記第１チップ分離溝２に対
応する領域において、上記第１チップ分離溝メッキ層５
１の底面が露出するまで半導体基板１をエッチングする
ことにより、第２のチップ分離溝２２を形成する（図２
０(d) ）。次に、半導体基板１の裏面の上記第２チップ
分離溝以外の領域にフォトレジスト８を形成し、このフ
ォトレジストをマスクとして、第２チップ分離溝２２内
にＡｕからなる厚さ約１０μｍの第２のチップ分離溝メ
ッキ層５２を形成する（図２０(e) ）。さらに、フォト
レジスト８を除去した後、半導体基板１の裏面を研磨
し、基板の厚さが２０〜３０μｍとなるまで薄板化す
る。この際、上記第２チップ分離溝メッキ層５２も同時
に研磨されるため、図２０(f) に示すように、上記研磨
後に残った第２チップ分離溝２２の内面にのみ第２チッ
プ分離溝メッキ層５２が形成された構造が得られる。次
に、半導体基板１の裏面の上記第２チップ分離溝２２以
外の領域に厚さ４０〜６０μｍのＰＨＳ層１０を形成す
る（図２０(g) ）。さらに、ワックス６を溶解して除去
し、これによってガラス板７を半導体基板１から剥離し
た後、ＰＨＳ層１０の裏面をダイシングテープ３００に
接着する。最後に、上記第１及び第２チップ分離溝メッ
キ層を切断することにより、その表面に上記半導体素子
が形成された半導体チップと、その裏面に形成された上
記ＰＨＳ層を有する半導体装置が得られる（図２０(h)
）。上記切断工程においてメッキ層のバリ５２ａ（図
においてメッキ層が半導体基板裏面側に折れ曲がってい
る部分）が発生するが、これはＰＨＳ層の裏面から突出
することは無いため、後にこの半導体装置をチップキャ
リアに実装する工程において、ＰＨＳ層とチップキャリ
アとの密着性は良好となる。
【０００６】この製造方法においては、第２チップ分離
溝２２及び第２チップ分離溝メッキ層５２を形成した後
に半導体基板裏面の研磨を行っているが、上記米国特許
には、半導体基板裏面の研磨を行った後に第２チップ分
離溝２２及び第２チップ分離溝メッキ層５２を形成する
方法も示されている。この際、半導体基板の表面側の第
１チップ分離溝２は、半導体基板裏面の研磨によって、
この半導体基板裏面に貫通しない程度の深さに形成され
ている。
【０００７】上記米国特許に示された製造方法では、半
導体基板裏面を研磨する際に、第１チップ分離溝メッキ
層の底面がこの研磨面に接触することがないため、最初
に述べた製造方法における、チップ分離溝内の金属層及
びメッキ層が破損したり、これらの層が半導体基板裏面
に突出したりする問題は生じない。
【０００８】
【発明が解決しようとする課題】上記米国特許に示され
た半導体装置の製造方法においては、第１チップ分離溝
メッキ層の厚さは１０μｍであり、最初に述べた製造方
法の溝内メッキ層の厚さ５μｍより厚くなっている。こ
れは、半導体基板裏面の第１及び第２チップ分離溝が形
成された領域には、ＰＨＳ層が形成されず、半導体チッ
プ間の機械的結合の強度はチップ分離溝内のメッキ層の
みによって保つ必要があるためである。従って、この米
国特許に示された方法を用いても、上記のメッキ突起に
よる半導体基板のクラックの発生を防止することはでき
ない。
【０００９】また、上記米国特許に示された製造方法に
おいては、上記のように半導体基板裏面の第１及び第２
チップ分離溝が形成された領域には、ＰＨＳ層が形成さ
れないため、最初に述べた製造方法のようにチップ分離
溝領域も含む半導体基板裏面の全面にＰＨＳ層が形成さ
れる場合と比較して、半導体チップ間の機械的結合の強
度が劣るという問題がある。このため、ＰＨＳ層を形成
し、ガラス板を剥離した後、半導体基板の形状に半導体
チップが結合された状態での取扱いが難しく、この段階
での半導体素子の電気特性の測定も困難となる。
【００１０】この発明は、上記の問題点に鑑みなされた
ものであり、上記メッキ突起による半導体基板のクラッ
クの発生を抑制でき、半導体基板裏面の研磨において、
半導体基板表面側に形成されたチップ分離溝内の金属層
が上記研磨面に接触することが無く、さらにＰＨＳ層が
形成された後の半導体チップ間の結合の機械的強度が良
好である半導体装置の製造方法、及びそれによって作製
される半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】この発明（請求項１）に
係る半導体装置の製造方法は、その表面に複数の半導体
素子が形成された半導体基板の所要の位置に、該半導体
基板を各々１つの上記半導体素子を有する複数の半導体
チップに分離するための第１のチップ分離溝を、その深
さが上記半導体基板の裏面を研磨または薄板化加工した
後に得られる該半導体基板の所定の厚さ以下となるよう
に形成する工程と、該第１チップ分離溝の内面に第１の
溝内金属層を形成する工程と、上記半導体基板の裏面を
研磨または薄板化加工（研削，ラッピング，ポリッシン
グ等）し、その厚さを上記所定の厚さとする工程と、上
記第１チップ分離溝に対応する上記半導体基板の裏面の
領域を上記第１溝内金属層が露出するまでエッチング
し、第２のチップ分離溝を形成することにより上記半導
体基板を複数の上記半導体チップに分離する工程と、該
第２チップ分離溝の内面に、ＰＨＳ層を構成する金属よ
り硬い金属からなる第２の溝内金属層を形成する工程
と、上記第２チップ分離溝を含む上記半導体基板の裏面
側の全面に、放熱のための金属層であるＰＨＳ層を形成
する工程と、上記第１チップ分離溝内において上記第１
溝内金属層、上記第２溝内金属層及び上記ＰＨＳ層を切
断することにより、各々上記半導体チップと、その裏面
側に設けられた上記ＰＨＳ層とからなる複数の半導体装
置を形成する工程とを含むものである。
【００１２】この発明（請求項２）に係る半導体装置の
製造方法は、上記の半導体装置の製造方法（請求項１）
において、上記ＰＨＳ層を形成する工程が、上記半導体
基板の裏面側の上記第２チップ分離溝以外の領域内に放
熱のための金属層である第１のＰＨＳ層を形成した後、
該第１ＰＨＳ層を含む半導体基板の裏面側の全面に放熱
のための金属層である第２のＰＨＳ層を形成するもので
ある。
【００１３】この発明（請求項３）に係る半導体装置の
製造方法は、その表面に複数の半導体素子が形成された
半導体基板の所要の位置に、該半導体基板を各々１つの
上記半導体素子を有する複数の半導体チップに分離する
ための第１のチップ分離溝を、その深さが上記半導体基
板の裏面を研磨または薄板化加工した後に得られる該半
導体基板の所定の厚さ以下となるように形成する工程
と、該第１チップ分離溝の内面に第１の溝内金属層を形
成する工程と、上記半導体基板の裏面を研磨または薄板
化加工し、その厚さを上記の所定の厚さとする工程と、
上記第１チップ分離溝に対応する上記半導体基板の裏面
の領域を上記第１溝内金属層が露出するまでエッチング
し、第２のチップ分離溝を形成することにより上記半導
体基板を複数の上記半導体チップに分離する工程と、該
第２チップ分離溝の内面に、ＰＨＳ層を構成する金属よ
り硬い金属からなる第２の溝内金属層を形成する工程
と、上記半導体基板の裏面側の第２チップ分離溝が形成
された領域に、ＰＨＳ層を構成する金属より硬い金属か
らなる硬質金属層を形成する工程と、上記半導体基板の
裏面側の全面に放熱のための金属層であるＰＨＳ層を形
成する工程と、上記ＰＨＳ層の裏面を上記硬質金属層の
裏面が露出するまで研磨または薄板化加工し、平坦化す
る工程と、上記第１チップ分離溝内において上記第１溝
内金属層、上記第２溝内金属層及び上記硬質金属層を切
断することにより、各々上記半導体チップと、その裏面
に設けられた上記ＰＨＳ層と、該ＰＨＳ層の側面全周に
突出して設けられた上記硬質金属層からなる複数の半導
体装置を形成する工程とを含むものである。
【００１４】この発明（請求項４）に係る半導体装置の
製造方法は、上記の半導体装置の製造方法（請求項３）
において、上記第２溝内金属層を形成する工程の後、上
記硬質金属層を形成する工程の前に、上記半導体基板の
裏面側の全面に、上記硬質金属層を構成する金属より軟
らかい金属からなり、上記硬質金属層の切断を容易にす
るための緩衝金属層を形成する工程を含むものである。
【００１５】この発明（請求項５）に係る半導体装置の
製造方法は、上記の半導体装置の製造方法（請求項３）
において、上記第２チップ分離溝を形成する工程が、上
記硬質金属層の厚さより厚いレジストを上記半導体基板
の裏面の上記第１チップ分離溝に対応する領域以外の領
域に形成し、該レジストをマスクとして上記第１溝内金
属層が露出するまで、上記半導体基板をエッチングする
ものであり、上記第２溝内金属層を形成する工程は、上
記レジストをマスクとして上記第２溝内金属層を選択メ
ッキにより上記第２チップ分離溝内面に形成するもので
あり、上記第２溝内金属層を形成する工程の後、上記硬
質金属層を形成する工程の前に、上記レジストをマスク
として、上記第２溝内金属層の裏面に、上記硬質金属層
を構成する金属より軟らかい金属からなり、上記硬質金
属層の切断を容易にするための緩衝金属層を選択メッキ
により形成する工程を含み、上記硬質金属層を形成する
工程は、上記レジストをマスクとして上記硬質金属層を
選択メッキにより上記第２溝内金属層の裏面に形成した
後、上記レジストを除去するものである。
【００１６】この発明（請求項６）に係る半導体装置の
製造方法は、上記の半導体装置の製造方法（請求項３な
いし５のいずれか）において、上記硬質金属層は、Ａｕ
−Ｓｎ合金からなるものである。
【００１７】この発明（請求項７）に係る半導体装置の
製造方法は、上記の半導体装置の製造方法（請求項１な
いし５のいずれか）において、上記第１溝内金属層が、
Ｔｉ層，Ｐｄ層及びＡｕ層が順に積層されてなるもので
あり、上記第２溝内金属層を形成する工程は、上記第２
チップ分離溝内に露出した上記第１溝内金属層の最下層
であるＴｉ層をエッチング除去して上記Ｐｄ層を露出さ
せた後、該Ｐｄ層を活性化層として用いたＮｉ系無電解
メッキによりＮｉまたはＮｉ系合金からなる第２溝内金
属層を形成するものである。
【００１８】この発明（請求項８）に係る半導体装置の
製造方法は、その表面に複数の半導体素子が形成された
半導体基板の所要の位置に、該半導体基板を各々１つの
上記半導体素子を有する複数の半導体チップに分離する
ための第１のチップ分離溝を、その深さが上記半導体基
板の裏面を研磨または薄板化加工した後に得られる該半
導体基板の所定の厚さ以下となるように形成する工程
と、該第１チップ分離溝の内面に第１の溝内金属層を形
成する工程と、上記半導体基板の裏面を研磨または薄板
化加工し、その厚さを上記の所定の厚さとする工程と、
上記半導体基板の裏面の全面に第１の給電層を形成した
後、該第１給電層裏面の上記第１チップ分離溝に対応す
る領域以外の領域に電解メッキにより放熱のための金属
層である第１のＰＨＳ層を形成する工程と、該第１ＰＨ
Ｓ層をマスクとして、上記第１給電層及び上記半導体基
板を裏面側から上記第１溝内金属層が露出するまでエッ
チングして第２のチップ分離溝を形成することにより上
記半導体基板を複数の上記半導体チップに分離する工程
と、上記半導体基板の裏面側の上記第１ＰＨＳ層及び上
記第２チップ分離溝を含む全面に第２の給電層を形成す
る工程と、上記第２給電層の裏面の全面に電解メッキに
より第２のＰＨＳ層を形成する工程と、上記第１チップ
分離溝内において上記第１溝内金属層、上記第２給電層
及び上記第２ＰＨＳ層を切断することにより、各々上記
半導体チップと、その裏面側に設けられた上記第１及び
第２ＰＨＳ層とからなる複数の半導体装置を形成する工
程とを含むものである。
【００１９】この発明（請求項９）に係る半導体装置の
製造方法は、上記の半導体装置の製造方法（請求項８）
において、上記第１給電層が、Ｔｉ及びＡｕが順に積層
されてなるものであり、上記第１給電層及び上記半導体
基板をエッチングする工程は、上記第１給電層を湿式エ
ッチングにより除去した後上記半導体基板をエッチング
するものである。
【００２０】この発明（請求項１０）に係る半導体装置
の製造方法は、上記の半導体装置の製造方法（請求項８
または９）において、上記第２給電層が、ＮｉまたはＮ
ｉ−Ｐからなり、その膜厚は３ないし５μｍであるもの
である。
【００２１】この発明（請求項１１）に係る半導体装置
の製造方法は、その表面に複数の半導体素子が形成され
た半導体基板の所要の位置に、該半導体基板を各々１つ
の上記半導体素子を有する複数の半導体チップに分離す
るための第１のチップ分離溝を、その深さが上記半導体
基板の裏面を研磨または薄板化加工した後に得られる該
半導体基板の所定の厚さ以下となるように形成する工程
と、該第１チップ分離溝の内面に第１の溝内金属層を形
成する工程と、上記半導体基板の裏面を研磨または薄板
化加工し、その厚さを上記の所定の厚さとする工程と、
上記半導体基板の裏面の全面に第１の給電層を形成した
後、該第１給電層裏面の上記第１チップ分離溝に対応す
る領域以外の領域に電解メッキによりメッキ金属層を形
成する工程と、該メッキ金属層をマスクとして、上記第
１給電層及び上記半導体基板を裏面側から上記第１溝内
金属層が露出するまでエッチングすることにより第２の
チップ分離溝を形成し、上記半導体基板を複数の上記半
導体チップに分離する工程と、上記第２チップ分離溝を
含む上記半導体基板の裏面側の全面に第２の給電層を形
成した後、該第２給電層の裏面の全面に、第２の溝内金
属層を構成する金属より軟らかい金属からなり、上記第
２溝内金属層の切断を容易にするための緩衝金属層を形
成する工程と、上記緩衝金属層裏面の上記第２チップ分
離溝領域に、ＰＨＳ層を構成する金属より硬い金属から
なる第２の溝内金属層を形成する工程と、上記緩衝金属
層裏面の上記第２チップ分離溝領域以外の領域に、放熱
のための金属層である第１のＰＨＳ層を形成する工程
と、上記第２溝内金属層及び上記第１ＰＨＳ層の裏面の
全面に放熱のための金属層である第２のＰＨＳ層を形成
する工程と、上記第１チップ分離溝内において上記第１
溝内金属層、上記第２給電層、上記緩衝金属層及び上記
第２ＰＨＳ層を切断することにより、各々上記半導体チ
ップと、その裏面側に設けられた上記第１及び第２ＰＨ
Ｓ層とからなる複数の半導体装置を形成する工程とを含
むものである。
【００２２】この発明（請求項１２）に係る半導体装置
の製造方法は、その表面に複数の半導体素子が形成され
た半導体基板の所要の位置に、該半導体基板を各々１つ
の上記半導体素子を有する複数の半導体チップに分離す
るための第１のチップ分離溝を、その深さが上記半導体
基板の裏面を研磨または薄板化加工した後に得られる該
半導体基板の所定の厚さ以下となるように形成する工程
と、該第１チップ分離溝の内面に第１の溝内金属層を形
成する工程と、上記半導体基板の裏面を研磨または薄板
化加工し、その厚さを上記の所定の厚さとする工程と、
上記半導体基板の裏面の全面に給電層を形成した後、該
給電層裏面の上記第１チップ分離溝に対応する領域以外
の領域に電解メッキにより放熱のための金属層であるＰ
ＨＳ層を形成する工程と、該ＰＨＳ層をマスクとして、
上記給電層及び上記半導体基板を裏面側から上記第１溝
内金属層が露出するまでエッチングすることにより第２
のチップ分離溝を形成し、上記半導体基板を複数の上記
半導体チップに分離する工程と、上記半導体基板の裏面
側の全面にセラミックペーストの塗布及び乾燥を行い、
上記第２チップ分離溝内及び該第２チップ分離溝領域の
上記ＰＨＳ層間に上記セラミックペーストを充填する工
程と、上記セラミックペーストを上記ＰＨＳ層の裏面が
露出するまで研磨または薄板化加工し、平坦化する工程
と、上記セラミックペーストを熱処理によりキュアし、
セラミック層を形成する工程と、上記第１チップ分離溝
内において上記第１溝内金属層及び上記セラミック層を
切断することにより、各々上記半導体チップと、その裏
面側に設けられたＰＨＳ層と、該ＰＨＳ層の側面全周に
突出して設けられた上記セラミック層からなる複数の半
導体装置を形成する工程とを含むものである。
【００２３】この発明（請求項１３）に係る半導体装置
の製造方法は、半導体基板上にエッチングストップ層を
介して形成され、その表面に複数の半導体素子が形成さ
れたエピタキシャル成長層の所要の位置に、該エピタキ
シャル層を各々１つの上記半導体素子を有する複数の半
導体チップに分離するためのチップ分離溝を、上記エッ
チングストップ層が露出するまで上記エピタキシャル層
をエッチングすることにより形成する工程と、該チップ
分離溝の内面に溝内金属層を形成する工程と、上記半導
体基板を上記エッチングストップ層が露出して自動的に
停止するエッチングにより除去する工程と、上記エッチ
ングストップ層を除去し、上記エピタキシャル成長層の
裏面に上記溝内金属層を露出させる工程と、上記エピタ
キシャル成長層の裏面の全面に放熱のための金属層であ
るＰＨＳ層を形成する工程と、上記分離溝内において上
記溝内金属層及び上記ＰＨＳ層を切断することにより、
各々上記半導体チップと、その裏面側に設けられたＰＨ
Ｓ層とからなる複数の半導体装置を形成する工程とを含
むものである。
【００２４】この発明（請求項１４）に係る半導体装置
の製造方法は、上記の半導体装置の製造方法（請求項１
ないし６または８ないし１３のいずれか）において、上
記第１溝内金属層が、Ｔｉ層及びＡｕ層が積層されてな
るものであり、上記第２チップ分離溝を形成する工程
が、上記半導体基板をエッチングした後、露出した上記
第１溝内金属層の上記Ｔｉ層をエッチングにより除去
し、上記Ａｕ層を上記第２チップ分離溝内に露出させる
ものである。
【００２５】この発明（請求項１５）に係る半導体装置
の製造方法は、上記の半導体装置の製造方法（請求項１
ないし１４のいずれか）において、上記ＰＨＳ層、上記
第１ＰＨＳ層または上記第２ＰＨＳ層が、ＡｕまたはＣ
ｕからなるものである。
【００２６】この発明（請求項１６）に係る半導体装置
の製造方法は、上記の半導体装置の製造方法（請求項１
ないし７、１１、１４または１５のいずれか）におい
て、上記第２溝内金属層または上記硬質金属層が、Ｎｉ
またはＮｉ−Ｐ合金からなるものである。
【００２７】この発明（請求項１７）に係る半導体装置
の製造方法は、上記の半導体装置の製造方法（請求項
４、５、１１または１４ないし１６のいずれか）におい
て、上記メッキ金属層または上記緩衝金属層が、Ａｕま
たはＣｕからなるものである。
【００２８】この発明（請求項１８）に係る半導体装置
は、複数の半導体素子が形成されている半導体基板の表
面に第１のチップ分離溝を、該第１チップ分離溝の内面
に第１の溝内金属層を形成し、上記半導体基板の裏面を
研磨または薄板化加工することによりその厚さを所定の
厚さとし、上記半導体基板の裏面に、上記第１溝内金属
層の底面が露出するように第２のチップ分離溝を形成
し、該第２チップ分離溝の内面に第２の溝内金属層を形
成した後、上記半導体基板の裏面側の全面に、放熱のた
めの金属層であるＰＨＳ層を形成し、上記第１チップ分
離溝内において上記第１溝内金属層、上記第２溝内金属
層及び上記ＰＨＳ層を切断することにより作製されてな
り、１つの上記半導体チップと、その裏面側に、その側
面より外側に突出して設けられた上記ＰＨＳ層とを備
え、上記ＰＨＳ層の外周部分の高さは、該ＰＨＳ層の中
央部分の高さより上記第２溝内金属層をその内面に有す
る上記第２チップ分離溝の深さの分だけ高いものであ
る。
【００２９】この発明（請求項１９）に係る半導体装置
は、上記の半導体装置（請求項１８）において、上記Ｐ
ＨＳ層が、上記半導体基板の裏面側の上記第２チップ分
離溝以外の領域に第１のＰＨＳ層を形成した後、該第１
ＰＨＳ層を含む半導体基板の裏面側の全面に第２のＰＨ
Ｓ層を形成してなるものであり、１つの上記半導体チッ
プと、その裏面側に設けられた上記第１ＰＨＳ層と、該
第１ＰＨＳ層の裏面側及び側面側に設けられ、上記半導
体チップの側面より外側に突出した上記第２ＰＨＳ層と
を備え、上記第２ＰＨＳ層の外周部分の高さは、上記第
２ＰＨＳ層の中央部分の高さより上記第１ＰＨＳ層の厚
さと上記第２溝内金属層をその内面に有する上記第２チ
ップ分離溝の深さを合わせた分だけ高いものである。
【００３０】この発明（請求項２０）に係る半導体装置
は、複数の半導体素子が形成されている半導体基板の表
面に第１のチップ分離溝を、該第１チップ分離溝の内面
に第１の溝内金属層を形成し、上記半導体基板の裏面を
研磨または薄板化加工することによりその厚さを所定の
厚さとし、上記半導体基板の裏面に、上記第１溝内金属
層の底面が露出するように第２のチップ分離溝を形成
し、該第２チップ分離溝の内面に第２の溝内金属層を形
成した後、上記半導体基板の裏面側の第２チップ分離溝
が形成された領域に、ＰＨＳ層を構成する金属より硬い
金属からなり、その厚さがＰＨＳ層とほぼ同じである硬
質金属層を形成し、上記半導体基板の裏面側の全面に放
熱のための金属層であるＰＨＳ層を形成した後、上記Ｐ
ＨＳ層の裏面を上記硬質金属層の裏面が露出するまで研
磨または薄板化加工して平坦化し、上記第１チップ分離
溝内において上記第１溝内金属層、上記第２溝内金属層
及び上記硬質金属層を切断することにより作製されてな
り、１つの上記半導体チップと、その裏面側に設けられ
た上記ＰＨＳ層と、該ＰＨＳ層の側面全周に突出して設
けられた上記硬質金属層とを備えたものである。
【００３１】この発明（請求項２１）に係る半導体装置
は、上記の半導体装置（請求項２０）において、上記硬
質金属層が、Ａｕ−Ｓｎ合金からなるものである。
【００３２】この発明（請求項２２）に係る半導体装置
は、複数の半導体素子が形成されている半導体基板の表
面に第１のチップ分離溝を、該第１チップ分離溝の内面
に第１の溝内金属層を形成し、上記半導体基板の裏面を
研磨または薄板化加工することによりその厚さを所定の
厚さとし、上記第１チップ分離溝に対応する上記半導体
基板の裏面側の領域以外の領域に放熱のための金属層で
ある第１のＰＨＳ層を形成した後、該第１ＰＨＳ層をマ
スクとして、上記半導体基板を裏面側から上記第１溝内
金属層の底面が露出するまでエッチングすることにより
第２のチップ分離溝を形成し、上記半導体基板の裏面側
の全面に第２のＰＨＳ層を形成した後、上記第１チップ
分離溝内において上記第１溝内金属層及び上記第２ＰＨ
Ｓ層を切断することにより作製されてなり、１つの上記
半導体チップと、その裏面側に設けられた上記第１ＰＨ
Ｓ層と、該第１ＰＨＳ層の裏面側及び側面側に設けら
れ、上記半導体チップの側面より外側に突出した上記第
２ＰＨＳ層とを備え、上記第２ＰＨＳ層の外周部分の高
さは、上記第２ＰＨＳ層の中央部分の高さより上記第１
ＰＨＳ層の厚さと上記第２チップ分離溝の深さを合わせ
た分だけ高いものである。
【００３３】この発明（請求項２３）に係る半導体装置
は、複数の半導体素子が形成されている半導体基板の表
面に、第１のチップ分離溝を、該第１チップ分離溝の内
面に第１の溝内金属層を形成し、上記半導体基板の裏面
を研磨または薄板化加工することによりその厚さを所定
の厚さとし、上記第１チップ分離溝に対応する上記半導
体基板の裏面の領域以外の領域にメッキ金属層を形成し
た後、該メッキ金属層をマスクとして、上記半導体基板
を上記第１溝内金属層の底面が露出するまでエッチング
することにより第２のチップ分離溝を形成し、上記半導
体基板の裏面側の全面に、第２の溝内金属層を構成する
金属より軟らかい金属からなる緩衝金属層を形成した
後、該緩衝金属層裏面の上記第２チップ分離溝領域に、
ＰＨＳ層を構成する金属より硬い金属からなる第２溝内
金属層を形成し、上記緩衝金属層裏面の上記第２チップ
分離溝領域以外の領域に、第１のＰＨＳ層を形成した
後、上記第２溝内金属層及び上記第１ＰＨＳ層の裏面の
全面に第２のＰＨＳ層を形成し、上記第１チップ分離溝
内において上記第１溝内金属層、上記緩衝金属層、上記
第２溝内金属層及び上記第２ＰＨＳ層を切断することに
より作製されてなり、１つの上記半導体チップと、その
裏面側に設けられた緩衝金属層と、該緩衝金属層の裏面
側に設けられた上記第１ＰＨＳ層と、該第１ＰＨＳ層の
裏面側及び側面側に設けられ、上記半導体チップの側面
より外側に突出した上記第２ＰＨＳ層とを備え、上記第
２ＰＨＳ層の外周部分の高さは、上記第２ＰＨＳ層の中
央部分の高さより上記第１ＰＨＳ層の厚さと上記第２溝
内金属層をその内面に有する上記第２チップ分離溝の深
さを合わせた分だけ高いものである。
【００３４】この発明（請求項２４）に係る半導体装置
は、複数の半導体素子が形成されている半導体基板の表
面に第１のチップ分離溝を、該第１チップ分離溝の内面
に第１の溝内金属層を形成し、上記半導体基板の裏面を
研磨または薄板化加工し、その厚さを所定の厚さとし、
上記第１チップ分離溝に対応する上記半導体基板の裏面
側の領域以外の領域に放熱のための金属層であるＰＨＳ
層を形成した後、該ＰＨＳ層をマスクとして、上記半導
体基板を裏面側から上記第１溝内金属層の底面が露出す
るまでエッチングすることにより第２のチップ分離溝を
形成し、上記第２チップ分離溝内及び該第２チップ分離
溝領域の上記ＰＨＳ層間にセラミックペーストを充填し
た後、上記セラミックペーストを熱処理によりキュアし
てセラミック層を形成し、上記第１チップ分離溝内にお
いて上記第１溝内金属層及び上記セラミック層を切断す
ることにより作製されてなり、１つの上記半導体チップ
と、その裏面側に設けられた上記ＰＨＳ層と、該ＰＨＳ
層の側面全周に突出して設けられた上記セラミック層と
を備えたものである。
【００３５】この発明（請求項２５）に係る半導体装置
は、半導体基板上にエッチングストップ層とエピタキシ
ャル成長層が積層されており、複数の半導体素子が形成
されている上記エピタキシャル層の表面にチップ分離溝
を上記エッチングストップ層が露出して自動的に停止す
るエッチングにより形成した後、該チップ分離溝の内面
に溝内金属層を形成し、上記半導体基板を上記エッチン
グストップ層が露出して自動的に停止するエッチングに
より除去した後、上記エッチングストップ層を除去し
て、上記エピタキシャル成長層の裏面に上記溝内金属層
の底面を露出させ、上記エピタキシャル成長層の裏面の
全面に放熱のための金属層であるＰＨＳ層を形成した
後、上記チップ分離溝内において上記溝内金属層及び上
記ＰＨＳ層を切断することにより作製されてなり、１つ
の上記半導体チップと、その裏面側に、上記半導体チッ
プの側面より外側に突出して設けられた上記ＰＨＳ層と
を備えたものである。
【００３６】
【作用】この発明（請求項１）に係る半導体装置の製造
方法では、その表面に複数の半導体素子が形成された半
導体基板の所要の位置に、該半導体基板を各々１つの上
記半導体素子を有する複数の半導体チップに分離するた
めの第１のチップ分離溝を、その深さが上記半導体基板
の裏面を研磨または薄板化加工した後に得られる該半導
体基板の所定の厚さ以下となるように形成する工程と、
該第１チップ分離溝の内面に第１の溝内金属層を形成す
る工程と、上記半導体基板の裏面を研磨または薄板化加
工（研削，ラッピング，ポリッシング等）し、その厚さ
を上記所定の厚さとする工程と、上記第１チップ分離溝
に対応する上記半導体基板の裏面の領域を上記第１溝内
金属層が露出するまでエッチングし、第２のチップ分離
溝を形成することにより上記半導体基板を複数の上記半
導体チップに分離する工程と、該第２チップ分離溝の内
面に、ＰＨＳ層を構成する金属より硬い金属からなる第
２の溝内金属層を形成する工程と、上記第２チップ分離
溝を含む上記半導体基板の裏面側の全面に、放熱のため
の金属層であるＰＨＳ層を形成する工程と、上記第１チ
ップ分離溝内において上記第１溝内金属層、上記第２溝
内金属層及び上記ＰＨＳ層を切断することにより、各々
上記半導体チップと、その裏面側に設けられた上記ＰＨ
Ｓ層とからなる複数の半導体装置を形成する工程とを含
むから、上記ＰＨＳ層が半導体基板の裏面全面に形成さ
れていることにより、このＰＨＳ層形成工程からチップ
分離溝領域の各金属層を切断する工程までの半導体チッ
プ間の機械的結合の強度が良好となる。また、この半導
体基板裏面の全面にＰＨＳ層が形成されることと、上記
第１チップ分離溝の深さが、半導体基板裏面の研磨また
は薄板化加工により薄板化される半導体基板の厚さより
浅いこと、すなわち半導体基板裏面の研磨または薄板化
加工時に第１チップ分離溝の下に一定の厚さの半導体基
板が残っていることにより、第１溝内金属層に機械的強
度を持たせる必要がない。従って、第１溝内金属層の厚
さを１μｍ以下と薄くすることが可能であり、これによ
って半導体基板表面の周縁領域において前述のメッキ突
起のような厚い金属の突起が形成されることはなくな
り、この突起に起因するガラス板貼り付け時の半導体基
板のクラック発生も防止できる。さらに、上記のように
半導体基板裏面の研磨または薄板化加工時に第１チップ
分離溝の下に一定の厚さの半導体基板が残っているた
め、第１溝内金属層がこの研磨または薄板化加工によっ
て半導体基板裏面に露出することがない。従って、第１
溝内金属層がこの研磨または薄板化加工によって破れた
り、半導体基板裏面に突出することにより、その後のフ
ォトリソグラフィ工程が困難になることはない。以上の
ように、この製造方法を用いることにより、安定した、
歩留まりの良好な、半導体装置の製造が可能となる。ま
た、ＰＨＳ層裏面のチップ分離溝領域には、その内面に
第２溝内金属層を有する上記第２チップ分離溝の深さ程
度の窪みができており、これによってこの領域の金属層
を切断する工程において、ＰＨＳ層に発生するバリ（Ｐ
ＨＳ層切断面における裏面側への突起）の半導体チップ
領域のＰＨＳ層裏面からの突出の程度を低減できる。従
って、上記切断工程後に得られる半導体装置を後にチッ
プキャリアに実装する工程におけるＰＨＳ層とチップキ
ャリアとの密着性は、従来技術として既に説明した、Ｐ
ＨＳ層のバリが完全にその裏面に突出している場合より
良好なものとすることができる。すなわち、良好な放熱
性を有し、信頼性の高い半導体装置を得ることができ
る。
【００３７】この発明（請求項２）に係る半導体装置の
製造方法では、上記の半導体装置の製造方法（請求項
１）において、上記ＰＨＳ層を形成する工程が、上記半
導体基板の裏面側の上記第２チップ分離溝以外の領域内
に放熱のための金属層である第１のＰＨＳ層を形成した
後、該第１ＰＨＳ層を含む半導体基板の裏面側の全面に
放熱のための金属層である第２のＰＨＳ層を形成するも
のであるから、上記のようにＰＨＳ層が半導体基板裏面
全面に形成されることにより、半導体チップ間の機械的
結合の強度が増し、半導体基板表面周縁領域における金
属の突起の形成がなく、これによる半導体基板における
クラックの発生も防止でき、半導体基板裏面の研磨また
は薄板化加工による第１溝内金属層の破損または半導体
基板裏面への突出もない。このように、この製造方法を
用いることにより、安定した、歩留まりの良好な、半導
体装置の製造が可能となる。さらに、上記第１ＰＨＳ層
は第２チップ分離溝領域には形成されていないため、第
２ＰＨＳ層形成直後のこの層の裏面は、チップ分離溝領
域では第１ＰＨＳ層の厚さにその内面に第２溝内金属層
を有する第２チップ分離溝の深さを加えた分だけ窪んで
いる。従って、チップ分離溝領域の金属層を切断する際
に発生する第２ＰＨＳ層のバリを上記の窪み内に納める
ことが可能となる。すなわち、上記切断工程後に得られ
る半導体チップとその裏面に形成されたＰＨＳ層からな
る半導体装置において、上記ＰＨＳ層のバリは半導体チ
ップ直下のＰＨＳ層の裏面より突出することはない。従
って、この半導体装置を後にチップキャリアに実装する
工程において、ＰＨＳ層とチップキャリアとの密着性を
良好なものとすることができる。従って、良好な放熱性
を有し、信頼性の高い半導体装置を得ることができる。
【００３８】この発明（請求項３）に係る半導体装置の
製造方法では、その表面に複数の半導体素子が形成され
た半導体基板の所要の位置に、該半導体基板を各々１つ
の上記半導体素子を有する複数の半導体チップに分離す
るための第１のチップ分離溝を、その深さが上記半導体
基板の裏面を研磨または薄板化加工した後に得られる該
半導体基板の所定の厚さ以下となるように形成する工程
と、該第１チップ分離溝の内面に第１の溝内金属層を形
成する工程と、上記半導体基板の裏面を研磨または薄板
化加工し、その厚さを上記の所定の厚さとする工程と、
上記第１チップ分離溝に対応する上記半導体基板の裏面
の領域を上記第１溝内金属層が露出するまでエッチング
し、第２のチップ分離溝を形成することにより上記半導
体基板を複数の上記半導体チップに分離する工程と、該
第２チップ分離溝の内面に、ＰＨＳ層を構成する金属よ
り硬い金属からなる第２の溝内金属層を形成する工程
と、上記半導体基板の裏面側の第２チップ分離溝が形成
された領域に、ＰＨＳ層を構成する金属より硬い金属か
らなる硬質金属層を形成する工程と、上記半導体基板の
裏面側の全面に放熱のための金属層であるＰＨＳ層を形
成する工程と、上記ＰＨＳ層の裏面を上記硬質金属層の
裏面が露出するまで研磨または薄板化加工し、平坦化す
る工程と、上記第１チップ分離溝内において上記第１溝
内金属層、上記第２溝内金属層及び上記硬質金属層を切
断することにより、各々上記半導体チップと、その裏面
に設けられた上記ＰＨＳ層と、該ＰＨＳ層の側面全周に
突出して設けられた上記硬質金属層からなる複数の半導
体装置を形成する工程とを含むから、半導体基板裏面の
チップ分離溝領域には、ＰＨＳ層の厚さと同程度の厚さ
の硬質金属層が形成され、この領域以外の領域にはＰＨ
Ｓ層が形成されることになる。従って、このＰＨＳ層形
成工程からチップ分離溝領域の各金属層を切断する工程
までの半導体チップ間の機械的結合の強度が良好とな
る。また、この半導体基板裏面の全面に硬質金属層また
はＰＨＳ層が形成されることと、上記第１チップ分離溝
の深さが、半導体基板裏面の研磨または薄板化加工によ
り薄板化される半導体基板の厚さより浅いこと、すなわ
ち半導体基板裏面の研磨または薄板化加工時に第１チッ
プ分離溝の下に一定の厚さの半導体基板が残っているこ
とにより、第１溝内金属層に機械的強度を持たせる必要
がない。従って、第１溝内金属層の厚さを１μｍ以下と
薄くすることが可能であり、これによって半導体基板表
面の周縁領域において前述のメッキ突起のような厚い金
属の突起が形成されることはなくなり、この突起に起因
するガラス板貼り付け時の半導体基板のクラック発生も
防止できる。さらに、上記のように半導体基板裏面の研
磨または薄板化加工時に第１チップ分離溝の下に一定の
厚さの半導体基板が残っているため、第１溝内金属層が
この研磨または薄板化加工によって半導体基板裏面に露
出することがない。従って、第１溝内金属層がこの研磨
または薄板化加工によって破れたり、半導体基板裏面に
突出することにより、その後のフォトリソグラフィ工程
が困難になることはない。以上のように、この製造方法
を用いることにより、安定した、歩留まりの良好な、半
導体装置の製造が可能となる。また、半導体基板裏面側
のチップ分離溝領域には、上記のように硬質金属層が形
成されているから、この領域の金属層を切断する工程に
おいて、この硬質金属層に発生するバリはＰＨＳ層を直
接切断することによって発生するバリより小さく、上記
切断工程後に得られる半導体装置を後にチップキャリア
に実装する工程において、ＰＨＳ層とチップキャリアと
の密着性はＰＨＳ層のバリがその裏面に突出している場
合より良好なものとすることができる。従って、良好な
放熱性を有し、信頼性の高い半導体装置を得ることがで
きる。
【００３９】この発明（請求項４）に係る半導体装置の
製造方法では、上記の半導体装置の製造方法（請求項
３）において、上記第２溝内金属層を形成する工程の
後、上記硬質金属層を形成する工程の前に、上記半導体
基板の裏面側の全面に、上記硬質金属層を構成する金属
より軟らかい金属からなり、上記硬質金属層の切断を容
易にするための緩衝金属層を形成する工程を含むから、
上記のように硬質金属層またはＰＨＳ層が半導体基板裏
面全面に形成されることにより、半導体チップ間の機械
的結合の強度が増し、半導体基板表面周縁領域における
金属の突起の形成がなく、これによる半導体基板におけ
るクラックの発生も防止でき、半導体基板裏面の研磨ま
たは薄板化加工による第１溝内金属層の破損または半導
体基板裏面への突出もない。さらに、軟らかい金属から
なる上記緩衝金属層が形成されているため、チップ分離
溝領域の金属層を切断する際、この領域にはＰＨＳ層と
同程度に厚い硬質金属層が存在するにもかかわらず、そ
の切断は容易となる。このように、この製造方法を用い
ることにより、安定した、歩留まりの良好な、半導体装
置の製造が可能となる。さらに、半導体基板裏面のチッ
プ分離溝領域では硬質金属層が形成されている。従っ
て、チップ分離溝領域の金属層を切断する際に、この硬
質金属層に発生するバリはＰＨＳ層を直接切断すること
によって発生するバリより小さく、上記切断工程後に得
られる半導体装置を後にチップキャリアに実装する工程
において、ＰＨＳ層とチップキャリアとの密着性はＰＨ
Ｓ層のバリがその裏面に突出している場合より良好なも
のとすることができる。従って、良好な放熱性を有し、
信頼性の高い半導体装置を得ることができる。
【００４０】この発明（請求項５）に係る半導体装置の
製造方法では、上記の半導体装置の製造方法（請求項
３）において、上記第２チップ分離溝を形成する工程
が、上記硬質金属層の厚さより厚いレジストを上記半導
体基板の裏面の上記第１チップ分離溝に対応する領域以
外の領域に形成し、該レジストをマスクとして上記第１
溝内金属層が露出するまで、上記半導体基板をエッチン
グするものであり、上記第２溝内金属層を形成する工程
は、上記レジストをマスクとして上記第２溝内金属層を
選択メッキにより上記第２チップ分離溝内面に形成する
ものであり、上記第２溝内金属層を形成する工程の後、
上記硬質金属層を形成する工程の前に、上記レジストを
マスクとして、上記第２溝内金属層の裏面に、上記硬質
金属層を構成する金属より軟らかい金属からなり、上記
硬質金属層の切断を容易にするための緩衝金属層を選択
メッキにより形成する工程を含み、上記硬質金属層を形
成する工程が、上記レジストをマスクとして上記硬質金
属層を選択メッキにより上記第２溝内金属層の裏面に形
成した後、上記レジストを除去するものであるから、上
記のように硬質金属層またはＰＨＳ層が半導体基板裏面
全面に形成されることにより、半導体チップ間の機械的
結合の強度が増し、半導体基板表面周縁領域における金
属の突起の形成がなく、これによる半導体基板における
クラックの発生も防止でき、半導体基板裏面の研磨また
は薄板化加工による第１溝内金属層の破損または半導体
基板裏面への突出もない。さらに、軟らかい金属からな
る上記緩衝金属層が形成されているため、チップ分離溝
領域の金属層を切断する際、この領域にはＰＨＳ層と同
程度に厚い硬質金属層が存在するにもかかわらず、その
切断は容易となる。以上のように、この製造方法を用い
ることにより、安定した、歩留まりの良好な、半導体装
置の製造が可能となる。さらに、半導体基板裏面のチッ
プ分離溝領域では硬質金属層が形成されている。従っ
て、チップ分離溝領域の金属層を切断する際に、この硬
質金属層に発生するバリはＰＨＳ層を直接切断すること
によって発生するバリより小さく、上記切断工程後に得
られる半導体装置を後にチップキャリアに実装する工程
において、ＰＨＳ層とチップキャリアとの密着性はＰＨ
Ｓ層のバリがその裏面に突出している場合より良好なも
のとすることができる。従って、良好な放熱性を有し、
信頼性の高い半導体装置を得ることができる。
【００４１】この発明（請求項６）に係る半導体装置の
製造方法では、上記の半導体装置の製造方法（請求項３
ないし５のいずれか）において、上記硬質金属層が、Ａ
ｕ−Ｓｎ合金からなるものであるから、上記のように半
導体チップ間結合の機械的強度が優れており、半導体基
板表面周縁領域の金属の突起形成もないため、半導体基
板のクラックの発生も防止でき、半導体基板裏面の研磨
または薄板化加工時の第１溝内金属層の破損や半導体基
板裏面へのこの金属層の突出もない。さらに、上記硬質
金属層を切断する際にその切断面に発生するバリは、こ
の硬質金属層がＡｕ−Ｓｎ合金からなるものであるた
め、半導体装置をチップキャリアに実装する際、３００
℃程度に加熱することにより溶融してしまい、ＰＨＳ層
とチップキャリアの密着性を劣化させることはない。従
って、良好な放熱性を有し、信頼性の高い半導体装置を
得ることができる。
【００４２】この発明（請求項７）に係る半導体装置の
製造方法では、上記の半導体装置の製造方法（請求項１
ないし５のいずれか）において、上記第１溝内金属層
が、Ｔｉ層，Ｐｄ層及びＡｕ層が順に積層されてなるも
のであり、上記第２溝内金属層を形成する工程が、上記
第２チップ分離溝内に露出した上記第１溝内金属層の最
下層であるＴｉ層をエッチング除去して上記Ｐｄ層を露
出させた後、該Ｐｄ層を活性化層として用いたＮｉ系無
電解メッキによりＮｉまたはＮｉ系合金からなる第２溝
内金属層を形成するものであるから、上記のように半導
体チップ間結合の機械的強度が優れており、半導体基板
表面周縁領域の金属の突起形成もないため、半導体基板
のクラックの発生も防止でき、半導体基板裏面の研磨ま
たは薄板化加工時の第１溝内金属層の破損や半導体基板
裏面へのこの金属層の突出もない。さらに、Ｐｄ層を活
性化層として用いたＮｉ系無電解メッキにより、容易に
ＮｉまたはＮｉ系合金からなる第２溝内金属層を形成す
ることができる。以上のように、この製造方法を用いる
ことにより、安定した、歩留まりの良好な、半導体装置
の製造が可能となる。
【００４３】この発明（請求項８）に係る半導体装置の
製造方法では、その表面に複数の半導体素子が形成され
た半導体基板の所要の位置に、該半導体基板を各々１つ
の上記半導体素子を有する複数の半導体チップに分離す
るための第１のチップ分離溝を、その深さが上記半導体
基板の裏面を研磨または薄板化加工した後に得られる該
半導体基板の所定の厚さ以下となるように形成する工程
と、該第１チップ分離溝の内面に第１の溝内金属層を形
成する工程と、上記半導体基板の裏面を研磨または薄板
化加工し、その厚さを上記の所定の厚さとする工程と、
上記半導体基板の裏面の全面に第１の給電層を形成した
後、該第１給電層裏面の上記第１チップ分離溝に対応す
る領域以外の領域に電解メッキにより放熱のための金属
層である第１のＰＨＳ層を形成する工程と、該第１ＰＨ
Ｓ層をマスクとして、上記第１給電層及び上記半導体基
板を裏面側から上記第１溝内金属層が露出するまでエッ
チングして第２のチップ分離溝を形成することにより上
記半導体基板を複数の上記半導体チップに分離する工程
と、上記半導体基板の裏面側の上記第１ＰＨＳ層及び上
記第２チップ分離溝を含む全面に第２の給電層を形成す
る工程と、上記第２給電層の裏面の全面に電解メッキに
より第２のＰＨＳ層を形成する工程と、上記第１チップ
分離溝内において上記第１溝内金属層、上記第２給電層
及び上記第２ＰＨＳ層を切断することにより、各々上記
半導体チップと、その裏面側に設けられた上記第１及び
第２ＰＨＳ層とからなる複数の半導体装置を形成する工
程とを含むから、ＰＨＳ層が半導体基板裏面全面に形成
されることにより、半導体チップ間の機械的結合の強度
が増し、半導体基板表面周縁領域における金属の突起の
形成がなく、これによる半導体基板におけるクラックの
発生も防止でき、半導体基板裏面の研磨または薄板化加
工による第１溝内金属層の破損または半導体基板裏面へ
の突出もない。以上のように、この製造方法を用いるこ
とにより、安定した、歩留まりの良好な、半導体装置の
製造が可能となる。さらに、上記第１ＰＨＳ層は第２チ
ップ分離溝領域には形成されていないため、第２ＰＨＳ
層形成直後のこの層の裏面は、チップ分離溝領域では第
１ＰＨＳ層の厚さと第２チップ分離溝の深さを合わせた
分だけ窪んでいる。従って、チップ分離溝領域の金属層
を切断する際に発生する第２ＰＨＳ層のバリを上記の窪
み内に納めることが可能となる。すなわち、上記切断工
程後に得られる半導体チップとその裏面に形成されたＰ
ＨＳ層からなる半導体装置において、上記ＰＨＳ層のバ
リは半導体チップ直下のＰＨＳ層の裏面より突出するこ
とはない。従って、この半導体装置を後にチップキャリ
アに実装する工程において、ＰＨＳ層とチップキャリア
との密着性を良好なものとすることができる。すなわ
ち、良好な放熱性を有し、信頼性の高い半導体装置を得
ることができる。
【００４４】この発明（請求項９）に係る半導体装置の
製造方法では、上記の半導体装置の製造方法（請求項
８）において、上記第１給電層が、Ｔｉ及びＡｕが順に
積層されてなるものであり、上記第１給電層及び上記半
導体基板をエッチングする工程が、上記第１給電層を湿
式エッチングにより除去した後上記半導体基板をエッチ
ングするものであるから、ＰＨＳ層が半導体基板裏面全
面に形成されることにより、半導体チップ間の機械的結
合の強度が増し、半導体基板表面周縁領域における金属
の突起の形成がなく、これによる半導体基板におけるク
ラックの発生も防止でき、半導体基板裏面の研磨または
薄板化加工による第１溝内金属層の破損または半導体基
板裏面への突出もない。さらに、上記第１給電層はＴｉ
及びＡｕが積層されてなるものであるから、蒸着または
スパッタリングデポジッションによって容易に形成で
き、また半導体基板裏面に接しているのはＴｉ層である
ため、この第１給電層と半導体基板との密着性は良好な
ものとなり、またこの給電層形成直後に裏面に露出して
いるのはＡｕ層であるため、この上にＡｕを電解メッキ
することにより、ＰＨＳ層を容易に形成することができ
る。以上のように、この製造方法を用いることにより、
安定した、歩留まりの良好な、半導体装置の製造が可能
となる。さらに、上記第１ＰＨＳ層は第２チップ分離溝
領域には形成されていないため、第２ＰＨＳ層形成直後
のこの層の裏面は、チップ分離溝領域では、第１ＰＨＳ
層の厚さと第２チップ分離溝の深さを合わせた分だけ窪
んでいる。従って、チップ分離溝領域の金属層を切断す
る際に発生する第２ＰＨＳ層のバリを上記の窪み内に納
めることが可能となる。すなわち、上記切断工程後に得
られる半導体チップとその裏面に形成されたＰＨＳ層か
らなる半導体装置において、上記ＰＨＳ層のバリは半導
体チップ直下のＰＨＳ層の裏面より突出することはな
い。従って、この半導体装置を後にチップキャリアに実
装する工程において、ＰＨＳ層とチップキャリアとの密
着性を良好なものとすることができる。これにより、良
好な放熱性を有し、信頼性の高い半導体装置を得ること
ができる。
【００４５】この発明（請求項１０）に係る半導体装置
の製造方法では、上記の半導体装置の製造方法（請求項
８または９）において、上記第２給電層が、Ｎｉまたは
Ｎｉ−Ｐからなり、その膜厚は３ないし５μｍであるか
ら、上記のように、ＰＨＳ層が半導体基板裏面全面に形
成されることにより、半導体チップ間の機械的結合の強
度が増し、半導体基板表面周縁領域における金属の突起
の形成がなく、これによる半導体基板におけるクラック
の発生も防止でき、半導体基板裏面の研磨または薄板化
加工による第１溝内金属層の破損または半導体基板裏面
への突出もない。さらに、第２ＰＨＳ層の半導体基板表
面側に存在する第２給電層が、通常ＰＨＳ層を構成する
ＡｕまたはＣｕより硬いＮｉまたはＮｉ−Ｐからなるも
のであるから、チップ分離溝領域の金属層を切断する工
程において、ＰＨＳ層の切断面に発生する半導体基板表
面側へＰＨＳ金属が突出したものであるカエリを抑制す
ることができる。以上のように、この製造方法を用いる
ことにより、安定した、歩留まりの良好な、半導体装置
の製造が可能となる。さらに、上記第１ＰＨＳ層は第２
チップ分離溝領域には形成されていないため、第２ＰＨ
Ｓ層形成直後のこの層の裏面は、チップ分離溝領域では
第１ＰＨＳ層の厚さと第２チップ分離溝の深さを合わせ
た分だけ窪んでいる。従って、チップ分離溝領域の金属
層を切断する際に発生する第２ＰＨＳ層のバリを上記の
窪み内に納めることが可能となる。すなわち、上記切断
工程後に得られる半導体チップとその裏面に形成された
ＰＨＳ層からなる半導体装置において、上記ＰＨＳ層の
バリは半導体チップ直下のＰＨＳ層の裏面より突出する
ことはない。従って、この半導体装置を後にチップキャ
リアに実装する工程において、ＰＨＳ層とチップキャリ
アとの密着性を良好なものとすることができる。これに
より、良好な放熱性を有し、信頼性の高い半導体装置を
得ることができる。
【００４６】この発明（請求項１１）に係る半導体装置
の製造方法では、その表面に複数の半導体素子が形成さ
れた半導体基板の所要の位置に、該半導体基板を各々１
つの上記半導体素子を有する複数の半導体チップに分離
するための第１のチップ分離溝を、その深さが上記半導
体基板の裏面を研磨または薄板化加工した後に得られる
該半導体基板の所定の厚さ以下となるように形成する工
程と、該第１チップ分離溝の内面に第１の溝内金属層を
形成する工程と、上記半導体基板の裏面を研磨または薄
板化加工し、その厚さを上記の所定の厚さとする工程
と、上記半導体基板の裏面の全面に第１の給電層を形成
した後、該第１給電層裏面の上記第１チップ分離溝に対
応する領域以外の領域に電解メッキによりメッキ金属層
を形成する工程と、該メッキ金属層をマスクとして、上
記第１給電層及び上記半導体基板を裏面側から上記第１
溝内金属層が露出するまでエッチングすることにより第
２のチップ分離溝を形成し、上記半導体基板を複数の上
記半導体チップに分離する工程と、上記第２チップ分離
溝を含む上記半導体基板の裏面側の全面に第２の給電層
を形成した後、該第２給電層の裏面の全面に、第２の溝
内金属層を構成する金属より軟らかい金属からなり、上
記第２溝内金属層の切断を容易にするための緩衝金属層
を形成する工程と、上記緩衝金属層裏面の上記第２チッ
プ分離溝領域に、ＰＨＳ層を構成する金属より硬い金属
からなる第２の溝内金属層を形成する工程と、上記緩衝
金属層裏面の上記第２チップ分離溝領域以外の領域に、
放熱のための金属層である第１のＰＨＳ層を形成する工
程と、上記第２溝内金属層及び上記第１ＰＨＳ層の裏面
の全面に放熱のための金属層である第２のＰＨＳ層を形
成する工程と、上記第１チップ分離溝内において上記第
１溝内金属層、上記第２給電層、上記緩衝金属層及び上
記第２ＰＨＳ層を切断することにより、各々上記半導体
チップと、その裏面側に設けられた上記第１及び第２Ｐ
ＨＳ層とからなる複数の半導体装置を形成する工程とを
含むから、ＰＨＳ層が半導体基板裏面全面に形成される
ことにより、半導体チップ間の機械的結合の強度が増
し、半導体基板表面周縁領域における金属の突起の形成
がなく、これによる半導体基板におけるクラックの発生
も防止でき、半導体基板裏面の研磨または薄板化加工に
よる第１溝内金属層の破損または半導体基板裏面への突
出もない。さらに、第２ＰＨＳ層の半導体基板表面側に
存在する第２溝内金属層が、ＰＨＳ層を構成する金属よ
り硬い金属からなるものであるから、チップ分離溝領域
の金属層を切断する工程において、ＰＨＳ層の切断面に
発生する半導体基板表面側へのカエリを抑制することが
できる。また、上記緩衝金属層が形成されているため、
チップ分離溝領域における金属層の切断も容易である。
以上のように、この製造方法を用いることにより、安定
した、歩留まりの良好な、半導体装置の製造が可能とな
る。さらに、上記第１ＰＨＳ層は第２チップ分離溝領域
には形成されていないため、第２ＰＨＳ層形成直後のこ
の層の裏面は、チップ分離溝領域では第１ＰＨＳ層の厚
さとその内面に第２溝内金属層を有する第２チップ分離
溝の深さを合わせた分だけ窪んでいる。従って、チップ
分離溝領域の金属層を切断する際に発生する第２ＰＨＳ
層のバリを上記の窪み内に納めることが可能となる。す
なわち、上記切断工程後に得られる半導体チップとその
裏面に形成されたＰＨＳ層からなる半導体装置におい
て、上記ＰＨＳ層のバリは半導体チップ直下のＰＨＳ層
の裏面より突出することはない。従って、この半導体装
置を後にチップキャリアに実装する工程において、ＰＨ
Ｓ層とチップキャリアとの密着性を良好なものとするこ
とができる。これにより、良好な放熱性を有し、信頼性
の高い半導体装置を得ることができる。また、上記の半
導体装置の製造方法（請求項１０）は、第２ＰＨＳ層の
切断面に発生するカエリを防止するため、通常ＰＨＳ層
を構成する金属であるＡｕまたはＣｕより硬いＮｉまた
はＮｉ−Ｐからなる第２給電層の厚さを３〜５μｍと厚
くするものであるが、ＮｉまたはＮｉ−Ｐは、Ａｕまた
はＣｕより熱伝導率が低いため、半導体基板裏面側の全
面に形成されているこの第２給電層を厚くすると、半導
体チップからＰＨＳ層への放熱性を劣化させてしまう。
これに対して、本製造方法（請求項１１）では、ＰＨＳ
層を構成する金属より硬い金属からなる第２溝内金属層
が第２チップ分離溝領域にのみ形成されているため、半
導体チップからＰＨＳ層への放熱性を劣化させことな
く、ＰＨＳ層の切断面におけるカエリの発生を防止する
ことができる。
【００４７】この発明（請求項１２）に係る半導体装置
の製造方法では、その表面に複数の半導体素子が形成さ
れた半導体基板の所要の位置に、該半導体基板を各々１
つの上記半導体素子を有する複数の半導体チップに分離
するための第１のチップ分離溝を、その深さが上記半導
体基板の裏面を研磨または薄板化加工した後に得られる
該半導体基板の所定の厚さ以下となるように形成する工
程と、該第１チップ分離溝の内面に第１の溝内金属層を
形成する工程と、上記半導体基板の裏面を研磨または薄
板化加工し、その厚さを上記の所定の厚さとする工程
と、上記半導体基板の裏面の全面に給電層を形成した
後、該給電層裏面の上記第１チップ分離溝に対応する領
域以外の領域に電解メッキにより放熱のための金属層で
あるＰＨＳ層を形成する工程と、該ＰＨＳ層をマスクと
して、上記給電層及び上記半導体基板を裏面側から上記
第１溝内金属層が露出するまでエッチングすることによ
り第２のチップ分離溝を形成し、上記半導体基板を複数
の上記半導体チップに分離する工程と、上記半導体基板
の裏面側の全面にセラミックペーストの塗布及び乾燥を
行い、上記第２チップ分離溝内及び該第２チップ分離溝
領域の上記ＰＨＳ層間に上記セラミックペーストを充填
する工程と、上記セラミックペーストを上記ＰＨＳ層の
裏面が露出するまで研磨または薄板化加工し、平坦化す
る工程と、上記セラミックペーストを熱処理によりキュ
アし、セラミック層を形成する工程と、上記第１チップ
分離溝内において上記第１溝内金属層及び上記セラミッ
ク層を切断することにより、各々上記半導体チップと、
その裏面側に設けられたＰＨＳ層と、該ＰＨＳ層の側面
全周に突出して設けられた上記セラミック層からなる複
数の半導体装置を形成する工程とを含むから、半導体チ
ップ裏面のチップ分離溝領域には、ＰＨＳ層の厚さと同
程度の厚さのセラミック層が形成され、この領域以外の
領域にはＰＨＳ層が形成されているから、このＰＨＳ層
形成工程からチップ分離溝領域の各金属層を切断する工
程までの半導体チップ間の機械的結合の強度が良好とな
る。また、この半導体基板裏面の全面にセラミック層ま
たはＰＨＳ層が形成されることと、上記第１チップ分離
溝の深さが、半導体基板裏面の研磨または薄板化加工に
より薄板化される半導体基板の厚さより浅いこと、すな
わち半導体基板裏面の研磨または薄板化加工時に第１チ
ップ分離溝の下に一定の厚さの半導体基板が残っている
ことにより、第１溝内金属層に機械的強度を持たせる必
要がない。従って、第１溝内金属層の厚さを１μｍ以下
と薄くすることが可能であり、これによって半導体基板
表面の周縁領域において前述のメッキ突起のような厚い
金属の突起が形成されることはなくなり、この突起に起
因するガラス板貼り付け時の半導体基板のクラック発生
も防止できる。さらに、上記のように半導体基板裏面の
研磨または薄板化加工時に第１チップ分離溝の下に一定
の厚さの半導体基板が残っているため、第１溝内金属層
がこの研磨または薄板化加工によって半導体基板裏面に
露出することがない。従って、第１溝内金属層がこの研
磨または薄板化加工によって破れたり、半導体基板裏面
に突出することにより、その後のフォトリソグラフィ工
程が困難になることはない。以上のように、この製造方
法を用いることにより、安定した、歩留まりの良好な、
半導体装置の製造が可能となる。また、半導体基板裏面
側のチップ分離溝領域には、上記のようにセラミック層
が形成されているから、この領域の金属層及びセラミッ
ク層を切断する工程において、このセラミック層にはバ
リは発生しないため、上記切断工程後に得られる半導体
装置を後にチップキャリアに実装する工程において、Ｐ
ＨＳ層とチップキャリアとの密着性を良好なものとする
ことができる。従って、良好な放熱性を有し、信頼性の
高い半導体装置を得ることができる。
【００４８】この発明（請求項１３）に係る半導体装置
の製造方法では、半導体基板上にエッチングストップ層
を介して形成され、その表面に複数の半導体素子が形成
されたエピタキシャル成長層の所要の位置に、該エピタ
キシャル層を各々１つの上記半導体素子を有する複数の
半導体チップに分離するためのチップ分離溝を、上記エ
ッチングストップ層が露出するまで上記エピタキシャル
層をエッチングすることにより形成する工程と、該チッ
プ分離溝の内面に溝内金属層を形成する工程と、上記半
導体基板を上記エッチングストップ層が露出して自動的
に停止するエッチングにより除去する工程と、上記エッ
チングストップ層を除去し、上記エピタキシャル成長層
の裏面に上記溝内金属層を露出させる工程と、上記エピ
タキシャル成長層の裏面の全面に放熱のための金属層で
あるＰＨＳ層を形成する工程と、上記分離溝内において
上記溝内金属層及び上記ＰＨＳ層を切断することによ
り、各々上記半導体チップと、その裏面側に設けられた
ＰＨＳ層とからなる複数の半導体装置を形成する工程と
を含むから、上記ＰＨＳ層がエピタキシャル層の裏面全
面に形成されていることにより、このＰＨＳ層形成工程
からチップ分離溝領域の各金属層を切断する工程までの
半導体チップ間の機械的結合の強度が良好となる。ま
た、このエピタキシャル層裏面の全面にＰＨＳ層が形成
されることと、半導体基板の除去が研磨または薄板化加
工によってではなく、エッチングによって行われること
により、溝内金属層に機械的強度を持たせる必要がな
い。従って、溝内金属層の厚さを１μｍ以下と薄くする
ことが可能であり、これによって半導体基板表面の周縁
領域において前述のメッキ突起のような厚い金属の突起
が形成されることはなくなり、この突起に起因するガラ
ス板貼り付け時の半導体基板のクラック発生も防止でき
る。さらに、上記のようにチップ分離溝の形成は、半導
体基板表面側からエッチングストップ層表面が露出した
時点において自動的に停止するようなエッチングにより
なされており、また半導体基板の除去は、半導体基板裏
面側からエッチングストップ層裏面が露出した時点にお
いて自動的に停止するようなエッチングによりなされて
おり、この後上記エッチングストップ層のみを選択的に
エッチング除去ことにより溝内金属層底面が初めて半導
体基板裏面に露出するから、溝内金属層がこの段階で破
れたり、半導体基板裏面に突出することはなく、従っ
て、その後のフォトリソグラフィ工程が困難になること
はない。以上のように、この製造方法を用いることによ
り、安定した、歩留まりの良好な、半導体装置の製造が
可能となる。
【００４９】この発明（請求項１４）に係る半導体装置
の製造方法では、上記の半導体装置の製造方法（請求項
１ないし６または８ないし１３のいずれか）において、
上記第１溝内金属層が、Ｔｉ層及びＡｕ層が積層されて
なるものであり、上記第２チップ分離溝を形成する工程
が、上記半導体基板をエッチングした後、露出した上記
第１溝内金属層の上記Ｔｉ層をエッチングにより除去
し、上記Ａｕ層を上記第２チップ分離溝内に露出させる
ものであるから、半導体基板と接しているのはＴｉ層で
あるため、上記第１溝内金属層と半導体基板との密着性
は良好なものとなる。また、Ｔｉ層上に形成されている
のは、Ａｕ層であるから、第２チップ分離溝のエッチン
グ後、Ｔｉ層のみを選択的にエッチングすることが容易
である。さらに、このＴｉ層のエッチング後第２チップ
分離溝内に露出するのはＡｕ層であるため、このＡｕ層
裏面に第２溝内金属層をメッキにより形成することは、
容易である。このように、この製造方法を用いることに
より、安定した、歩留まりの良好な、半導体装置の製造
が可能となる。
【００５０】この発明（請求項１５）に係る半導体装置
の製造方法では、上記の半導体装置の製造方法（請求項
１ないし１４のいずれか）において、上記ＰＨＳ層、上
記第１ＰＨＳ層または上記第２ＰＨＳ層が、Ａｕまたは
Ｃｕからなるものであるから、これらの金属は高い熱伝
導率を有しており、半導体チップからチップキャリアへ
の放熱性が良好となる。
【００５１】この発明（請求項１６）に係る半導体装置
の製造方法では、上記の半導体装置の製造方法（請求項
１ないし７、１１、１４または１５のいずれか）におい
て、上記第２溝内金属層または上記硬質金属層が、Ｎｉ
またはＮｉ−Ｐ合金からなるものであるから、チップ分
離溝領域の金属層切断工程におけるバリ及びカエリの発
生を抑制するとともに、半導体チップ間の機械的結合強
度を強化することができる。また、ＮｉまたはＮｉ−Ｐ
合金からなる層の表面は置換型無電解メッキによりＡｕ
に置き換えることができるため、この後この層の表面に
Ａｕ層をメッキすることは容易であり、これら２層の密
着性も良好となる。このように、この製造方法を用いる
ことにより、安定した、歩留まりの良好な、半導体装置
の製造が可能となる。
【００５２】この発明（請求項１７）に係る半導体装置
の製造方法では、上記の半導体装置の製造方法（請求項
４、５、１１または１４ないし１６のいずれか）におい
て、上記メッキ金属層または上記緩衝金属層が、Ａｕま
たはＣｕからなるものであるから、チップ分離溝領域の
金属層を切断する工程において、この領域に硬質金属層
が形成されていても、切断が容易となる。このように、
この製造方法を用いることにより、安定した、歩留まり
の良好な、半導体装置の製造が可能となる。
【００５３】この発明（請求項１８）に係る半導体装置
では、複数の半導体素子が形成されている半導体基板の
表面に第１のチップ分離溝を、該第１チップ分離溝の内
面に第１の溝内金属層を形成し、上記半導体基板の裏面
を研磨または薄板化加工することによりその厚さを所定
の厚さとし、上記半導体基板の裏面に、上記第１溝内金
属層の底面が露出するように第２のチップ分離溝を形成
し、該第２チップ分離溝の内面に第２の溝内金属層を形
成した後、上記半導体基板の裏面側の全面に、放熱のた
めの金属層であるＰＨＳ層を形成し、上記第１チップ分
離溝内において上記第１溝内金属層、上記第２溝内金属
層及び上記ＰＨＳ層を切断することにより作製されてな
り、１つの上記半導体チップと、その裏面側に、その側
面より外側に突出して設けられた上記ＰＨＳ層とを備
え、上記ＰＨＳ層の外周部分の高さは、該ＰＨＳ層の中
央部分の高さより上記第２溝内金属層をその内面に有す
る上記第２チップ分離溝の深さの分だけ高いものである
から、半導体基板裏面の全面にＰＨＳ層が形成されるこ
とと、半導体基板裏面の研磨または薄板化加工時に第１
チップ分離溝の下に一定の厚さの半導体基板が残ってい
ることにより、第１溝内金属層に機械的強度を持たせる
必要が無い。このため第１溝内金属層の厚さを１μｍ以
下と薄くすることが可能であり、これによって半導体基
板表面の周縁領域において前述のメッキ突起のような厚
い金属の突起が形成されることはなくなり、この突起に
起因するガラス板貼り付け時の半導体基板のクラック発
生も防止できる。また、ＰＨＳ層裏面のチップ分離溝領
域には、その内面に第２溝内金属層を有する上記第２チ
ップ分離溝の深さ程度の窪みができており、これによっ
てこの領域の金属層を切断する工程において、ＰＨＳ層
に発生するバリの半導体チップ領域のＰＨＳ層裏面から
の突出の程度を低減できる。従って、上記切断工程後に
得られる半導体装置を後にチップキャリアに実装する工
程におけるＰＨＳ層とチップキャリアとの密着性は、従
来技術として既に説明した、ＰＨＳ層のバリが完全にそ
の裏面に突出している場合より良好なものとすることが
できる。これにより、良好な放熱性を有し、信頼性の高
い半導体装置を得ることができる。
【００５４】この発明（請求項１９）に係る半導体装置
では、上記の半導体装置（請求項１８）において、上記
ＰＨＳ層が、上記半導体基板の裏面側の上記第２チップ
分離溝以外の領域に第１のＰＨＳ層を形成した後、該第
１ＰＨＳ層を含む半導体基板の裏面側の全面に第２のＰ
ＨＳ層を形成してなるものであり、１つの上記半導体チ
ップと、その裏面側に設けられた上記第１ＰＨＳ層と、
該第１ＰＨＳ層の裏面側及び側面側に設けられ、上記半
導体チップの側面より外側に突出した上記第２ＰＨＳ層
とを備え、上記第２ＰＨＳ層の外周部分の高さは、上記
第２ＰＨＳ層の中央部分の高さより上記第１ＰＨＳ層の
厚さと上記第２溝内金属層をその内面に有する上記第２
チップ分離溝の深さを合わせた分だけ高いものであるか
ら、上記のようにＰＨＳ層が半導体基板裏面全面に形成
されることにより、半導体基板表面周縁領域における金
属の突起の形成がなく、これによる半導体基板における
クラックの発生を防止できる。さらに、上記第１ＰＨＳ
層は第２チップ分離溝領域には形成されていないため、
第２ＰＨＳ層形成直後のこの層の裏面は、チップ分離溝
領域では第１ＰＨＳ層の厚さとその内面に第２溝内金属
層を有する上記第２チップ分離溝の深さを合わせた分だ
け窪んでいる。従って、チップ分離溝領域の金属層を切
断する際に発生する第２ＰＨＳ層のバリを上記の窪み内
に納めることが可能となる。すなわち、上記切断工程後
に得られる半導体チップとその裏面に形成されたＰＨＳ
層からなる半導体装置において、上記ＰＨＳ層のバリは
半導体チップ直下のＰＨＳ層の裏面より突出することは
ない。従って、この半導体装置を後にチップキャリアに
実装する工程において、ＰＨＳ層とチップキャリアとの
密着性を良好なものとすることができる。従って、良好
な放熱性を有し、信頼性の高い半導体装置を得ることが
できる。
【００５５】この発明（請求項２０）に係る半導体装置
では、複数の半導体素子が形成されている半導体基板の
表面に第１のチップ分離溝を、該第１チップ分離溝の内
面に第１の溝内金属層を形成し、上記半導体基板の裏面
を研磨または薄板化加工することによりその厚さを所定
の厚さとし、上記半導体基板の裏面に、上記第１溝内金
属層の底面が露出するように第２のチップ分離溝を形成
し、該第２チップ分離溝の内面に第２の溝内金属層を形
成した後、上記半導体基板の裏面側の第２チップ分離溝
が形成された領域に、ＰＨＳ層を構成する金属より硬い
金属からなり、その厚さがＰＨＳ層とほぼ同じである硬
質金属層を形成し、上記半導体基板の裏面側の全面に放
熱のための金属層であるＰＨＳ層を形成した後、上記Ｐ
ＨＳ層の裏面を上記硬質金属層の裏面が露出するまで研
磨または薄板化加工して平坦化し、上記第１チップ分離
溝内において上記第１溝内金属層、上記第２溝内金属層
及び上記硬質金属層を切断することにより作製されてな
り、１つの上記半導体チップと、その裏面側に設けられ
た上記ＰＨＳ層と、該ＰＨＳ層の側面全周に突出して設
けられた上記硬質金属層とを備えたから、この半導体基
板裏面の全面に硬質金属層またはＰＨＳ層が形成される
ことと、上記第１チップ分離溝の深さが、半導体基板裏
面の研磨または薄板化加工により薄板化される半導体基
板の厚さより浅いこと、すなわち半導体基板裏面の研磨
または薄板化加工時に第１チップ分離溝の下に一定の厚
さの半導体基板が残っていることにより、第１溝内金属
層に機械的強度を持たせる必要がない。従って、第１溝
内金属層の厚さを１μｍ以下と薄くすることが可能であ
り、これによって半導体基板表面の周縁領域において前
述のメッキ突起のような厚い金属の突起が形成されるこ
とはなくなり、この突起に起因するガラス板貼り付け時
の半導体基板のクラック発生も防止できる。また、半導
体基板裏面側のチップ分離溝領域には、上記のように硬
質金属層が形成されているから、この領域の金属層を切
断する際に、この硬質金属層に発生するバリはＰＨＳ層
を直接切断することによって発生するバリより小さく、
この半導体装置を後にチップキャリアに実装する工程に
おいて、ＰＨＳ層とチップキャリアとの密着性はＰＨＳ
層のバリがその裏面に突出している場合より良好なもの
とすることができる。従って、良好な放熱性を有し、信
頼性の高い半導体装置を得ることができる。
【００５６】この発明（請求項２１）に係る半導体装置
では、上記の半導体装置（請求項２０）において、上記
硬質金属層が、Ａｕ−Ｓｎ合金からなるものであるか
ら、上記のように、半導体基板表面周縁領域の金属の突
起形成がないため、半導体基板のクラックの発生を防止
できる。さらに、上記硬質金属層を切断する際にその切
断面に発生するバリは、この硬質金属層がＡｕ−Ｓｎ合
金からなるものであるため、半導体装置をチップキャリ
アに実装する際、３００℃程度に加熱することにより溶
融してしまい、ＰＨＳ層とチップキャリアの密着性を劣
化させることはない。従って、良好な放熱性を有し、信
頼性の高い半導体装置を得ることができる。
【００５７】この発明（請求項２２）に係る半導体装置
では、複数の半導体素子が形成されている半導体基板の
表面に第１のチップ分離溝を、該第１チップ分離溝の内
面に第１の溝内金属層を形成し、上記半導体基板の裏面
を研磨または薄板化加工することによりその厚さを所定
の厚さとし、上記第１チップ分離溝に対応する上記半導
体基板の裏面側の領域以外の領域に放熱のための金属層
である第１のＰＨＳ層を形成した後、該第１ＰＨＳ層を
マスクとして、上記半導体基板を裏面側から上記第１溝
内金属層の底面が露出するまでエッチングすることによ
り第２のチップ分離溝を形成し、上記半導体基板の裏面
側の全面に第２のＰＨＳ層を形成した後、上記第１チッ
プ分離溝内において上記第１溝内金属層及び上記第２Ｐ
ＨＳ層を切断することにより作製されてなり、１つの上
記半導体チップと、その裏面側に設けられた上記第１Ｐ
ＨＳ層と、該第１ＰＨＳ層の裏面側及び側面側に設けら
れ、上記半導体チップの側面より外側に突出した上記第
２ＰＨＳ層とを備え、上記第２ＰＨＳ層の外周部分の高
さは、上記第２ＰＨＳ層の中央部分の高さより上記第１
ＰＨＳ層の厚さと上記第２溝内金属層をその内面に有す
る上記第２チップ分離溝の深さを合わせた分だけ高いも
のであるから、ＰＨＳ層が半導体基板裏面全面に形成さ
れることにより、第１溝内金属層の厚さを１μｍ以下と
薄くすることが可能であり、半導体基板表面周縁領域に
おける金属の突起の形成がなく、これによる半導体基板
におけるクラックの発生が防止できる。さらに、上記第
１ＰＨＳ層は第２チップ分離溝領域には形成されていな
いため、第２ＰＨＳ層形成直後のこの層の裏面は、チッ
プ分離溝領域では第１ＰＨＳ層の厚さと第２チップ分離
溝の深さを合わせた分だけ窪んでいる。従って、チップ
分離溝領域の金属層を切断する際に発生する第２ＰＨＳ
層のバリを上記の窪み内に納めることが可能となる。す
なわち、この半導体装置において、上記ＰＨＳ層のバリ
は半導体チップ直下のＰＨＳ層の裏面より突出すること
はない。従って、この半導体装置を後にチップキャリア
に実装する工程において、ＰＨＳ層とチップキャリアと
の密着性を良好なものとすることができる。これによ
り、良好な放熱性を有し、信頼性の高い半導体装置を得
ることができる。
【００５８】この発明（請求項２３）に係る半導体装置
では、複数の半導体素子が形成されている半導体基板の
表面に、第１のチップ分離溝を、該第１チップ分離溝の
内面に第１の溝内金属層を形成し、上記半導体基板の裏
面を研磨または薄板化加工することによりその厚さを所
定の厚さとし、上記第１チップ分離溝に対応する上記半
導体基板の裏面の領域以外の領域にメッキ金属層を形成
した後、該メッキ金属層をマスクとして、上記半導体基
板を上記第１溝内金属層の底面が露出するまでエッチン
グすることにより第２のチップ分離溝を形成し、上記半
導体基板の裏面側の全面に、第２の溝内金属層を構成す
る金属より軟らかい金属からなる緩衝金属層を形成した
後、該緩衝金属層裏面の上記第２チップ分離溝領域に、
ＰＨＳ層を構成する金属より硬い金属からなる第２溝内
金属層を形成し、上記緩衝金属層裏面の上記第２チップ
分離溝領域以外の領域に、第１のＰＨＳ層を形成した
後、上記第２溝内金属層及び上記第１ＰＨＳ層の裏面の
全面に第２のＰＨＳ層を形成し、上記第１チップ分離溝
内において上記第１溝内金属層、上記緩衝金属層、上記
第２溝内金属層及び上記第２ＰＨＳ層を切断することに
より作製されてなり、１つの上記半導体チップと、その
裏面側に設けられた緩衝金属層と、該緩衝金属層の裏面
側に設けられた上記第１ＰＨＳ層と、該第１ＰＨＳ層の
裏面側及び側面側に設けられ、上記半導体チップの側面
より外側に突出した上記第２ＰＨＳ層とを備え、上記第
２ＰＨＳ層の外周部分の高さは、上記第２ＰＨＳ層の中
央部分の高さより上記第１ＰＨＳ層の厚さと上記第２溝
内金属層をその内面に有する上記第２チップ分離溝の深
さを合わせた分だけ高いものであるから、ＰＨＳ層が半
導体基板裏面全面に形成されることにより、第１溝内金
属層の厚さを１μｍ以下と薄くすることが可能であり、
半導体基板表面周縁領域における金属の突起の形成がな
く、これによる半導体基板におけるクラックの発生が防
止できる。さらに、上記第１ＰＨＳ層は第２チップ分離
溝領域には形成されていないため、第２ＰＨＳ層形成直
後のこの層の裏面は、チップ分離溝領域では第１ＰＨＳ
層の厚さとその内面に第２溝内金属層を有する第２チッ
プ分離溝の深さを合わせた分だけ窪んでいる。従って、
チップ分離溝領域の金属層を切断する際に発生する第２
ＰＨＳ層のバリを上記の窪み内に納めることが可能とな
る。すなわち、この半導体装置において、上記ＰＨＳ層
のバリは半導体チップ直下のＰＨＳ層の裏面より突出す
ることはない。従って、この半導体装置を後にチップキ
ャリアに実装する工程において、ＰＨＳ層とチップキャ
リアとの密着性を良好なものとすることができる。これ
により、良好な放熱性を有し、信頼性の高い半導体装置
を得ることができる。さらに、第２ＰＨＳ層の半導体基
板表面側に存在する第２溝内金属層が、ＰＨＳ層を構成
する金属より硬い金属からなるものであるから、チップ
分離溝領域の金属層を切断する際に、ＰＨＳ層の切断面
に発生する半導体基板表面側へのカエリを抑制すること
ができる。
【００５９】この発明（請求項２４）に係る半導体装置
では、複数の半導体素子が形成されている半導体基板の
表面に第１のチップ分離溝を、該第１チップ分離溝の内
面に第１の溝内金属層を形成し、上記半導体基板の裏面
を研磨または薄板化加工し、その厚さを所定の厚さと
し、上記第１チップ分離溝に対応する上記半導体基板の
裏面側の領域以外の領域に放熱のための金属層であるＰ
ＨＳ層を形成した後、該ＰＨＳ層をマスクとして、上記
半導体基板を裏面側から上記第１溝内金属層の底面が露
出するまでエッチングすることにより第２のチップ分離
溝を形成し、上記第２チップ分離溝内及び該第２チップ
分離溝領域の上記ＰＨＳ層間にセラミックペーストを充
填した後、上記セラミックペーストを熱処理によりキュ
アしてセラミック層を形成し、上記第１チップ分離溝内
において上記第１溝内金属層及び上記セラミック層を切
断することにより作製されてなり、１つの上記半導体チ
ップと、その裏面側に設けられた上記ＰＨＳ層と、該Ｐ
ＨＳ層の側面全周に突出して設けられた上記セラミック
層とを備えたから、半導体チップ裏面のチップ分離溝領
域には、ＰＨＳ層の厚さと同程度の厚さのセラミック層
が形成され、この領域以外の領域にはＰＨＳ層が形成さ
れているから、第１溝内金属層に機械的強度を持たせる
必要がない。従って、第１溝内金属層の厚さを１μｍ以
下と薄くすることが可能であり、これによって半導体基
板表面の周縁領域において前述のメッキ突起のような厚
い金属の突起が形成されることはなくなり、この突起に
起因するガラス板貼り付け時の半導体基板のクラック発
生も防止できる。また、半導体基板裏面側のチップ分離
溝領域には、上記のようにセラミック層が形成されてい
るから、この領域の金属層及びセラミック層を切断する
工程において、このセラミック層にはバリは発生しない
ため、上記切断工程後に得られる半導体装置を後にチッ
プキャリアに実装する工程において、ＰＨＳ層とチップ
キャリアとの密着性を良好なものとすることができる。
従って、良好な放熱性を有し、信頼性の高い半導体装置
を得ることができる。
【００６０】この発明（請求項２５）に係る半導体装置
では、半導体基板上にエッチングストップ層とエピタキ
シャル成長層が積層されており、複数の半導体素子が形
成されている上記エピタキシャル層の表面にチップ分離
溝を上記エッチングストップ層が露出して自動的に停止
するエッチングにより形成した後、該チップ分離溝の内
面に溝内金属層を形成し、上記半導体基板を上記エッチ
ングストップ層が露出して自動的に停止するエッチング
により除去した後、上記エッチングストップ層を除去し
て、上記エピタキシャル成長層の裏面に上記溝内金属層
の底面を露出させ、上記エピタキシャル成長層の裏面の
全面に放熱のための金属層であるＰＨＳ層を形成した
後、上記チップ分離溝内において上記溝内金属層及び上
記ＰＨＳ層を切断することにより作製されてなり、１つ
の上記半導体チップと、その裏面側に、上記半導体チッ
プの側面より外側に突出して設けられた上記ＰＨＳ層と
を備えたから、この半導体基板裏面の全面にＰＨＳ層が
形成されることと、半導体基板の薄板化が研磨または薄
板化加工によってではなく、エッチングによって行われ
ることにより、溝内金属層に機械的強度を持たせる必要
がない。従って、溝内金属層の厚さを１μｍ以下と薄く
することが可能であり、これによって半導体基板表面の
周縁領域において前述のメッキ突起のような厚い金属の
突起が形成されることはなくなり、この突起に起因する
ガラス板貼り付け時の半導体基板のクラック発生も防止
できる。
【００６１】
【実施例】
実施例１．この発明の第１の実施例について説明する。
図１は本実施例による半導体装置の製造方法を工程順に
示す断面図である。まず、半導体素子が形成された半導
体基板１の表面のチップ分離溝領域以外の領域にフォト
レジスト４を形成した後、このフォトレジスト４をマス
クとして、半導体基板１をエッチングし、第１のチップ
分離溝２を形成する。ただし、この第１チップ分離溝２
の深さは、後の裏面の研磨または薄板化加工によって得
られる半導体基板１の厚さ（例えば３０μｍ）の１／２
程度となるようにする。このエッチングは最初反応性イ
オンエッチング等の異方性エッチングを行い、続いて等
方性の湿式エッチングを追加することにより、フォトレ
ジストマスク下のアンダーエッチ３を形成する（図１
(a) ）。次に、蒸着またはスパッタリングデポジッショ
ンにより全面にＴｉ層，Ａｕ層を順に被着させる（図１
(b) ）。これら２層からなる積層膜５の膜厚は２５０〜
５００ｎｍである。ただし、Ｔｉ層は、その厚さが約５
０ｎｍであり、半導体基板との良好な密着性を得るため
のものである。この後、フォトレジスト４を除去するこ
とにより、上記第１チップ分離溝２内にのみ上記Ｔｉ／
Ａｕ積層膜からなる第１溝内金属層５を残す（図１(c)
）。これは、上記フォトレジストマスク下のアンダー
エッチ３が存在するため容易となる。次に、貼り付け用
ワックス６を用いて、半導体基板表面にガラス板７を貼
り合わせ、さらに、半導体基板裏面を研磨または薄板化
加工（研削，ラッピング，ポリッシング等）することに
より、半導体基板１の厚さを２５〜３０μｍまで薄板化
する（図１(d) ）。次に、半導体基板裏面の上記第１チ
ップ分離溝２に対応する領域以外の領域にフォトレジス
ト８を形成し、このフォトレジストをマスクとして、半
導体基板１を上記第１溝内金属層５の底面が露出するま
でエッチングし、第２のチップ分離溝２２を形成するこ
とにより、半導体基板１を半導体チップに分割する（図
１(e) ）。続いて、この第２チップ分離溝２２内に露出
した第１溝内金属層５の下層であるＴｉ層のみを硫酸・
過酸化水素系エッチャントを用いて選択的にエッチング
し、Ａｕ層を露出させる。さらに、Ｎｉ系無電解メッキ
により第２チップ分離溝２２内に第２の溝内金属層９を
形成する（図１(f) ）。ＮｉはＡｕより硬い金属であ
り、この第２溝内金属層９は上記第１溝内金属層５を補
強するためのものである。次に、Ｎｉからなる第２溝内
金属層９の裏面の極薄い（数十ｎｍ程度）層を置換型無
電解メッキにより、Ａｕで置き換える。これは、この層
の裏面に次に形成される金属層との密着性を良好なもの
とするためである。この後、フォトレジスト８を除去
し、第２チップ分離溝領域を含む半導体基板裏面側の全
面に蒸着、スパッタリングデポジッションまたは無電解
メッキによりＴｉ及びＡｕを順次被着させ膜厚約５００
ｎｍの給電層１１を形成する。次に、給電層１１の裏面
の全面に電解メッキにより、ＡｕまたはＣｕからなる厚
さ４０〜５０μｍのＰＨＳ層１０を形成する（図１(g)
）。この際、ＰＨＳ層の裏面のチップ分離溝領域に
は、上記第２溝内金属層９をその内面に有する第２チッ
プ分離溝に対応した窪み１０ａができる。最後に、半導
体基板１をガラス板７から剥離、洗浄した後、ＰＨＳ層
１０の裏面をエキスパンドフィルムに貼り付けて、チッ
プ分離溝領域の金属層をダイシングブレードによって半
導体基板表面側から切断することにより、その表面に半
導体素子を有する半導体チップ１と、この半導体チップ
の裏面に形成されたＰＨＳ層１０とを備えた、図２に示
す半導体装置が得られる。図２において、１は上記半導
体基板が分割されてなる半導体チップであり、１０ｃは
上記チップ分離溝領域の金属層切断によって発生するＰ
ＨＳ層のバリである。上記のＰＨＳ層裏面の窪み１０ａ
が存在するため、バリ１０ｃのＰＨＳ層裏面側へ突出す
る長さは、この窪みの深さの分、すなわち第２チップ分
離溝の深さの分だけ低減されている。
【００６２】本実施例１によれば、上記ＰＨＳ層１０が
半導体基板１の裏面全面に形成されていることにより、
このＰＨＳ層形成工程からチップ分離溝領域の各金属層
を切断する工程までの半導体チップ間の機械的結合の強
度が良好となる。また、この半導体基板裏面の全面にＰ
ＨＳ層１０が形成されることと、上記第１チップ分離溝
２の深さが、半導体基板裏面の研磨または薄板化加工に
より薄板化される半導体基板の厚さ（３０μｍ）より浅
く、その１／２程度であること、すなわち半導体基板裏
面の研磨または薄板化加工直後に第１チップ分離溝２の
下に一定の厚さの半導体基板が残っていることにより、
第１溝内金属層５に機械的強度を持たせる必要がない。
従って、第１溝内金属層５の厚さを２５０〜５００ｎｍ
と薄くすることが可能であり、これによって半導体基板
表面の周縁領域において前述のメッキ突起のような厚い
（５μｍ）金属の突起が形成されることはなくなり、こ
の突起に起因するガラス板貼り付け時の半導体基板のク
ラック発生も防止できる。さらに、上記のように半導体
基板裏面の研磨または薄板化加工直後に第１チップ分離
溝２の下に一定の厚さ（１５μｍ程度）の半導体基板が
残っているため、第１溝内金属層５がこの研磨または薄
板化加工によって半導体基板裏面に露出することがな
い。従って、第１溝内金属層５がこの研磨または薄板化
加工によって破れたり、半導体基板裏面に突出すること
により、その後のフォトリソグラフィ工程が困難になる
ことはない。以上のように、この製造方法を用いること
により、安定した、歩留まりの良好な製造工程を得るこ
とができる。また、ＰＨＳ層裏面のチップ分離溝領域に
は、上記第２溝内金属層９をその内面に有する上記第２
チップ分離溝２２の深さ程度の窪みができており、これ
によってこの領域の金属層を切断する工程において、Ｐ
ＨＳ層１０に発生するバリ１０ａの半導体チップ直下の
ＰＨＳ層裏面より突出する部分の長さを低減できる。従
って、上記切断工程後に得られる半導体装置を後にチッ
プキャリアに実装する工程におけるＰＨＳ層とチップキ
ャリアとの密着性は、従来技術として既に説明した、Ｐ
ＨＳ層のバリが完全にその裏面に突出している場合より
良好なものとすることができる。これにより、良好な放
熱性を有し、信頼性の高い半導体装置を得ることができ
る。
【００６３】実施例２．この発明の第２の実施例につい
て説明する。図３は本実施例による半導体装置の製造方
法を工程順に示す断面図である。まず、実施例１で図１
(a) 〜(f) に示した工程を行う。図３(a) は、図１(f)
と同じく第２溝内金属層９を形成した直後の断面図であ
る。さらに、実施例１と同様にＮｉからなる第２溝内金
属層の裏面をＡｕで置換し、フォトレジスト８を除去し
た後、半導体基板裏面の全面にＴｉ／Ａｕ積層膜からな
る給電層１１を形成する。次に、給電層１１の裏面にお
いて、チップ分離溝領域を含むそれより広い領域に厚さ
約４０μｍのフォトレジスト８８を形成し、このフォト
レジスト８８をマスクとして電解メッキを行い、Ａｕま
たはＣｕからなる厚さ２０〜３０μｍの第１のＰＨＳ層
１００を形成する（図３(b) ）。さらに、フォトレジス
ト８８を除去し（図３(c) ）、半導体基板裏面側の全面
に電解メッキにより、ＡｕまたはＣｕからなる厚さ約３
０μｍの第２のＰＨＳ層１０１を形成する（図３(d)
）。これにより、第１ＰＨＳ層１００と第２ＰＨＳ層
１０１からなるＰＨＳ層１０が得られる。この第２ＰＨ
Ｓ層１０１の裏面には、第２チップ分離溝２２に対応す
る第１の窪み１０ａと、第１ＰＨＳ層１００が形成され
ていない領域に対応する第２の窪み１０ｂができる。こ
の第２の窪み１０ｂが、第２ＰＨＳ層裏面の窪みが形成
されていない領域（ほぼ半導体チップ直下の領域）に対
して有する段差は、第１ＰＨＳ層１００の厚さと同程度
の２０〜３０μｍであり、第１の窪み１０ａは、第２の
窪み１０ｂに対してさらに上記第２溝内金属層９をその
内面に有する第２チップ分離溝の深さ程度、すなわち１
０μｍ程度の段差を有する。従って、第１の窪み１０ａ
が第２ＰＨＳ層裏面の窪みが形成されていない領域に対
して有する段差は、３５〜４５μｍとなる。すなわち、
この段差は実施例１におけるＰＨＳ層の窪みが有する段
差より、第１ＰＨＳ層の厚さの分だけ大きくなってい
る。次に、実施例１と同様に、半導体基板１からガラス
板７を剥離し、洗浄した後、ＰＨＳ層裏面をエキスパン
ドテープに貼り付け、チップ分離溝領域の金属層をダイ
シングブレードによって半導体基板表面側から切断する
（図３(e) ）。図中の１０ｃは、ＰＨＳ層の切断面に発
生するバリである。これにより、その表面に半導体素子
を有する半導体チップ１と、この半導体チップの裏面に
形成されたＰＨＳ層１０とを備えた、図４に示す半導体
装置が得られる。
【００６４】本実施例２によれば、第２ＰＨＳ層１０１
が半導体基板裏面全面に形成されることにより、半導体
チップ間の機械的結合の強度が増し、また第１溝内金属
層５の厚さを薄く（２５０〜５００ｎｍ）できるため、
半導体基板表面周縁領域における金属の突起の形成がな
く、これによる半導体基板におけるクラックの発生も防
止できる。また、半導体基板裏面の研磨または薄板化加
工による第１溝内金属層５の破損または半導体基板裏面
への突出もない。このように、この製造方法を用いるこ
とにより、安定した、歩留まりの良好な製造工程を得る
ことができる。さらに、上記第１ＰＨＳ層１００は第２
チップ分離溝２２領域には形成されていないため、第２
ＰＨＳ層１０１形成直後のこの層の裏面は、チップ分離
溝領域では第１ＰＨＳ層１００の厚さに上記第２溝内金
属層９をその内面に有する第２チップ分離溝２２の深さ
を加えた分（３０〜４０μｍ）だけ窪んでいる。これ
は、実施例１におけるＰＨＳ層裏面の窪みの深さより第
１ＰＨＳ層１００の厚さの分だけ深い。従って、チップ
分離溝領域の金属層を切断する際に発生する第２ＰＨＳ
層１０１のバリ１０ｃを上記の窪み内に完全に納めるこ
とが可能となる。すなわち、上記切断工程後に得られる
半導体チップとその裏面に形成されたＰＨＳ層からなる
半導体装置において、上記ＰＨＳ層のバリは半導体チッ
プ直下のＰＨＳ層の裏面より突出することはない。従っ
て、この半導体装置を後にチップキャリアに実装する工
程において、ＰＨＳ層とチップキャリアとの密着性を良
好なものとすることができる。これにより、良好な放熱
性を有し、信頼性の高い半導体装置を得ることができ
る。
【００６５】実施例３．この発明の第３の実施例につい
て説明する。図５は本実施例による半導体装置の製造方
法を工程順に示す断面図である。まず、実施例１で図１
(a) 〜(f) に示した工程を行う。図５(a) は、図１(f)
と同じく第２溝内金属層９を形成した直後の断面図であ
る。さらに、実施例１と同様にＮｉからなる第２溝内金
属層の裏面をＡｕで置換し、フォトレジスト８を除去し
た後、半導体基板裏面の全面にＴｉ／Ａｕ積層膜からな
る厚さ約０．５μｍの給電層１１を形成する。次に、給
電層１１裏面の全面において、電解メッキによりＡｕま
たはＣｕからなる厚さ約５μｍの緩衝金属層１３形成す
る（図５(b) ）。さらに、緩衝金属層１３の裏面のチッ
プ分離溝領域以外の領域にフォトレジスト８８を形成し
（図５(c) ）、このフォトレジスト８８をマスクとし
て、電解メッキまたは無電解メッキを行い、Ｎｉからな
る硬質金属層１５を形成する（図５(d) ）。次に、フォ
トレジスト８８を除去した後、半導体基板裏面側の全面
に電解メッキによりＡｕからなる厚さ４０〜５０μｍの
ＰＨＳ層１０を形成する（図５(e) ）。さらに、ＰＨＳ
層１０の裏面を機械加工、放電加工等により平坦化し、
硬質金属層１５を露出させる（図５(f) ）。最後に、半
導体基板１からガラス板７を剥離し、洗浄した後、ＰＨ
Ｓ層裏面をエキスパンドテープに貼り付け、チップ分離
溝領域の金属層をダイシングブレードによって半導体基
板表面側から切断する（図５(g) ）。これにより、図７
に示すような、その表面に半導体素子を有する半導体チ
ップ１と、その裏面に設けられたＰＨＳ層１０と、この
ＰＨＳ層１０の側面全周に突出して設けられた硬質金属
層１５からなる半導体装置が得られる。ただし、図７に
おいては、給電層１１は省略している。
【００６６】本実施例３によれば、半導体基板裏面のチ
ップ分離溝領域には、ＰＨＳ層１０の厚さと同程度の厚
さの硬質金属層１５が形成され、この領域以外の領域に
はＰＨＳ層１０が形成されることになる。従って、この
ＰＨＳ層形成工程からチップ分離溝領域の各金属層を切
断する工程までの半導体チップ間の機械的結合の強度が
良好となる。また、この半導体基板裏面の全面に硬質金
属層１５またはＰＨＳ層１０が形成されることと、上記
第１チップ分離溝２の深さ（約１５μｍ）が、半導体基
板裏面の研磨または薄板化加工により薄板化される半導
体基板の厚さ（約３０μｍ）より浅いこと、すなわち半
導体基板裏面の研磨または薄板化加工直後に第１チップ
分離溝の下に一定の厚さ（約１５μｍ）の半導体基板が
残っていることにより、第１溝内金属層５に機械的強度
を持たせる必要がない。従って、第１溝内金属層の厚さ
を２５０〜５００ｎｍと薄くすることが可能であり、こ
れによって半導体基板表面の周縁領域において前述のメ
ッキ突起のような厚い金属の突起が形成されることはな
くなり、この突起に起因するガラス板７の貼り付け時の
半導体基板のクラック発生も防止できる。さらに、上記
のように半導体基板裏面の研磨または薄板化加工直後に
第１チップ分離溝２の下に一定の厚さの半導体基板が残
っているため、第１溝内金属層５がこの研磨または薄板
化加工によって半導体基板裏面に露出することがない。
従って、第１溝内金属層５がこの研磨または薄板化加工
によって破れたり、半導体基板裏面に突出することによ
り、その後のフォトリソグラフィ工程が困難になること
はない。以上のように、この製造方法を用いることによ
り、安定した、歩留まりの良好な製造工程を得ることが
できる。また、半導体基板裏面側のチップ分離溝領域に
は、上記のように硬質金属層１５が形成されているか
ら、この領域の金属層を切断する工程において、Ｎｉか
らなる硬質金属層１５に発生するバリは、ＮｉがＡｕや
Ｃｕより硬いため、ＡｕまたはＣｕからなるＰＨＳ層を
実施例１または２のように直接切断することによって発
生するバリより非常に小さい。従って、上記切断工程後
に得られる半導体装置を後にチップキャリアに実装する
工程において、ＰＨＳ層とチップキャリアとの密着性は
ＰＨＳ層のバリがその裏面に突出している場合より良好
なものとすることができる。これにより、良好な放熱性
を有し、信頼性の高い半導体装置を得ることができる。
【００６７】実施例４．この発明の第４の実施例につい
て説明する。図６は本実施例による半導体装置の製造方
法を工程順に示す断面図である。まず、実施例１で図１
(a) 〜(d) に示した工程を行う。次に、半導体基板裏面
の第１チップ分離溝２に対応する領域以外の領域に厚さ
４０μｍ程度のアクリル系の厚いフォトレジスト８８を
形成する。このフォトレジストをマスクとして、半導体
基板１を上記第１溝内金属層５の底面が露出するまでエ
ッチングし、第２のチップ分離溝２２を形成し、第１溝
内金属層５の下層であるＴｉ層のみを硫酸・過酸化水素
系エッチャントを用いて選択的にエッチングし、Ａｕ層
を露出させた後、Ｎｉ系無電解メッキにより第２チップ
分離溝２２内に第２の溝内金属層９を形成する工程は、
実施例１とまったく同様である。図６(a) は、第２溝内
金属層９を形成した直後の断面図である。次に、このフ
ォトレジスト８８をそのままマスクとして用いて、電解
メッキまたは無電解メッキにより、第２溝内金属層９の
裏面にＡｕまたはＣｕからなる厚さ約５μｍの緩衝金属
層１３と、この緩衝金属層１３の裏面にＮｉまたはＮｉ
−Ｐからなる厚さ約４０μｍの硬質金属層１５をつづけ
て形成する。さらに、フォトレジスト８８を除去した
後、半導体基板裏面の硬質金属層１５の裏面及び側面を
含む全面に、Ｔｉ／Ａｕ積層膜からなる給電層を形成す
る。この給電層の裏面の全面にＡｕまたはＣｕからなる
ＰＨＳ層を電解メッキにより形成した後、ＰＨＳ層裏面
の平坦化を行い、硬質金属層１５の裏面を露出させ、チ
ップ分離溝領域の金属層を切断する工程は、実施例３に
おいて図５(e) 〜(g) に示した工程と同じである。これ
により、実施例３において示した図７の半導体装置と同
様な、その表面に半導体素子を有する半導体チップ１
と、その裏面に設けられたＰＨＳ層１０と、このＰＨＳ
層１０の側面全周に突出して設けられた硬質金属層１５
からなる半導体装置が得られる。ただし、本実施例４に
よる半導体装置においては、図７と異なり、ＰＨＳ層１
０と半導体チップ１の間には緩衝金属層１３は存在しな
い。しかし、緩衝金属層１３はＰＨＳ層１０と同じくＡ
ｕまたはＣｕからなるものであり、しかもＰＨＳ層と比
較してその厚さは充分薄いから、ＰＨＳ層１０と半導体
チップ１の間の緩衝金属層１３の有無は、この半導体装
置の動作にはほとんど影響を与えない。
【００６８】本実施例４においては、上記のように硬質
金属層１５またはＰＨＳ層１０が半導体基板裏面全面に
形成されることにより、半導体チップ間の機械的結合の
強度が増し、半導体基板表面周縁領域における金属の突
起の形成がなく、これによる半導体基板におけるクラッ
クの発生も防止でき、半導体基板裏面の研磨または薄板
化加工による第１溝内金属層５の破損または半導体基板
裏面への突出もない。さらに、硬質金属層１５を構成す
る金属であるＮｉまたはＮｉ−Ｐより軟らかいＡｕまた
はＣｕからなる上記緩衝金属層１３がチップ分離溝領域
に形成されているため、チップ分離溝領域の金属層の切
断は容易となる。以上のように、この製造方法を用いる
ことにより、安定した、歩留まりの良好な製造工程を得
ることができる。さらに、半導体基板裏面のチップ分離
溝領域では、ＡｕまたはＣｕより硬いＮｉまたはＮｉ−
Ｐからなる硬質金属層１５が形成されているため、チッ
プ分離溝領域の金属層を切断する際には、半導体基板裏
面側では、ＰＨＳ層１０ではなく硬質金属層１５が切断
されることになる。この硬質金属層１５に発生するバリ
は、ＰＨＳ層１０を切断することによって発生するバリ
より小さい。従って、上記切断工程後に得られる半導体
装置を後にチップキャリアに実装する工程において、Ｐ
ＨＳ層１０とチップキャリアとの密着性はＰＨＳ層のバ
リがその裏面に突出している場合より良好なものとする
ことができる。従って、良好な放熱性を有し、信頼性の
高い半導体装置を得ることができる。
【００６９】実施例５．この発明の第５の実施例につい
て説明する。本実施例による半導体装置の製造方法は、
実施例３，４において図５，６に示した半導体装置の製
造方法における硬質金属層１５に、ＮｉまたはＮｉ−Ｐ
ではなく、Ａｕ−Ｓｎ合金を用いたものである。この硬
質金属層に用いる材料の違いを除けば、各工程は実施例
３，４とまったく同じである。
【００７０】本実施例５においては、半導体チップ間の
結合の機械的強度が優れており、半導体基板表面周縁領
域の金属の突起形成もないため、半導体基板のクラック
の発生も防止でき、半導体基板裏面の研磨または薄板化
加工時の第１溝内金属層５の破損や半導体基板裏面への
この金属層の突出もない。さらに、上記硬質金属層１５
を切断する際にその切断面に発生するバリは、この硬質
金属層１５がＡｕ−Ｓｎ合金からなるものであるため、
半導体装置をチップキャリアに実装する際、３００℃程
度に加熱することにより溶融してしまい、ＰＨＳ層１０
とチップキャリアの密着性を劣化させることはない。従
って、良好な放熱性を有し、信頼性の高い半導体装置を
得ることができる。
【００７１】実施例６．この発明の第６の実施例につい
て説明する。図８は本実施例による半導体装置の製造方
法を示す断面図である。本実施例による半導体装置の製
造方法は、実施例１〜５に示した半導体装置の製造方法
における第１溝内金属層５に、前述のＴｉ／Ａｕからな
る２層膜ではなく、Ｔｉ／Ｐｄ／Ａｕからなる３層膜を
用いたものである。まず、実施例１において、図１(a)
〜(d) に示した工程を行う。上記３層膜からなる第１溝
内金属層５の形成方法は、実施例１〜５と同じく、蒸着
またはスパッタリングデポジッションとリフトオフによ
るものである。次に、図１(e) に示したように、第２チ
ップ分離溝をエッチングによりの形成する。さらに、図
８に示すように、第２チップ分離溝２２内に露出した第
１溝内金属層５の最下層であるＴｉ層５ｃのみを選択的
にエッチングし、Ｐｄ層５ｂを露出させる。この後、こ
のＰｄ層５ｂを活性化層（触媒）として、Ｎｉ系無電解
メッキを行うことにより、第２溝内金属層９を形成す
る。この後の工程は、実施例１〜５に示したいずれの工
程を用いても良い。
【００７２】本実施例６においては、前述のように半導
体チップ間結合の機械的強度が優れており、半導体基板
表面周縁領域の金属の突起形成もないため、半導体基板
のクラックの発生も防止でき、半導体基板裏面の研磨ま
たは薄板化加工時の第１溝内金属層５の破損や半導体基
板裏面へのこの金属層の突出もない。さらに、Ｐｄ層５
ｂを活性化層（触媒）として用いたＮｉ系無電解メッキ
により、容易にＮｉまたはＮｉ系合金からなる第２溝内
金属層９を形成することができる。以上のように、この
製造方法を用いることにより、安定した、歩留まりの良
好な製造工程を得ることができる。
【００７３】実施例７．この発明の第７の実施例につい
て説明する。図９は本実施例による半導体装置の製造方
法を工程順に示す断面図である。まず、実施例１におい
て、図１(a) 〜(d) に示した工程を行う。次に、半導体
基板裏面の全面に、Ｎｉ系無電解メッキを用いて、厚さ
約０．５μｍの第１の給電層１１１を形成する。この
際、Ｎｉ層形成後、置換型無電解Ａｕメッキにより、そ
の裏面をＡｕで置き換える。さらに、給電層１１１裏面
のチップ分離溝領域に厚さ約４０μｍの厚いフォトレジ
ストを形成し、これをマスクとして厚さ２０〜３０μｍ
のＡｕまたはＣｕからなる第１のＰＨＳ層１００を電解
メッキにより形成する（図９(a) ）。次に、この第１Ｐ
ＨＳ層１００をマスクとして、チップ分離溝領域の給電
層１１１をイオンミリングによりエッチング除去する。
さらに、この領域において、上記第１給電層１１１と上
記第１ＰＨＳ層１００をマスクに、第１溝内金属層５の
底面が露出するまで半導体基板１をエッチングし、第２
チップ分離溝２２を形成する（図９(b) ）。次に、上記
第１ＰＨＳ層１００の裏面及び側面と上記第２チップ分
離溝２２内を含む半導体基板裏面側の全面に、上記第１
給電層と同様に、Ｎｉ系無電解メッキと置換型無電解Ａ
ｕメッキを用いて厚さ約０．５μｍの第２の給電層１１
２を形成する。さらに、この第２給電層の裏面の全面
に、電解メッキを用いてＡｕまたはＣｕからなる厚さ約
３０μｍの第２のＰＨＳ層１０１を形成する（図９(c)
）。この第２ＰＨＳ層裏面のチップ分離溝領域には、
第１ＰＨＳ層１００の厚さと第２チップ分離溝２２の深
さを合わせた程度の深さを有する窪みができている。続
いて、機械研磨または放電加工等によって、第２ＰＨＳ
層１０１の裏面を平滑化する。この後半導体基板１から
ガラス板７を剥離して、洗浄し、さらに第２ＰＨＳ層１
０１の裏面をエキスパンドテープに貼り付け、チップ分
離溝領域内をダイシングブレードによって切断する（図
９(d) ）。この際、第２ＰＨＳ層１０１の切断面には、
バリ１０ｃが発生するが、第２ＰＨＳ層裏面のチップ分
離溝領域には上記の窪みが存在するため、図に示したよ
うに、バリ１０ｃは、この窪み内に収まり、半導体チッ
プ直下の第２ＰＨＳ層裏面より突出することは無い。以
上の工程により、図１０に示すような、その表面に半導
体素子が形成された半導体チップ１と、この半導体チッ
プ１の裏面に形成された上記第１ＰＨＳ層１００及び第
２ＰＨＳ層１０１からなるＰＨＳ層１０とを備えた半導
体装置が作製される。
【００７４】本実施例７においては、ＰＨＳ層１０が半
導体基板裏面全面に形成されることにより、半導体チッ
プ間の機械的結合の強度が増し、半導体基板表面周縁領
域における金属の突起の形成がなく、これによる半導体
基板におけるクラックの発生も防止でき、半導体基板裏
面の研磨または薄板化加工による第１溝内金属層５の破
損または半導体基板裏面への突出もない。以上のよう
に、この製造方法を用いることにより、安定した、歩留
まりの良好な製造工程を得ることができる。さらに、上
記第１ＰＨＳ層１００はチップ分離溝領域には形成され
ていないため、第２ＰＨＳ層１０１形成直後のこの層の
裏面は、チップ分離溝領域では第１ＰＨＳ層１００の厚
さと第２チップ分離溝２２の深さを合わせた分だけ窪ん
でいる。従って、チップ分離溝領域の金属層を切断する
際に発生する第２ＰＨＳ層のバリ１０ｃを上記の窪み内
に納めることが可能となる。すなわち、上記切断工程後
に得られる半導体チップ１とその裏面に形成されたＰＨ
Ｓ層１０からなる半導体装置において、上記ＰＨＳ層１
０のバリはＰＨＳ層１０の裏面から突出することはな
い。従って、この半導体装置を後にチップキャリアに実
装する工程において、ＰＨＳ層とチップキャリアとの密
着性を良好なものとすることができる。従って、良好な
放熱性を有し、信頼性の高い半導体装置を得ることがで
きる。
【００７５】なお、第１給電層はＮｉ系メッキ層ではな
く、蒸着またはスパッタリングデポジッションにより形
成されたＴｉ／Ａｕ積層膜であっても良い。この場合、
チップ分離溝領域の第１給電層のエッチングは、ヨウ素
／ヨウ化カリウム系のＡｕエッチャント及びフッ酸系の
Ｔｉエッチャントを用いた湿式エッチングによって行う
ことが可能である。このように、第１給電層がＴｉ／Ａ
ｕ積層膜であるとすると、この層は蒸着またはスパッタ
リングデポジッションによって容易に形成でき、また半
導体基板裏面に接しているのはＴｉ層であるため、この
第１給電層と半導体基板との密着性は良好なものとな
り、またこの給電層形成直後に裏面に露出しているのは
Ａｕ層であるため、この上にＡｕを電解メッキすること
により、ＰＨＳ層を容易に形成することができる。
【００７６】また、Ｎｉ系メッキ層からなる第２給電層
１１２の厚さを、上記の０．５μｍより厚く、３〜５μ
ｍとしてもよい。この際、第２ＰＨＳ層１０１の半導体
基板表面側に存在する第２給電層１１２が、ＰＨＳ層を
構成するＡｕまたはＣｕより硬いＮｉからなるものであ
るとともに、その厚さが３〜５μｍと厚いため、チップ
分離溝領域の金属層を切断する工程において、ＰＨＳ層
の切断面に発生する、半導体基板表面側へＰＨＳ金属が
突出したものであるカエリを抑制することができる。
【００７７】実施例８．この発明の第８の実施例につい
て説明する。図１１は本実施例による半導体装置の製造
方法を工程順に示す断面図である。まず、実施例１にお
いて、図１(a) 〜(d) に示した工程を行う。次に、半導
体基板裏面の全面に、Ｎｉ系無電解メッキを用いて、厚
さ約０．５μｍの第１の給電層１１１を形成する。この
際、Ｎｉ層形成後、置換型無電解Ａｕメッキにより、そ
の表面をＡｕで置き換える。さらに、給電層１１１裏面
のチップ分離溝領域にフォトレジストを形成し、これを
マスクとして厚さ約５μｍのＡｕまたはＣｕからなるメ
ッキ金属層１１３を電解メッキにより形成した後、上記
フォトレジストを除去する（図１１(a) ）。次に、この
メッキ金属層１１３をマスクとして、チップ分離溝領域
の給電層１１１をエッチング除去する。さらに、この領
域において、上記第１給電層１１１と上記メッキ金属層
１１３をマスクに、第１溝内金属層５の底面が露出する
まで半導体基板１をエッチングし、第２チップ分離溝２
２を形成する。次に、第２チップ分離溝２２を含む半導
体基板裏面側の全面に、Ｎｉ系無電解メッキと置換型無
電解Ａｕメッキを用いて、厚さ約０．５μｍの第２給電
層１１２を形成し、この第２給電層１１２の裏面全面に
電解メッキを用いて、ＡｕまたはＣｕからなる厚さ約５
μｍの緩衝金属層１１４を形成する（図１１(b) ）。こ
の後、緩衝金属層１１４裏面のチップ分離溝領域以外の
領域にフォトレジスト８を形成し、このフォトレジスト
８をマスクとして、第２チップ分離溝領域にのみ、無電
解メッキにより、ＮｉまたはＮｉ−Ｐからなる厚さ３〜
５μｍの第２溝内金属層９を選択的に形成する（図１１
(c) ）。フォトレジスト８を除去した後、チップ分離溝
領域に厚さ約４０μｍのフォトレジスト８８を形成し、
このフォトレジスト８８をマスクとして電解メッキを行
い、ＡｕまたはＣｕからなる厚さ２０〜３０μｍの第１
のＰＨＳ層１００を形成する（図１１(d) ）。さらに、
フォトレジスト８８を除去し、半導体基板裏面側の全面
に電解メッキにより、ＡｕまたはＣｕからなる厚さ約３
０μｍの第２のＰＨＳ層１０１を形成する（図１１(e)
）。これにより、第１ＰＨＳ層１００と第２ＰＨＳ層
１０１からなるＰＨＳ層１０が得られる。この第２ＰＨ
Ｓ層裏面のチップ分離溝領域には、第１ＰＨＳ層１００
の厚さと上記第２溝内金属層９をその内面に有する第２
チップ分離溝２２の深さを合わせた程度の深さを有する
窪みができている。続いて、機械研磨または放電加工等
によって、第２ＰＨＳ層１０１の裏面を平滑化する。こ
の後、半導体基板１からガラス板７を剥離して、洗浄
し、さらに第２ＰＨＳ層１０１の裏面をエキスパンドテ
ープに貼り付け、チップ分離溝領域内をダイシングブレ
ードによって切断する。この際、第２ＰＨＳ層１０１の
切断面には、バリが発生するが、第２ＰＨＳ層裏面のチ
ップ分離溝領域には上記の窪みが存在するため、バリは
この窪み内に収まり、半導体チップ直下の第２ＰＨＳ層
裏面より裏面側に突出することは無い。以上の工程によ
り、図１２に示すような、その表面に半導体素子が形成
された半導体チップ１と、この半導体チップ１の裏面に
形成された上記第１ＰＨＳ層１００及び第２ＰＨＳ層１
０１からなるＰＨＳ層１０とを備えた半導体装置が作製
される。
【００７８】本実施例８においては、第２ＰＨＳ層１０
１が半導体基板裏面全面に形成されることにより、半導
体チップ間の機械的結合の強度が増し、半導体基板表面
周縁領域における金属の突起の形成がなく、これによる
半導体基板におけるクラックの発生も防止でき、半導体
基板裏面の研磨または薄板化加工による第１溝内金属層
の破損または半導体基板裏面への突出もない。さらに、
第２ＰＨＳ層１０１の半導体基板表面側に存在する第２
溝内金属層９が、ＰＨＳ層１０を構成するＡｕまたはＣ
ｕより硬いＮｉまたはＮｉ−Ｐからなるものであるか
ら、チップ分離溝領域の金属層を切断する工程におい
て、第２ＰＨＳ層１０１の切断面に発生する半導体基板
表面側へのカエリを抑制することができる。また、上記
緩衝金属層１１４が形成されているため、チップ分離溝
領域における金属層の切断も容易である。以上のよう
に、この製造方法を用いることにより、安定した、歩留
まりの良好な製造工程を得ることができる。さらに、上
記第１ＰＨＳ層１００は第２チップ分離溝領域には形成
されていないため、第２ＰＨＳ層１０１形成直後のこの
層の裏面は、チップ分離溝領域では第１ＰＨＳ層１００
の厚さと上記第２溝内金属層９をその内面に有する第２
チップ分離溝２２の深さを合わせた分だけ窪んでいる。
従って、チップ分離溝領域の金属層を切断する際に発生
する第２ＰＨＳ層１０１のバリを上記の窪み内に納める
ことが可能となる。すなわち、上記切断工程後に得られ
る半導体チップ１とその裏面に形成されたＰＨＳ層１０
からなる半導体装置において、上記ＰＨＳ層１０のバリ
はＰＨＳ層１０の裏面から突出することはない。従っ
て、この半導体装置を後にチップキャリアに実装する工
程において、ＰＨＳ層とチップキャリアとの密着性を良
好なものとすることができる。これにより、良好な放熱
性を有し、信頼性の高い半導体装置を得ることができ
る。また、実施例７においては、第２ＰＨＳ層の切断面
に発生するカエリを防止するため、ＮｉまたはＮｉ−Ｐ
からなる第２給電層の厚さを通常の０．５μｍから３〜
５μｍに増加させる方法について記したが、Ｎｉまたは
Ｎｉ−ＰはＡｕまたはＣｕより熱伝導率が低いため、半
導体基板裏面側の全面に形成されているこの第２給電層
を厚くすると、半導体チップからＰＨＳ層への放熱性を
劣化させてしまう。これに対して、本実施例８において
は、ＮｉまたはＮｉ−Ｐからなる厚さ３〜５μｍ第２溝
内金属層が第２チップ分離溝領域にのみ形成されている
ため、半導体チップからＰＨＳ層への放熱性を劣化させ
ことなく、ＰＨＳ層の切断面におけるカエリの発生を防
止することができる。
【００７９】実施例９．この発明の第９の実施例につい
て説明する。図１３は本実施例による半導体装置の製造
方法を工程順に示す断面図である。まず、実施例１にお
いて、図１(a) 〜(d) に示した工程を行う。次に、実施
例７において、図９(a),(b) に示したものと同様な工程
を行う。すなわち、半導体基板裏面の全面にＮｉ系無電
解メッキ及び置換型無電解Ａｕメッキを用いて、厚さ約
０．５μｍの給電層１１を形成する。さらに、給電層１
１裏面のチップ分離溝領域に厚さ約４０μｍの厚いフォ
トレジストを形成し、これをマスクとして厚さ２０〜３
０μｍのＡｕまたはＣｕからなるＰＨＳ層１０を電解メ
ッキにより形成する。次に、このＰＨＳ層１０をマスク
として、チップ分離溝領域の給電層１１をイオンミリン
グによりエッチング除去する。さらに、この領域におい
て、上記給電層１１と上記ＰＨＳ層１０をマスクに、第
１溝内金属層５の底面が露出するまで半導体基板１をエ
ッチングし、第２チップ分離溝２２を形成する。この段
階における断面図が、図１３(a) であり、これは図９
(b) に示したものと同じである。次に、半導体基板裏面
側の全面に、セラミック粒子を溶剤に分散させた、セラ
ミックペースト１６を塗布した後、乾燥させて溶剤を蒸
発させる。さらに、半導体基板裏面側の全面を研磨して
平坦化し、ＰＨＳ層１０の裏面を露出させる。これによ
り、チップ分離溝領域にのみセラミックペースト１６が
充填される（図１３(b) ）。次に、温度１００〜２００
℃で熱処理することにより、セラミックペースト１６を
キュアする。この後、半導体基板１からガラス板７を剥
離して、洗浄し、さらにＰＨＳ層１０の裏面をエキスパ
ンドテープに貼り付け、チップ分離溝領域内をダイシン
グブレードによって切断する。以上の工程により、図１
４に示すような、その表面に半導体素子が形成された半
導体チップ１と、この半導体チップ１の裏面に形成され
た上記ＰＨＳ層１０と、このＰＨＳ層１０の側面に形成
されたセラミック層１１６とを備えた半導体装置が作製
される。上記セラミックペーストには、米国Aremco Pro
ducts 社製セラマコート５１２のように、コーティング
及び常温キュアが可能なタイプのシリカ（ＳｉＯ）系の
ものがある。
【００８０】本実施例９においては、半導体チップ裏面
のチップ分離溝領域には、ＰＨＳ層１０の厚さと同程度
の厚さのセラミック層１１６が形成され、この領域以外
の領域にはＰＨＳ層１０が形成されているから、このＰ
ＨＳ層形成工程からチップ分離溝領域の金属層及びセラ
ミック層を切断する工程までの半導体チップ間の機械的
結合の強度が良好となる。また、この半導体基板裏面の
全面にセラミック層１１６またはＰＨＳ層１０が形成さ
れることと、上記第１チップ分離溝２の深さが、半導体
基板裏面の研磨または薄板化加工により薄板化される半
導体基板１の厚さより浅いこと、すなわち半導体基板裏
面の研磨または薄板化加工直後に第１チップ分離溝２の
下に一定の厚さの半導体基板が残っていることにより、
第１溝内金属層５に機械的強度を持たせる必要がない。
従って、第１溝内金属層の厚さを１μｍ以下と薄くする
ことが可能であり、これによって半導体基板表面の周縁
領域において前述のメッキ突起のような厚い金属の突起
が形成されることはなく、この突起に起因するガラス板
貼り付け時の半導体基板のクラック発生も防止できる。
さらに、上記のように半導体基板裏面の研磨または薄板
化加工直後に第１チップ分離溝２の下に一定の厚さの半
導体基板が残っているため、第１溝内金属層５がこの研
磨または薄板化加工によって半導体基板裏面に露出する
ことがない。従って、第１溝内金属層５がこの研磨また
は薄板化加工によって破れたり、半導体基板裏面に突出
することにより、その後のフォトリソグラフィ工程が困
難になることはない。以上のように、この製造方法を用
いることにより、安定した、歩留まりの良好な製造工程
を得ることができる。また、半導体基板裏面側のチップ
分離溝領域には、上記のようにセラミック層１１６が形
成されているから、この領域の金属層及びセラミック層
を切断する工程において、このセラミック層にはバリは
発生しないため、上記切断工程後に得られる半導体装置
を後にチップキャリアに実装する工程において、ＰＨＳ
層とチップキャリアとの密着性を良好なものとすること
ができる。従って、良好な放熱性を有し、信頼性の高い
半導体装置を得ることができる。
【００８１】実施例１０．この発明の第１０の実施例に
ついて説明する。図１５は本実施例による半導体装置の
製造方法を工程順に示す断面図である。半導体（ＧａＡ
ｓ）基板１上には、Ｉｎ0.5 Ｇａ0.5 Ｐからなるエッチ
ングストップ層１ｂ及び厚さ５〜１０μｍのＧａＡｓエ
ピタキシャル層１ａが順に積層されており、ＧａＡｓエ
ピタキシャル層１ａ表面には半導体素子が形成されてい
る。まず、フォトレジストをマスクとして、エピタキシ
ャル層１ａのチップ分離溝領域をその表面側から硫酸・
過酸化水素系エッチャント（例えば、Ｈ2 ＳＯ4 ：Ｈ2
Ｏ2 ：Ｈ2 Ｏ＝３：１：１）を用いてエッチングする。
このエッチングは、上記エッチングストップ層１ｂが露
出した時点で自動的に停止するから、その底面がエッチ
ングストップ層１ｂの表面であるチップ分離溝２が形成
される。次に、蒸着またはスパッタリングデポジッショ
ンを用いて、上記チップ分離溝を含むエピタキシャル層
の表面側の全面に全膜厚が２５０〜５００ｎｍのＴｉ／
Ａｕ積層膜を被着させ、上記フォトレジストを除去する
ことにより、チップ分離溝２内に上記積層膜からなる溝
内金属層５を形成する。この後、ワックス６を用いて上
記エピタキシャル層表面にガラス板７を貼り付ける（図
１５(a) ）。半導体（ＧａＡｓ）基板１をその裏面側か
ら研磨または薄板化加工し、その厚さを１５μｍ程度ま
で薄板化した後、残った半導体基板１を上記硫酸・過酸
化水素系エッチャントを用いてエッチング除去する（図
１５(b) ）。このエッチングも上記のようにエッチング
ストップ層１ｂが露出した時点で自動的に停止する。す
なわち、半導体基板１のみを選択的に除去できる。次
に、塩酸系エッチャント（例えば、ＨＣｌ：Ｈ2 Ｏ＝
３：２）を用いて、Ｉｎ0.5 Ｇａ0.5 Ｐエッチングスト
ップ層１ｂをエッチングする。このエッチングにおいて
は、エッチングストップ層１ｂのみがエッチングされ、
ＧａＡｓエピタキシャル層１ａはエッチングされないた
め、露出した溝内金属層の底面とエピタキシャル層１ａ
の裏面は同一平面をなす（図１５(c) ）。この後、エピ
タキシャル層裏面に露出している第１溝内金属層の下層
であるＴｉ層をエッチング除去して、全面に給電層１１
を形成し、さらに電解メッキによってＡｕまたはＣｕか
らなるＰＨＳ層１０を形成する（図１５(d)）。次に、
エピタキシャル層１ａからガラス板７を剥離して、洗浄
し、さらにＰＨＳ層１０の裏面をエキスパンドテープに
貼り付け、チップ分離溝領域内をダイシングブレードに
よって切断する。以上の工程により、図１６に示すよう
な、その表面に半導体素子が形成された半導体チップ１
と、この半導体チップ１の裏面に形成された上記ＰＨＳ
層１０とを備えた半導体装置が作製される。
【００８２】本実施例１０においては、上記ＰＨＳ層１
０がエピタキシャル層１ａの裏面全面に形成されている
ことにより、このＰＨＳ層形成工程からチップ分離溝領
域の各金属層を切断する工程までの半導体チップ間の機
械的結合の強度が良好となる。また、このエピタキシャ
ル層１ａ裏面の全面にＰＨＳ層１０が形成されること
と、半導体基板１の除去が研磨または薄板化加工によっ
てではなく、エッチングによって行われることにより、
溝内金属層５に機械的強度を持たせる必要がない。従っ
て、溝内金属層５の厚さを１μｍ以下と薄くすることが
可能であり、これによって半導体基板表面の周縁領域に
おいて前述のメッキ突起のような厚い金属の突起が形成
されることはなくなり、この突起に起因するガラス板貼
り付け時の半導体基板のクラック発生も防止できる。さ
らに、上記のようにチップ分離溝２の形成は、半導体基
板表面側からエッチングストップ層１ｂ表面が露出した
時点において自動的に停止するようなエッチングにより
なされており、また半導体基板１の除去は、半導体基板
裏面側からエッチングストップ層１ｂ裏面が露出した時
点において自動的に停止するようなエッチングによりな
されているおり、この後上記エッチングストップ層１ｂ
のみを選択的にエッチング除去ことにより溝内金属層５
の底面が初めてエピタキシャル成長層１ａ裏面に露出す
るから、溝内金属層５がこの段階で破れたり、半導体基
板裏面に突出することはなく、従って、その後のフォト
リソグラフィ工程が困難になることはない。以上のよう
に、この製造方法を用いることにより、安定した、歩留
まりの良好な製造工程を得ることができる。
【００８３】
【発明の効果】この発明（請求項１）に係る半導体装置
の製造方法によれば、その表面に複数の半導体素子が形
成された半導体基板の所要の位置に、該半導体基板を各
々１つの上記半導体素子を有する複数の半導体チップに
分離するための第１のチップ分離溝を、その深さが上記
半導体基板の裏面を研磨または薄板化加工した後に得ら
れる該半導体基板の所定の厚さ以下となるように形成す
る工程と、該第１チップ分離溝の内面に第１の溝内金属
層を形成する工程と、上記半導体基板の裏面を研磨また
は薄板化加工し、その厚さを上記所定の厚さとする工程
と、上記第１チップ分離溝に対応する上記半導体基板の
裏面の領域を上記第１溝内金属層が露出するまでエッチ
ングし、第２のチップ分離溝を形成することにより上記
半導体基板を複数の上記半導体チップに分離する工程
と、該第２チップ分離溝の内面に、ＰＨＳ層を構成する
金属より硬い金属からなる第２の溝内金属層を形成する
工程と、上記第２チップ分離溝を含む上記半導体基板の
裏面側の全面に、放熱のための金属層であるＰＨＳ層を
形成する工程と、上記第１チップ分離溝内において上記
第１溝内金属層、上記第２溝内金属層及び上記ＰＨＳ層
を切断することにより、各々上記半導体チップと、その
裏面側に設けられた上記ＰＨＳ層とからなる複数の半導
体装置を形成する工程とを含むので、ＰＨＳ層形成工程
からチップ分離溝領域の各金属層を切断する工程までの
半導体チップ間の機械的結合の強度が良好となる。ま
た、第１溝内金属層の厚さを１μｍ以下と薄くすること
が可能であり、これによって半導体基板表面の周縁領域
において前述のメッキ突起のような厚い金属の突起が形
成されることはなくなり、この突起に起因するガラス板
貼り付け時の半導体基板のクラック発生も防止できる。
さらに、第１溝内金属層が半導体基板裏面の研磨または
薄板化加工によって破れたり、半導体基板裏面に突出す
ることにより、その後のフォトリソグラフィ工程が困難
になることはない。以上のように、この製造方法を用い
ることにより、安定した、歩留まりの良好な、半導体装
置の製造が可能となる。また、ＰＨＳ層裏面のチップ分
離溝領域には、上記第２チップ分離溝の深さ程度の窪み
ができており、これによってこの領域の金属層を切断す
る工程において、ＰＨＳ層に発生するバリの半導体チッ
プ領域のＰＨＳ層裏面からの突出の程度を低減できる。
従って、上記半導体装置を後にチップキャリアに実装す
る工程におけるＰＨＳ層とチップキャリアとの密着性
は、従来技術として既に説明した、ＰＨＳ層のバリが完
全にその裏面に突出している場合より良好なものとする
ことができる。すなわち、良好な放熱性を有し、信頼性
の高い半導体装置を得ることができる。
【００８４】この発明（請求項２）に係る半導体装置の
製造方法によれば、上記の半導体装置の製造方法（請求
項１）において、上記ＰＨＳ層を形成する工程が、上記
半導体基板の裏面側の上記第２チップ分離溝以外の領域
内に放熱のための金属層である第１のＰＨＳ層を形成し
た後、該第１ＰＨＳ層を含む半導体基板の裏面側の全面
に放熱のための金属層である第２のＰＨＳ層を形成する
ものであるので、半導体チップ間の機械的結合の強度が
増し、半導体基板表面周縁領域における金属の突起の形
成がなく、これによる半導体基板におけるクラックの発
生も防止でき、半導体基板裏面の研磨または薄板化加工
による第１溝内金属層の破損または半導体基板裏面への
突出もない。このように、この製造方法を用いることに
より、安定した、歩留まりの良好な、半導体装置の製造
が可能となる。さらに、チップ分離溝領域の金属層を切
断する際に発生する第２ＰＨＳ層のバリをチップ分離溝
領域の窪み内に納めることが可能となる。すなわち、上
記半導体装置において、上記ＰＨＳ層のバリは半導体チ
ップ直下のＰＨＳ層の裏面より突出することはない。従
って、この半導体装置を後にチップキャリアに実装する
工程において、ＰＨＳ層とチップキャリアとの密着性を
良好なものとすることができる。すなわち、良好な放熱
性を有し、信頼性の高い半導体装置を得ることができ
る。
【００８５】この発明（請求項３）に係る半導体装置の
製造方法によれば、その表面に複数の半導体素子が形成
された半導体基板の所要の位置に、該半導体基板を各々
１つの上記半導体素子を有する複数の半導体チップに分
離するための第１のチップ分離溝を、その深さが上記半
導体基板の裏面を研磨または薄板化加工した後に得られ
る該半導体基板の所定の厚さ以下となるように形成する
工程と、該第１チップ分離溝の内面に第１の溝内金属層
を形成する工程と、上記半導体基板の裏面を研磨または
薄板化加工し、その厚さを上記の所定の厚さとする工程
と、上記第１チップ分離溝に対応する上記半導体基板の
裏面の領域を上記第１溝内金属層が露出するまでエッチ
ングし、第２のチップ分離溝を形成することにより上記
半導体基板を複数の上記半導体チップに分離する工程
と、該第２チップ分離溝の内面に、ＰＨＳ層を構成する
金属より硬い金属からなる第２の溝内金属層を形成する
工程と、上記半導体基板の裏面側の第２チップ分離溝が
形成された領域に、ＰＨＳ層を構成する金属より硬い金
属からなる硬質金属層を形成する工程と、上記半導体基
板の裏面側の全面に放熱のための金属層であるＰＨＳ層
を形成する工程と、上記ＰＨＳ層の裏面を上記硬質金属
層の裏面が露出するまで研磨または薄板化加工し、平坦
化する工程と、上記第１チップ分離溝内において上記第
１溝内金属層、上記第２溝内金属層及び上記硬質金属層
を切断することにより、各々上記半導体チップと、その
裏面に設けられた上記ＰＨＳ層と、該ＰＨＳ層の側面全
周に突出して設けられた上記硬質金属層からなる複数の
半導体装置を形成する工程とを含むので、ＰＨＳ層形成
工程からチップ分離溝領域の各金属層を切断する工程ま
での半導体チップ間の機械的結合の強度が良好となる。
また、第１溝内金属層の厚さを１μｍ以下と薄くするこ
とが可能であり、これによって半導体基板表面の周縁領
域において前述のメッキ突起のような厚い金属の突起が
形成されることはなくなり、この突起に起因するガラス
板貼り付け時の半導体基板のクラック発生も防止でき
る。さらに、半導体基板裏面の研磨または薄板化加工時
に第１溝内金属層が半導体基板裏面に露出することがな
い。従って、第１溝内金属層がこの研磨または薄板化加
工によって破れたり、半導体基板裏面に突出することに
より、その後のフォトリソグラフィ工程が困難になるこ
とはない。以上のように、この製造方法を用いることに
より、安定した、歩留まりの良好な、半導体装置の製造
が可能となる。また、チップ分離溝領域の金属層を切断
する工程において、この硬質金属層に発生するバリはＰ
ＨＳ層を直接切断することによって発生するバリより小
さく、上記切断工程後に得られる半導体装置を後にチッ
プキャリアに実装する工程において、ＰＨＳ層とチップ
キャリアとの密着性はＰＨＳ層のバリがその裏面に突出
している場合より良好なものとすることができる。従っ
て、良好な放熱性を有し、信頼性の高い半導体装置を得
ることができる。
【００８６】この発明（請求項４）に係る半導体装置の
製造方法によれば、上記の半導体装置の製造方法（請求
項３）において、上記第２溝内金属層を形成する工程の
後、上記硬質金属層を形成する工程の前に、上記半導体
基板の裏面側の全面に、上記硬質金属層を構成する金属
より軟らかい金属からなり、上記硬質金属層の切断を容
易にするための緩衝金属層を形成する工程を含むので、
半導体チップ間の機械的結合の強度が増し、半導体基板
表面周縁領域における金属の突起の形成がなく、これに
よる半導体基板におけるクラックの発生も防止でき、半
導体基板裏面の研磨または薄板化加工による第１溝内金
属層の破損または半導体基板裏面への突出もない。さら
に、軟らかい金属からなる上記緩衝金属層が形成されて
いるため、チップ分離溝領域の金属層を切断する際、そ
の切断は容易となる。このように、この製造方法を用い
ることにより、安定した、歩留まりの良好な、半導体装
置の製造が可能となる。さらに、チップ分離溝領域の金
属層を切断する際に、この領域の硬質金属層に発生する
バリはＰＨＳ層を直接切断することによって発生するバ
リより小さく、上記切断工程後に得られる半導体装置を
後にチップキャリアに実装する工程において、ＰＨＳ層
とチップキャリアとの密着性はＰＨＳ層のバリがその裏
面に突出している場合より良好なものとすることができ
る。従って、良好な放熱性を有し、信頼性の高い半導体
装置を得ることができる。
【００８７】この発明（請求項５）に係る半導体装置の
製造方法によれば、上記の半導体装置の製造方法（請求
項３）において、上記第２チップ分離溝を形成する工程
が、上記硬質金属層の厚さより厚いレジストを上記半導
体基板の裏面の上記第１チップ分離溝に対応する領域以
外の領域に形成し、該レジストをマスクとして上記第１
溝内金属層が露出するまで、上記半導体基板をエッチン
グするものであり、上記第２溝内金属層を形成する工程
は、上記レジストをマスクとして上記第２溝内金属層を
選択メッキにより上記第２チップ分離溝内面に形成する
ものであり、上記第２溝内金属層を形成する工程の後、
上記硬質金属層を形成する工程の前に、上記レジストを
マスクとして、上記第２溝内金属層の裏面に、上記硬質
金属層を構成する金属より軟らかい金属からなり、上記
硬質金属層の切断を容易にするための緩衝金属層を選択
メッキにより形成する工程を含み、上記硬質金属層を形
成する工程が、上記レジストをマスクとして上記硬質金
属層を選択メッキにより上記第２溝内金属層の裏面に形
成した後、上記レジストを除去するものであるので、半
導体チップ間の機械的結合の強度が増し、半導体基板表
面周縁領域における金属の突起の形成がなく、これによ
る半導体基板におけるクラックの発生も防止でき、半導
体基板裏面の研磨または薄板化加工による第１溝内金属
層の破損または半導体基板裏面への突出もない。さら
に、チップ分離溝領域の金属層を切断する際、その切断
は容易となる。以上のように、この製造方法を用いるこ
とにより、安定した、歩留まりの良好な、半導体装置の
製造が可能となる。さらに、チップ分離溝領域の金属層
を切断する際に、この領域の硬質金属層に発生するバリ
はＰＨＳ層を直接切断することによって発生するバリよ
り小さく、上記半導体装置を後にチップキャリアに実装
する工程において、ＰＨＳ層とチップキャリアとの密着
性はＰＨＳ層のバリがその裏面に突出している場合より
良好なものとすることができる。従って、良好な放熱性
を有し、信頼性の高い半導体装置を得ることができる。
【００８８】この発明（請求項６）に係る半導体装置の
製造方法によれば、上記の半導体装置の製造方法（請求
項３ないし５のいずれか）において、上記硬質金属層
が、Ａｕ−Ｓｎ合金からなるものであるので、上記のよ
うに半導体チップ間結合の機械的強度が優れており、半
導体基板表面周縁領域の金属の突起形成もないため、半
導体基板のクラックの発生も防止でき、半導体基板裏面
の研磨または薄板化加工時の第１溝内金属層の破損や半
導体基板裏面へのこの金属層の突出もない。さらに、上
記硬質金属層を切断する際にその切断面に発生するバリ
は、半導体装置をチップキャリアに実装する際、３００
℃程度に加熱することにより溶融してしまい、ＰＨＳ層
とチップキャリアの密着性を劣化させることはない。従
って、良好な放熱性を有し、信頼性の高い半導体装置を
得ることができる。
【００８９】この発明（請求項７）に係る半導体装置の
製造方法によれば、上記の半導体装置の製造方法（請求
項１ないし５のいずれか）において、上記第１溝内金属
層が、Ｔｉ層，Ｐｄ層及びＡｕ層が順に積層されてなる
ものであり、上記第２溝内金属層を形成する工程が、上
記第２チップ分離溝内に露出した上記第１溝内金属層の
最下層であるＴｉ層をエッチング除去して上記Ｐｄ層を
露出させた後、該Ｐｄ層を活性化層として用いたＮｉ系
無電解メッキによりＮｉまたはＮｉ系合金からなる第２
溝内金属層を形成するものであるので、上記のように半
導体チップ間結合の機械的強度が優れており、半導体基
板表面周縁領域の金属の突起形成もないため、半導体基
板のクラックの発生も防止でき、半導体基板裏面の研磨
または薄板化加工時の第１溝内金属層の破損や半導体基
板裏面へのこの金属層の突出もない。さらに、容易にＮ
ｉまたはＮｉ系合金からなる第２溝内金属層を形成する
ことができる。以上のように、この製造方法を用いるこ
とにより、安定した、歩留まりの良好な、半導体装置の
製造が可能となる。
【００９０】この発明（請求項８）に係る半導体装置の
製造方法によれば、その表面に複数の半導体素子が形成
された半導体基板の所要の位置に、該半導体基板を各々
１つの上記半導体素子を有する複数の半導体チップに分
離するための第１のチップ分離溝を、その深さが上記半
導体基板の裏面を研磨または薄板化加工した後に得られ
る該半導体基板の所定の厚さ以下となるように形成する
工程と、該第１チップ分離溝の内面に第１の溝内金属層
を形成する工程と、上記半導体基板の裏面を研磨または
薄板化加工し、その厚さを上記の所定の厚さとする工程
と、上記半導体基板の裏面の全面に第１の給電層を形成
した後、該第１給電層裏面の上記第１チップ分離溝に対
応する領域以外の領域に電解メッキにより放熱のための
金属層である第１のＰＨＳ層を形成する工程と、該第１
ＰＨＳ層をマスクとして、上記第１給電層及び上記半導
体基板を裏面側から上記第１溝内金属層が露出するまで
エッチングして第２のチップ分離溝を形成することによ
り上記半導体基板を複数の上記半導体チップに分離する
工程と、上記半導体基板の裏面側の上記第１ＰＨＳ層及
び上記第２チップ分離溝を含む全面に第２の給電層を形
成する工程と、上記第２給電層の裏面の全面に電解メッ
キにより第２のＰＨＳ層を形成する工程と、上記第１チ
ップ分離溝内において上記第１溝内金属層、上記第２給
電層及び上記第２ＰＨＳ層を切断することにより、各々
上記半導体チップと、その裏面側に設けられた上記第１
及び第２ＰＨＳ層とからなる複数の半導体装置を形成す
る工程とを含むので、半導体チップ間の機械的結合の強
度が増し、半導体基板表面周縁領域における金属の突起
の形成がなく、これによる半導体基板におけるクラック
の発生も防止でき、半導体基板裏面の研磨または薄板化
加工による第１溝内金属層の破損または半導体基板裏面
への突出もない。以上のように、この製造方法を用いる
ことにより、安定した、歩留まりの良好な、半導体装置
の製造が可能となる。さらに、チップ分離溝領域の金属
層を切断する際に発生する第２ＰＨＳ層のバリをチップ
分離溝領域の窪み内に納めることが可能となる。すなわ
ち、上記半導体装置において、上記ＰＨＳ層のバリは半
導体チップ直下のＰＨＳ層の裏面より突出することはな
い。従って、この半導体装置を後にチップキャリアに実
装する工程において、ＰＨＳ層とチップキャリアとの密
着性を良好なものとすることができる。従って、良好な
放熱性を有し、信頼性の高い半導体装置を得ることがで
きる。
【００９１】この発明（請求項９）に係る半導体装置の
製造方法によれば、上記の半導体装置の製造方法（請求
項８）において、上記第１給電層が、Ｔｉ及びＡｕが順
に積層されてなるものであり、上記第１給電層及び上記
半導体基板をエッチングする工程が、上記第１給電層を
湿式エッチングにより除去した後上記半導体基板をエッ
チングするものであるので、ＰＨＳ層が半導体基板裏面
全面に形成されることにより、半導体チップ間の機械的
結合の強度が増し、半導体基板表面周縁領域における金
属の突起の形成がなく、これによる半導体基板における
クラックの発生も防止でき、半導体基板裏面の研磨また
は薄板化加工による第１溝内金属層の破損または半導体
基板裏面への突出もない。さらに、上記第１給電層は、
蒸着またはスパッタリングデポジッションによって容易
に形成でき、また、この第１給電層と半導体基板との密
着性は良好なものとなり、また、この上にＡｕを電解メ
ッキすることにより、ＰＨＳ層を容易に形成することが
できる。以上のように、この製造方法を用いることによ
り、安定した、歩留まりの良好な、半導体装置の製造が
可能となる。さらに、チップ分離溝領域の金属層を切断
する際に発生する第２ＰＨＳ層のバリをチップ分離溝領
域の窪み内に納めることが可能となる。すなわち、上記
半導体装置において、上記ＰＨＳ層のバリは半導体チッ
プ直下のＰＨＳ層の裏面より突出することはない。従っ
て、この半導体装置を後にチップキャリアに実装する工
程において、ＰＨＳ層とチップキャリアとの密着性を良
好なものとすることができる。これにより、良好な放熱
性を有し、信頼性の高い半導体装置を得ることができ
る。
【００９２】この発明（請求項１０）に係る半導体装置
の製造方法によれば、上記の半導体装置の製造方法（請
求項８または９）において、上記第２給電層が、Ｎｉま
たはＮｉ−Ｐからなり、その膜厚は３ないし５μｍであ
るので、半導体チップ間の機械的結合の強度が増し、半
導体基板表面周縁領域における金属の突起の形成がな
く、これによる半導体基板におけるクラックの発生も防
止でき、半導体基板裏面の研磨または薄板化加工による
第１溝内金属層の破損または半導体基板裏面への突出も
ない。さらに、第２ＰＨＳ層の半導体基板表面側に存在
する第２給電層が、通常ＰＨＳ層を構成するＡｕまたは
Ｃｕより硬いＮｉまたはＮｉ−Ｐからなるものであるか
ら、チップ分離溝領域の金属層を切断する工程におい
て、ＰＨＳ層の切断面に発生する半導体基板表面側へＰ
ＨＳ金属が突出したものであるカエリを抑制することが
できる。以上のように、この製造方法を用いることによ
り、安定した、歩留まりの良好な、半導体装置の製造が
可能となる。さらに、チップ分離溝領域の金属層を切断
する際に発生する第２ＰＨＳ層のバリをチップ分離溝領
域の窪み内に納めることが可能となる。すなわち、上記
半導体装置において、上記ＰＨＳ層のバリは半導体チッ
プ直下のＰＨＳ層の裏面より突出することはない。従っ
て、この半導体装置を後にチップキャリアに実装する工
程において、ＰＨＳ層とチップキャリアとの密着性を良
好なものとすることができる。これにより、良好な放熱
性を有し、信頼性の高い半導体装置を得ることができ
る。
【００９３】この発明（請求項１１）に係る半導体装置
の製造方法によれば、その表面に複数の半導体素子が形
成された半導体基板の所要の位置に、該半導体基板を各
々１つの上記半導体素子を有する複数の半導体チップに
分離するための第１のチップ分離溝を、その深さが上記
半導体基板の裏面を研磨または薄板化加工した後に得ら
れる該半導体基板の所定の厚さ以下となるように形成す
る工程と、該第１チップ分離溝の内面に第１の溝内金属
層を形成する工程と、上記半導体基板の裏面を研磨また
は薄板化加工し、その厚さを上記の所定の厚さとする工
程と、上記半導体基板の裏面の全面に第１の給電層を形
成した後、該第１給電層裏面の上記第１チップ分離溝に
対応する領域以外の領域に電解メッキによりメッキ金属
層を形成する工程と、該メッキ金属層をマスクとして、
上記第１給電層及び上記半導体基板を裏面側から上記第
１溝内金属層が露出するまでエッチングすることにより
第２のチップ分離溝を形成し、上記半導体基板を複数の
上記半導体チップに分離する工程と、上記第２チップ分
離溝を含む上記半導体基板の裏面側の全面に第２の給電
層を形成した後、該第２給電層の裏面の全面に、第２の
溝内金属層を構成する金属より軟らかい金属からなり、
上記第２溝内金属層の切断を容易にするための緩衝金属
層を形成する工程と、上記緩衝金属層裏面の上記第２チ
ップ分離溝領域に、ＰＨＳ層を構成する金属より硬い金
属からなる第２の溝内金属層を形成する工程と、上記緩
衝金属層裏面の上記第２チップ分離溝領域以外の領域
に、放熱のための金属層である第１のＰＨＳ層を形成す
る工程と、上記第２溝内金属層及び上記第１ＰＨＳ層の
裏面の全面に放熱のための金属層である第２のＰＨＳ層
を形成する工程と、上記第１チップ分離溝内において上
記第１溝内金属層、上記第２給電層、上記緩衝金属層及
び上記第２ＰＨＳ層を切断することにより、各々上記半
導体チップと、その裏面側に設けられた上記第１及び第
２ＰＨＳ層とからなる複数の半導体装置を形成する工程
とを含むので、半導体チップ間の機械的結合の強度が増
し、半導体基板表面周縁領域における金属の突起の形成
がなく、これによる半導体基板におけるクラックの発生
も防止でき、半導体基板裏面の研磨または薄板化加工に
よる第１溝内金属層の破損または半導体基板裏面への突
出もない。さらに、第２ＰＨＳ層の半導体基板表面側に
存在する第２溝内金属層により、ＰＨＳ層の切断面に発
生する半導体基板表面側へのカエリを抑制することがで
きる。また、上記緩衝金属層により、チップ分離溝領域
における金属層の切断も容易である。以上のように、こ
の製造方法を用いることにより、安定した、歩留まりの
良好な、半導体装置の製造が可能となる。さらに、チッ
プ分離溝領域の金属層を切断する際に発生する第２ＰＨ
Ｓ層のバリをチップ分離溝領域の窪み内に納めることが
可能となる。すなわち、上記半導体装置において、上記
ＰＨＳ層のバリは半導体チップ直下のＰＨＳ層の裏面よ
り突出することはない。従って、この半導体装置を後に
チップキャリアに実装する工程において、ＰＨＳ層とチ
ップキャリアとの密着性を良好なものとすることができ
る。これにより、良好な放熱性を有し、信頼性の高い半
導体装置を得ることができる。また、ＰＨＳ層を構成す
る金属より硬い金属からなる第２溝内金属層が第２チッ
プ分離溝領域にのみ形成されているため、半導体チップ
からＰＨＳ層への放熱性を劣化させことなく、ＰＨＳ層
の切断面におけるカエリの発生を防止することができ
る。
【００９４】この発明（請求項１２）に係る半導体装置
の製造方法によれば、その表面に複数の半導体素子が形
成された半導体基板の所要の位置に、該半導体基板を各
々１つの上記半導体素子を有する複数の半導体チップに
分離するための第１のチップ分離溝を、その深さが上記
半導体基板の裏面を研磨または薄板化加工した後に得ら
れる該半導体基板の所定の厚さ以下となるように形成す
る工程と、該第１チップ分離溝の内面に第１の溝内金属
層を形成する工程と、上記半導体基板の裏面を研磨また
は薄板化加工し、その厚さを上記の所定の厚さとする工
程と、上記半導体基板の裏面の全面に給電層を形成した
後、該給電層裏面の上記第１チップ分離溝に対応する領
域以外の領域に電解メッキにより放熱のための金属層で
あるＰＨＳ層を形成する工程と、該ＰＨＳ層をマスクと
して、上記給電層及び上記半導体基板を裏面側から上記
第１溝内金属層が露出するまでエッチングすることによ
り第２のチップ分離溝を形成し、上記半導体基板を複数
の上記半導体チップに分離する工程と、上記半導体基板
の裏面側の全面にセラミックペーストの塗布及び乾燥を
行い、上記第２チップ分離溝内及び該第２チップ分離溝
領域の上記ＰＨＳ層間に上記セラミックペーストを充填
する工程と、上記セラミックペーストを上記ＰＨＳ層の
裏面が露出するまで研磨または薄板化加工し、平坦化す
る工程と、上記セラミックペーストを熱処理によりキュ
アし、セラミック層を形成する工程と、上記第１チップ
分離溝内において上記第１溝内金属層及び上記セラミッ
ク層を切断することにより、各々上記半導体チップと、
その裏面側に設けられたＰＨＳ層と、該ＰＨＳ層の側面
全周に突出して設けられた上記セラミック層からなる複
数の半導体装置を形成する工程とを含むので、ＰＨＳ層
形成工程からチップ分離溝領域の各金属層を切断する工
程までの半導体チップ間の機械的結合の強度が良好とな
る。また、第１溝内金属層に機械的強度を持たせる必要
がないため、第１溝内金属層の厚さを１μｍ以下と薄く
することが可能であり、これによって半導体基板表面の
周縁領域において前述のメッキ突起のような厚い金属の
突起が形成されることはなくなり、この突起に起因する
ガラス板貼り付け時の半導体基板のクラック発生も防止
できる。さらに、第１溝内金属層が半導体基板裏面の研
磨または薄板化加工によって半導体基板裏面に露出する
ことがない。従って、第１溝内金属層がこの研磨または
薄板化加工によって破れたり、半導体基板裏面に突出す
ることにより、その後のフォトリソグラフィ工程が困難
になることはない。以上のように、この製造方法を用い
ることにより、安定した、歩留まりの良好な、半導体装
置の製造が可能となる。また、半導体基板裏面側のチッ
プ分離溝領域の金属層及びセラミック層を切断する工程
において、このセラミック層にはバリは発生しないた
め、上記切断工程後に得られる半導体装置を後にチップ
キャリアに実装する工程において、ＰＨＳ層とチップキ
ャリアとの密着性を良好なものとすることができる。従
って、良好な放熱性を有し、信頼性の高い半導体装置を
得ることができる。
【００９５】この発明（請求項１３）に係る半導体装置
の製造方法によれば、半導体基板上にエッチングストッ
プ層を介して形成され、その表面に複数の半導体素子が
形成されたエピタキシャル成長層の所要の位置に、該エ
ピタキシャル層を各々１つの上記半導体素子を有する複
数の半導体チップに分離するためのチップ分離溝を、上
記エッチングストップ層が露出するまで上記エピタキシ
ャル層をエッチングすることにより形成する工程と、該
チップ分離溝の内面に溝内金属層を形成する工程と、上
記半導体基板を上記エッチングストップ層が露出して自
動的に停止するエッチングにより除去する工程と、上記
エッチングストップ層を除去し、上記エピタキシャル成
長層の裏面に上記溝内金属層を露出させる工程と、上記
エピタキシャル成長層の裏面の全面に放熱のための金属
層であるＰＨＳ層を形成する工程と、上記分離溝内にお
いて上記溝内金属層及び上記ＰＨＳ層を切断することに
より、各々上記半導体チップと、その裏面側に設けられ
たＰＨＳ層とからなる複数の半導体装置を形成する工程
とを含むので、ＰＨＳ層形成工程からチップ分離溝領域
の各金属層を切断する工程までの半導体チップ間の機械
的結合の強度が良好となる。また、溝内金属層に機械的
強度を持たせる必要がない。従って、溝内金属層の厚さ
を１μｍ以下と薄くすることが可能であり、これによっ
て半導体基板表面の周縁領域において前述のメッキ突起
のような厚い金属の突起が形成されることはなくなり、
この突起に起因するガラス板貼り付け時の半導体基板の
クラック発生も防止できる。さらに、溝内金属層底面が
半導体基板裏面に露出する段階で破れたり、半導体基板
裏面に突出することはなく、従って、その後のフォトリ
ソグラフィ工程が困難になることはない。以上のよう
に、この製造方法を用いることにより、安定した、歩留
まりの良好な、半導体装置の製造が可能となる。
【００９６】この発明（請求項１４）に係る半導体装置
の製造方法によれば、上記の半導体装置の製造方法（請
求項１ないし６または８ないし１３のいずれか）におい
て、上記第１溝内金属層が、Ｔｉ層及びＡｕ層が積層さ
れてなるものであり、上記第２チップ分離溝を形成する
工程が、上記半導体基板をエッチングした後、露出した
上記第１溝内金属層の上記Ｔｉ層をエッチングにより除
去し、上記Ａｕ層を上記第２チップ分離溝内に露出させ
るものであるので、上記第１溝内金属層と半導体基板と
の密着性は良好なものとなる。また、第２チップ分離溝
のエッチング後、Ｔｉ層のみを選択的にエッチングする
ことが容易である。さらに、このＴｉ層のエッチング後
第２チップ分離溝内に露出するＡｕ層裏面に第２溝内金
属層をメッキにより形成することは、容易である。この
ように、この製造方法を用いることにより、安定した、
歩留まりの良好な、半導体装置の製造が可能となる。
【００９７】この発明（請求項１５）に係る半導体装置
の製造方法によれば、上記の半導体装置の製造方法（請
求項１ないし１４のいずれか）において、上記ＰＨＳ
層、上記第１ＰＨＳ層または上記第２ＰＨＳ層が、Ａｕ
またはＣｕからなるものであるので、半導体チップから
チップキャリアへの放熱性が良好となる。
【００９８】この発明（請求項１６）に係る半導体装置
の製造方法によれば、上記の半導体装置の製造方法（請
求項１ないし７、１１、１４または１５のいずれか）に
おいて、上記第２溝内金属層または上記硬質金属層が、
ＮｉまたはＮｉ−Ｐ合金からなるものであるので、チッ
プ分離溝領域の金属層切断工程におけるバリ及びカエリ
の発生を抑制するとともに、半導体チップ間の機械的結
合強度を強化することができる。また、ＮｉまたはＮｉ
−Ｐ合金からなる層の表面は置換型無電解メッキにより
Ａｕに置き換えることができるため、この後この層の表
面にＡｕ層をメッキすることは容易であり、これら２層
の密着性も良好となる。このように、この製造方法を用
いることにより、安定した、歩留まりの良好な、半導体
装置の製造が可能となる。
【００９９】この発明（請求項１７）に係る半導体装置
の製造方法によれば、上記の半導体装置の製造方法（請
求項４、５、１１または１４ないし１６のいずれか）に
おいて、上記メッキ金属層または上記緩衝金属層が、Ａ
ｕまたはＣｕからなるものであるので、チップ分離溝領
域の金属層を切断する工程において、切断が容易とな
る。このように、この製造方法を用いることにより、安
定した、歩留まりの良好な、半導体装置の製造が可能と
なる。
【０１００】この発明（請求項１８）に係る半導体装置
によれば、複数の半導体素子が形成されている半導体基
板の表面に第１のチップ分離溝を、該第１チップ分離溝
の内面に第１の溝内金属層を形成し、上記半導体基板の
裏面を研磨または薄板化加工することによりその厚さを
所定の厚さとし、上記半導体基板の裏面に、上記第１溝
内金属層の底面が露出するように第２のチップ分離溝を
形成し、該第２チップ分離溝の内面に第２の溝内金属層
を形成した後、上記半導体基板の裏面側の全面に、放熱
のための金属層であるＰＨＳ層を形成し、上記第１チッ
プ分離溝内において上記第１溝内金属層、上記第２溝内
金属層及び上記ＰＨＳ層を切断することにより作製され
てなり、１つの上記半導体チップと、その裏面側に、そ
の側面より外側に突出して設けられた上記ＰＨＳ層とを
備え、上記ＰＨＳ層の外周部分の高さは、該ＰＨＳ層の
中央部分の高さより上記第２溝内金属層をその内面に有
する上記第２チップ分離溝の深さの分だけ高いので、第
１溝内金属層に機械的強度を持たせる必要が無い。従っ
て、第１溝内金属層の厚さを１μｍ以下と薄くすること
が可能であり、これによって半導体基板表面の周縁領域
において前述のメッキ突起のような厚い金属の突起が形
成されることはなくなり、この突起に起因するガラス板
貼り付け時の半導体基板のクラック発生も防止できる。
また、ＰＨＳ層のチップ分離溝領域には、窪みができて
おり、ＰＨＳ層に発生するバリのＰＨＳ層裏面からの突
出の程度を低減できる。従って、上記半導体装置を後に
チップキャリアに実装する工程におけるＰＨＳ層とチッ
プキャリアとの密着性は、従来技術として既に説明し
た、ＰＨＳ層のバリが完全にその裏面に突出している場
合より良好なものとすることができる。これにより、良
好な放熱性を有し、信頼性の高い半導体装置を得ること
ができる。
【０１０１】この発明（請求項１９）に係る半導体装置
によれば、上記の半導体装置（請求項１８）において、
上記ＰＨＳ層が、上記半導体基板の裏面側の上記第２チ
ップ分離溝以外の領域に第１のＰＨＳ層を形成した後、
該第１ＰＨＳ層を含む半導体基板の裏面側の全面に第２
のＰＨＳ層を形成してなるものであり、１つの上記半導
体チップと、その裏面側に設けられた上記第１ＰＨＳ層
と、該第１ＰＨＳ層の裏面側及び側面側に設けられ、上
記半導体チップの側面より外側に突出した上記第２ＰＨ
Ｓ層とを備え、上記第２ＰＨＳ層の外周部分の高さは、
上記第２ＰＨＳ層の中央部分の高さより上記第１ＰＨＳ
層の厚さと上記第２溝内金属層をその内面に有する上記
第２チップ分離溝の深さを合わせた分だけ高いので、半
導体基板表面周縁領域における金属の突起の形成がな
く、これによる半導体基板におけるクラックの発生を防
止できる。さらに、第２ＰＨＳ層の裏面は、チップ分離
溝領域では窪んでいる。従って、第２ＰＨＳ層のバリを
上記の窪み内に納めることが可能となる。すなわち、上
記切断工程後に得られる半導体チップとその裏面に形成
されたＰＨＳ層からなる半導体装置において、上記ＰＨ
Ｓ層のバリは半導体チップ直下のＰＨＳ層の裏面より突
出することはない。従って、この半導体装置を後にチッ
プキャリアに実装する工程において、ＰＨＳ層とチップ
キャリアとの密着性を良好なものとすることができる。
従って、良好な放熱性を有し、信頼性の高い半導体装置
を得ることができる。
【０１０２】この発明（請求項２０）に係る半導体装置
によれば、複数の半導体素子が形成されている半導体基
板の表面に第１のチップ分離溝を、該第１チップ分離溝
の内面に第１の溝内金属層を形成し、上記半導体基板の
裏面を研磨または薄板化加工することによりその厚さを
所定の厚さとし、上記半導体基板の裏面に、上記第１溝
内金属層の底面が露出するように第２のチップ分離溝を
形成し、該第２チップ分離溝の内面に第２の溝内金属層
を形成した後、上記半導体基板の裏面側の第２チップ分
離溝が形成された領域に、ＰＨＳ層を構成する金属より
硬い金属からなり、その厚さがＰＨＳ層とほぼ同じであ
る硬質金属層を形成し、上記半導体基板の裏面側の全面
に放熱のための金属層であるＰＨＳ層を形成した後、上
記ＰＨＳ層の裏面を上記硬質金属層の裏面が露出するま
で研磨または薄板化加工して平坦化し、上記第１チップ
分離溝内において上記第１溝内金属層、上記第２溝内金
属層及び上記硬質金属層を切断することにより作製され
てなり、１つの上記半導体チップと、その裏面側に設け
られた上記ＰＨＳ層と、該ＰＨＳ層の側面全周に突出し
て設けられた上記硬質金属層とを備えたので、第１溝内
金属層に機械的強度を持たせる必要がない。従って、第
１溝内金属層の厚さを１μｍ以下と薄くすることが可能
であり、これによって半導体基板表面の周縁領域におい
て前述のメッキ突起のような厚い金属の突起が形成され
ることはなくなり、この突起に起因するガラス板貼り付
け時の半導体基板のクラック発生も防止できる。また、
半導体基板裏面側のチップ分離溝領域には、上記のよう
に硬質金属層が形成されているから、この領域の金属層
を切断する際に、この硬質金属層に発生するバリはＰＨ
Ｓ層を直接切断することによって発生するバリより小さ
く、この半導体装置を後にチップキャリアに実装する工
程において、ＰＨＳ層とチップキャリアとの密着性はＰ
ＨＳ層のバリがその裏面に突出している場合より良好な
ものとすることができる。従って、良好な放熱性を有
し、信頼性の高い半導体装置を得ることができる。
【０１０３】この発明（請求項２１）に係る半導体装置
によれば、上記の半導体装置（請求項２０）において、
上記硬質金属層が、Ａｕ−Ｓｎ合金からなるものである
ので、上記のように、半導体基板表面周縁領域の金属の
突起形成がないため、半導体基板のクラックの発生を防
止できる。さらに、上記硬質金属層を切断する際にその
切断面に発生するバリは、この硬質金属層がＡｕ−Ｓｎ
合金からなるものであるため、半導体装置をチップキャ
リアに実装する際、３００℃程度に加熱することにより
溶融してしまい、ＰＨＳ層とチップキャリアの密着性を
劣化させることはない。従って、良好な放熱性を有し、
信頼性の高い半導体装置を得ることができる。
【０１０４】この発明（請求項２２）に係る半導体装置
によれば、複数の半導体素子が形成されている半導体基
板の表面に第１のチップ分離溝を、該第１チップ分離溝
の内面に第１の溝内金属層を形成し、上記半導体基板の
裏面を研磨または薄板化加工することによりその厚さを
所定の厚さとし、上記第１チップ分離溝に対応する上記
半導体基板の裏面側の領域以外の領域に放熱のための金
属層である第１のＰＨＳ層を形成した後、該第１ＰＨＳ
層をマスクとして、上記半導体基板を裏面側から上記第
１溝内金属層の底面が露出するまでエッチングすること
により第２のチップ分離溝を形成し、上記半導体基板の
裏面側の全面に第２のＰＨＳ層を形成した後、上記第１
チップ分離溝内において上記第１溝内金属層及び上記第
２ＰＨＳ層を切断することにより作製されてなり、１つ
の上記半導体チップと、その裏面側に設けられた上記第
１ＰＨＳ層と、該第１ＰＨＳ層の裏面側及び側面側に設
けられ、上記半導体チップの側面より外側に突出した上
記第２ＰＨＳ層とを備え、上記第２ＰＨＳ層の外周部分
の高さは、上記第２ＰＨＳ層の中央部分の高さより上記
第１ＰＨＳ層の厚さと上記第２チップ分離溝の深さを合
わせた分だけ高いので、第１溝内金属層の厚さを１μｍ
以下と薄くすることが可能であり、半導体基板表面周縁
領域における金属の突起の形成がなく、これによる半導
体基板におけるクラックの発生が防止できる。さらに、
第２ＰＨＳ層の裏面は、チップ分離溝領域では窪んでい
る。従って、第２ＰＨＳ層のバリを上記の窪み内に納め
ることが可能となる。すなわち、この半導体装置におい
て、上記ＰＨＳ層のバリは半導体チップ直下のＰＨＳ層
の裏面より突出することはない。従って、この半導体装
置を後にチップキャリアに実装する工程において、ＰＨ
Ｓ層とチップキャリアとの密着性を良好なものとするこ
とができる。これにより、良好な放熱性を有し、信頼性
の高い半導体装置を得ることができる。
【０１０５】この発明（請求項２３）に係る半導体装置
によれば、複数の半導体素子が形成されている半導体基
板の表面に、第１のチップ分離溝を、該第１チップ分離
溝の内面に第１の溝内金属層を形成し、上記半導体基板
の裏面を研磨または薄板化加工することによりその厚さ
を所定の厚さとし、上記第１チップ分離溝に対応する上
記半導体基板の裏面の領域以外の領域にメッキ金属層を
形成した後、該メッキ金属層をマスクとして、上記半導
体基板を上記第１溝内金属層の底面が露出するまでエッ
チングすることにより第２のチップ分離溝を形成し、上
記半導体基板の裏面側の全面に、第２の溝内金属層を構
成する金属より軟らかい金属からなる緩衝金属層を形成
した後、該緩衝金属層裏面の上記第２チップ分離溝領域
に、ＰＨＳ層を構成する金属より硬い金属からなる第２
溝内金属層を形成し、上記緩衝金属層裏面の上記第２チ
ップ分離溝領域以外の領域に、第１のＰＨＳ層を形成し
た後、上記第２溝内金属層及び上記第１ＰＨＳ層の裏面
の全面に第２のＰＨＳ層を形成し、上記第１チップ分離
溝内において上記第１溝内金属層、上記緩衝金属層、上
記第２溝内金属層及び上記第２ＰＨＳ層を切断すること
により作製されてなり、１つの上記半導体チップと、そ
の裏面側に設けられた緩衝金属層と、該緩衝金属層の裏
面側に設けられた上記第１ＰＨＳ層と、該第１ＰＨＳ層
の裏面側及び側面側に設けられ、上記半導体チップの側
面より外側に突出した上記第２ＰＨＳ層とを備え、上記
第２ＰＨＳ層の外周部分の高さは、上記第２ＰＨＳ層の
中央部分の高さより上記第１ＰＨＳ層の厚さと上記第２
溝内金属層をその内面に有する上記第２チップ分離溝の
深さを合わせた分だけ高いので、第１溝内金属層の厚さ
を１μｍ以下と薄くすることが可能であり、半導体基板
表面周縁領域における金属の突起の形成がなく、これに
よる半導体基板におけるクラックの発生が防止できる。
さらに、第２ＰＨＳ層の裏面は、チップ分離溝領域では
窪んでいる。従って、チップ分離溝領域の金属層を切断
する際に発生する第２ＰＨＳ層のバリを上記の窪み内に
納めることが可能となる。すなわち、この半導体装置に
おいて、上記ＰＨＳ層のバリは半導体チップ直下のＰＨ
Ｓ層の裏面より突出することはない。従って、この半導
体装置を後にチップキャリアに実装する工程において、
ＰＨＳ層とチップキャリアとの密着性を良好なものとす
ることができる。これにより、良好な放熱性を有し、信
頼性の高い半導体装置を得ることができる。さらに、第
２ＰＨＳ層の半導体基板表面側に存在する第２溝内金属
層が、ＰＨＳ層を構成する金属より硬い金属からなるも
のであるから、チップ分離溝領域の金属層を切断する際
に、ＰＨＳ層の切断面に発生する半導体基板表面側への
カエリを抑制することができる。
【０１０６】この発明（請求項２４）に係る半導体装置
によれば、複数の半導体素子が形成されている半導体基
板の表面に第１のチップ分離溝を、該第１チップ分離溝
の内面に第１の溝内金属層を形成し、上記半導体基板の
裏面を研磨または薄板化加工し、その厚さを所定の厚さ
とし、上記第１チップ分離溝に対応する上記半導体基板
の裏面側の領域以外の領域に放熱のための金属層である
ＰＨＳ層を形成した後、該ＰＨＳ層をマスクとして、上
記半導体基板を裏面側から上記第１溝内金属層の底面が
露出するまでエッチングすることにより第２のチップ分
離溝を形成し、上記第２チップ分離溝内及び該第２チッ
プ分離溝領域の上記ＰＨＳ層間にセラミックペーストを
充填した後、上記セラミックペーストを熱処理によりキ
ュアしてセラミック層を形成し、上記第１チップ分離溝
内において上記第１溝内金属層及び上記セラミック層を
切断することにより作製されてなり、１つの上記半導体
チップと、その裏面側に設けられた上記ＰＨＳ層と、該
ＰＨＳ層の側面全周に突出して設けられた上記セラミッ
ク層とを備えたので、第１溝内金属層に機械的強度を持
たせる必要がない。従って、第１溝内金属層の厚さを１
μｍ以下と薄くすることが可能であり、これによって半
導体基板表面の周縁領域において前述のメッキ突起のよ
うな厚い金属の突起が形成されることはなくなり、この
突起に起因するガラス板貼り付け時の半導体基板のクラ
ック発生も防止できる。また、半導体基板裏面側のチッ
プ分離溝領域には、上記のようにセラミック層が形成さ
れているから、この領域の金属層及びセラミック層を切
断する工程において、このセラミック層にはバリは発生
しないため、上記切断工程後に得られる半導体装置を後
にチップキャリアに実装する工程において、ＰＨＳ層と
チップキャリアとの密着性を良好なものとすることがで
きる。従って、良好な放熱性を有し、信頼性の高い半導
体装置を得ることができる。
【０１０７】この発明（請求項２５）に係る半導体装置
によれば、半導体基板上にエッチングストップ層とエピ
タキシャル成長層が積層されており、複数の半導体素子
が形成されている上記エピタキシャル層の表面にチップ
分離溝を上記エッチングストップ層が露出して自動的に
停止するエッチングにより形成した後、該チップ分離溝
の内面に溝内金属層を形成し、上記半導体基板を上記エ
ッチングストップ層が露出して自動的に停止するエッチ
ングにより除去した後、上記エッチングストップ層を除
去して、上記エピタキシャル成長層の裏面に上記溝内金
属層の底面を露出させ、上記エピタキシャル成長層の裏
面の全面に放熱のための金属層であるＰＨＳ層を形成し
た後、上記チップ分離溝内において上記溝内金属層及び
上記ＰＨＳ層を切断することにより作製されてなり、１
つの上記半導体チップと、その裏面側に、上記半導体チ
ップの側面より外側に突出して設けられた上記ＰＨＳ層
とを備えたので、溝内金属層に機械的強度を持たせる必
要がない。従って、溝内金属層の厚さを１μｍ以下と薄
くすることが可能であり、これによって半導体基板表面
の周縁領域において前述のメッキ突起のような厚い金属
の突起が形成されることはなくなり、この突起に起因す
るガラス板貼り付け時の半導体基板のクラック発生も防
止できる。
【０１０８】
【図面の簡単な説明】
【図１】 この発明の第１の実施例による半導体装置の
製造方法を示す断面図である。
【図２】 この発明の第１の実施例による半導体装置を
示す断面図である。
【図３】 この発明の第２の実施例による半導体装置の
製造方法を示す断面図である。
【図４】 この発明の第２の実施例による半導体装置を
示す断面図である。
【図５】 この発明の第３及び第５の実施例による半導
体装置の製造方法を示す断面図である。
【図６】 この発明の第４及び第５の実施例による半導
体装置の製造方法を示す断面図である。
【図７】 この発明の第３ないし第５の実施例による半
導体装置を示す断面図である。
【図８】 この発明の第６の実施例による半導体装置の
製造方法を示す断面図である。
【図９】 この発明の第７の実施例による半導体装置の
製造方法を示す断面図である。
【図１０】 この発明の第７の実施例による半導体装置
を示す断面図である。
【図１１】 この発明の第８の実施例による半導体装置
の製造方法を示す断面図である。
【図１２】 この発明の第８の実施例による半導体装置
を示す断面図である。
【図１３】 この発明の第９の実施例による半導体装置
の製造方法を示す断面図である。
【図１４】 この発明の第９の実施例による半導体装置
を示す断面図である。
【図１５】 この発明の第１０の実施例による半導体装
置の製造方法を示す断面図である。
【図１６】 この発明の第１０の実施例による半導体装
置を示す断面図である。
【図１７】 半導体基板の表面側からのみチップ分離溝
を形成する従来の半導体装置の製造方法を示す断面図で
ある。
【図１８】 半導体基板の表面側からのみチップ分離溝
を形成する従来の半導体装置の製造方法において発生す
るメッキ突起によるクラックを示す断面図である。
【図１９】 半導体基板の表面側からのみチップ分離溝
を形成する従来の半導体装置の製造方法において発生す
る溝内金属層及びメッキ層の破れを示す断面図である。
【図２０】 半導体基板の表面側及び裏面側の双方から
チップ分離溝を形成する従来の半導体装置の製造方法を
示す断面図である。
【符号の説明】
１ 半導体基板（半導体チップ）、１ａ エピタキシャ
ル成長層、１ｂ エッチングストップ層、１ｃ クラッ
ク、２ 第１のチップ分離溝、３ フォトレジストマス
ク下のアンダーエッチ、４，４４，８８ フォトレジス
ト、５ 第１の溝内金属層、５ａ チップ分離溝Ａｕ
層、５ｂ チップ分離溝Ｐｄ層、５ｃ チップ分離溝Ｔ
ｉ層、５ｄ 溝内金属層の破れ、６ ワックス、７ ガ
ラス板、８ フォトレジスト、９ 第２の溝内金属層、
１０ ＰＨＳ層、１０ａ ＰＨＳ層の第１の窪み、１０
ｂ ＰＨＳ層の第２の窪み、１０ｃ ＰＨＳ層のバリ、
１１ 給電層、１３，１１４ 緩衝金属層、１５ 硬質
金属層、１６ セラミックペースト、２２ 第２のチッ
プ分離溝、５１ 第１のチップ分離溝メッキ層、５２
第２のチップ分離溝メッキ層、５２ａ メッキ層のバ
リ、５５ メッキ層、５５ａ メッキ層の破れ、１００
第１のＰＨＳ層、１０１ 第２のＰＨＳ層、１１１
第１の給電層、１１２ 第２の給電層、１１３ メッキ
金属層、１１６ セラミック層、２００ 表面保護膜、
３００ ダイシングテープ、５５５ メッキ突起。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−7182（ＪＰ，Ａ) 特開 昭61−59824（ＪＰ，Ａ) 特開 昭62−229854（ＪＰ，Ａ) 特開 平１−48423（ＪＰ，Ａ) 特開 平３−232253（ＪＰ，Ａ) 特開 平５−166840（ＪＰ，Ａ) 特開 平５−218197（ＪＰ，Ａ) 特開 平６−112236（ＪＰ，Ａ) 特開 平６−132432（ＪＰ，Ａ) 特開 平６−169015（ＪＰ，Ａ) 特開 平６−209058（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/34 - 23/473

Claims (25)

    (57)【特許請求の範囲】
  1. 【請求項１】 その表面に複数の半導体素子が形成され
    た半導体基板の所要の位置に、該半導体基板を各々１つ
    の上記半導体素子を有する複数の半導体チップに分離す
    るための第１のチップ分離溝を、その深さが上記半導体
    基板の裏面を研磨または薄板化加工した後に得られる該
    半導体基板の所定の厚さ以下となるように形成する工程
    と、 該第１チップ分離溝の内面に第１の溝内金属層を形成す
    る工程と、 上記半導体基板の裏面を研磨または薄板化加工し、その
    厚さを上記所定の厚さとする工程と、 上記第１チップ分離溝に対応する上記半導体基板の裏面
    の領域を上記第１溝内金属層の底面が露出するまでエッ
    チングし、第２のチップ分離溝を形成することにより上
    記半導体基板を複数の上記半導体チップに分離する工程
    と、 該第２チップ分離溝の内面に、ＰＨＳ層を構成する金属
    より硬い金属からなる第２の溝内金属層を形成する工程
    と、 上記第２チップ分離溝を含む上記半導体基板の裏面側の
    全面に、放熱のための金属層であるＰＨＳ層を形成する
    工程と、 上記第１チップ分離溝内において上記第１溝内金属層、
    上記第２溝内金属層及び上記ＰＨＳ層を切断することに
    より、各々上記半導体チップと、その裏面側に設けられ
    た上記ＰＨＳ層とからなる複数の半導体装置を形成する
    工程とを含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 請求項１に記載の半導体装置の製造方法
    において、 上記ＰＨＳ層を形成する工程は、上記半導体基板の裏面
    側の上記第２チップ分離溝以外の領域内に放熱のための
    金属層である第１のＰＨＳ層を形成した後、該第１ＰＨ
    Ｓ層を含む半導体基板の裏面側の全面に放熱のための金
    属層である第２のＰＨＳ層を形成するものであることを
    特徴とする半導体装置の製造方法。
  3. 【請求項３】 その表面に複数の半導体素子が形成され
    た半導体基板の所要の位置に、該半導体基板を各々１つ
    の上記半導体素子を有する複数の半導体チップに分離す
    るための第１のチップ分離溝を、その深さが上記半導体
    基板の裏面を研磨または薄板化加工した後に得られる該
    半導体基板の所定の厚さ以下となるように形成する工程
    と、 該第１チップ分離溝の内面に第１の溝内金属層を形成す
    る工程と、 上記半導体基板の裏面を研磨または薄板化加工し、その
    厚さを上記の所定の厚さとする工程と、 上記第１チップ分離溝に対応する上記半導体基板の裏面
    の領域を上記第１溝内金属層の底面が露出するまでエッ
    チングし、第２のチップ分離溝を形成することにより上
    記半導体基板を複数の上記半導体チップに分離する工程
    と、 該第２チップ分離溝の内面に、ＰＨＳ層を構成する金属
    より硬い金属からなる第２の溝内金属層を形成する工程
    と、 上記半導体基板の裏面側の第２チップ分離溝が形成され
    た領域に、ＰＨＳ層を構成する金属より硬い金属からな
    る硬質金属層を形成する工程と、 上記半導体基板の裏面側の全面に放熱のための金属層で
    あるＰＨＳ層を形成する工程と、 上記ＰＨＳ層の裏面を上記硬質金属層の裏面が露出する
    まで研磨または薄板化加工し、平坦化する工程と、 上記第１チップ分離溝内において上記第１溝内金属層、
    上記第２溝内金属層及び上記硬質金属層を切断すること
    により、各々上記半導体チップと、その裏面に設けられ
    た上記ＰＨＳ層と、該ＰＨＳ層の側面全周に突出して設
    けられた上記硬質金属層からなる複数の半導体装置を形
    成する工程とを含むことを特徴とする半導体装置の製造
    方法。
  4. 【請求項４】 請求項３に記載の半導体装置の製造方法
    において、 上記第２溝内金属層を形成する工程の後、上記硬質金属
    層を形成する工程の前に、上記半導体基板の裏面側の全
    面に、上記硬質金属層を構成する金属より軟らかい金属
    からなり、上記硬質金属層の切断を容易にするための緩
    衝金属層を形成する工程を含むことを特徴とする半導体
    装置の製造方法。
  5. 【請求項５】 請求項３に記載の半導体装置の製造方法
    において、 上記第２チップ分離溝を形成する工程は、上記硬質金属
    層の厚さより厚いレジストを上記半導体基板の裏面の上
    記第１チップ分離溝に対応する領域以外の領域に形成
    し、該レジストをマスクとして上記第１溝内金属層の底
    面が露出するまで、上記半導体基板をエッチングするも
    のであり、 上記第２溝内金属層を形成する工程は、上記レジストを
    マスクとして上記第２溝内金属層を選択メッキにより上
    記第２チップ分離溝内面に形成するものであり、 上記第２溝内金属層を形成する工程の後、上記硬質金属
    層を形成する工程の前に、上記レジストをマスクとし
    て、上記第２溝内金属層の裏面に、上記硬質金属層を構
    成する金属より軟らかい金属からなり、上記硬質金属層
    の切断を容易にするための緩衝金属層を選択メッキによ
    り形成する工程を含み、 上記硬質金属層を形成する工程は、上記レジストをマス
    クとして上記硬質金属層を選択メッキにより上記第２溝
    内金属層の裏面に形成した後、上記レジストを除去する
    ものであることを特徴とする半導体装置の製造方法。
  6. 【請求項６】 請求項３ないし５のいずれかに記載の半
    導体装置の製造方法において、 上記硬質金属層は、Ａｕ−Ｓｎ合金からなることを特徴
    とする半導体装置の製造方法。
  7. 【請求項７】 請求項１ないし５のいずれかに記載の半
    導体装置の製造方法において、 上記第１溝内金属層は、Ｔｉ層，Ｐｄ層及びＡｕ層が順
    に積層されてなるものであり、 上記第２溝内金属層を形成する工程は、上記第２チップ
    分離溝内に露出した上記第１溝内金属層の最下層である
    Ｔｉ層をエッチング除去して上記Ｐｄ層を露出させた
    後、該Ｐｄ層を活性化層として用いたＮｉ系無電解メッ
    キによりＮｉまたはＮｉ系合金からなる第２溝内金属層
    を形成するものであることを特徴とする半導体装置の製
    造方法。
  8. 【請求項８】 その表面に複数の半導体素子が形成され
    た半導体基板の所要の位置に、該半導体基板を各々１つ
    の上記半導体素子を有する複数の半導体チップに分離す
    るための第１のチップ分離溝を、その深さが上記半導体
    基板の裏面を研磨または薄板化加工した後に得られる該
    半導体基板の所定の厚さ以下となるように形成する工程
    と、 該第１チップ分離溝の内面に第１の溝内金属層を形成す
    る工程と、 上記半導体基板の裏面を研磨または薄板化加工し、その
    厚さを上記の所定の厚さとする工程と、 上記半導体基板の裏面の全面に第１の給電層を形成した
    後、該第１給電層裏面の上記第１チップ分離溝に対応す
    る領域以外の領域に電解メッキにより放熱のための金属
    層である第１のＰＨＳ層を形成する工程と、 該第１ＰＨＳ層をマスクとして、上記第１給電層及び上
    記半導体基板を裏面側から上記第１溝内金属層の底面が
    露出するまでエッチングして第２のチップ分離溝を形成
    することにより上記半導体基板を複数の上記半導体チッ
    プに分離する工程と、 上記半導体基板の裏面側の上記第１ＰＨＳ層及び上記第
    ２チップ分離溝を含む全面に第２の給電層を形成する工
    程と、 上記第２給電層の裏面の全面に電解メッキにより第２の
    ＰＨＳ層を形成する工程と、 上記第１チップ分離溝内において上記第１溝内金属層、
    上記第２給電層及び上記第２ＰＨＳ層を切断することに
    より、各々上記半導体チップと、その裏面側に設けられ
    た上記第１及び第２ＰＨＳ層とからなる複数の半導体装
    置を形成する工程とを含むことを特徴とする半導体装置
    の製造方法。
  9. 【請求項９】 請求項８に記載の半導体装置の製造方法
    において、 上記第１給電層は、Ｔｉ及びＡｕが順に積層されてなる
    ものであり、 上記第１給電層及び上記半導体基板をエッチングする工
    程は、上記第１給電層を湿式エッチングにより除去した
    後上記半導体基板をエッチングするものであることを特
    徴とする半導体装置の製造方法。
  10. 【請求項１０】 請求項８または９に記載の半導体装置
    の製造方法において、 上記第２給電層は、ＮｉまたはＮｉ−Ｐからなり、その
    膜厚は３ないし５μｍであることを特徴とする半導体装
    置の製造方法。
  11. 【請求項１１】 その表面に複数の半導体素子が形成さ
    れた半導体基板の所要の位置に、該半導体基板を各々１
    つの上記半導体素子を有する複数の半導体チップに分離
    するための第１のチップ分離溝を、その深さが上記半導
    体基板の裏面を研磨または薄板化加工した後に得られる
    該半導体基板の所定の厚さ以下となるように形成する工
    程と、 該第１チップ分離溝の内面に第１の溝内金属層を形成す
    る工程と、 上記半導体基板の裏面を研磨または薄板化加工し、その
    厚さを上記の所定の厚さとする工程と、 上記半導体基板の裏面の全面に第１の給電層を形成した
    後、該第１給電層裏面の上記第１チップ分離溝に対応す
    る領域以外の領域に電解メッキによりメッキ金属層を形
    成する工程と、 該メッキ金属層をマスクとして、上記第１給電層及び上
    記半導体基板を裏面側から上記第１溝内金属層の底面が
    露出するまでエッチングすることにより第２のチップ分
    離溝を形成し、上記半導体基板を複数の上記半導体チッ
    プに分離する工程と、 上記第２チップ分離溝を含む上記半導体基板の裏面側の
    全面に第２の給電層を形成した後、該第２給電層の裏面
    の全面に、第２の溝内金属層を構成する金属より軟らか
    い金属からなり、上記第２溝内金属層の切断を容易にす
    るための緩衝金属層を形成する工程と、 上記緩衝金属層裏面の上記第２チップ分離溝領域に、Ｐ
    ＨＳ層を構成する金属より硬い金属からなる第２の溝内
    金属層を形成する工程と、 上記緩衝金属層裏面の上記第２チップ分離溝領域以外の
    領域に、放熱のための金属層である第１のＰＨＳ層を形
    成する工程と、 上記第２溝内金属層及び上記第１ＰＨＳ層の裏面の全面
    に放熱のための金属層である第２のＰＨＳ層を形成する
    工程と、 上記第１チップ分離溝内において上記第１溝内金属層、
    上記第２給電層、上記緩衝金属層及び上記第２ＰＨＳ層
    を切断することにより、各々上記半導体チップと、その
    裏面側に設けられた上記第１及び第２ＰＨＳ層とからな
    る複数の半導体装置を形成する工程とを含むことを特徴
    とする半導体装置の製造方法。
  12. 【請求項１２】 その表面に複数の半導体素子が形成さ
    れた半導体基板の所要の位置に、該半導体基板を各々１
    つの上記半導体素子を有する複数の半導体チップに分離
    するための第１のチップ分離溝を、その深さが上記半導
    体基板の裏面を研磨または薄板化加工した後に得られる
    該半導体基板の所定の厚さ以下となるように形成する工
    程と、 該第１チップ分離溝の内面に第１の溝内金属層を形成す
    る工程と、 上記半導体基板の裏面を研磨または薄板化加工し、その
    厚さを上記の所定の厚さとする工程と、 上記半導体基板の裏面の全面に給電層を形成した後、該
    給電層裏面の上記第１チップ分離溝に対応する領域以外
    の領域に電解メッキにより放熱のための金属層であるＰ
    ＨＳ層を形成する工程と、 該ＰＨＳ層をマスクとして、上記給電層及び上記半導体
    基板を裏面側から上記第１溝内金属層の底面が露出する
    までエッチングすることにより第２のチップ分離溝を形
    成し、上記半導体基板を複数の上記半導体チップに分離
    する工程と、 上記半導体基板の裏面側の全面にセラミックペーストの
    塗布及び乾燥を行い、上記第２チップ分離溝内及び該第
    ２チップ分離溝領域の上記ＰＨＳ層間に上記セラミック
    ペーストを充填する工程と、 上記セラミックペーストを上記ＰＨＳ層の裏面が露出す
    るまで研磨または薄板化加工し、平坦化する工程と、 上記セラミックペーストを熱処理によりキュアし、セラ
    ミック層を形成する工程と、 上記第１チップ分離溝内において上記第１溝内金属層及
    び上記セラミック層を切断することにより、各々上記半
    導体チップと、その裏面側に設けられたＰＨＳ層と、該
    ＰＨＳ層の側面全周に突出して設けられた上記セラミッ
    ク層からなる複数の半導体装置を形成する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 半導体基板上にエッチングストップ層
    を介して形成され、その表面に複数の半導体素子が形成
    されたエピタキシャル成長層の所要の位置に、該エピタ
    キシャル層を各々１つの上記半導体素子を有する複数の
    半導体チップに分離するためのチップ分離溝を、上記エ
    ッチングストップ層が露出するまで上記エピタキシャル
    層をエッチングすることにより形成する工程と、 該チップ分離溝の内面に溝内金属層を形成する工程と、 上記半導体基板を上記エッチングストップ層が露出して
    自動的に停止するエッチングにより除去する工程と、 上記エッチングストップ層を除去し、上記エピタキシャ
    ル成長層の裏面に上記溝内金属層を露出させる工程と、 上記エピタキシャル成長層の裏面の全面に放熱のための
    金属層であるＰＨＳ層を形成する工程と、 上記分離溝内において上記溝内金属層及び上記ＰＨＳ層
    を切断することにより、各々上記半導体チップと、その
    裏面側に設けられたＰＨＳ層とからなる複数の半導体装
    置を形成する工程とを含むことを特徴とする半導体装置
    の製造方法。
  14. 【請求項１４】 請求項１ないし６または８ないし１３
    のいずれかに記載の半導体装置の製造方法において、 上記第１溝内金属層は、Ｔｉ層及びＡｕ層が積層されて
    なるものであり、 上記第２チップ分離溝を形成する工程は、上記半導体基
    板をエッチングした後、露出した上記第１溝内金属層の
    上記Ｔｉ層をエッチングにより除去し、上記Ａｕ層を上
    記第２チップ分離溝内に露出させることを特徴とする半
    導体装置の製造方法。
  15. 【請求項１５】 請求項１ないし１４のいずれかに記載
    の半導体装置の製造方法において、 上記ＰＨＳ層、上記第１ＰＨＳ層または上記第２ＰＨＳ
    層は、ＡｕまたはＣｕからなるものであることを特徴と
    する半導体装置の製造方法。
  16. 【請求項１６】 請求項１ないし７、１１、１４または
    １５のいずれかに記載の半導体装置の製造方法におい
    て、 上記第２溝内金属層または上記硬質金属層は、Ｎｉまた
    はＮｉ−Ｐ合金からなることを特徴とする半導体装置の
    製造方法。
  17. 【請求項１７】 請求項４、５、１１または１４ないし
    １６のいずれかに記載の半導体装置の製造方法におい
    て、 上記メッキ金属層または上記緩衝金属層は、Ａｕまたは
    Ｃｕからなることを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 複数の半導体素子が形成されている半
    導体基板の表面に第１のチップ分離溝を、該第１チップ
    分離溝の内面に第１の溝内金属層を形成し、 上記半導体基板の裏面を研磨または薄板化加工すること
    によりその厚さを所定の厚さとし、 上記半導体基板の裏面に、上記第１溝内金属層の底面が
    露出するように第２のチップ分離溝を形成し、該第２チ
    ップ分離溝の内面に第２の溝内金属層を形成した後、上
    記半導体基板の裏面側の全面に、放熱のための金属層で
    あるＰＨＳ層を形成し、 上記第１チップ分離溝内において上記第１溝内金属層、
    上記第２溝内金属層及び上記ＰＨＳ層を切断することに
    より作製されてなり、 １つの上記半導体チップと、その裏面側に、その側面よ
    り外側に突出して設けられた上記ＰＨＳ層とを備え、 上記ＰＨＳ層の外周部分の高さは、該ＰＨＳ層の中央部
    分の高さより上記第２溝内金属層をその内面に有する上
    記第２チップ分離溝の深さの分だけ高いことを特徴とす
    る半導体装置。
  19. 【請求項１９】 請求項１８に記載の半導体装置におい
    て、 上記ＰＨＳ層は、上記半導体基板の裏面側の上記第２チ
    ップ分離溝以外の領域に第１のＰＨＳ層を形成した後、
    該第１ＰＨＳ層を含む半導体基板の裏面側の全面に第２
    のＰＨＳ層を形成してなるものであり、 １つの上記半導体チップと、その裏面側に設けられた上
    記第１ＰＨＳ層と、該第１ＰＨＳ層の裏面側及び側面側
    に設けられ、上記半導体チップの側面より外側に突出し
    た上記第２ＰＨＳ層とを備え、 上記第２ＰＨＳ層の外周部分の高さは、上記第２ＰＨＳ
    層の中央部分の高さより上記第１ＰＨＳ層の厚さと上記
    第２溝内金属層をその内面に有する上記第２チップ分離
    溝の深さを合わせた分だけ高いことを特徴とする半導体
    装置。
  20. 【請求項２０】 複数の半導体素子が形成されている半
    導体基板の表面に第１のチップ分離溝を、該第１チップ
    分離溝の内面に第１の溝内金属層を形成し、 上記半導体基板の裏面を研磨または薄板化加工すること
    によりその厚さを所定の厚さとし、 上記半導体基板の裏面に、上記第１溝内金属層の底面が
    露出するように第２のチップ分離溝を形成し、該第２チ
    ップ分離溝の内面に第２の溝内金属層を形成した後、上
    記半導体基板の裏面側の第２チップ分離溝が形成された
    領域に、ＰＨＳ層を構成する金属より硬い金属からな
    り、その厚さがＰＨＳ層とほぼ同じである硬質金属層を
    形成し、 上記半導体基板の裏面側の全面に放熱のための金属層で
    あるＰＨＳ層を形成した後、上記ＰＨＳ層の裏面を上記
    硬質金属層の裏面が露出するまで研磨または薄板化加工
    して平坦化し、 上記第１チップ分離溝内において上記第１溝内金属層、
    上記第２溝内金属層及び上記硬質金属層を切断すること
    により作製されてなり、 １つの上記半導体チップと、その裏面側に設けられた上
    記ＰＨＳ層と、該ＰＨＳ層の側面全周に突出して設けら
    れた上記硬質金属層とを備えたことを特徴とする半導体
    装置。
  21. 【請求項２１】 請求項２０に記載の半導体装置におい
    て、 上記硬質金属層は、Ａｕ−Ｓｎ合金からなることを特徴
    とする半導体装置。
  22. 【請求項２２】 複数の半導体素子が形成されている半
    導体基板の表面に第１のチップ分離溝を、該第１チップ
    分離溝の内面に第１の溝内金属層を形成し、 上記半導体基板の裏面を研磨または薄板化加工すること
    によりその厚さを所定の厚さとし、 上記第１チップ分離溝に対応する上記半導体基板の裏面
    側の領域以外の領域に放熱のための金属層である第１の
    ＰＨＳ層を形成した後、該第１ＰＨＳ層をマスクとし
    て、上記半導体基板を裏面側から上記第１溝内金属層の
    底面が露出するまでエッチングすることにより第２のチ
    ップ分離溝を形成し、 上記半導体基板の裏面側の全面に第２のＰＨＳ層を形成
    した後、上記第１チップ分離溝内において上記第１溝内
    金属層及び上記第２ＰＨＳ層を切断することにより作製
    されてなり、 １つの上記半導体チップと、その裏面側に設けられた上
    記第１ＰＨＳ層と、該第１ＰＨＳ層の裏面側及び側面側
    に設けられ、上記半導体チップの側面より外側に突出し
    た上記第２ＰＨＳ層とを備え、 上記第２ＰＨＳ層の外周部分の高さは、上記第２ＰＨＳ
    層の中央部分の高さより上記第１ＰＨＳ層の厚さと上記
    第２チップ分離溝の深さを合わせた分だけ高いことを特
    徴とする半導体装置。
  23. 【請求項２３】 複数の半導体素子が形成されている半
    導体基板の表面に、第１のチップ分離溝を、該第１チッ
    プ分離溝の内面に第１の溝内金属層を形成し、 上記半導体基板の裏面を研磨または薄板化加工すること
    によりその厚さを所定の厚さとし、 上記第１チップ分離溝に対応する上記半導体基板の裏面
    の領域以外の領域にメッキ金属層を形成した後、該メッ
    キ金属層をマスクとして、上記半導体基板を上記第１溝
    内金属層の底面が露出するまでエッチングすることによ
    り第２のチップ分離溝を形成し、 上記半導体基板の裏面側の全面に、第２の溝内金属層を
    構成する金属より軟らかい金属からなる緩衝金属層を形
    成した後、該緩衝金属層裏面の上記第２チップ分離溝領
    域に、ＰＨＳ層を構成する金属より硬い金属からなる第
    ２溝内金属層を形成し、 上記緩衝金属層裏面の上記第２チップ分離溝領域以外の
    領域に、第１のＰＨＳ層を形成した後、上記第２溝内金
    属層及び上記第１ＰＨＳ層の裏面の全面に第２のＰＨＳ
    層を形成し、 上記第１チップ分離溝内において上記第１溝内金属層、
    上記緩衝金属層、上記第２溝内金属層及び上記第２ＰＨ
    Ｓ層を切断することにより作製されてなり、 １つの上記半導体チップと、その裏面側に設けられた緩
    衝金属層と、該緩衝金属層の裏面側に設けられた上記第
    １ＰＨＳ層と、 該第１ＰＨＳ層の裏面側及び側面側に設けられ、上記半
    導体チップの側面より外側に突出した上記第２ＰＨＳ層
    とを備え、 上記第２ＰＨＳ層の外周部分の高さは、上記第２ＰＨＳ
    層の中央部分の高さより上記第１ＰＨＳ層の厚さと上記
    第２溝内金属層をその内面に有する上記第２チップ分離
    溝の深さを合わせた分だけ高いことを特徴とする半導体
    装置。
  24. 【請求項２４】 複数の半導体素子が形成されている半
    導体基板の表面に第１のチップ分離溝を、該第１チップ
    分離溝の内面に第１の溝内金属層を形成し、 上記半導体基板の裏面を研磨または薄板化加工し、その
    厚さを所定の厚さとし、 上記第１チップ分離溝に対応する上記半導体基板の裏面
    側の領域以外の領域に放熱のための金属層であるＰＨＳ
    層を形成した後、該ＰＨＳ層をマスクとして、上記半導
    体基板を裏面側から上記第１溝内金属層の底面が露出す
    るまでエッチングすることにより第２のチップ分離溝を
    形成し、 上記第２チップ分離溝内及び該第２チップ分離溝領域の
    上記ＰＨＳ層間にセラミックペーストを充填した後、上
    記セラミックペーストを熱処理によりキュアしてセラミ
    ック層を形成し、 上記第１チップ分離溝内において上記第１溝内金属層及
    び上記セラミック層を切断することにより作製されてな
    り、 １つの上記半導体チップと、その裏面側に設けられた上
    記ＰＨＳ層と、該ＰＨＳ層の側面全周に突出して設けら
    れた上記セラミック層とを備えたことを特徴とする半導
    体装置。
  25. 【請求項２５】 半導体基板上にエッチングストップ層
    とエピタキシャル成長層が積層されており、複数の半導
    体素子が形成されている上記エピタキシャル層の表面に
    チップ分離溝を上記エッチングストップ層が露出して自
    動的に停止するエッチングにより形成した後、該チップ
    分離溝の内面に溝内金属層を形成し、 上記半導体基板を上記エッチングストップ層が露出して
    自動的に停止するエッチングにより除去した後、上記エ
    ッチングストップ層を除去して、上記エピタキシャル成
    長層の裏面に上記溝内金属層の底面を露出させ、 上記エピタキシャル成長層の裏面の全面に放熱のための
    金属層であるＰＨＳ層を形成した後、上記チップ分離溝
    内において上記溝内金属層及び上記ＰＨＳ層を切断する
    ことにより作製されてなり、 １つの上記半導体チップと、その裏面側に、上記半導体
    チップの側面より外側に突出して設けられた上記ＰＨＳ
    層とを備えたことを特徴とする半導体装置。
JP26249994A 1994-10-26 1994-10-26 半導体装置の製造方法、及び半導体装置 Expired - Fee Related JP3374880B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP26249994A JP3374880B2 (ja) 1994-10-26 1994-10-26 半導体装置の製造方法、及び半導体装置
US08/547,928 US5872396A (en) 1994-10-26 1995-10-25 Semiconductor device with plated heat sink
US09/093,059 US5998238A (en) 1994-10-26 1998-06-08 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26249994A JP3374880B2 (ja) 1994-10-26 1994-10-26 半導体装置の製造方法、及び半導体装置

Publications (2)

Publication Number Publication Date
JPH08125077A JPH08125077A (ja) 1996-05-17
JP3374880B2 true JP3374880B2 (ja) 2003-02-10

Family

ID=17376656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26249994A Expired - Fee Related JP3374880B2 (ja) 1994-10-26 1994-10-26 半導体装置の製造方法、及び半導体装置

Country Status (2)

Country Link
US (2) US5872396A (ja)
JP (1) JP3374880B2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
JP3810204B2 (ja) 1998-03-19 2006-08-16 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP3501959B2 (ja) * 1998-09-29 2004-03-02 三菱電機株式会社 レーザー溶断方式半導体装置の製造方法および半導体装置
WO2000059050A1 (en) * 1999-03-31 2000-10-05 Seiko Epson Corporation Method of manufacturing semiconductor device, semicondutor device, narrow pitch connector, electrostatic actuator, piezoelectric actuator, ink jet head, ink jet printer, micromachine, liquid crystal panel, and electronic device
JP2000332100A (ja) * 1999-05-18 2000-11-30 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US7211877B1 (en) 1999-09-13 2007-05-01 Vishay-Siliconix Chip scale surface mount package for semiconductor device and process of fabricating the same
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
JP4687838B2 (ja) * 2000-04-04 2011-05-25 株式会社ディスコ 半導体チップの製造方法
JP4258105B2 (ja) * 2000-06-27 2009-04-30 株式会社デンソー 半導体装置の製造方法
JP2002026270A (ja) * 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
DE10040448A1 (de) * 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zu dessen Herstellung
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
US6586279B1 (en) 2000-11-17 2003-07-01 Sun Microsystems, Inc. Method of integrating a heat spreader and a semiconductor, and package formed thereby
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
GB0110088D0 (en) * 2001-04-25 2001-06-20 Filtronic Compound Semiconduct Semiconductor wafer handling method
US20030066816A1 (en) * 2001-09-17 2003-04-10 Schultz Gary A. Uniform patterning for deep reactive ion etching
US6818477B2 (en) * 2001-11-26 2004-11-16 Powerwave Technologies, Inc. Method of mounting a component in an edge-plated hole formed in a printed circuit board
US6955989B2 (en) * 2001-11-30 2005-10-18 Xerox Corporation Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon
CN100355031C (zh) 2002-03-12 2007-12-12 浜松光子学株式会社 基板的分割方法
TWI326626B (en) * 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
WO2003076119A1 (en) * 2002-03-12 2003-09-18 Hamamatsu Photonics K.K. Method of cutting processed object
JP4579489B2 (ja) * 2002-09-02 2010-11-10 新光電気工業株式会社 半導体チップ製造方法及び半導体チップ
JP4081666B2 (ja) 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
AU2003291199A1 (en) * 2002-12-09 2004-06-30 Advanced Interconnect Technologies Limited Package having exposed integrated circuit device
US20050023260A1 (en) * 2003-01-10 2005-02-03 Shinya Takyu Semiconductor wafer dividing apparatus and semiconductor device manufacturing method
FR2852250B1 (fr) 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
CN1758985A (zh) 2003-03-12 2006-04-12 浜松光子学株式会社 激光加工方法
TWI225696B (en) * 2003-06-10 2004-12-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
CN100416751C (zh) * 2003-09-26 2008-09-03 友达光电股份有限公司 等臂裂片装置及裂片方法
US7339267B2 (en) * 2005-05-26 2008-03-04 Freescale Semiconductor, Inc. Semiconductor package and method for forming the same
EP1764834B1 (en) * 2005-09-15 2009-03-04 Infineon Technologies AG Electromagnetic shielding of packages with a laminate substrate
US8541876B2 (en) * 2005-09-30 2013-09-24 Intel Corporation Microelectronic package having direct contact heat spreader and method of manufacturing same
JP4862991B2 (ja) * 2006-03-31 2012-01-25 トヨタ自動車株式会社 半導体装置の製造方法
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
JP5237763B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
JP5237765B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
JP5237764B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
KR101102658B1 (ko) * 2009-11-27 2012-01-04 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
US20120056228A1 (en) * 2010-09-07 2012-03-08 Phostek, Inc. Led chip modules, method for packaging the led chip modules, and moving fixture thereof
US8647966B2 (en) * 2011-06-09 2014-02-11 National Semiconductor Corporation Method and apparatus for dicing die attach film on a semiconductor wafer
US9165895B2 (en) * 2011-11-07 2015-10-20 Infineon Technologies Ag Method for separating a plurality of dies and a processing device for separating a plurality of dies
JP6027027B2 (ja) * 2011-12-21 2016-11-16 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ 半導体素子およびその製造方法ならびに半導体素子結合体
JP5829534B2 (ja) * 2012-01-24 2015-12-09 三菱重工業株式会社 溶接方法
CN102623403A (zh) * 2012-04-11 2012-08-01 日月光半导体制造股份有限公司 半导体元件及其制造方法
EP3171400A1 (en) 2015-11-20 2017-05-24 Nexperia B.V. Semiconductor device and method of making a semiconductor device
WO2018087612A1 (en) * 2016-11-14 2018-05-17 King Abdullah University Of Science And Technology Microfabrication techniques and devices for thermal management of electronic devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159824A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 半導体素子の製造方法
JPH0215652A (ja) * 1988-07-01 1990-01-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH07120642B2 (ja) * 1989-03-27 1995-12-20 三菱電機株式会社 半導体装置およびその製造方法
JPH02257643A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH07120643B2 (ja) * 1989-03-30 1995-12-20 三菱電機株式会社 半導体装置およびその製造方法
JP2551203B2 (ja) * 1990-06-05 1996-11-06 三菱電機株式会社 半導体装置
JP2608658B2 (ja) * 1990-11-27 1997-05-07 三菱電機株式会社 半導体装置およびその製造方法
JPH04313503A (ja) * 1991-04-11 1992-11-05 Kito Corp 自動倉庫における棚積み用リフト制御装置
JP2836334B2 (ja) * 1992-01-23 1998-12-14 三菱電機株式会社 高出力半導体装置の製造方法
JP2763441B2 (ja) * 1992-02-06 1998-06-11 三菱電機株式会社 半導体装置の製造方法
JPH06112236A (ja) * 1992-09-25 1994-04-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06209058A (ja) * 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法，並びにその実装方法
JPH06268112A (ja) * 1993-03-10 1994-09-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法

Also Published As

Publication number Publication date
JPH08125077A (ja) 1996-05-17
US5872396A (en) 1999-02-16
US5998238A (en) 1999-12-07

Similar Documents

Publication Publication Date Title
JP3374880B2 (ja) 半導体装置の製造方法、及び半導体装置
JP3810204B2 (ja) 半導体装置の製造方法および半導体装置
US6740548B2 (en) Method of manufacture of silicon on insulator device with improved heat removal
CN110400808A (zh) Soi衬底及相关方法
JP3535461B2 (ja) 半導体装置の製造方法及び半導体装置
JP2003158097A (ja) 半導体装置及びその製造方法
JP3632531B2 (ja) 半導体基板の製造方法
JP3501959B2 (ja) レーザー溶断方式半導体装置の製造方法および半導体装置
JP2006261415A (ja) 半導体装置の製造方法
JPH03232253A (ja) 半導体装置およびその製造方法
JP3231981B2 (ja) 半導体装置の配線層形成方法
JPH09266215A (ja) 高周波高出力用半導体デバイスおよびその製造方法
KR20120071488A (ko) 반도체 기판의 후면 비아홀 형성 방법
JP3685645B2 (ja) 半導体装置の製造方法
JPH0358169B2 (ja)
JPH0521597A (ja) 半導体素子の製造方法
JPS61232625A (ja) 半導体装置の製造方法
JPH05160288A (ja) 半導体装置実装用基板の製造方法
JP2000138222A (ja) 金属膜の研磨方法
JP2000357701A (ja) 半導体装置及びその製造方法
CA1212181A (en) Semiconductor structures and manufacturing methods
JP2001176761A (ja) 薄層基板半導体装置及びその製造方法
JP2823046B2 (ja) 半導体装置およびその製造方法
WO2000063967A1 (en) Heat sink base, heat sink, and method of manufacturing heat sink
JPH11176835A (ja) 多層配線の構造と製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees