JP3535461B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JP3535461B2 JP3535461B2 JP2001002152A JP2001002152A JP3535461B2 JP 3535461 B2 JP3535461 B2 JP 3535461B2 JP 2001002152 A JP2001002152 A JP 2001002152A JP 2001002152 A JP2001002152 A JP 2001002152A JP 3535461 B2 JP3535461 B2 JP 3535461B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor
- film
- insulating film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 238
- 238000004519 manufacturing process Methods 0.000 title claims description 68
- 239000000758 substrate Substances 0.000 claims description 124
- 229910052751 metal Inorganic materials 0.000 claims description 72
- 239000002184 metal Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 70
- 230000004888 barrier function Effects 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 98
- 229910052710 silicon Inorganic materials 0.000 description 98
- 239000010703 silicon Substances 0.000 description 98
- 235000012431 wafers Nutrition 0.000 description 94
- 239000010410 layer Substances 0.000 description 64
- 239000011521 glass Substances 0.000 description 59
- 229910052802 copper Inorganic materials 0.000 description 46
- 239000010949 copper Substances 0.000 description 46
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 45
- 238000007747 plating Methods 0.000 description 27
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000011651 chromium Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000007751 thermal spraying Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- -1 107 ... Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。より詳細には、半導体装置を製造
する工程において、該半導体装置が備える素子にダメー
ジが加わるのを低減するのに有用な技術に関する。
の製造方法に関する。より詳細には、半導体装置を製造
する工程において、該半導体装置が備える素子にダメー
ジが加わるのを低減するのに有用な技術に関する。
【０００２】
【従来の技術】電子機器には様々な半導体装置が搭載さ
れるが、近年の電子機器の小型化に伴い、三次元実装構
造を有する半導体装置が提案されている。この従来例に
係る三次元実装構造については、特開平１０−２２３８
３３や特開平１０−３０３３６４にその一例を見ること
ができる。
れるが、近年の電子機器の小型化に伴い、三次元実装構
造を有する半導体装置が提案されている。この従来例に
係る三次元実装構造については、特開平１０−２２３８
３３や特開平１０−３０３３６４にその一例を見ること
ができる。
【０００３】これらの公報によると、複数の半導体素子
が上下に積層された三次元実装構造が提案されている。
この三次元実装構造を構成する個々の半導体素子は、表
面にトランジスタ等の素子が形成されたシリコン基板を
主体に構成されている。そして、このシリコン基板内に
は、上記の素子と電気的に接続する金属プラグが厚み方
向に埋め込まれており、この金属プラグを介して素子に
電力の供給や信号の入出力が行われている。
が上下に積層された三次元実装構造が提案されている。
この三次元実装構造を構成する個々の半導体素子は、表
面にトランジスタ等の素子が形成されたシリコン基板を
主体に構成されている。そして、このシリコン基板内に
は、上記の素子と電気的に接続する金属プラグが厚み方
向に埋め込まれており、この金属プラグを介して素子に
電力の供給や信号の入出力が行われている。
【０００４】
【発明が解決しようとする課題】ところで、上記の公報
によると、シリコン基板内の金属プラグは、シリコン基
板の一方の面に素子を形成した後、シリコン基板を貫通
しない孔をこの一方の面側、すなわち素子形成面側に形
成し、該孔に金属を充填することにより形成されてい
る。
によると、シリコン基板内の金属プラグは、シリコン基
板の一方の面に素子を形成した後、シリコン基板を貫通
しない孔をこの一方の面側、すなわち素子形成面側に形
成し、該孔に金属を充填することにより形成されてい
る。
【０００５】しかしながら、このように素子を形成した
後に孔を形成したのでは、孔を形成する際、該孔の周囲
に形成されている素子がダメージを受け、半導体装置の
歩留まりが悪化してしまう。本発明は係る従来例の問題
点に鑑みて創作されたものであり、従来よりも歩留まり
が向上された半導体装置の製造方法を提供することを目
的とする。
後に孔を形成したのでは、孔を形成する際、該孔の周囲
に形成されている素子がダメージを受け、半導体装置の
歩留まりが悪化してしまう。本発明は係る従来例の問題
点に鑑みて創作されたものであり、従来よりも歩留まり
が向上された半導体装置の製造方法を提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記した課題は、第１の
発明である、支持側半導体基板の一方の面に、該支持側
半導体基板を貫通しない第１の孔を形成する工程と、前
記支持側半導体基板の前記一方の面、及び前記第１の孔
の側壁及び底部に下地絶縁膜を形成する工程と、前記下
地絶縁膜を形成後、前記第１の孔に第１の金属を充填し
て主接続プラグを形成する工程と、前記主接続プラグを
形成後、前記支持側半導体基板の前記一方の面側に、中
間絶縁膜を介して半導体膜を形成する工程と、前記半導
体膜を形成後、該半導体膜に素子を形成する工程と、前
記素子を形成後、前記支持側半導体基板の他方の面を研
磨して前記主接続プラグの底面を露出させる工程と、前
記半導体膜の素子形成面から前記主接続プラグに至る第
２の孔を形成する工程と、前記第２の孔に第２の金属を
充填して、前記素子と前記主接続プラグとを電気的に接
続する副接続プラグを形成する工程とを含むことを特徴
とする半導体装置の製造方法によって解決する。
発明である、支持側半導体基板の一方の面に、該支持側
半導体基板を貫通しない第１の孔を形成する工程と、前
記支持側半導体基板の前記一方の面、及び前記第１の孔
の側壁及び底部に下地絶縁膜を形成する工程と、前記下
地絶縁膜を形成後、前記第１の孔に第１の金属を充填し
て主接続プラグを形成する工程と、前記主接続プラグを
形成後、前記支持側半導体基板の前記一方の面側に、中
間絶縁膜を介して半導体膜を形成する工程と、前記半導
体膜を形成後、該半導体膜に素子を形成する工程と、前
記素子を形成後、前記支持側半導体基板の他方の面を研
磨して前記主接続プラグの底面を露出させる工程と、前
記半導体膜の素子形成面から前記主接続プラグに至る第
２の孔を形成する工程と、前記第２の孔に第２の金属を
充填して、前記素子と前記主接続プラグとを電気的に接
続する副接続プラグを形成する工程とを含むことを特徴
とする半導体装置の製造方法によって解決する。
【０００７】又は、第２の発明である、前記第１の孔を
形成する工程は、前記支持側半導体基板の前記一方の面
に配線溝を形成する工程を含み、前記下地絶縁膜を形成
する工程は、前記配線溝の側壁及び底部にも前記下地絶
縁膜を形成し、前記主接続プラグを形成する工程は、前
記配線溝にも前記第１の金属を充填して主配線を形成す
ることを特徴とする第１の発明に記載の半導体装置の製
造方法によって解決する。
形成する工程は、前記支持側半導体基板の前記一方の面
に配線溝を形成する工程を含み、前記下地絶縁膜を形成
する工程は、前記配線溝の側壁及び底部にも前記下地絶
縁膜を形成し、前記主接続プラグを形成する工程は、前
記配線溝にも前記第１の金属を充填して主配線を形成す
ることを特徴とする第１の発明に記載の半導体装置の製
造方法によって解決する。
【０００８】又は、第３の発明である、前記下地絶縁膜
を形成する工程は、該下地絶縁膜を形成後、微細配線用
開口部を有する配線埋め込み絶縁膜を前記下地絶縁膜上
に形成する工程を含み、前記主接続プラグを形成する工
程は、前記微細配線用開口部にも前記第１の金属を充填
して微細配線を形成することを特徴とする第１の発明又
は第２の発明に記載の半導体装置の製造方法によって解
決する。
を形成する工程は、該下地絶縁膜を形成後、微細配線用
開口部を有する配線埋め込み絶縁膜を前記下地絶縁膜上
に形成する工程を含み、前記主接続プラグを形成する工
程は、前記微細配線用開口部にも前記第１の金属を充填
して微細配線を形成することを特徴とする第１の発明又
は第２の発明に記載の半導体装置の製造方法によって解
決する。
【０００９】又は、第４の発明である、前記半導体膜を
形成する工程は、表面に前記中間絶縁膜が形成された素
子側半導体基板を準備する工程と、前記支持側半導体基
板の前記一方の面側に、前記素子側半導体基板の前記中
間絶縁膜側を貼り付ける工程と、前記素子側半導体基板
を貼り付けた後、該素子側半導体基板の厚みを薄くして
前記半導体膜にする工程とを含むことを特徴とする第１
の発明乃至第３の発明のいずれか一の発明に記載の半導
体装置の製造方法によって解決する。
形成する工程は、表面に前記中間絶縁膜が形成された素
子側半導体基板を準備する工程と、前記支持側半導体基
板の前記一方の面側に、前記素子側半導体基板の前記中
間絶縁膜側を貼り付ける工程と、前記素子側半導体基板
を貼り付けた後、該素子側半導体基板の厚みを薄くして
前記半導体膜にする工程とを含むことを特徴とする第１
の発明乃至第３の発明のいずれか一の発明に記載の半導
体装置の製造方法によって解決する。
【００１０】又は、第５の発明である、前記半導体膜を
形成する工程は、前記半導体膜を形成する前に、前記支
持側半導体基板の前記一方の面側に表面平坦化用絶縁膜
を形成する工程と、前記表面平坦化用絶縁膜の表面を平
坦化する工程とを含むことを特徴とする第１の発明乃至
第４の発明のいずれか一の発明に記載の半導体装置の製
造方法によって解決する。
形成する工程は、前記半導体膜を形成する前に、前記支
持側半導体基板の前記一方の面側に表面平坦化用絶縁膜
を形成する工程と、前記表面平坦化用絶縁膜の表面を平
坦化する工程とを含むことを特徴とする第１の発明乃至
第４の発明のいずれか一の発明に記載の半導体装置の製
造方法によって解決する。
【００１１】又は、第６の発明である、支持側絶縁基板
の一方の面に、該支持側絶縁基板を貫通しない第１の孔
を形成する工程と、前記第１の孔に第１の金属を充填し
て主接続プラグを形成する工程と、前記主接続プラグを
形成後、前記支持側絶縁基板の前記一方の面側に、中間
絶縁膜を介して半導体膜を形成する工程と、前記半導体
膜を形成後、該半導体膜に素子を形成する工程と、前記
素子を形成後、前記支持側絶縁基板の他方の面を研磨し
て前記主接続プラグの底面を露出させる工程と、前記半
導体膜の素子形成面から前記主接続プラグに至る第２の
孔を形成する工程と、前記第２の孔に第２の金属を充填
して、前記素子と前記主接続プラグとを電気的に接続す
る副接続プラグを形成する工程とを含むことを特徴とす
る半導体装置の製造方法によって解決する。
の一方の面に、該支持側絶縁基板を貫通しない第１の孔
を形成する工程と、前記第１の孔に第１の金属を充填し
て主接続プラグを形成する工程と、前記主接続プラグを
形成後、前記支持側絶縁基板の前記一方の面側に、中間
絶縁膜を介して半導体膜を形成する工程と、前記半導体
膜を形成後、該半導体膜に素子を形成する工程と、前記
素子を形成後、前記支持側絶縁基板の他方の面を研磨し
て前記主接続プラグの底面を露出させる工程と、前記半
導体膜の素子形成面から前記主接続プラグに至る第２の
孔を形成する工程と、前記第２の孔に第２の金属を充填
して、前記素子と前記主接続プラグとを電気的に接続す
る副接続プラグを形成する工程とを含むことを特徴とす
る半導体装置の製造方法によって解決する。
【００１２】又は、第７の発明である、前記第１の孔を
形成する工程は、該第１の孔の側壁に、前記支持側絶縁
基板と前記第１の金属との密着性を高める膜を形成する
工程を含むことを特徴とする第６の発明に記載の半導体
装置の製造方法によって解決する。又は、第８の発明で
ある、前記第１の孔を形成する工程は、前記支持側絶縁
基板の前記一方の面に配線溝を形成する工程を含み、前
記主接続プラグを形成する工程は、前記配線溝にも前記
第１の金属を充填して主配線を形成することを特徴とす
る第６の発明又は第７の発明に記載の半導体装置の製造
方法によって解決する。
形成する工程は、該第１の孔の側壁に、前記支持側絶縁
基板と前記第１の金属との密着性を高める膜を形成する
工程を含むことを特徴とする第６の発明に記載の半導体
装置の製造方法によって解決する。又は、第８の発明で
ある、前記第１の孔を形成する工程は、前記支持側絶縁
基板の前記一方の面に配線溝を形成する工程を含み、前
記主接続プラグを形成する工程は、前記配線溝にも前記
第１の金属を充填して主配線を形成することを特徴とす
る第６の発明又は第７の発明に記載の半導体装置の製造
方法によって解決する。
【００１３】又は、第９の発明である、前記第１の孔を
形成する工程は、該第１の孔を形成後、微細配線用開口
部を有する配線埋め込み絶縁膜を前記支持側絶縁基板の
前記一方の面に形成する工程を含み、前記主接続プラグ
を形成する工程は、前記微細配線用開口部にも前記第１
の金属を充填して微細配線を形成することを特徴とする
第６の発明乃至第８の発明のいずれか一の発明に記載の
半導体装置の製造方法によって解決する。
形成する工程は、該第１の孔を形成後、微細配線用開口
部を有する配線埋め込み絶縁膜を前記支持側絶縁基板の
前記一方の面に形成する工程を含み、前記主接続プラグ
を形成する工程は、前記微細配線用開口部にも前記第１
の金属を充填して微細配線を形成することを特徴とする
第６の発明乃至第８の発明のいずれか一の発明に記載の
半導体装置の製造方法によって解決する。
【００１４】又は、第１０の発明である、前記半導体膜
を形成する工程は、表面に前記中間絶縁膜が形成された
素子側半導体基板を準備する工程と、前記支持側絶縁基
板の前記一方の面側に、前記素子側半導体基板の前記中
間絶縁膜側を貼り付ける工程と、前記素子側半導体基板
を貼り付けた後、該素子側半導体基板の厚みを薄くして
前記半導体膜にする工程とを含むことを特徴とする第６
の発明乃至第９の発明のいずれか一の発明に記載の半導
体装置の製造方法によって解決する。
を形成する工程は、表面に前記中間絶縁膜が形成された
素子側半導体基板を準備する工程と、前記支持側絶縁基
板の前記一方の面側に、前記素子側半導体基板の前記中
間絶縁膜側を貼り付ける工程と、前記素子側半導体基板
を貼り付けた後、該素子側半導体基板の厚みを薄くして
前記半導体膜にする工程とを含むことを特徴とする第６
の発明乃至第９の発明のいずれか一の発明に記載の半導
体装置の製造方法によって解決する。
【００１５】又は、第１１の発明である、前記半導体膜
を形成する工程は、前記半導体膜を形成する前に、前記
支持側絶縁基板の前記一方の面側に表面平坦化用絶縁膜
を形成する工程と、前記表面平坦化用絶縁膜の表面を平
坦化する工程とを含むことを特徴とする第６の発明乃至
第１０の発明のいずれか一の発明に記載の半導体装置の
製造方法によって解決する。
を形成する工程は、前記半導体膜を形成する前に、前記
支持側絶縁基板の前記一方の面側に表面平坦化用絶縁膜
を形成する工程と、前記表面平坦化用絶縁膜の表面を平
坦化する工程とを含むことを特徴とする第６の発明乃至
第１０の発明のいずれか一の発明に記載の半導体装置の
製造方法によって解決する。
【００１６】又は、第１２の発明である、前記主接続プ
ラグを形成する工程は、該主接続プラグを形成後、該主
接続プラグの露出面を覆うバリヤメタル層を形成する工
程を含むことを特徴とする第１の発明乃至第１１の発明
のいずれか一の発明に記載の半導体装置の製造方法によ
って解決する。又は、第１３の発明である、第１の発明
乃至第１２の発明のいずれか一の発明に記載の半導体装
置の製造方法によって製造された半導体装置によって解
決する。
ラグを形成する工程は、該主接続プラグを形成後、該主
接続プラグの露出面を覆うバリヤメタル層を形成する工
程を含むことを特徴とする第１の発明乃至第１１の発明
のいずれか一の発明に記載の半導体装置の製造方法によ
って解決する。又は、第１３の発明である、第１の発明
乃至第１２の発明のいずれか一の発明に記載の半導体装
置の製造方法によって製造された半導体装置によって解
決する。
【００１７】又は、第１４の発明である、複数の前記半
導体装置を上下に積層し、上下に隣接する該半導体装置
が備える主接続プラグと副接続プラグとを電気的に接続
したことを特徴とする第１３の発明に記載の半導体装置
によって解決する。次に、本発明の作用について説明す
る。本発明に係る半導体装置の製造方法によると、次の
（ａ）〜（ｈ）の工程が含まれる。 （ａ）支持側半導体基板の一方の面に、該支持側半導体
基板を貫通しない第１の孔を形成する工程。 （ｂ）支持側半導体基板の上記一方の面上、及び第１の
孔の側壁及び底部に下地絶縁膜を形成する工程。 （ｃ）下地絶縁膜を形成後、第１の孔に第１の金属を充
填して主接続プラグを形成する工程。 （ｄ）主接続プラグを形成後、支持側半導体基板の一方
の面側に、中間絶縁膜を介して半導体膜を形成する工
程。 （ｅ）半導体膜を形成後、該半導体膜に素子を形成する
工程。 （ｆ）素子を形成後、支持側半導体基板の他方の面を研
磨して主接続プラグの底面を露出させる工程。 （ｇ）半導体膜の素子形成面から主接続プラグに至る第
２の孔を形成する工程。 （ｈ）第２の孔に第２の金属を充填して、素子と主接続
プラグとを電気的に接続する副接続プラグを形成する工
程。
導体装置を上下に積層し、上下に隣接する該半導体装置
が備える主接続プラグと副接続プラグとを電気的に接続
したことを特徴とする第１３の発明に記載の半導体装置
によって解決する。次に、本発明の作用について説明す
る。本発明に係る半導体装置の製造方法によると、次の
（ａ）〜（ｈ）の工程が含まれる。 （ａ）支持側半導体基板の一方の面に、該支持側半導体
基板を貫通しない第１の孔を形成する工程。 （ｂ）支持側半導体基板の上記一方の面上、及び第１の
孔の側壁及び底部に下地絶縁膜を形成する工程。 （ｃ）下地絶縁膜を形成後、第１の孔に第１の金属を充
填して主接続プラグを形成する工程。 （ｄ）主接続プラグを形成後、支持側半導体基板の一方
の面側に、中間絶縁膜を介して半導体膜を形成する工
程。 （ｅ）半導体膜を形成後、該半導体膜に素子を形成する
工程。 （ｆ）素子を形成後、支持側半導体基板の他方の面を研
磨して主接続プラグの底面を露出させる工程。 （ｇ）半導体膜の素子形成面から主接続プラグに至る第
２の孔を形成する工程。 （ｈ）第２の孔に第２の金属を充填して、素子と主接続
プラグとを電気的に接続する副接続プラグを形成する工
程。
【００１８】この製造方法によると、第１の孔を形成す
る工程（上記（ａ）の工程）の後に、素子を形成する工
程（上記（ｅ）の工程）が行われる。従って、第１の孔
を形成する際に素子がダメージを受けるのが無いので、
半導体装置の歩留まりが向上される。また、上記（ａ）
の工程において、支持側半導体基板の一方の面上に配線
溝を形成しても良い。この配線溝は、主接続プラグを形
成する工程（上記（ｃ）の工程）で第１の金属が充填さ
れて主配線となるが、この主配線は支持側半導体基板内
に埋め込まれた構造となるので、支持側半導体基板上に
配線を形成する場合と比較して、支持側半導体基板上で
の凹凸が小さくなる。
る工程（上記（ａ）の工程）の後に、素子を形成する工
程（上記（ｅ）の工程）が行われる。従って、第１の孔
を形成する際に素子がダメージを受けるのが無いので、
半導体装置の歩留まりが向上される。また、上記（ａ）
の工程において、支持側半導体基板の一方の面上に配線
溝を形成しても良い。この配線溝は、主接続プラグを形
成する工程（上記（ｃ）の工程）で第１の金属が充填さ
れて主配線となるが、この主配線は支持側半導体基板内
に埋め込まれた構造となるので、支持側半導体基板上に
配線を形成する場合と比較して、支持側半導体基板上で
の凹凸が小さくなる。
【００１９】更に、上記（ｂ）の工程において、下地絶
縁膜を形成後、微細配線用開口部を有する配線埋め込み
絶縁膜を下地絶縁膜上に形成しても良い。この微細配線
用開口部は、主接続プラグを形成する工程（上記（ｃ）
の工程）で第１の金属が充填されて微細配線となる。そ
して、微細配線用開口部は、支持側半導体基板に比べて
厚みの薄い配線埋め込み絶縁膜に形成されるので、支持
側半導体基板に形成される配線溝に比べて格段に微細な
ものとなる。そのため、上記微細配線も、上記主配線に
比べて微細なものとなる。
縁膜を形成後、微細配線用開口部を有する配線埋め込み
絶縁膜を下地絶縁膜上に形成しても良い。この微細配線
用開口部は、主接続プラグを形成する工程（上記（ｃ）
の工程）で第１の金属が充填されて微細配線となる。そ
して、微細配線用開口部は、支持側半導体基板に比べて
厚みの薄い配線埋め込み絶縁膜に形成されるので、支持
側半導体基板に形成される配線溝に比べて格段に微細な
ものとなる。そのため、上記微細配線も、上記主配線に
比べて微細なものとなる。
【００２０】なお、上記（ｄ）の工程では半導体膜が形
成されるが、ＳＯＩ構造を有するようにこの半導体膜を
形成しても良い。これを行うには、上記（ｄ）の工程に
おいて、まず、表面に中間絶縁膜が形成された素子側半
導体基板を準備する。そして、支持側半導体基板の一方
の面側に、素子側半導体基板の中間絶縁膜側を貼り付け
る。その後、素子側半導体基板の厚みを薄くすることに
より、素子側半導体基板を上記半導体膜にする。
成されるが、ＳＯＩ構造を有するようにこの半導体膜を
形成しても良い。これを行うには、上記（ｄ）の工程に
おいて、まず、表面に中間絶縁膜が形成された素子側半
導体基板を準備する。そして、支持側半導体基板の一方
の面側に、素子側半導体基板の中間絶縁膜側を貼り付け
る。その後、素子側半導体基板の厚みを薄くすることに
より、素子側半導体基板を上記半導体膜にする。
【００２１】これらの工程により、膜厚の薄い半導体膜
が中間絶縁膜上に形成された構造が完成するが、この構
造はＳＯＩ構造に他ならない。すなわち、上記中間絶縁
膜が埋め込み絶縁膜として機能し、上記半導体膜がＳＯ
Ｉ膜として機能する。
が中間絶縁膜上に形成された構造が完成するが、この構
造はＳＯＩ構造に他ならない。すなわち、上記中間絶縁
膜が埋め込み絶縁膜として機能し、上記半導体膜がＳＯ
Ｉ膜として機能する。
【００２２】そして、半導体膜を形成する工程（上記
（ｄ）の工程）において、該半導体膜を形成する前に、
支持側半導体基板の一方の面側に表面平坦化用絶縁膜を
形成する工程と、この表面平坦化用絶縁膜の表面を平坦
化する工程とを行っても良い。このようにすると、平坦
化された表面上に半導体膜を形成することができる。特
に、上ように素子側半導体基板を貼り付ける場合、表面
平坦化絶縁膜上に隙間無く素子側半導体基板を貼り付け
ることができる。
（ｄ）の工程）において、該半導体膜を形成する前に、
支持側半導体基板の一方の面側に表面平坦化用絶縁膜を
形成する工程と、この表面平坦化用絶縁膜の表面を平坦
化する工程とを行っても良い。このようにすると、平坦
化された表面上に半導体膜を形成することができる。特
に、上ように素子側半導体基板を貼り付ける場合、表面
平坦化絶縁膜上に隙間無く素子側半導体基板を貼り付け
ることができる。
【００２３】なお、上では支持側半導体基板を用いた
が、本発明に係る他の半導体装置の製造方法のように、
支持側半導体基板に代えて支持側絶縁基板を用いても良
い。この場合、この支持側絶縁基板に第１の孔を形成
後、該第１の孔の側壁に、支持側絶縁基板と第１の金属
との密着性を高める膜を形成する工程を行っても良い。
これにより、支持側絶縁基板から第１の金属が剥離する
のが抑えられ、信頼性が向上された配線を形成すること
ができる。
が、本発明に係る他の半導体装置の製造方法のように、
支持側半導体基板に代えて支持側絶縁基板を用いても良
い。この場合、この支持側絶縁基板に第１の孔を形成
後、該第１の孔の側壁に、支持側絶縁基板と第１の金属
との密着性を高める膜を形成する工程を行っても良い。
これにより、支持側絶縁基板から第１の金属が剥離する
のが抑えられ、信頼性が向上された配線を形成すること
ができる。
【００２４】また、支持側半導体基板及び支持側絶縁基
板のいずれを用いる場合でも、主接続プラグを形成する
工程（上記（ｃ）の工程）において、該主接続プラグを
形成後、該主接続プラグの露出面を覆うバリヤメタル層
を形成する工程を行っても良い。このバリヤメタル層を
形成することにより、主接続プラグ内の第１の金属がバ
リヤメタル層上に形成される膜中に拡散するのが防がれ
る。
板のいずれを用いる場合でも、主接続プラグを形成する
工程（上記（ｃ）の工程）において、該主接続プラグを
形成後、該主接続プラグの露出面を覆うバリヤメタル層
を形成する工程を行っても良い。このバリヤメタル層を
形成することにより、主接続プラグ内の第１の金属がバ
リヤメタル層上に形成される膜中に拡散するのが防がれ
る。
【００２５】
【発明の実施の形態】（１）第１の実施の形態
次に、本発明の第１の実施の形態に係る半導体装置の製
造方法について、図１乃至図８を参照しながら説明す
る。図１乃至図８は、本発明の第１の実施の形態に係る
半導体装置の製造方法について示す断面図である。
造方法について、図１乃至図８を参照しながら説明す
る。図１乃至図８は、本発明の第１の実施の形態に係る
半導体装置の製造方法について示す断面図である。
【００２６】まず最初に、図１（ａ）に示すように、支
持側シリコンウエハ１０１（支持側半導体基板）の一方
の面１０１ｄに、該支持側シリコンウエハ１０１を貫通
しない第１の孔１０１ａ、１０１ａ、・・・を形成す
る。この第１の孔１０１ａは、レーザ加工、サンドブラ
スト加工、プラズマエッチング等の公知の技術で形成さ
れ、その径は約５〜１００μｍ程度であり、その深さは
約５〜５００μｍ程度である。次いで、図１（ｂ）に示
すように、支持側シリコンウエハ１０１の一方の面１０
１ｄに、配線溝１０１ｂ、１０１ｂ、・・・を形成す
る。図示のように、この配線溝１０１ｂ、１０１ｂ、・
・・の中には、第１の孔１０１ａに連通するものもあれ
ば、第１の孔１０１ａから孤立しているのもある。この
配線溝１０１ｂは、第１の孔１０１ａと同様に、レーザ
加工、サンドブラスト加工、プラズマエッチング等の公
知の技術で形成される。そして、その深さは約５〜２０
０μｍ程度、幅は約１〜１００μｍ程度である。
持側シリコンウエハ１０１（支持側半導体基板）の一方
の面１０１ｄに、該支持側シリコンウエハ１０１を貫通
しない第１の孔１０１ａ、１０１ａ、・・・を形成す
る。この第１の孔１０１ａは、レーザ加工、サンドブラ
スト加工、プラズマエッチング等の公知の技術で形成さ
れ、その径は約５〜１００μｍ程度であり、その深さは
約５〜５００μｍ程度である。次いで、図１（ｂ）に示
すように、支持側シリコンウエハ１０１の一方の面１０
１ｄに、配線溝１０１ｂ、１０１ｂ、・・・を形成す
る。図示のように、この配線溝１０１ｂ、１０１ｂ、・
・・の中には、第１の孔１０１ａに連通するものもあれ
ば、第１の孔１０１ａから孤立しているのもある。この
配線溝１０１ｂは、第１の孔１０１ａと同様に、レーザ
加工、サンドブラスト加工、プラズマエッチング等の公
知の技術で形成される。そして、その深さは約５〜２０
０μｍ程度、幅は約１〜１００μｍ程度である。
【００２７】なお、配線溝１０１ｂは後の工程で銅が充
填されて主配線となるが、配線を必要としない場合は配
線溝１０１ｂを形成しなくても良い。続いて、図１
（ｃ）に示すように、支持側シリコンウエハ１０１の一
方の面１０１ｄ上、第１の孔１０１ａの側壁及び底部、
配線溝１０１ｂの側壁及び底部に、ＳｉＯ2 より成る下
地絶縁膜１０２を形成する。この下地絶縁膜１０２は、
ＣＶＤ法（化学的気相成長法）により形成され、その膜
厚は約５０〜３００ｎｍ程度である。なお、ＣＶＤ法に
代えて、熱酸化により下地絶縁膜１０２を形成しても良
い。後述するように、第１の孔１０１ａ及び配線溝１０
１ｂには銅が充填されるが、下地絶縁膜１０２は、この
銅と支持側シリコンウエハ１０１とを電気的に絶縁する
ように機能する。
填されて主配線となるが、配線を必要としない場合は配
線溝１０１ｂを形成しなくても良い。続いて、図１
（ｃ）に示すように、支持側シリコンウエハ１０１の一
方の面１０１ｄ上、第１の孔１０１ａの側壁及び底部、
配線溝１０１ｂの側壁及び底部に、ＳｉＯ2 より成る下
地絶縁膜１０２を形成する。この下地絶縁膜１０２は、
ＣＶＤ法（化学的気相成長法）により形成され、その膜
厚は約５０〜３００ｎｍ程度である。なお、ＣＶＤ法に
代えて、熱酸化により下地絶縁膜１０２を形成しても良
い。後述するように、第１の孔１０１ａ及び配線溝１０
１ｂには銅が充填されるが、下地絶縁膜１０２は、この
銅と支持側シリコンウエハ１０１とを電気的に絶縁する
ように機能する。
【００２８】次に、図１（ｄ）に示すように、支持側シ
リコンウエハ１０１の一方の面１０１ｄ上に形成されて
いる下地絶縁膜１０２上に、ＳｉＯ2 より成る配線埋め
込み絶縁膜１０３を形成する。配線埋め込み絶縁膜１０
３は、ＣＶＤ法により形成され、その膜厚は約１０〜５
０００ｎｍ程度である。また、図示如く、配線埋め込み
絶縁膜１０３には微細配線用開口部１０３ａ、１０３
ａ、・・・が開口されているが、この微細配線用開口部
１０３ａの中には第１の孔１０１ａや配線溝１０２ｂに
連通しているのもあれば、それらから独立しているのも
ある。この微細配線用開口部１０３ａは、配線埋め込み
絶縁膜１０３をパターニングすることにより形成され
る。
リコンウエハ１０１の一方の面１０１ｄ上に形成されて
いる下地絶縁膜１０２上に、ＳｉＯ2 より成る配線埋め
込み絶縁膜１０３を形成する。配線埋め込み絶縁膜１０
３は、ＣＶＤ法により形成され、その膜厚は約１０〜５
０００ｎｍ程度である。また、図示如く、配線埋め込み
絶縁膜１０３には微細配線用開口部１０３ａ、１０３
ａ、・・・が開口されているが、この微細配線用開口部
１０３ａの中には第１の孔１０１ａや配線溝１０２ｂに
連通しているのもあれば、それらから独立しているのも
ある。この微細配線用開口部１０３ａは、配線埋め込み
絶縁膜１０３をパターニングすることにより形成され
る。
【００２９】次いで、図２（ａ）に示すように、下地絶
縁膜１０２上及び配線埋め込み絶縁膜１０３上にめっき
給電層１０４を形成する。このめっき給電層１０４は、
膜厚が約０．１μｍ程度の銅膜又はＣｒ（クロム）膜
（いずれも図示せず）をスパッタリングにより形成し、
その後、この銅膜又はＣｒ膜上に膜厚が約１〜３μｍ程
度の無電解銅めっき膜を形成することにより成膜され
る。
縁膜１０２上及び配線埋め込み絶縁膜１０３上にめっき
給電層１０４を形成する。このめっき給電層１０４は、
膜厚が約０．１μｍ程度の銅膜又はＣｒ（クロム）膜
（いずれも図示せず）をスパッタリングにより形成し、
その後、この銅膜又はＣｒ膜上に膜厚が約１〜３μｍ程
度の無電解銅めっき膜を形成することにより成膜され
る。
【００３０】続いて、図２（ｂ）に示すように、めっき
給電層１０４に電流を供給して、該めっき給電層１０４
上に電解銅めっき膜１０５を形成する。次に、図２
（ｃ）に示すように、ＣＭＰ法（化学機械研磨法）によ
り、配線埋め込み絶縁膜１０３の表面が露出するまで、
めっき給電層１０４及び電解銅めっき膜１０５を研磨す
る。この工程により、第１の孔１０１ａ、配線溝１０１
ｂ、及び微細配線用開口部１０３ａに銅（第１の金属）
が充填された構造が完成し、第１の孔１０１ａに充填さ
れた銅で構成される主接続プラグ１０５ａ、配線溝１０
１ｂに充填された銅で構成される主配線１０５ｂ、及び
微細配線用開口部１０３ａに充填された銅で構成される
微細配線１０５ｃが形成されたことになる。
給電層１０４に電流を供給して、該めっき給電層１０４
上に電解銅めっき膜１０５を形成する。次に、図２
（ｃ）に示すように、ＣＭＰ法（化学機械研磨法）によ
り、配線埋め込み絶縁膜１０３の表面が露出するまで、
めっき給電層１０４及び電解銅めっき膜１０５を研磨す
る。この工程により、第１の孔１０１ａ、配線溝１０１
ｂ、及び微細配線用開口部１０３ａに銅（第１の金属）
が充填された構造が完成し、第１の孔１０１ａに充填さ
れた銅で構成される主接続プラグ１０５ａ、配線溝１０
１ｂに充填された銅で構成される主配線１０５ｂ、及び
微細配線用開口部１０３ａに充填された銅で構成される
微細配線１０５ｃが形成されたことになる。
【００３１】このうち、主配線１０５ｂは、支持側シリ
コンウエハ１０１内に埋め込まれた構造を有しているの
で、支持側シリコンウエハ１０１上に配線を形成する場
合と比較して、支持側シリコンウエハ１０１上における
凹凸が少なくなる。これにより、シリコンウエハ１０１
上に、表面平坦性を損なうこと無しに、絶縁膜等を形成
することができるようになる。特に、本実施形態では、
後述するように、支持側シリコンウエハ１０１の一方の
面１０１ｄ側に素子側シリコンウエハを貼り付けるが、
この貼り付けの際に、上のように表面平坦性が良いと、
素子側シリコンウエハを密着性良く貼り付けることがで
きる。
コンウエハ１０１内に埋め込まれた構造を有しているの
で、支持側シリコンウエハ１０１上に配線を形成する場
合と比較して、支持側シリコンウエハ１０１上における
凹凸が少なくなる。これにより、シリコンウエハ１０１
上に、表面平坦性を損なうこと無しに、絶縁膜等を形成
することができるようになる。特に、本実施形態では、
後述するように、支持側シリコンウエハ１０１の一方の
面１０１ｄ側に素子側シリコンウエハを貼り付けるが、
この貼り付けの際に、上のように表面平坦性が良いと、
素子側シリコンウエハを密着性良く貼り付けることがで
きる。
【００３２】一方、微細配線１０５ｃが埋め込まれてい
る微細配線用開口部１０３ａに着目すると（図２（ｃ）
の点線円内を参照）、それは支持側シリコンウエハ１０
１よりも格段に薄い配線埋め込み絶縁膜１０３に形成さ
れるので、配線溝１０１ｂに比べて格段に微細なものと
なっている。そのため、主配線１０５ｂでは実現できな
いような微細な配線を微細配線１０５ｃで実現すること
ができる。なお、このうように微細な配線を必要としな
い場合は、配線埋め込み絶縁膜１０３を形成しなくても
良い。
る微細配線用開口部１０３ａに着目すると（図２（ｃ）
の点線円内を参照）、それは支持側シリコンウエハ１０
１よりも格段に薄い配線埋め込み絶縁膜１０３に形成さ
れるので、配線溝１０１ｂに比べて格段に微細なものと
なっている。そのため、主配線１０５ｂでは実現できな
いような微細な配線を微細配線１０５ｃで実現すること
ができる。なお、このうように微細な配線を必要としな
い場合は、配線埋め込み絶縁膜１０３を形成しなくても
良い。
【００３３】また、第１の金属としては、銅の代わり
に、タングステン、アルミニウム、タンタル、チタン、
ニッケル、クロム等を用いても良い。そして、これらの
金属を用いる場合、各々の金属に適切な成膜方法（例え
ば、めっき、溶射、スパッタリング等）を適宜選択すれ
ば良い。なお、上においては、主接続プラグ１０５ａや
主配線１０５ｂが支持側シリコンウエハ１０１に作り込
まれたが、支持側シリコンウエハ１０１に更に容量素子
用の孔（図示せず）を形成して、支持側シリコンウエハ
１０１に容量素子を作り込んでも良い。
に、タングステン、アルミニウム、タンタル、チタン、
ニッケル、クロム等を用いても良い。そして、これらの
金属を用いる場合、各々の金属に適切な成膜方法（例え
ば、めっき、溶射、スパッタリング等）を適宜選択すれ
ば良い。なお、上においては、主接続プラグ１０５ａや
主配線１０５ｂが支持側シリコンウエハ１０１に作り込
まれたが、支持側シリコンウエハ１０１に更に容量素子
用の孔（図示せず）を形成して、支持側シリコンウエハ
１０１に容量素子を作り込んでも良い。
【００３４】次いで、図２（ｄ）に示すように、主接続
プラグ１０５ａ、主配線１０５ｂ、及び微細配線１０５
ｃの各々の露出面を覆うバリヤメタル層１０６を形成す
る。このバリヤメタル層１０６は、例えばタンタル、酸
化タンタル等から成り、その膜厚は約５０〜５００ｎｍ
程度である。そして、バリヤメタル層１０６を形成する
には、スパッタリングが用いられる。
プラグ１０５ａ、主配線１０５ｂ、及び微細配線１０５
ｃの各々の露出面を覆うバリヤメタル層１０６を形成す
る。このバリヤメタル層１０６は、例えばタンタル、酸
化タンタル等から成り、その膜厚は約５０〜５００ｎｍ
程度である。そして、バリヤメタル層１０６を形成する
には、スパッタリングが用いられる。
【００３５】続いて、図３（ａ）に示すように、配線埋
め込み絶縁膜１０３上、及びバリヤメタル層１０６上
に、塗布ガラス膜１０７（表面平坦化用絶縁膜）を形成
する。ここで、先に説明したように、主配線１０５ｂ及
び微細配線１０５ｃがそれぞれ支持側シリコンウエハ１
０１及び配線埋め込み絶縁膜１０３に埋め込まれている
ので、支持側シリコンウエハ１０１上に配線を形成する
場合と比較して、塗布ガラス膜１０７の表面に凹凸が形
成され難い。
め込み絶縁膜１０３上、及びバリヤメタル層１０６上
に、塗布ガラス膜１０７（表面平坦化用絶縁膜）を形成
する。ここで、先に説明したように、主配線１０５ｂ及
び微細配線１０５ｃがそれぞれ支持側シリコンウエハ１
０１及び配線埋め込み絶縁膜１０３に埋め込まれている
ので、支持側シリコンウエハ１０１上に配線を形成する
場合と比較して、塗布ガラス膜１０７の表面に凹凸が形
成され難い。
【００３６】加えて、塗布ガラス膜１０７は埋め込み性
が良いので、下地の凹凸が表面に反映され難く、平坦に
近い表面形状が得られる。この塗布ガラス膜１０７の膜
厚は、約０．１〜３μｍ程度である。更に、先に形成し
たバリヤメタル層１０６により、バリヤメタル層１０６
の下にある銅が塗布ガラス膜１０７内に拡散するのが防
がれているのに注意されたい。これにより、塗布ガラス
膜１０７内で銅マイグレーションが起こるのを防ぐこと
ができる。なお、銅マイグレーションが問題にならない
場合は、バリヤメタル層１０６を省略しても良い。
が良いので、下地の凹凸が表面に反映され難く、平坦に
近い表面形状が得られる。この塗布ガラス膜１０７の膜
厚は、約０．１〜３μｍ程度である。更に、先に形成し
たバリヤメタル層１０６により、バリヤメタル層１０６
の下にある銅が塗布ガラス膜１０７内に拡散するのが防
がれているのに注意されたい。これにより、塗布ガラス
膜１０７内で銅マイグレーションが起こるのを防ぐこと
ができる。なお、銅マイグレーションが問題にならない
場合は、バリヤメタル層１０６を省略しても良い。
【００３７】次に、図３（ｂ）に示すように、機械研磨
やＣＭＰ法により、塗布ガラス膜１０７を研磨してその
表面を平坦化する。上記したように、塗布ガラス膜１０
７の表面形状が平坦に近いので、この工程における研磨
量を少なくすることができる。この研磨により、塗布ガ
ラス膜１０７の表面の凹凸は約１ｎｍ以下になる。次い
で、図３（ｃ）に示すように、ＳｉＯ2 より成る中間絶
縁膜１０９が表面に形成された素子側シリコンウエハ１
１６（素子側半導体基板）を準備する。中間絶縁膜１０
９は、素子側シリコンウエハ１１６を熱酸化することに
より形成され、その膜厚は約５０ｎｍ〜４００ｎｍ程度
である。なお、本実施形態では、素子側シリコンウエハ
１１６の両面に中間絶縁膜１０９が形成されているが、
これに代えて、片面のみに中間絶縁膜１０９が形成され
た素子側シリコンウエハを準備しても良い。
やＣＭＰ法により、塗布ガラス膜１０７を研磨してその
表面を平坦化する。上記したように、塗布ガラス膜１０
７の表面形状が平坦に近いので、この工程における研磨
量を少なくすることができる。この研磨により、塗布ガ
ラス膜１０７の表面の凹凸は約１ｎｍ以下になる。次い
で、図３（ｃ）に示すように、ＳｉＯ2 より成る中間絶
縁膜１０９が表面に形成された素子側シリコンウエハ１
１６（素子側半導体基板）を準備する。中間絶縁膜１０
９は、素子側シリコンウエハ１１６を熱酸化することに
より形成され、その膜厚は約５０ｎｍ〜４００ｎｍ程度
である。なお、本実施形態では、素子側シリコンウエハ
１１６の両面に中間絶縁膜１０９が形成されているが、
これに代えて、片面のみに中間絶縁膜１０９が形成され
た素子側シリコンウエハを準備しても良い。
【００３８】続いて、図４（ａ）に示すように、支持側
シリコンウエハ１０１の一方の面側に素子側シリコンウ
エハ１１６を貼り付ける。片面のみに中間絶縁膜１０９
が形成された素子側シリコンウエハを用いる場合は、該
素子側シリコンウエハの中間絶縁膜側を支持側シリコン
ウエハ１０１の一方の面側に貼り付ける。この貼り付け
は、支持側シリコンウエハ１０１の一方の面側に、素子
側シリコンウエハ１１６を載置した後、全体を酸素雰囲
気中でアニールすることにより行われる。
シリコンウエハ１０１の一方の面側に素子側シリコンウ
エハ１１６を貼り付ける。片面のみに中間絶縁膜１０９
が形成された素子側シリコンウエハを用いる場合は、該
素子側シリコンウエハの中間絶縁膜側を支持側シリコン
ウエハ１０１の一方の面側に貼り付ける。この貼り付け
は、支持側シリコンウエハ１０１の一方の面側に、素子
側シリコンウエハ１１６を載置した後、全体を酸素雰囲
気中でアニールすることにより行われる。
【００３９】ここで、図３（ｂ）に示す工程で塗布ガラ
ス１０７の表面を平坦化したことで、上記の貼り付けの
際、支持側シリコンウエハ１０１と素子側シリコンウエ
ハ１１６との間に隙間が生じず、それらを密着性良く貼
り付けることができることに注意されたい。次に、図４
（ｂ）に示すように、ＣＭＰ法により素子側シリコンウ
エハ１１６を研磨し、その厚みを約０．５〜５０μｍ程
度にまで薄くする。以下では、このように薄くされた素
子側シリコンウエハ１１６のことを半導体膜１０８と称
す。そして、この半導体膜１０８と中間絶縁膜１０９と
でＳＯＩ構造が構成されるのに注意されたい。すなわ
ち、中間絶縁膜１０９が埋め込み酸化膜として機能し、
半導体膜１０８がＳＯＩ膜として機能する。
ス１０７の表面を平坦化したことで、上記の貼り付けの
際、支持側シリコンウエハ１０１と素子側シリコンウエ
ハ１１６との間に隙間が生じず、それらを密着性良く貼
り付けることができることに注意されたい。次に、図４
（ｂ）に示すように、ＣＭＰ法により素子側シリコンウ
エハ１１６を研磨し、その厚みを約０．５〜５０μｍ程
度にまで薄くする。以下では、このように薄くされた素
子側シリコンウエハ１１６のことを半導体膜１０８と称
す。そして、この半導体膜１０８と中間絶縁膜１０９と
でＳＯＩ構造が構成されるのに注意されたい。すなわ
ち、中間絶縁膜１０９が埋め込み酸化膜として機能し、
半導体膜１０８がＳＯＩ膜として機能する。
【００４０】なお、素子側シリコンウエハ１１６の厚み
を薄くするには、公知のウエハ分離技術を用いて、素子
側シリコンウエハ１１６を図８のように厚み方向に二分
しても良い。そして、公知のウエハ分離技術としては、
例えば、素子側シリコンウエハ１１６の側方からウォー
タジェットを当て、素子側シリコンウエハ１１６を厚み
方向に二分する方法がある。
を薄くするには、公知のウエハ分離技術を用いて、素子
側シリコンウエハ１１６を図８のように厚み方向に二分
しても良い。そして、公知のウエハ分離技術としては、
例えば、素子側シリコンウエハ１１６の側方からウォー
タジェットを当て、素子側シリコンウエハ１１６を厚み
方向に二分する方法がある。
【００４１】このように素子側シリコンウエハ１１６を
分離すると、支持側シリコンウエハ１０１から切り離さ
れた素子側シリコンウエハ１１６を図１（ａ）に示され
る工程に回して再利用することができるので、支持側シ
リコンウエハ１０１のコストを安くすることができる。
上のようにして半導体膜１０８を形成した後は、図４
（ｃ）に示される工程が行われる。この工程では、半導
体膜１０８上に、トランジスタ等の素子を形成する。図
中、１０８ａは、このように素子が作り込まれた層を表
す。以下では、１０８ａのことを素子形成層と称し、そ
の表面のことを素子形成面１０８ｂと称す。上記したよ
うに、半導体膜１０８はＳＯＩ膜として機能するので、
該半導体膜１０８との間の寄生容量が抑えられた素子を
素子形成層１０８ａに形成することができる。
分離すると、支持側シリコンウエハ１０１から切り離さ
れた素子側シリコンウエハ１１６を図１（ａ）に示され
る工程に回して再利用することができるので、支持側シ
リコンウエハ１０１のコストを安くすることができる。
上のようにして半導体膜１０８を形成した後は、図４
（ｃ）に示される工程が行われる。この工程では、半導
体膜１０８上に、トランジスタ等の素子を形成する。図
中、１０８ａは、このように素子が作り込まれた層を表
す。以下では、１０８ａのことを素子形成層と称し、そ
の表面のことを素子形成面１０８ｂと称す。上記したよ
うに、半導体膜１０８はＳＯＩ膜として機能するので、
該半導体膜１０８との間の寄生容量が抑えられた素子を
素子形成層１０８ａに形成することができる。
【００４２】なお、半導体膜１０８を形成する工程（図
３（ｃ）乃至図４（ｂ）に示される工程）、及び半導体
膜１０８に素子を形成する工程（図４（ｃ）に示される
工程）に代えて、次のような工程を行っても良い。すな
わち、一方の面上に半導体素子が形成されたシリコンウ
エハ（図示せず）を用意し、該シリコンウエハの裏面
（半導体素子が形成されていない方の面）を、表面が平
坦化された塗布ガラス膜１０７上に接着剤等を介して接
着しても良い。
３（ｃ）乃至図４（ｂ）に示される工程）、及び半導体
膜１０８に素子を形成する工程（図４（ｃ）に示される
工程）に代えて、次のような工程を行っても良い。すな
わち、一方の面上に半導体素子が形成されたシリコンウ
エハ（図示せず）を用意し、該シリコンウエハの裏面
（半導体素子が形成されていない方の面）を、表面が平
坦化された塗布ガラス膜１０７上に接着剤等を介して接
着しても良い。
【００４３】続いて、図５（ａ）に示すように、機械研
磨やＣＭＰ法により支持側シリコンウエハ１０１の他方
の面を研磨し、主接続プラグ１０５ａの底面を露出させ
る。次に、図５（ｂ）に示すように、支持側シリコンウ
エハ１０１の他方の面上に、ＳｉＯ2 より成る表面絶縁
膜１１０を形成する。この表面絶縁膜１１０は、通常Ｃ
ＶＤ法により形成され、その膜厚は約１０〜５０００ｎ
ｍ程度である。その後、この表面絶縁膜１１０をパター
ニングし、主接続プラグ１０５ａに対応する位置に開口
部１１０ａを形成する。
磨やＣＭＰ法により支持側シリコンウエハ１０１の他方
の面を研磨し、主接続プラグ１０５ａの底面を露出させ
る。次に、図５（ｂ）に示すように、支持側シリコンウ
エハ１０１の他方の面上に、ＳｉＯ2 より成る表面絶縁
膜１１０を形成する。この表面絶縁膜１１０は、通常Ｃ
ＶＤ法により形成され、その膜厚は約１０〜５０００ｎ
ｍ程度である。その後、この表面絶縁膜１１０をパター
ニングし、主接続プラグ１０５ａに対応する位置に開口
部１１０ａを形成する。
【００４４】次いで、図５（ｃ）に示すように、素子形
成面１０８ｂからバリヤメタル層１０６に至る第２の孔
１１１、１１１、・・・をエッチングにより形成する。
なお、既に説明したように、バリヤメタル層１０６はタ
ンタルや酸化タンタル等から成る。バリヤメタル層１０
６が酸化タンタル等の誘電体から成る場合は、該バリヤ
メタル層１０６もエッチングして第２の孔１１１、１１
１、・・・が主接続プラグ１０５ａや主配線１０５ｂに
至るようにする。
成面１０８ｂからバリヤメタル層１０６に至る第２の孔
１１１、１１１、・・・をエッチングにより形成する。
なお、既に説明したように、バリヤメタル層１０６はタ
ンタルや酸化タンタル等から成る。バリヤメタル層１０
６が酸化タンタル等の誘電体から成る場合は、該バリヤ
メタル層１０６もエッチングして第２の孔１１１、１１
１、・・・が主接続プラグ１０５ａや主配線１０５ｂに
至るようにする。
【００４５】また、バリヤメタル層１０６を形成しない
場合、第２の孔１１１は、主接続プラグ１０５ａや主配
線１０５ｂに至るように形成する。図示のように、第２
の孔１１１は、塗布ガラス膜１０７、中間絶縁膜１０
９、及び半導体膜１０８等の異なる部材を貫通して形成
されているが、それぞれの部材に最適な公知のエッチン
グ技術を選択することにより、上記のような第２の孔１
１１を形成する。
場合、第２の孔１１１は、主接続プラグ１０５ａや主配
線１０５ｂに至るように形成する。図示のように、第２
の孔１１１は、塗布ガラス膜１０７、中間絶縁膜１０
９、及び半導体膜１０８等の異なる部材を貫通して形成
されているが、それぞれの部材に最適な公知のエッチン
グ技術を選択することにより、上記のような第２の孔１
１１を形成する。
【００４６】そして、第２の孔１１１を形成後、エッチ
ングにより、第２の孔１１１に連通する凹部１０８ｃを
素子形成層１０８ａに形成する。素子形成層１０８ａ
は、特に明示はしないが、様々な膜を積層して成る層間
絶縁膜や配線層を備えているが、これらの膜に最適な公
知のエッチング技術を用いることにより、凹部１０８ｃ
を形成する。なお、凹部１０８ｃは、図示は省略する
が、その側壁又は底面に素子形成層１０８ａの配線層が
露出するように形成する。
ングにより、第２の孔１１１に連通する凹部１０８ｃを
素子形成層１０８ａに形成する。素子形成層１０８ａ
は、特に明示はしないが、様々な膜を積層して成る層間
絶縁膜や配線層を備えているが、これらの膜に最適な公
知のエッチング技術を用いることにより、凹部１０８ｃ
を形成する。なお、凹部１０８ｃは、図示は省略する
が、その側壁又は底面に素子形成層１０８ａの配線層が
露出するように形成する。
【００４７】次いで、図５（ｄ）に示すように、上記第
２の孔１１１及び凹部１０８ｃに第２の金属の一例であ
る銅を充填する。これを行うには、まず、素子形成面１
０８ｂ、及び第２の孔１１１と凹部１０８ｃの各々の側
壁と底部に、スパッタリングや無電解銅めっきによりめ
っき給電層（図示せず）を形成する。そして、このめっ
き給電層に電流を供給し、第２の孔１１１と凹部１０８
ｃが銅により埋め尽くされるまで、めっき給電層上に電
解銅めっき膜（図示せず）を形成する。その後、素子形
成面１０８ｂ上に形成されためっき給電層及び電解銅め
っき膜をＣＭＰ法により研磨して除去し、図５（ｄ）に
示される構造が完成する。
２の孔１１１及び凹部１０８ｃに第２の金属の一例であ
る銅を充填する。これを行うには、まず、素子形成面１
０８ｂ、及び第２の孔１１１と凹部１０８ｃの各々の側
壁と底部に、スパッタリングや無電解銅めっきによりめ
っき給電層（図示せず）を形成する。そして、このめっ
き給電層に電流を供給し、第２の孔１１１と凹部１０８
ｃが銅により埋め尽くされるまで、めっき給電層上に電
解銅めっき膜（図示せず）を形成する。その後、素子形
成面１０８ｂ上に形成されためっき給電層及び電解銅め
っき膜をＣＭＰ法により研磨して除去し、図５（ｄ）に
示される構造が完成する。
【００４８】以下では、第２の孔１１１に充填された銅
のことを副接続プラグ１１２ａと称し、凹部１０８ｃに
充填された銅のことを上部電極パッド１１２ｂと称す
る。上記したように、凹部１０８ｃはその側壁又は底面
に素子形成層１０８ａの配線層が露出するように形成さ
れているので、素子形成層１０８ａ内の素子は、上部電
極パッド１１２ｂや副接続プラグ１１２ａと電気的に接
続されるようになる。更に、副接続プラグ１１２ａはバ
リヤメタル層１０６を介して主接続プラグ１０５ａと電
気的に接続されているので、素子形成層１０８ａ内の素
子は主接続プラグ１０５ａと電気的に接続されることに
なる。
のことを副接続プラグ１１２ａと称し、凹部１０８ｃに
充填された銅のことを上部電極パッド１１２ｂと称す
る。上記したように、凹部１０８ｃはその側壁又は底面
に素子形成層１０８ａの配線層が露出するように形成さ
れているので、素子形成層１０８ａ内の素子は、上部電
極パッド１１２ｂや副接続プラグ１１２ａと電気的に接
続されるようになる。更に、副接続プラグ１１２ａはバ
リヤメタル層１０６を介して主接続プラグ１０５ａと電
気的に接続されているので、素子形成層１０８ａ内の素
子は主接続プラグ１０５ａと電気的に接続されることに
なる。
【００４９】なお本実施形態では第２の金属として銅を
用いたが、銅に代えて、タングステン、アルミニウム、
タンタル、チタン、ニッケル、クロム等を用いても良
い。次に、図６（ａ）に示すように、表面絶縁膜１１０
上に、銅より成る下部電極パッド１１３、１１３、・・
・を形成する。この下部電極パッド１１３、１１３、・
・は、サブトラクティブ法、セミアディティブ法、フル
アディティブ法等により形成され、表面絶縁膜１１０の
開口部１１０ａを介して主接続プラグ１０５ａと電気的
に接続されている。
用いたが、銅に代えて、タングステン、アルミニウム、
タンタル、チタン、ニッケル、クロム等を用いても良
い。次に、図６（ａ）に示すように、表面絶縁膜１１０
上に、銅より成る下部電極パッド１１３、１１３、・・
・を形成する。この下部電極パッド１１３、１１３、・
・は、サブトラクティブ法、セミアディティブ法、フル
アディティブ法等により形成され、表面絶縁膜１１０の
開口部１１０ａを介して主接続プラグ１０５ａと電気的
に接続されている。
【００５０】続いて、図６（ｂ）に示すように、表面絶
縁膜１１０及び下部電極１１３上に、ソルダレジスト１
１７を塗布する。このソルダレジスト１１７には、下部
電極パッド１１３の表面が露出するような開口部１１７
ａが形成されている。次いで、図６（ｃ）に示すよう
に、開口部１１７ａを介して、下部電極パッド１１３、
１１３、・・・上にはんだバンプ１１４、１１４、・・
・を搭載する。この工程が終了した段階では、特に明示
はしないが、本実施形態に係る半導体装置の製造方法に
より製造された半導体装置１１５、１１５、・・・が、
一枚の支持側シリコンウエハ１０１に複数形成された状
態となっている。
縁膜１１０及び下部電極１１３上に、ソルダレジスト１
１７を塗布する。このソルダレジスト１１７には、下部
電極パッド１１３の表面が露出するような開口部１１７
ａが形成されている。次いで、図６（ｃ）に示すよう
に、開口部１１７ａを介して、下部電極パッド１１３、
１１３、・・・上にはんだバンプ１１４、１１４、・・
・を搭載する。この工程が終了した段階では、特に明示
はしないが、本実施形態に係る半導体装置の製造方法に
より製造された半導体装置１１５、１１５、・・・が、
一枚の支持側シリコンウエハ１０１に複数形成された状
態となっている。
【００５１】この後は、ダイシングにより、半導体装置
１１５、１１５、・・・を個片化する。個片化された半
導体装置１１５、１１５、・・・の各々は、それらが備
えるはんだバンプ１１４、１１４、・・・を介して、マ
ザーボード等の実装基板（図示せず）に実装される。な
お、本実施形態に従って製造された半導体装置１１５
は、それを単体で用いても良いし、図７のように上下に
複数積層して、三次元実装構造を有するようにしても良
い。
１１５、１１５、・・・を個片化する。個片化された半
導体装置１１５、１１５、・・・の各々は、それらが備
えるはんだバンプ１１４、１１４、・・・を介して、マ
ザーボード等の実装基板（図示せず）に実装される。な
お、本実施形態に従って製造された半導体装置１１５
は、それを単体で用いても良いし、図７のように上下に
複数積層して、三次元実装構造を有するようにしても良
い。
【００５２】図７において、上下に隣接する半導体装置
１１５、１１５に着目すると、下側の半導体装置１１５
が備える上部電極パッド１１２ｂ上に、上側の半導体装
置１１５が備えるはんだバンプ１１４が接合されてい
る。従って、この構造では、上側の半導体装置１１５の
主接続プラグ１０５ａと、下側の半導体装置１１５の副
接続プラグ１１２ａとが電気的に接続されることにな
る。
１１５、１１５に着目すると、下側の半導体装置１１５
が備える上部電極パッド１１２ｂ上に、上側の半導体装
置１１５が備えるはんだバンプ１１４が接合されてい
る。従って、この構造では、上側の半導体装置１１５の
主接続プラグ１０５ａと、下側の半導体装置１１５の副
接続プラグ１１２ａとが電気的に接続されることにな
る。
【００５３】このように半導体装置１１５、１１５を積
層して三次元実装構造とすると、半導体装置１１５、１
１５を一平面内に配列する場合よりも実装面積が小さく
なる。このことは、近年求められている電子機器の小型
化に大きく寄与する。以上説明した本実施形態に係る半
導体装置の製造方法によれば、素子を形成する工程（図
４（ｃ）に示される工程）が、主接続プラグ１０５ａ用
の第１の孔１０１ａを形成する工程（図１（ａ）に示さ
れる工程）よりも後に行われている。本実施形態では、
第１の孔１０１ａの深さは約５〜５００μｍ程度と深い
が、上のように第１の孔１０１ａを形成した後で素子を
形成することにより、第１の孔１０１ａを形成する際に
素子がダメージを受けることが無くなる。
層して三次元実装構造とすると、半導体装置１１５、１
１５を一平面内に配列する場合よりも実装面積が小さく
なる。このことは、近年求められている電子機器の小型
化に大きく寄与する。以上説明した本実施形態に係る半
導体装置の製造方法によれば、素子を形成する工程（図
４（ｃ）に示される工程）が、主接続プラグ１０５ａ用
の第１の孔１０１ａを形成する工程（図１（ａ）に示さ
れる工程）よりも後に行われている。本実施形態では、
第１の孔１０１ａの深さは約５〜５００μｍ程度と深い
が、上のように第１の孔１０１ａを形成した後で素子を
形成することにより、第１の孔１０１ａを形成する際に
素子がダメージを受けることが無くなる。
【００５４】一方、副接続プラグ１１２ａ用の第２の孔
１１１を形成する工程（図５（ｃ）に示される工程）
は、素子を形成する工程の後で行われているが、第２の
孔の深さは約０．５〜２０μｍ程度、又は素子側シリコ
ンウエハ１１６によって異なるが一般的に５μｍ程度と
浅いので、このように浅い孔を素子形成後に形成しても
素子がダメージを受けることが無い。
１１１を形成する工程（図５（ｃ）に示される工程）
は、素子を形成する工程の後で行われているが、第２の
孔の深さは約０．５〜２０μｍ程度、又は素子側シリコ
ンウエハ１１６によって異なるが一般的に５μｍ程度と
浅いので、このように浅い孔を素子形成後に形成しても
素子がダメージを受けることが無い。
【００５５】このように、本実施形態では、孔を形成す
る際に素子がダメージを受けることが無いので、従来よ
りも半導体装置の歩留まりを向上させることができる。 （２）第２の実施の形態 次に、本発明の第２の実施の形態に係る半導体装置の製
造方法について、図９を参照しながら説明する。図９
は、本発明の第２の実施の形態に係る半導体装置の製造
方法について示す断面図である。
る際に素子がダメージを受けることが無いので、従来よ
りも半導体装置の歩留まりを向上させることができる。 （２）第２の実施の形態 次に、本発明の第２の実施の形態に係る半導体装置の製
造方法について、図９を参照しながら説明する。図９
は、本発明の第２の実施の形態に係る半導体装置の製造
方法について示す断面図である。
【００５６】本実施形態が第１の実施の形態と異なる点
は、第１の実施の形態で説明した図１（ａ）乃至図１
（ｃ）の工程であり、その他の工程は両実施形態とも同
じである。本実施形態では、まず最初に、図９（ａ）に
示すように、酸素雰囲気中で素子側シリコンウエハ１０
１にレーザを照射することにより、第１の孔１０１ａを
形成する。このとき、第１の孔１０１ａの側壁と底部は
酸素雰囲気中で加熱されることになるので、これらの部
分ではシリコンが酸化し、熱酸化膜１０１ｃが成長す
る。
は、第１の実施の形態で説明した図１（ａ）乃至図１
（ｃ）の工程であり、その他の工程は両実施形態とも同
じである。本実施形態では、まず最初に、図９（ａ）に
示すように、酸素雰囲気中で素子側シリコンウエハ１０
１にレーザを照射することにより、第１の孔１０１ａを
形成する。このとき、第１の孔１０１ａの側壁と底部は
酸素雰囲気中で加熱されることになるので、これらの部
分ではシリコンが酸化し、熱酸化膜１０１ｃが成長す
る。
【００５７】次に、図９（ｂ）に示すように、上と同様
に酸素雰囲気中でレーザを照射することにより、配線溝
１０１ｂを形成する。この工程においても、配線溝１０
１ｂの側壁と底部において熱酸化膜１０１ｃが成長す
る。ここで、上記第１の孔１０１ａや配線溝１０１ｂを
形成する工程では、それらを形成すると同時に熱酸化膜
１０１ｃが形成されるが、この熱酸化膜１０１ｃは第１
の実施の形態における下地絶縁膜１０２と同じ機能を有
していることに注意されたい。すなわち、熱酸化膜１０
１ｃは、主接続プラグ１０５ａ及び主配線１０５ｂ（図
２（ｃ）参照）を支持側シリコンウエハ１０１と電気的
に絶縁するように機能する。
に酸素雰囲気中でレーザを照射することにより、配線溝
１０１ｂを形成する。この工程においても、配線溝１０
１ｂの側壁と底部において熱酸化膜１０１ｃが成長す
る。ここで、上記第１の孔１０１ａや配線溝１０１ｂを
形成する工程では、それらを形成すると同時に熱酸化膜
１０１ｃが形成されるが、この熱酸化膜１０１ｃは第１
の実施の形態における下地絶縁膜１０２と同じ機能を有
していることに注意されたい。すなわち、熱酸化膜１０
１ｃは、主接続プラグ１０５ａ及び主配線１０５ｂ（図
２（ｃ）参照）を支持側シリコンウエハ１０１と電気的
に絶縁するように機能する。
【００５８】次いで、図９（ｃ）に示すように、支持側
シリコンウエハ１０１の一方の面１０１ｄ上にのみ、Ｓ
ｉＯ2 より成る下地絶縁膜１０２を形成する。第１の孔
１０１ａと配線溝１０１ｂには既に熱酸化膜１０１ｃが
形成されているので、これらの部分に下地絶縁膜１０２
を形成する必要は無い。そして、この下地絶縁膜１０２
は、熱酸化で形成しても良いしＣＶＤ法で形成しても良
く、その膜厚は約５０〜３００ｎｍ程度である。
シリコンウエハ１０１の一方の面１０１ｄ上にのみ、Ｓ
ｉＯ2 より成る下地絶縁膜１０２を形成する。第１の孔
１０１ａと配線溝１０１ｂには既に熱酸化膜１０１ｃが
形成されているので、これらの部分に下地絶縁膜１０２
を形成する必要は無い。そして、この下地絶縁膜１０２
は、熱酸化で形成しても良いしＣＶＤ法で形成しても良
く、その膜厚は約５０〜３００ｎｍ程度である。
【００５９】この後は、第１の実施の形態で説明した図
１（ｄ）以降の工程を経て、半導体装置１１５（図６
（ｃ）参照）が完成する。この本実施形態に係る半導体
装置の製造方法によれば、酸素雰囲気中でレーザを照射
することにより第１の孔１０１ａと配線溝１０１ｂとを
形成する。このようにすると、第１の孔１０１ａ及び配
線溝１０１ｂの各々の側壁と底部に熱酸化膜１０１ｃが
形成されるので、次の工程では支持側シリコンウエハ１
０１の一方の面１０１ｄ上にのみ下地絶縁膜１０２を形
成すれば良い。これにより、第１の孔１０１ａ及び配線
溝１０１ｂにも下地絶縁膜１０２を形成する第１の実施
形態と比較して、本実施形態では下地絶縁膜１０２の成
膜コストを低減することができる。
１（ｄ）以降の工程を経て、半導体装置１１５（図６
（ｃ）参照）が完成する。この本実施形態に係る半導体
装置の製造方法によれば、酸素雰囲気中でレーザを照射
することにより第１の孔１０１ａと配線溝１０１ｂとを
形成する。このようにすると、第１の孔１０１ａ及び配
線溝１０１ｂの各々の側壁と底部に熱酸化膜１０１ｃが
形成されるので、次の工程では支持側シリコンウエハ１
０１の一方の面１０１ｄ上にのみ下地絶縁膜１０２を形
成すれば良い。これにより、第１の孔１０１ａ及び配線
溝１０１ｂにも下地絶縁膜１０２を形成する第１の実施
形態と比較して、本実施形態では下地絶縁膜１０２の成
膜コストを低減することができる。
【００６０】（３）第３の実施の形態
次に、本発明の第３の実施の形態に係る半導体装置の製
造方法について、図１０乃至図１７を参照しながら説明
する。図１０乃至図１７は、本発明の第３の実施の形態
に係る半導体装置の製造方法について示す断面図であ
る。本実施形態では、第１及び第２の実施の形態と異な
り、支持側シリコンウエハ１０１の代わりに支持側ガラ
ス基板２０１を用いる。
造方法について、図１０乃至図１７を参照しながら説明
する。図１０乃至図１７は、本発明の第３の実施の形態
に係る半導体装置の製造方法について示す断面図であ
る。本実施形態では、第１及び第２の実施の形態と異な
り、支持側シリコンウエハ１０１の代わりに支持側ガラ
ス基板２０１を用いる。
【００６１】まず最初に、図１０（ａ）に示すように、
支持側ガラス基板２０１（支持側絶縁基板）の一方の面
２０１ｄに、該支持側ガラス基板２０１を貫通しない第
１の孔２０１ａ、２０１ａ、・・・を形成する。この第
１の孔２０１ａは、レーザ加工、サンドブラスト加工、
プラズマエッチング等の公知の技術で形成され、その径
は約５〜２００μｍ程度であり、その深さは約５〜５０
０μｍ程度である。
支持側ガラス基板２０１（支持側絶縁基板）の一方の面
２０１ｄに、該支持側ガラス基板２０１を貫通しない第
１の孔２０１ａ、２０１ａ、・・・を形成する。この第
１の孔２０１ａは、レーザ加工、サンドブラスト加工、
プラズマエッチング等の公知の技術で形成され、その径
は約５〜２００μｍ程度であり、その深さは約５〜５０
０μｍ程度である。
【００６２】次いで、図１０（ｂ）に示すように、支持
側ガラス基板２０１の一方の面２０１ｄに、配線溝２０
１ｂ、２０１ｂ、・・・を形成する。図示のように、こ
の配線溝２０１ｂ、２０１ｂ、・・・の中には、第１の
孔２０１ａに連通するものもあれば、第１の孔２０１ａ
から孤立しているのもある。この配線溝２０１ｂは、第
１の孔２０１ａと同様に、レーザ加工、サンドブラスト
加工、プラズマエッチング等の公知の技術で形成され
る。そして、その深さは約５〜５００μｍ程度で、幅は
約１〜１００μｍ程度である。
側ガラス基板２０１の一方の面２０１ｄに、配線溝２０
１ｂ、２０１ｂ、・・・を形成する。図示のように、こ
の配線溝２０１ｂ、２０１ｂ、・・・の中には、第１の
孔２０１ａに連通するものもあれば、第１の孔２０１ａ
から孤立しているのもある。この配線溝２０１ｂは、第
１の孔２０１ａと同様に、レーザ加工、サンドブラスト
加工、プラズマエッチング等の公知の技術で形成され
る。そして、その深さは約５〜５００μｍ程度で、幅は
約１〜１００μｍ程度である。
【００６３】なお、第１の実施の形態と同様に、配線溝
２０１ｂは銅が充填されて主配線となるが、配線を必要
としない場合は配線溝２０１ｂを形成しなくても良い。
続いて、図１０（ｃ）に示すように、支持側ガラス基板
２０１の一方の面２０１ｄ上に、ＳｉＯ2 より成る配線
埋め込み絶縁膜１０３を形成する。配線埋め込み絶縁膜
１０３は、ＣＶＤ法により形成され、その膜厚は約１０
〜５０００ｎｍ程度である。また、配線埋め込み絶縁膜
１０３には微細配線用開口部１０３ａ、１０３ａ、・・
・が開口されているが、この微細配線用開口部１０３ａ
の中には第１の孔２０１ａや配線溝２０２ｂに連通して
いるのもあれば、それらから独立しているのもある。こ
の微細配線用開口部１０３ａは、配線埋め込み絶縁膜１
０３をパターニングすることにより形成される。
２０１ｂは銅が充填されて主配線となるが、配線を必要
としない場合は配線溝２０１ｂを形成しなくても良い。
続いて、図１０（ｃ）に示すように、支持側ガラス基板
２０１の一方の面２０１ｄ上に、ＳｉＯ2 より成る配線
埋め込み絶縁膜１０３を形成する。配線埋め込み絶縁膜
１０３は、ＣＶＤ法により形成され、その膜厚は約１０
〜５０００ｎｍ程度である。また、配線埋め込み絶縁膜
１０３には微細配線用開口部１０３ａ、１０３ａ、・・
・が開口されているが、この微細配線用開口部１０３ａ
の中には第１の孔２０１ａや配線溝２０２ｂに連通して
いるのもあれば、それらから独立しているのもある。こ
の微細配線用開口部１０３ａは、配線埋め込み絶縁膜１
０３をパターニングすることにより形成される。
【００６４】次に、図１０（ｄ）に示すように、第１の
孔２０１ａ及び配線溝２０１ｂの各々側壁と底部、及び
微細配線用開口部１０３ａの側壁に、ガラス密着膜２０
２を形成する。第１の実施の形態と同様に、第１の孔２
０１ａ、配線溝２０１ｂ、及び微細配線用開口部１０３
ａには後で銅（第１の金属）が充填されるが、ガラス密
着膜２０２により、支持側ガラス基板２０１と銅との密
着性が高められる。これにより、支持側ガラス基板２０
１から銅が剥離するのが抑えられ、信頼性が向上された
配線を形成することができる。
孔２０１ａ及び配線溝２０１ｂの各々側壁と底部、及び
微細配線用開口部１０３ａの側壁に、ガラス密着膜２０
２を形成する。第１の実施の形態と同様に、第１の孔２
０１ａ、配線溝２０１ｂ、及び微細配線用開口部１０３
ａには後で銅（第１の金属）が充填されるが、ガラス密
着膜２０２により、支持側ガラス基板２０１と銅との密
着性が高められる。これにより、支持側ガラス基板２０
１から銅が剥離するのが抑えられ、信頼性が向上された
配線を形成することができる。
【００６５】なお、このガラス密着膜２０２は、クロム
やタンタルから成り、めっき、溶射、スパッタリング等
により形成される。次いで、図１１（ａ）に示すよう
に、ガラス密着膜２０２及び配線埋め込み絶縁膜１０３
の各々の上にめっき給電層１０４を形成する。このめっ
き給電層１０４は、膜厚が約０．１μｍ程度の銅膜又は
Ｃｒ（クロム）膜（いずれも図示せず）をスパッタリン
グにより形成し、その後、この銅膜又はＣｒ膜上に膜厚
が約１〜３μｍ程度の無電解銅めっき膜を形成すること
により成膜される。
やタンタルから成り、めっき、溶射、スパッタリング等
により形成される。次いで、図１１（ａ）に示すよう
に、ガラス密着膜２０２及び配線埋め込み絶縁膜１０３
の各々の上にめっき給電層１０４を形成する。このめっ
き給電層１０４は、膜厚が約０．１μｍ程度の銅膜又は
Ｃｒ（クロム）膜（いずれも図示せず）をスパッタリン
グにより形成し、その後、この銅膜又はＣｒ膜上に膜厚
が約１〜３μｍ程度の無電解銅めっき膜を形成すること
により成膜される。
【００６６】続いて、図１１（ｂ）に示すように、めっ
き給電層１０４に電流を供給して、該めっき給電層１０
４上に電解銅めっき膜１０５を形成する。次に、図１１
（ｃ）に示すように、ＣＭＰ法により、配線埋め込み絶
縁膜１０３の表面が露出するまで、めっき給電層１０４
及び電解銅めっき膜１０５を研磨する。この工程によ
り、第１の孔２０１ａ、配線溝２０１ｂ、及び微細配線
用開口部１０３ａに銅（第１の金属）が充填された構造
が完成し、第１の孔２０１ａに充填された銅で構成され
る主接続プラグ１０５ａ、配線溝２０１ｂに充填された
銅で構成される主配線１０５ｂ、及び微細配線用開口部
１０３ａに充填された銅で構成される微細配線１０５ｃ
が形成されたことになる。
き給電層１０４に電流を供給して、該めっき給電層１０
４上に電解銅めっき膜１０５を形成する。次に、図１１
（ｃ）に示すように、ＣＭＰ法により、配線埋め込み絶
縁膜１０３の表面が露出するまで、めっき給電層１０４
及び電解銅めっき膜１０５を研磨する。この工程によ
り、第１の孔２０１ａ、配線溝２０１ｂ、及び微細配線
用開口部１０３ａに銅（第１の金属）が充填された構造
が完成し、第１の孔２０１ａに充填された銅で構成され
る主接続プラグ１０５ａ、配線溝２０１ｂに充填された
銅で構成される主配線１０５ｂ、及び微細配線用開口部
１０３ａに充填された銅で構成される微細配線１０５ｃ
が形成されたことになる。
【００６７】第１の実施の形態と同様に、主配線１０５
ｂが支持側ガラス基板２０１内に埋め込まれた構造を有
しているので、支持側ガラス基板２０１上に配線を形成
する場合と比較して、支持側ガラス基板２０１上におけ
る凹凸が少なくなる。これにより、ガラス基板２０１上
に、表面平坦性を損なうこと無しに、絶縁膜等を形成す
ることができるようになる。
ｂが支持側ガラス基板２０１内に埋め込まれた構造を有
しているので、支持側ガラス基板２０１上に配線を形成
する場合と比較して、支持側ガラス基板２０１上におけ
る凹凸が少なくなる。これにより、ガラス基板２０１上
に、表面平坦性を損なうこと無しに、絶縁膜等を形成す
ることができるようになる。
【００６８】そして、このように表面平坦性が良いと、
後の工程で支持側ガラス基板２０１の一方の面側に素子
側シリコンウエハを貼り付ける際、該素子側シリコンウ
エハを密着性良く貼り付けることができる。一方、微細
配線１０５ｃが埋め込まれている微細配線用開口部１０
３ａは（図１１（ｃ）の点線円内を参照）、支持側ガラ
ス基板２０１よりも格段に薄い配線埋め込み絶縁膜１０
３に形成されるので、配線溝２０１ｂに比べて格段に微
細なものとなっている。そのため、主配線１０５ｂでは
実現できないような微細な配線を微細配線１０５ｃで実
現することができる。なお、このうように微細な配線を
必要としない場合は、配線埋め込み絶縁膜１０３を形成
しなくても良い。
後の工程で支持側ガラス基板２０１の一方の面側に素子
側シリコンウエハを貼り付ける際、該素子側シリコンウ
エハを密着性良く貼り付けることができる。一方、微細
配線１０５ｃが埋め込まれている微細配線用開口部１０
３ａは（図１１（ｃ）の点線円内を参照）、支持側ガラ
ス基板２０１よりも格段に薄い配線埋め込み絶縁膜１０
３に形成されるので、配線溝２０１ｂに比べて格段に微
細なものとなっている。そのため、主配線１０５ｂでは
実現できないような微細な配線を微細配線１０５ｃで実
現することができる。なお、このうように微細な配線を
必要としない場合は、配線埋め込み絶縁膜１０３を形成
しなくても良い。
【００６９】また、第１の金属としては、銅の代わり
に、タングステン、アルミニウム、タンタル、チタン、
ニッケル、クロム等を用いても良い。そして、これらの
金属を用いる場合、各々の金属に適切な成膜方法（例え
ば、めっき、溶射、スパッタリング等）を適宜選択すれ
ば良い。なお、上においては、主接続プラグ１０５ａや
主配線１０５ｂが支持側ガラス基板２０１に作り込まれ
たが、支持側ガラス基板２０１に更に容量素子用の孔
（図示せず）を形成して、支持側ガラス基板２０１に容
量素子を作り込んでも良い。
に、タングステン、アルミニウム、タンタル、チタン、
ニッケル、クロム等を用いても良い。そして、これらの
金属を用いる場合、各々の金属に適切な成膜方法（例え
ば、めっき、溶射、スパッタリング等）を適宜選択すれ
ば良い。なお、上においては、主接続プラグ１０５ａや
主配線１０５ｂが支持側ガラス基板２０１に作り込まれ
たが、支持側ガラス基板２０１に更に容量素子用の孔
（図示せず）を形成して、支持側ガラス基板２０１に容
量素子を作り込んでも良い。
【００７０】次いで、図１１（ｄ）に示すように、主接
続プラグ１０５ａ、主配線１０５ｂ、及び微細配線１０
５ｃの各々の露出面を覆うバリヤメタル層１０６を形成
する。このバリヤメタル層１０６は、例えばタンタル、
酸化タンタル等から成り、その膜厚は約５０〜５００ｎ
ｍ程度である。そして、バリヤメタル層１０６を形成す
るには、スパッタリングが用いられる。
続プラグ１０５ａ、主配線１０５ｂ、及び微細配線１０
５ｃの各々の露出面を覆うバリヤメタル層１０６を形成
する。このバリヤメタル層１０６は、例えばタンタル、
酸化タンタル等から成り、その膜厚は約５０〜５００ｎ
ｍ程度である。そして、バリヤメタル層１０６を形成す
るには、スパッタリングが用いられる。
【００７１】続いて、図１２（ａ）に示すように、配線
埋め込み絶縁膜１０３上、及びバリヤメタル層１０６上
に、塗布ガラス膜１０７（表面平坦化用絶縁膜）を形成
する。ここで、先に説明したように、主配線１０５ｂ及
び微細配線１０５ｃがそれぞれ支持側ガラス基板２０１
及び配線埋め込み絶縁膜１０３に埋め込まれているの
で、支持側ガラス基板２０１上に配線を形成する場合と
比較して、塗布ガラス膜１０７の表面に凹凸が形成され
難い。
埋め込み絶縁膜１０３上、及びバリヤメタル層１０６上
に、塗布ガラス膜１０７（表面平坦化用絶縁膜）を形成
する。ここで、先に説明したように、主配線１０５ｂ及
び微細配線１０５ｃがそれぞれ支持側ガラス基板２０１
及び配線埋め込み絶縁膜１０３に埋め込まれているの
で、支持側ガラス基板２０１上に配線を形成する場合と
比較して、塗布ガラス膜１０７の表面に凹凸が形成され
難い。
【００７２】そして、第１の実施の形態で説明したよう
に、塗布ガラス膜１０７は埋め込み性が良いので、下地
の凹凸が表面に反映され難く、平坦に近い表面形状が得
られる。この塗布ガラス膜１０７の膜厚は、約０．１〜
３μｍ程度である。更に、先に形成したバリヤメタル層
１０６により、バリヤメタル層１０６の下にある銅が塗
布ガラス膜１０７内に拡散するのを防ぐことができ、塗
布ガラス膜１０７内で銅マイグレーションが起こるのが
防がれる。なお、銅マイグレーションが問題にならない
場合は、バリヤメタル層１０６を省略しても良い。
に、塗布ガラス膜１０７は埋め込み性が良いので、下地
の凹凸が表面に反映され難く、平坦に近い表面形状が得
られる。この塗布ガラス膜１０７の膜厚は、約０．１〜
３μｍ程度である。更に、先に形成したバリヤメタル層
１０６により、バリヤメタル層１０６の下にある銅が塗
布ガラス膜１０７内に拡散するのを防ぐことができ、塗
布ガラス膜１０７内で銅マイグレーションが起こるのが
防がれる。なお、銅マイグレーションが問題にならない
場合は、バリヤメタル層１０６を省略しても良い。
【００７３】次に、図１２（ｂ）に示すように、機械研
磨やＣＭＰ法により、塗布ガラス膜１０７を研磨してそ
の表面を平坦化する。上記したように、塗布ガラス膜１
０７の表面形状が平坦に近いので、この工程における研
磨量を少なくすることができる。この研磨により、塗布
ガラス膜１０７の表面の凹凸は約１ｎｍ以下になる。次
いで、図１２（ｃ）に示すように、ＳｉＯ2 より成る中
間絶縁膜１０９が表面に形成された素子側シリコンウエ
ハ１１６（素子側半導体基板）を準備する。中間絶縁膜
１０９は、素子側シリコンウエハ１１６を熱酸化するこ
とにより形成され、その膜厚は約５０ｎｍ〜４００ｎｍ
程度である。なお、本実施形態では、素子側シリコンウ
エハ１１６の両面に中間絶縁膜１０９が形成されている
が、これに代えて、片面のみに中間絶縁膜１０９が形成
された素子側シリコンウエハを準備しても良い。
磨やＣＭＰ法により、塗布ガラス膜１０７を研磨してそ
の表面を平坦化する。上記したように、塗布ガラス膜１
０７の表面形状が平坦に近いので、この工程における研
磨量を少なくすることができる。この研磨により、塗布
ガラス膜１０７の表面の凹凸は約１ｎｍ以下になる。次
いで、図１２（ｃ）に示すように、ＳｉＯ2 より成る中
間絶縁膜１０９が表面に形成された素子側シリコンウエ
ハ１１６（素子側半導体基板）を準備する。中間絶縁膜
１０９は、素子側シリコンウエハ１１６を熱酸化するこ
とにより形成され、その膜厚は約５０ｎｍ〜４００ｎｍ
程度である。なお、本実施形態では、素子側シリコンウ
エハ１１６の両面に中間絶縁膜１０９が形成されている
が、これに代えて、片面のみに中間絶縁膜１０９が形成
された素子側シリコンウエハを準備しても良い。
【００７４】続いて、図１３（ａ）に示すように、支持
側ガラス基板２０１の一方の面側に素子側シリコンウエ
ハ１１６を貼り付ける。片面のみに中間絶縁膜１０９が
形成された素子側シリコンウエハを用いる場合は、該素
子側シリコンウエハの中間絶縁膜側を支持側ガラス基板
２０１の一方の面側に貼り付ける。この貼り付けは、支
持側ガラス基板２０１の一方の面側に、素子側シリコン
ウエハ１１６を載置した後、全体を酸素雰囲気中でアニ
ールすることにより行われる。
側ガラス基板２０１の一方の面側に素子側シリコンウエ
ハ１１６を貼り付ける。片面のみに中間絶縁膜１０９が
形成された素子側シリコンウエハを用いる場合は、該素
子側シリコンウエハの中間絶縁膜側を支持側ガラス基板
２０１の一方の面側に貼り付ける。この貼り付けは、支
持側ガラス基板２０１の一方の面側に、素子側シリコン
ウエハ１１６を載置した後、全体を酸素雰囲気中でアニ
ールすることにより行われる。
【００７５】ここで、図１２（ｂ）に示す工程で塗布ガ
ラス１０７の表面を平坦化したことで、上記の貼り付け
の際、支持側ガラス基板２０１と素子側シリコンウエハ
１０８の間に隙間が生じず、それらを密着性良く貼り付
けることができることに注意されたい。次に、図１３
（ｂ）に示すように、ＣＭＰ法により素子側シリコンウ
エハ１１６を研磨してその厚みを薄くする。この研磨に
より、素子側シリコンウエハ１１６は、膜厚が約０．５
〜５０μｍ程度の半導体膜１０８となる。
ラス１０７の表面を平坦化したことで、上記の貼り付け
の際、支持側ガラス基板２０１と素子側シリコンウエハ
１０８の間に隙間が生じず、それらを密着性良く貼り付
けることができることに注意されたい。次に、図１３
（ｂ）に示すように、ＣＭＰ法により素子側シリコンウ
エハ１１６を研磨してその厚みを薄くする。この研磨に
より、素子側シリコンウエハ１１６は、膜厚が約０．５
〜５０μｍ程度の半導体膜１０８となる。
【００７６】そして、第１の実施の形態で説明したよう
に、この半導体膜１０８と中間絶縁膜１０９とでＳＯＩ
構造が構成される。なお、上記図１３（ａ）及び図１３
（ｂ）に示される工程に代えて、図１７（ａ）及び図１
７（ｂ）に示される工程を行っても良い。図１７（ａ）
に示される工程では、素子側シリコンウエハ１１６の両
面に、２つの支持側ガラス基板２０１の各々の一方の面
側を貼り付ける。その後、公知のウエハ分離技術によ
り、同図のＡ−Ｂ断面に沿って、素子側シリコンウエハ
１１６をその厚み方向に二分する。
に、この半導体膜１０８と中間絶縁膜１０９とでＳＯＩ
構造が構成される。なお、上記図１３（ａ）及び図１３
（ｂ）に示される工程に代えて、図１７（ａ）及び図１
７（ｂ）に示される工程を行っても良い。図１７（ａ）
に示される工程では、素子側シリコンウエハ１１６の両
面に、２つの支持側ガラス基板２０１の各々の一方の面
側を貼り付ける。その後、公知のウエハ分離技術によ
り、同図のＡ−Ｂ断面に沿って、素子側シリコンウエハ
１１６をその厚み方向に二分する。
【００７７】図１７（ｂ）は、このように二分した後の
状態を示す図である。これより分かるように、ウエハ分
離技術を用いると、支持側ガラス基板２０１の一方の面
側に半導体膜１０８が形成された構造体が２個できる。
従って、この方法では、素子側シリコンウエハ１１６の
コストを半減することができる。上のようにして半導体
膜１０８を形成した後は、図１３（ｃ）に示される工程
が行われる。この工程では、素子側シリコンウエハ１０
８上に、トランジスタ等の素子が形成された素子形成層
１０８ａを形成する。
状態を示す図である。これより分かるように、ウエハ分
離技術を用いると、支持側ガラス基板２０１の一方の面
側に半導体膜１０８が形成された構造体が２個できる。
従って、この方法では、素子側シリコンウエハ１１６の
コストを半減することができる。上のようにして半導体
膜１０８を形成した後は、図１３（ｃ）に示される工程
が行われる。この工程では、素子側シリコンウエハ１０
８上に、トランジスタ等の素子が形成された素子形成層
１０８ａを形成する。
【００７８】なお、半導体膜１０８を形成する工程（図
１２（ｃ）乃至図１３（ｂ）に示される工程）、及び半
導体膜１０８に素子を形成する工程（図１３（ｃ）に示
される工程）に代えて、第１の実施の形態と同様、次の
ような工程を行っても良い。すなわち、一方の面上に半
導体素子が形成されたシリコンウエハ（図示せず）を用
意し、該シリコンウエハの裏面（半導体素子が形成され
ていない方の面）を、表面が平坦化された塗布ガラス膜
１０７上に接着剤等を介して接着しても良い。
１２（ｃ）乃至図１３（ｂ）に示される工程）、及び半
導体膜１０８に素子を形成する工程（図１３（ｃ）に示
される工程）に代えて、第１の実施の形態と同様、次の
ような工程を行っても良い。すなわち、一方の面上に半
導体素子が形成されたシリコンウエハ（図示せず）を用
意し、該シリコンウエハの裏面（半導体素子が形成され
ていない方の面）を、表面が平坦化された塗布ガラス膜
１０７上に接着剤等を介して接着しても良い。
【００７９】続いて、図１４（ａ）に示すように、機械
研磨やＣＭＰ法により支持側ガラス基板２０１の他方の
面を研磨し、主接続プラグ１０５ａの底面を露出させ
る。次に、図１４（ｂ）に示すように、支持側ガラス基
板２０１の他方の面上に、ＳｉＯ2 より成る表面絶縁膜
１１０を形成する。この表面絶縁膜１１０は、ＣＶＤ法
等により形成され、その膜厚は約１０〜１０００ｎｍ程
度である。その後、この表面絶縁膜１１０をパターニン
グし、主接続プラグ１０５ａに対応する位置に開口部１
１０ａを形成する。
研磨やＣＭＰ法により支持側ガラス基板２０１の他方の
面を研磨し、主接続プラグ１０５ａの底面を露出させ
る。次に、図１４（ｂ）に示すように、支持側ガラス基
板２０１の他方の面上に、ＳｉＯ2 より成る表面絶縁膜
１１０を形成する。この表面絶縁膜１１０は、ＣＶＤ法
等により形成され、その膜厚は約１０〜１０００ｎｍ程
度である。その後、この表面絶縁膜１１０をパターニン
グし、主接続プラグ１０５ａに対応する位置に開口部１
１０ａを形成する。
【００８０】次いで、図１４（ｃ）に示すように、素子
形成面１０８ｂからバリヤメタル層１０６に至る第２の
孔１１１、１１１、・・・をエッチングにより形成す
る。バリヤメタル層１０６が酸化タンタル等の誘電体か
ら成る場合は、該バリヤ層１０６もエッチングして第２
の孔１１１、１１１、・・・が主接続プラグ１０５ａや
主配線１０５ｂに至るようにする。なお、バリヤメタル
層１０６を形成しない場合、第２の孔１１１は、主接続
プラグ１０５ａや主配線１０５ｂに至るように形成す
る。
形成面１０８ｂからバリヤメタル層１０６に至る第２の
孔１１１、１１１、・・・をエッチングにより形成す
る。バリヤメタル層１０６が酸化タンタル等の誘電体か
ら成る場合は、該バリヤ層１０６もエッチングして第２
の孔１１１、１１１、・・・が主接続プラグ１０５ａや
主配線１０５ｂに至るようにする。なお、バリヤメタル
層１０６を形成しない場合、第２の孔１１１は、主接続
プラグ１０５ａや主配線１０５ｂに至るように形成す
る。
【００８１】そして、第２の孔１１１を形成後、エッチ
ングにより、第２の孔１１１に連通する凹部１０８ｃを
素子形成層１０８ａに形成する。凹部１０８ｃは、第１
の実施の形態と同様、その側壁又は底面に素子形成層１
０８ａの配線層が露出するように形成する。次いで、図
１４（ｄ）に示すように、第１の実施の形態で説明した
のと同様の方法で、上記第２の孔１１１及び凹部１０８
ｃに第２の金属の一例である銅を充填する。これによ
り、第２の孔１１１に充填された銅で構成される副接続
プラグ１１２ａ、及び凹部１０８ｃに充填された銅で構
成される上部電極パッド１１２ａが形成される。なお、
第２の金属としては、銅に代えて、タングステン、アル
ミニウム、タンタル、チタン、ニッケル、クロム等を用
いても良い。
ングにより、第２の孔１１１に連通する凹部１０８ｃを
素子形成層１０８ａに形成する。凹部１０８ｃは、第１
の実施の形態と同様、その側壁又は底面に素子形成層１
０８ａの配線層が露出するように形成する。次いで、図
１４（ｄ）に示すように、第１の実施の形態で説明した
のと同様の方法で、上記第２の孔１１１及び凹部１０８
ｃに第２の金属の一例である銅を充填する。これによ
り、第２の孔１１１に充填された銅で構成される副接続
プラグ１１２ａ、及び凹部１０８ｃに充填された銅で構
成される上部電極パッド１１２ａが形成される。なお、
第２の金属としては、銅に代えて、タングステン、アル
ミニウム、タンタル、チタン、ニッケル、クロム等を用
いても良い。
【００８２】次に、図１５（ａ）に示すように、表面絶
縁膜１１０上に、銅より成る下部電極パッド１１３、１
１３、・・・を形成する。この下部電極パッド１１３、
１１３、・・は、サブトラクティブ法、セミアディティ
ブ法、フルアディティブ法等により形成され、表面絶縁
膜１１０の開口部１１０ａを介して主接続プラグ１０５
ａと電気的に接続されている。
縁膜１１０上に、銅より成る下部電極パッド１１３、１
１３、・・・を形成する。この下部電極パッド１１３、
１１３、・・は、サブトラクティブ法、セミアディティ
ブ法、フルアディティブ法等により形成され、表面絶縁
膜１１０の開口部１１０ａを介して主接続プラグ１０５
ａと電気的に接続されている。
【００８３】続いて、図１５（ｂ）に示すように、表面
絶縁膜１１０及び下部電極１１３上に、ソルダレジスト
１１７を塗布する。このソルダレジスト１１７には、下
部電極パッド１１３の表面が露出するような開口部１１
７ａが形成されている。次いで、図１５（ｃ）に示すよ
うに、開口部１１７ａを介して、下部電極パッド１１
３、１１３、・・・上にはんだバンプ１１４、１１４、
・・・を搭載する。この工程が終了した段階では、特に
明示はしないが、本実施形態に係る半導体装置の製造方
法により製造された半導体装置２０３、２０３、・・・
が、一枚の支持側ガラス基板２０１に複数形成された状
態となっている。
絶縁膜１１０及び下部電極１１３上に、ソルダレジスト
１１７を塗布する。このソルダレジスト１１７には、下
部電極パッド１１３の表面が露出するような開口部１１
７ａが形成されている。次いで、図１５（ｃ）に示すよ
うに、開口部１１７ａを介して、下部電極パッド１１
３、１１３、・・・上にはんだバンプ１１４、１１４、
・・・を搭載する。この工程が終了した段階では、特に
明示はしないが、本実施形態に係る半導体装置の製造方
法により製造された半導体装置２０３、２０３、・・・
が、一枚の支持側ガラス基板２０１に複数形成された状
態となっている。
【００８４】この後は、ダイシングにより、半導体装置
２０３、２０３、・・・を個片化する。個片化された半
導体装置２０３、２０３、・・・の各々は、それらが備
えるはんだバンプ１１４、１１４、・・・を介して、マ
ザーボード等の実装基板（図示せず）に実装される。な
お、本実施形態に従って製造された半導体装置２０３
は、それを単体で用いても良いし、図１６のように上下
に複数積層して、三次元実装構造を有するようにしても
良い。
２０３、２０３、・・・を個片化する。個片化された半
導体装置２０３、２０３、・・・の各々は、それらが備
えるはんだバンプ１１４、１１４、・・・を介して、マ
ザーボード等の実装基板（図示せず）に実装される。な
お、本実施形態に従って製造された半導体装置２０３
は、それを単体で用いても良いし、図１６のように上下
に複数積層して、三次元実装構造を有するようにしても
良い。
【００８５】図１６に示される構造では、下側の半導体
装置２０３が備える上部電極パッド１１２ｂ上に、上側
の半導体装置２０３が備えるはんだバンプ１１４が接合
されている。従って、この構造では、上側の半導体装置
２０３の主接続プラグ１０５ａと、下側の半導体装置２
０３の副接続プラグ１１２ａとが電気的に接続されるこ
とになる。
装置２０３が備える上部電極パッド１１２ｂ上に、上側
の半導体装置２０３が備えるはんだバンプ１１４が接合
されている。従って、この構造では、上側の半導体装置
２０３の主接続プラグ１０５ａと、下側の半導体装置２
０３の副接続プラグ１１２ａとが電気的に接続されるこ
とになる。
【００８６】このように半導体装置２０３、２０３を積
層して三次元実装構造とすると、半導体装置２０３、２
０３を一平面内に配列する場合よりも実装面積が小さく
なる。このことは、近年求められている電子機器の小型
化に大きく寄与する。以上説明した本実施形態に係る半
導体装置の製造方法によれば、第１の実施の形態と同
様、素子を形成する工程（図１３（ｃ）に示される工
程）が、主接続プラグ１０５ａ用の第１の孔２０１ａを
形成する工程（図１０（ａ）に示される工程）よりも後
に行われている。従って、第１の孔２０１ａを形成する
際に素子がダメージを受けることが無いので、本実施形
態に係る半導体装置の製造方法では、従来よりも半導体
装置の歩留まりを向上させることができる。
層して三次元実装構造とすると、半導体装置２０３、２
０３を一平面内に配列する場合よりも実装面積が小さく
なる。このことは、近年求められている電子機器の小型
化に大きく寄与する。以上説明した本実施形態に係る半
導体装置の製造方法によれば、第１の実施の形態と同
様、素子を形成する工程（図１３（ｃ）に示される工
程）が、主接続プラグ１０５ａ用の第１の孔２０１ａを
形成する工程（図１０（ａ）に示される工程）よりも後
に行われている。従って、第１の孔２０１ａを形成する
際に素子がダメージを受けることが無いので、本実施形
態に係る半導体装置の製造方法では、従来よりも半導体
装置の歩留まりを向上させることができる。
【００８７】（４）第４の実施の形態
次に、本発明の第４の実施の形態に係る半導体製造装置
の製造方法について、図１８乃至図２０を参照しながら
説明する。図１８乃至図２０は、本発明の第４の実施の
形態に係る半導体装置の製造方法について示す断面図で
ある。なお、これらの図において、第１乃至第３の実施
の形態で既に説明した部材にはそれと同じ符号を付し、
以下ではその説明を省略する。
の製造方法について、図１８乃至図２０を参照しながら
説明する。図１８乃至図２０は、本発明の第４の実施の
形態に係る半導体装置の製造方法について示す断面図で
ある。なお、これらの図において、第１乃至第３の実施
の形態で既に説明した部材にはそれと同じ符号を付し、
以下ではその説明を省略する。
【００８８】本実施形態が第１乃至第３の実施の形態と
異なるのは、半導体膜１０８を形成する工程である。こ
の工程以外は第１乃至第３の工程と同じなので、以下で
は半導体膜１０８を形成する工程のみ説明する。まず、
図２（ｄ）に示される工程の次に、図１８（ａ）に示す
ように、配線埋め込み絶縁膜１０３上、及びバリヤメタ
ル層１０６上に石英ガラスを塗布し、その表面を研磨し
て平坦化し、ＳｉＯ2 膜１１８（表面平坦化用絶縁膜）
とする。
異なるのは、半導体膜１０８を形成する工程である。こ
の工程以外は第１乃至第３の工程と同じなので、以下で
は半導体膜１０８を形成する工程のみ説明する。まず、
図２（ｄ）に示される工程の次に、図１８（ａ）に示す
ように、配線埋め込み絶縁膜１０３上、及びバリヤメタ
ル層１０６上に石英ガラスを塗布し、その表面を研磨し
て平坦化し、ＳｉＯ2 膜１１８（表面平坦化用絶縁膜）
とする。
【００８９】次いで、図１８（ｂ）に示すように、ＣＶ
Ｄ法により、ＳｉＯ2 膜１１８上にＣＶＤＳｉＯ2 膜１
１９を形成する。このＣＶＤＳｉＯ2 膜１１９の膜厚
は、約５〜５００ｎｍ程度である。続いて、図１８
（ｃ）に示すように、ＳｉＯ2 より成る中間絶縁膜１０
９が表面に形成された素子側シリコンウエハ１１６（素
子側半導体基板）を準備する。中間絶縁膜１０９は、素
子側シリコンウエハ１１６を熱酸化することにより形成
され、その膜厚は約５０ｎｍ〜４００ｎｍ程度である。
なお、中間絶縁膜１０９は、素子側シリコンウエハ１１
６の少なくとも一方の面に形成されていれば良く、図の
ように両面に形成されていなくても良い。
Ｄ法により、ＳｉＯ2 膜１１８上にＣＶＤＳｉＯ2 膜１
１９を形成する。このＣＶＤＳｉＯ2 膜１１９の膜厚
は、約５〜５００ｎｍ程度である。続いて、図１８
（ｃ）に示すように、ＳｉＯ2 より成る中間絶縁膜１０
９が表面に形成された素子側シリコンウエハ１１６（素
子側半導体基板）を準備する。中間絶縁膜１０９は、素
子側シリコンウエハ１１６を熱酸化することにより形成
され、その膜厚は約５０ｎｍ〜４００ｎｍ程度である。
なお、中間絶縁膜１０９は、素子側シリコンウエハ１１
６の少なくとも一方の面に形成されていれば良く、図の
ように両面に形成されていなくても良い。
【００９０】次に、図１９（ａ）に示すように、支持側
シリコンウエハ１０１の一方の面側に素子側シリコンウ
エハ１１６を貼り付ける。片面のみに中間絶縁膜１０９
が形成された素子側シリコンウエハを用いる場合は、該
素子側シリコンウエハの中間絶縁膜側を支持側シリコン
ウエハ１０１の一方の面側に貼り付ける。この貼り付け
は、支持側シリコンウエハ１０１の一方の面側に、素子
側シリコンウエハ１１６を載置した後、全体を酸素雰囲
気中でアニールすることにより行われる。
シリコンウエハ１０１の一方の面側に素子側シリコンウ
エハ１１６を貼り付ける。片面のみに中間絶縁膜１０９
が形成された素子側シリコンウエハを用いる場合は、該
素子側シリコンウエハの中間絶縁膜側を支持側シリコン
ウエハ１０１の一方の面側に貼り付ける。この貼り付け
は、支持側シリコンウエハ１０１の一方の面側に、素子
側シリコンウエハ１１６を載置した後、全体を酸素雰囲
気中でアニールすることにより行われる。
【００９１】次いで、図１９（ｂ）に示すように、素子
側シリコンウエハ１１６を引き剥がす。中間絶縁膜１０
９は素子側シリコンウエハ１１６を熱酸化して形成され
るので、中間絶縁膜１０９と素子側シリコンウエハ１１
６との密着強度は非常に強い。従って、このように素子
側シリコンウエハ１１６を引き剥がしても、中間絶縁膜
１０９の表面には薄いＳｉ（シリコン）膜が剥がれない
で残存する。換言すれば、素子側シリコンウエハ１１６
の表面近傍のＳｉ（シリコン）膜が、支持側シリコンウ
エハ１０１側に転写される。本実施形態では、この転写
されたＳｉ（シリコン）膜を半導体膜１０８として用い
る。
側シリコンウエハ１１６を引き剥がす。中間絶縁膜１０
９は素子側シリコンウエハ１１６を熱酸化して形成され
るので、中間絶縁膜１０９と素子側シリコンウエハ１１
６との密着強度は非常に強い。従って、このように素子
側シリコンウエハ１１６を引き剥がしても、中間絶縁膜
１０９の表面には薄いＳｉ（シリコン）膜が剥がれない
で残存する。換言すれば、素子側シリコンウエハ１１６
の表面近傍のＳｉ（シリコン）膜が、支持側シリコンウ
エハ１０１側に転写される。本実施形態では、この転写
されたＳｉ（シリコン）膜を半導体膜１０８として用い
る。
【００９２】この後は、図４（ｃ）乃至図６（ｃ）に示
される工程を経て、図１９（ｃ）に示される半導体装置
１２０が完成する。なお、半導体装置１２０において
は、第２の孔１１１、１１１、・・・は、上記ＣＶＤＳ
ｉＯ2 膜１１９を貫通するように形成される。上記の工
程は、支持側シリコンウエハ１０１を用いる場合だけで
なく、支持側ガラス基板２０１を用いる場合にも適用で
きる。この場合は、上と全く同じ工程を行えば良いの
で、ここではその説明を省略し、完成した半導体装置１
２１の断面図を図２０に示すにとどめる。図２０に示さ
れるように、この場合も、第２の孔１１１、１１１、・
・・は、ＣＶＤＳｉＯ2 膜１１９を貫通するように形成
される。
される工程を経て、図１９（ｃ）に示される半導体装置
１２０が完成する。なお、半導体装置１２０において
は、第２の孔１１１、１１１、・・・は、上記ＣＶＤＳ
ｉＯ2 膜１１９を貫通するように形成される。上記の工
程は、支持側シリコンウエハ１０１を用いる場合だけで
なく、支持側ガラス基板２０１を用いる場合にも適用で
きる。この場合は、上と全く同じ工程を行えば良いの
で、ここではその説明を省略し、完成した半導体装置１
２１の断面図を図２０に示すにとどめる。図２０に示さ
れるように、この場合も、第２の孔１１１、１１１、・
・・は、ＣＶＤＳｉＯ2 膜１１９を貫通するように形成
される。
【００９３】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、主接続プラグを形成するた
めの第１の孔を形成した後に素子を形成する。そのた
め、第１の孔を形成する際に素子がダメージを受けるこ
とが無くなり、半導体装置の歩留まりを従来よりも向上
させることができる。
体装置の製造方法によれば、主接続プラグを形成するた
めの第１の孔を形成した後に素子を形成する。そのた
め、第１の孔を形成する際に素子がダメージを受けるこ
とが無くなり、半導体装置の歩留まりを従来よりも向上
させることができる。
【図１】本発明の第１の実施の形態に係る半導体装置の
製造方法について示す断面図（その１）である。
製造方法について示す断面図（その１）である。
【図２】本発明の第１の実施の形態に係る半導体装置の
製造方法について示す断面図（その２）である。
製造方法について示す断面図（その２）である。
【図３】本発明の第１の実施の形態に係る半導体装置の
製造方法について示す断面図（その３）である。
製造方法について示す断面図（その３）である。
【図４】本発明の第１の実施の形態に係る半導体装置の
製造方法について示す断面図（その４）である。
製造方法について示す断面図（その４）である。
【図５】本発明の第１の実施の形態に係る半導体装置の
製造方法について示す断面図（その５）である。
製造方法について示す断面図（その５）である。
【図６】本発明の第１の実施の形態に係る半導体装置の
製造方法について示す断面図（その６）である。
製造方法について示す断面図（その６）である。
【図７】本発明の第１の実施の形態に係る半導体装置の
製造方法について示す断面図（その７）である。
製造方法について示す断面図（その７）である。
【図８】本発明の第１の実施の形態に係る半導体装置の
製造方法の他の例について示す断面図である。
製造方法の他の例について示す断面図である。
【図９】本発明の第２の実施の形態に係る半導体装置の
製造方法について示す断面図である。
製造方法について示す断面図である。
【図１０】本発明の第３の実施の形態に係る半導体装置
の製造方法について示す断面図（その１）である。
の製造方法について示す断面図（その１）である。
【図１１】本発明の第３の実施の形態に係る半導体装置
の製造方法について示す断面図（その２）である。
の製造方法について示す断面図（その２）である。
【図１２】本発明の第３の実施の形態に係る半導体装置
の製造方法について示す断面図（その３）である。
の製造方法について示す断面図（その３）である。
【図１３】本発明の第３の実施の形態に係る半導体装置
の製造方法について示す断面図（その４）である。
の製造方法について示す断面図（その４）である。
【図１４】本発明の第３の実施の形態に係る半導体装置
の製造方法について示す断面図（その５）である。
の製造方法について示す断面図（その５）である。
【図１５】本発明の第３の実施の形態に係る半導体装置
の製造方法について示す断面図（その６）である。
の製造方法について示す断面図（その６）である。
【図１６】本発明の第３の実施の形態に係る半導体装置
の製造方法について示す断面図（その７）である。
の製造方法について示す断面図（その７）である。
【図１７】本発明の第３の実施の形態に係る半導体装置
の製造方法の他の例について示す断面図である。
の製造方法の他の例について示す断面図である。
【図１８】本発明の第４の実施の形態に係る半導体装置
の製造方法について示す断面図（その１）である。
の製造方法について示す断面図（その１）である。
【図１９】本発明の第４の実施の形態に係る半導体装置
の製造方法について示す断面図（その２）である。
の製造方法について示す断面図（その２）である。
【図２０】本発明の第４の実施の形態に係る半導体装置
の製造方法について示す断面図（その３）である。
の製造方法について示す断面図（その３）である。
１０１・・・・・・・・・支持側シリコンウエハ、
１０１ａ、２０１ａ・・・第１の孔、
１０１ｂ、２０１ｂ・・・配線溝、
１０１ｃ・・・・・・・・熱酸化膜、
１０１ｄ・・・・・・・・支持側シリコンウエハ１０１
の一方の面、 １０２・・・・・・・・・下地絶縁膜、 １０３・・・・・・・・・配線埋め込み絶縁膜、 １０３ａ・・・・・・・・微細配線用開口部、 １０４・・・・・・・・・めっき給電層、 １０５・・・・・・・・・電解銅めっき膜、 １０５ａ・・・・・・・・主接続プラグ、 １０５ｂ・・・・・・・・主配線、 １０５ｃ・・・・・・・・微細配線、 １０６・・・・・・・・・バリヤメタル層、 １０７・・・・・・・・・塗布ガラス、 １０８・・・・・・・・・半導体膜、 １０８ａ・・・・・・・・素子形成層、 １０８ｂ・・・・・・・・素子形成面、 １０９・・・・・・・・・中間絶縁膜、 １１０・・・・・・・・・表面絶縁膜、 １１０ａ・・・・・・・・表面絶縁膜１１０の開口部、 １１１・・・・・・・・・第２の孔、 １１２ａ・・・・・・・・副接続プラグ、 １１２ｂ・・・・・・・・上部電極パッド、 １１３・・・・・・・・・下部電極パッド、 １１４・・・・・・・・・はんだバンプ、 １１５、１２０、１２１、２０３・・・・・半導体装
置、 １１６・・・・・・・・・素子側半導体ウエハ、 １１７・・・・・・・・・ソルダレジスト、 １１７ａ・・・・・・・・ソルダレジスト１１７の開口
部、 １１８・・・・・・・・・ＳｉＯ2 膜、 １１９・・・・・・・・・ＣＶＤＳｉＯ2 膜、 ２０１・・・・・・・・・支持側ガラス基板、 ２０１ｄ・・・・・・・・支持側ガラス基板２０１の一
方の面、 ２０２・・・・・・・・・ガラス密着膜。
の一方の面、 １０２・・・・・・・・・下地絶縁膜、 １０３・・・・・・・・・配線埋め込み絶縁膜、 １０３ａ・・・・・・・・微細配線用開口部、 １０４・・・・・・・・・めっき給電層、 １０５・・・・・・・・・電解銅めっき膜、 １０５ａ・・・・・・・・主接続プラグ、 １０５ｂ・・・・・・・・主配線、 １０５ｃ・・・・・・・・微細配線、 １０６・・・・・・・・・バリヤメタル層、 １０７・・・・・・・・・塗布ガラス、 １０８・・・・・・・・・半導体膜、 １０８ａ・・・・・・・・素子形成層、 １０８ｂ・・・・・・・・素子形成面、 １０９・・・・・・・・・中間絶縁膜、 １１０・・・・・・・・・表面絶縁膜、 １１０ａ・・・・・・・・表面絶縁膜１１０の開口部、 １１１・・・・・・・・・第２の孔、 １１２ａ・・・・・・・・副接続プラグ、 １１２ｂ・・・・・・・・上部電極パッド、 １１３・・・・・・・・・下部電極パッド、 １１４・・・・・・・・・はんだバンプ、 １１５、１２０、１２１、２０３・・・・・半導体装
置、 １１６・・・・・・・・・素子側半導体ウエハ、 １１７・・・・・・・・・ソルダレジスト、 １１７ａ・・・・・・・・ソルダレジスト１１７の開口
部、 １１８・・・・・・・・・ＳｉＯ2 膜、 １１９・・・・・・・・・ＣＶＤＳｉＯ2 膜、 ２０１・・・・・・・・・支持側ガラス基板、 ２０１ｄ・・・・・・・・支持側ガラス基板２０１の一
方の面、 ２０２・・・・・・・・・ガラス密着膜。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 25/18
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/768
H01L 23/12 501
H01L 25/065
H01L 25/07
H01L 25/18
Claims (14)
- 【請求項１】 支持側半導体基板の一方の面に、該支持
側半導体基板を貫通しない第１の孔を形成する工程と、 前記支持側半導体基板の前記一方の面、及び前記第１の
孔の側壁及び底部に下地絶縁膜を形成する工程と、 前記下地絶縁膜を形成後、前記第１の孔に第１の金属を
充填して主接続プラグを形成する工程と、 前記主接続プラグを形成後、前記支持側半導体基板の前
記一方の面側に、中間絶縁膜を介して半導体膜を形成す
る工程と、 前記半導体膜を形成後、該半導体膜に素子を形成する工
程と、 前記素子を形成後、前記支持側半導体基板の他方の面を
研磨して前記主接続プラグの底面を露出させる工程と、 前記半導体膜の素子形成面から前記主接続プラグに至る
第２の孔を形成する工程と、 前記第２の孔に第２の金属を充填して、前記素子と前記
主接続プラグとを電気的に接続する副接続プラグを形成
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記第１の孔を形成する工程は、前記支
持側半導体基板の前記一方の面に配線溝を形成する工程
を含み、 前記下地絶縁膜を形成する工程は、前記配線溝の側壁及
び底部にも前記下地絶縁膜を形成し、 前記主接続プラグを形成する工程は、前記配線溝にも前
記第１の金属を充填して主配線を形成することを特徴と
する請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記下地絶縁膜を形成する工程は、該下
地絶縁膜を形成後、微細配線用開口部を有する配線埋め
込み絶縁膜を前記下地絶縁膜上に形成する工程を含み、 前記主接続プラグを形成する工程は、前記微細配線用開
口部にも前記第１の金属を充填して微細配線を形成する
ことを特徴とする請求項１又は請求項２に記載の半導体
装置の製造方法。 - 【請求項４】 前記半導体膜を形成する工程は、 表面に前記中間絶縁膜が形成された素子側半導体基板を
準備する工程と、 前記支持側半導体基板の前記一方の面側に、前記素子側
半導体基板の前記中間絶縁膜側を貼り付ける工程と、 前記素子側半導体基板を貼り付けた後、該素子側半導体
基板の厚みを薄くして前記半導体膜にする工程とを含む
ことを特徴とする請求項１乃至請求項３のいずれか一項
に記載の半導体装置の製造方法。 - 【請求項５】 前記半導体膜を形成する工程は、 前記半導体膜を形成する前に、前記支持側半導体基板の
前記一方の面側に表面平坦化用絶縁膜を形成する工程
と、 前記表面平坦化用絶縁膜の表面を平坦化する工程とを含
むことを特徴とする請求項１乃至請求項４のいずれか一
項に記載の半導体装置の製造方法。 - 【請求項６】 支持側絶縁基板の一方の面に、該支持側
絶縁基板を貫通しない第１の孔を形成する工程と、 前記第１の孔に第１の金属を充填して主接続プラグを形
成する工程と、 前記主接続プラグを形成後、前記支持側絶縁基板の前記
一方の面側に、中間絶縁膜を介して半導体膜を形成する
工程と、 前記半導体膜を形成後、該半導体膜に素子を形成する工
程と、 前記素子を形成後、前記支持側絶縁基板の他方の面を研
磨して前記主接続プラグの底面を露出させる工程と、 前記半導体膜の素子形成面から前記主接続プラグに至る
第２の孔を形成する工程と、 前記第２の孔に第２の金属を充填して、前記素子と前記
主接続プラグとを電気的に接続する副接続プラグを形成
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項７】 前記第１の孔を形成する工程は、該第１
の孔の側壁に、前記支持側絶縁基板と前記第１の金属と
の密着性を高める膜を形成する工程を含むことを特徴と
する請求項６に記載の半導体装置の製造方法。 - 【請求項８】 前記第１の孔を形成する工程は、前記支
持側絶縁基板の前記一方の面に配線溝を形成する工程を
含み、 前記主接続プラグを形成する工程は、前記配線溝にも前
記第１の金属を充填して主配線を形成することを特徴と
する請求項６又は請求項７に記載の半導体装置の製造方
法。 - 【請求項９】 前記第１の孔を形成する工程は、該第１
の孔を形成後、微細配線用開口部を有する配線埋め込み
絶縁膜を前記支持側絶縁基板の前記一方の面に形成する
工程を含み、 前記主接続プラグを形成する工程は、前記微細配線用開
口部にも前記第１の金属を充填して微細配線を形成する
ことを特徴とする請求項６乃至請求項８のいずれか一項
に記載の半導体装置の製造方法。 - 【請求項１０】 前記半導体膜を形成する工程は、 表面に前記中間絶縁膜が形成された素子側半導体基板を
準備する工程と、 前記支持側絶縁基板の前記一方の面側に、前記素子側半
導体基板の前記中間絶縁膜側を貼り付ける工程と、 前記素子側半導体基板を貼り付けた後、該素子側半導体
基板の厚みを薄くして前記半導体膜にする工程とを含む
ことを特徴とする請求項６乃至請求項９のいずれか一項
に記載の半導体装置の製造方法。 - 【請求項１１】 前記半導体膜を形成する工程は、 前記半導体膜を形成する前に、前記支持側絶縁基板の前
記一方の面側に表面平坦化用絶縁膜を形成する工程と、 前記表面平坦化用絶縁膜の表面を平坦化する工程とを含
むことを特徴とする請求項６乃至請求項１０のいずれか
一項に記載の半導体装置の製造方法。 - 【請求項１２】 前記主接続プラグを形成する工程は、
該主接続プラグを形成後、該主接続プラグの露出面を覆
うバリヤメタル層を形成する工程を含むことを特徴とす
る請求項１乃至請求項１１のいずれか一項に記載の半導
体装置の製造方法。 - 【請求項１３】 請求項１乃至請求項１２のいずれか一
項に記載の半導体装置の製造方法によって製造された半
導体装置。 - 【請求項１４】 複数の前記半導体装置を上下に積層
し、上下に隣接する該半導体装置が備える主接続プラグ
と副接続プラグとを電気的に接続したことを特徴とする
請求項１３に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001002152A JP3535461B2 (ja) | 2001-01-10 | 2001-01-10 | 半導体装置の製造方法及び半導体装置 |
| US10/040,658 US6661077B2 (en) | 2001-01-10 | 2002-01-07 | Semiconductor device including primary connecting plug and an auxiliary connecting plug |
| TW091100181A TW531843B (en) | 2001-01-10 | 2002-01-09 | Method of manufacturing semiconductor device and its device |
| CNB021002452A CN1228824C (zh) | 2001-01-10 | 2002-01-10 | 制造半导体装置的方法及半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001002152A JP3535461B2 (ja) | 2001-01-10 | 2001-01-10 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002208632A JP2002208632A (ja) | 2002-07-26 |
| JP3535461B2 true JP3535461B2 (ja) | 2004-06-07 |
Family
ID=18870700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001002152A Expired - Fee Related JP3535461B2 (ja) | 2001-01-10 | 2001-01-10 | 半導体装置の製造方法及び半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6661077B2 (ja) |
| JP (1) | JP3535461B2 (ja) |
| CN (1) | CN1228824C (ja) |
| TW (1) | TW531843B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095849A (ja) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法 |
| US7345350B2 (en) * | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
| JP4311376B2 (ja) | 2005-06-08 | 2009-08-12 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
| US7297613B1 (en) | 2005-06-09 | 2007-11-20 | The United States Of America As Represented By The National Security Agency | Method of fabricating and integrating high quality decoupling capacitors |
| US8154105B2 (en) * | 2005-09-22 | 2012-04-10 | International Rectifier Corporation | Flip chip semiconductor device and process of its manufacture |
| US7528494B2 (en) * | 2005-11-03 | 2009-05-05 | International Business Machines Corporation | Accessible chip stack and process of manufacturing thereof |
| DE102007044685B3 (de) * | 2007-09-19 | 2009-04-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Elektronisches System und Verfahren zur Herstellung eines dreidimensionalen elektronischen Systems |
| US20090127667A1 (en) * | 2007-11-21 | 2009-05-21 | Powertech Technology Inc. | Semiconductor chip device having through-silicon-via (TSV) and its fabrication method |
| JP5522377B2 (ja) * | 2009-03-05 | 2014-06-18 | Ｔｄｋ株式会社 | 貫通電極の形成方法、及び半導体基板 |
| FR2965397A1 (fr) * | 2010-09-23 | 2012-03-30 | Soitec Silicon On Insulator | Procédés de formation de trous d'interconnexion a travers la tranche dans des structures semi-conductrices au moyen de matériau sacrificiel, et structures semi-conductrices formées par de tels procédés. |
| TW201214627A (en) * | 2010-09-10 | 2012-04-01 | Soitec Silicon On Insulator | Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods |
| US9224647B2 (en) * | 2010-09-24 | 2015-12-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer |
| JP5598420B2 (ja) * | 2011-05-24 | 2014-10-01 | 株式会社デンソー | 電子デバイスの製造方法 |
| TWI482240B (zh) | 2011-12-19 | 2015-04-21 | Nat Univ Tsing Hua | 半導體之貫孔內連接線的製造方法 |
| SE538058C2 (sv) * | 2012-03-30 | 2016-02-23 | Silex Microsystems Ab | Metod att tillhandahålla ett viahål och en routing-struktur |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4011695B2 (ja) | 1996-12-02 | 2007-11-21 | 株式会社東芝 | マルチチップ半導体装置用チップおよびその形成方法 |
| JP3920399B2 (ja) | 1997-04-25 | 2007-05-30 | 株式会社東芝 | マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置 |
| US6417535B1 (en) * | 1998-12-23 | 2002-07-09 | Lsi Logic Corporation | Vertical interdigitated metal-insulator-metal capacitor for an integrated circuit |
| US6313490B1 (en) * | 1999-03-16 | 2001-11-06 | Micron Technology, Inc. | Base current reversal SRAM memory cell and method |
| US6236103B1 (en) * | 1999-03-31 | 2001-05-22 | International Business Machines Corp. | Integrated high-performance decoupling capacitor and heat sink |
| JP2001185721A (ja) * | 1999-12-22 | 2001-07-06 | Nec Corp | 半導体装置 |
| US6566191B2 (en) * | 2000-12-05 | 2003-05-20 | International Business Machines Corporation | Forming electronic structures having dual dielectric thicknesses and the structure so formed |
-
2001
- 2001-01-10 JP JP2001002152A patent/JP3535461B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-07 US US10/040,658 patent/US6661077B2/en not_active Expired - Lifetime
- 2002-01-09 TW TW091100181A patent/TW531843B/zh not_active IP Right Cessation
- 2002-01-10 CN CNB021002452A patent/CN1228824C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030092256A1 (en) | 2003-05-15 |
| JP2002208632A (ja) | 2002-07-26 |
| US6661077B2 (en) | 2003-12-09 |
| TW531843B (en) | 2003-05-11 |
| CN1365140A (zh) | 2002-08-21 |
| CN1228824C (zh) | 2005-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11735523B2 (en) | Laterally unconfined structure | |
| US11728313B2 (en) | Offset pads over TSV | |
| US11955445B2 (en) | Metal pads over TSV | |
| JP3535461B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5481133A (en) | Three-dimensional multichip package | |
| TWI514442B (zh) | 單一光罩通道之方法與裝置 | |
| US7183176B2 (en) | Method of forming through-wafer interconnects for vertical wafer level packaging | |
| KR100342897B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP3891299B2 (ja) | 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器 | |
| TW200423373A (en) | Electronic parts packaging structure and method of manufacturing the same | |
| US20020163083A1 (en) | Semiconductor device | |
| JPH08213549A (ja) | 集積回路の製造方法 | |
| US20080277801A1 (en) | Semiconductor component and production method | |
| JP2560625B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007005401A (ja) | 半導体装置およびその製造方法 | |
| US20110297426A1 (en) | Wiring substrate and manufacturing method thereof | |
| JP2003110108A (ja) | 半導体装置の製造方法及びその構造 | |
| JPH01140753A (ja) | 立体型半導体装置の製造方法 | |
| JPH11162980A (ja) | 半導体装置およびその製造方法 | |
| JP4289217B2 (ja) | 半導体装置の製造方法 | |
| JP2003258196A (ja) | 半導体装置及びその製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| CN107293484A (zh) | 一种转接板制造方法 | |
| JPH08288385A (ja) | 半導体装置の製造方法 | |
| KR100498647B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3535461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |