JP3535461B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置Info
- Publication number
- JP3535461B2 JP3535461B2 JP2001002152A JP2001002152A JP3535461B2 JP 3535461 B2 JP3535461 B2 JP 3535461B2 JP 2001002152 A JP2001002152 A JP 2001002152A JP 2001002152 A JP2001002152 A JP 2001002152A JP 3535461 B2 JP3535461 B2 JP 3535461B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor
- film
- insulating film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 238
- 238000004519 manufacturing process Methods 0.000 title claims description 68
- 239000000758 substrate Substances 0.000 claims description 124
- 229910052751 metal Inorganic materials 0.000 claims description 72
- 239000002184 metal Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 70
- 230000004888 barrier function Effects 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 98
- 229910052710 silicon Inorganic materials 0.000 description 98
- 239000010703 silicon Substances 0.000 description 98
- 235000012431 wafers Nutrition 0.000 description 94
- 239000010410 layer Substances 0.000 description 64
- 239000011521 glass Substances 0.000 description 59
- 229910052802 copper Inorganic materials 0.000 description 46
- 239000010949 copper Substances 0.000 description 46
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 45
- 238000007747 plating Methods 0.000 description 27
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 13
- 239000011651 chromium Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000007751 thermal spraying Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- -1 107 ... Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
の製造方法に関する。より詳細には、半導体装置を製造
する工程において、該半導体装置が備える素子にダメー
ジが加わるのを低減するのに有用な技術に関する。
れるが、近年の電子機器の小型化に伴い、三次元実装構
造を有する半導体装置が提案されている。この従来例に
係る三次元実装構造については、特開平10−2238
33や特開平10−303364にその一例を見ること
ができる。
が上下に積層された三次元実装構造が提案されている。
この三次元実装構造を構成する個々の半導体素子は、表
面にトランジスタ等の素子が形成されたシリコン基板を
主体に構成されている。そして、このシリコン基板内に
は、上記の素子と電気的に接続する金属プラグが厚み方
向に埋め込まれており、この金属プラグを介して素子に
電力の供給や信号の入出力が行われている。
によると、シリコン基板内の金属プラグは、シリコン基
板の一方の面に素子を形成した後、シリコン基板を貫通
しない孔をこの一方の面側、すなわち素子形成面側に形
成し、該孔に金属を充填することにより形成されてい
る。
後に孔を形成したのでは、孔を形成する際、該孔の周囲
に形成されている素子がダメージを受け、半導体装置の
歩留まりが悪化してしまう。本発明は係る従来例の問題
点に鑑みて創作されたものであり、従来よりも歩留まり
が向上された半導体装置の製造方法を提供することを目
的とする。
発明である、支持側半導体基板の一方の面に、該支持側
半導体基板を貫通しない第1の孔を形成する工程と、前
記支持側半導体基板の前記一方の面、及び前記第1の孔
の側壁及び底部に下地絶縁膜を形成する工程と、前記下
地絶縁膜を形成後、前記第1の孔に第1の金属を充填し
て主接続プラグを形成する工程と、前記主接続プラグを
形成後、前記支持側半導体基板の前記一方の面側に、中
間絶縁膜を介して半導体膜を形成する工程と、前記半導
体膜を形成後、該半導体膜に素子を形成する工程と、前
記素子を形成後、前記支持側半導体基板の他方の面を研
磨して前記主接続プラグの底面を露出させる工程と、前
記半導体膜の素子形成面から前記主接続プラグに至る第
2の孔を形成する工程と、前記第2の孔に第2の金属を
充填して、前記素子と前記主接続プラグとを電気的に接
続する副接続プラグを形成する工程とを含むことを特徴
とする半導体装置の製造方法によって解決する。
形成する工程は、前記支持側半導体基板の前記一方の面
に配線溝を形成する工程を含み、前記下地絶縁膜を形成
する工程は、前記配線溝の側壁及び底部にも前記下地絶
縁膜を形成し、前記主接続プラグを形成する工程は、前
記配線溝にも前記第1の金属を充填して主配線を形成す
ることを特徴とする第1の発明に記載の半導体装置の製
造方法によって解決する。
を形成する工程は、該下地絶縁膜を形成後、微細配線用
開口部を有する配線埋め込み絶縁膜を前記下地絶縁膜上
に形成する工程を含み、前記主接続プラグを形成する工
程は、前記微細配線用開口部にも前記第1の金属を充填
して微細配線を形成することを特徴とする第1の発明又
は第2の発明に記載の半導体装置の製造方法によって解
決する。
形成する工程は、表面に前記中間絶縁膜が形成された素
子側半導体基板を準備する工程と、前記支持側半導体基
板の前記一方の面側に、前記素子側半導体基板の前記中
間絶縁膜側を貼り付ける工程と、前記素子側半導体基板
を貼り付けた後、該素子側半導体基板の厚みを薄くして
前記半導体膜にする工程とを含むことを特徴とする第1
の発明乃至第3の発明のいずれか一の発明に記載の半導
体装置の製造方法によって解決する。
形成する工程は、前記半導体膜を形成する前に、前記支
持側半導体基板の前記一方の面側に表面平坦化用絶縁膜
を形成する工程と、前記表面平坦化用絶縁膜の表面を平
坦化する工程とを含むことを特徴とする第1の発明乃至
第4の発明のいずれか一の発明に記載の半導体装置の製
造方法によって解決する。
の一方の面に、該支持側絶縁基板を貫通しない第1の孔
を形成する工程と、前記第1の孔に第1の金属を充填し
て主接続プラグを形成する工程と、前記主接続プラグを
形成後、前記支持側絶縁基板の前記一方の面側に、中間
絶縁膜を介して半導体膜を形成する工程と、前記半導体
膜を形成後、該半導体膜に素子を形成する工程と、前記
素子を形成後、前記支持側絶縁基板の他方の面を研磨し
て前記主接続プラグの底面を露出させる工程と、前記半
導体膜の素子形成面から前記主接続プラグに至る第2の
孔を形成する工程と、前記第2の孔に第2の金属を充填
して、前記素子と前記主接続プラグとを電気的に接続す
る副接続プラグを形成する工程とを含むことを特徴とす
る半導体装置の製造方法によって解決する。
形成する工程は、該第1の孔の側壁に、前記支持側絶縁
基板と前記第1の金属との密着性を高める膜を形成する
工程を含むことを特徴とする第6の発明に記載の半導体
装置の製造方法によって解決する。又は、第8の発明で
ある、前記第1の孔を形成する工程は、前記支持側絶縁
基板の前記一方の面に配線溝を形成する工程を含み、前
記主接続プラグを形成する工程は、前記配線溝にも前記
第1の金属を充填して主配線を形成することを特徴とす
る第6の発明又は第7の発明に記載の半導体装置の製造
方法によって解決する。
形成する工程は、該第1の孔を形成後、微細配線用開口
部を有する配線埋め込み絶縁膜を前記支持側絶縁基板の
前記一方の面に形成する工程を含み、前記主接続プラグ
を形成する工程は、前記微細配線用開口部にも前記第1
の金属を充填して微細配線を形成することを特徴とする
第6の発明乃至第8の発明のいずれか一の発明に記載の
半導体装置の製造方法によって解決する。
を形成する工程は、表面に前記中間絶縁膜が形成された
素子側半導体基板を準備する工程と、前記支持側絶縁基
板の前記一方の面側に、前記素子側半導体基板の前記中
間絶縁膜側を貼り付ける工程と、前記素子側半導体基板
を貼り付けた後、該素子側半導体基板の厚みを薄くして
前記半導体膜にする工程とを含むことを特徴とする第6
の発明乃至第9の発明のいずれか一の発明に記載の半導
体装置の製造方法によって解決する。
を形成する工程は、前記半導体膜を形成する前に、前記
支持側絶縁基板の前記一方の面側に表面平坦化用絶縁膜
を形成する工程と、前記表面平坦化用絶縁膜の表面を平
坦化する工程とを含むことを特徴とする第6の発明乃至
第10の発明のいずれか一の発明に記載の半導体装置の
製造方法によって解決する。
ラグを形成する工程は、該主接続プラグを形成後、該主
接続プラグの露出面を覆うバリヤメタル層を形成する工
程を含むことを特徴とする第1の発明乃至第11の発明
のいずれか一の発明に記載の半導体装置の製造方法によ
って解決する。又は、第13の発明である、第1の発明
乃至第12の発明のいずれか一の発明に記載の半導体装
置の製造方法によって製造された半導体装置によって解
決する。
導体装置を上下に積層し、上下に隣接する該半導体装置
が備える主接続プラグと副接続プラグとを電気的に接続
したことを特徴とする第13の発明に記載の半導体装置
によって解決する。次に、本発明の作用について説明す
る。本発明に係る半導体装置の製造方法によると、次の
(a)〜(h)の工程が含まれる。 (a)支持側半導体基板の一方の面に、該支持側半導体
基板を貫通しない第1の孔を形成する工程。 (b)支持側半導体基板の上記一方の面上、及び第1の
孔の側壁及び底部に下地絶縁膜を形成する工程。 (c)下地絶縁膜を形成後、第1の孔に第1の金属を充
填して主接続プラグを形成する工程。 (d)主接続プラグを形成後、支持側半導体基板の一方
の面側に、中間絶縁膜を介して半導体膜を形成する工
程。 (e)半導体膜を形成後、該半導体膜に素子を形成する
工程。 (f)素子を形成後、支持側半導体基板の他方の面を研
磨して主接続プラグの底面を露出させる工程。 (g)半導体膜の素子形成面から主接続プラグに至る第
2の孔を形成する工程。 (h)第2の孔に第2の金属を充填して、素子と主接続
プラグとを電気的に接続する副接続プラグを形成する工
程。
る工程(上記(a)の工程)の後に、素子を形成する工
程(上記(e)の工程)が行われる。従って、第1の孔
を形成する際に素子がダメージを受けるのが無いので、
半導体装置の歩留まりが向上される。また、上記(a)
の工程において、支持側半導体基板の一方の面上に配線
溝を形成しても良い。この配線溝は、主接続プラグを形
成する工程(上記(c)の工程)で第1の金属が充填さ
れて主配線となるが、この主配線は支持側半導体基板内
に埋め込まれた構造となるので、支持側半導体基板上に
配線を形成する場合と比較して、支持側半導体基板上で
の凹凸が小さくなる。
縁膜を形成後、微細配線用開口部を有する配線埋め込み
絶縁膜を下地絶縁膜上に形成しても良い。この微細配線
用開口部は、主接続プラグを形成する工程(上記(c)
の工程)で第1の金属が充填されて微細配線となる。そ
して、微細配線用開口部は、支持側半導体基板に比べて
厚みの薄い配線埋め込み絶縁膜に形成されるので、支持
側半導体基板に形成される配線溝に比べて格段に微細な
ものとなる。そのため、上記微細配線も、上記主配線に
比べて微細なものとなる。
成されるが、SOI構造を有するようにこの半導体膜を
形成しても良い。これを行うには、上記(d)の工程に
おいて、まず、表面に中間絶縁膜が形成された素子側半
導体基板を準備する。そして、支持側半導体基板の一方
の面側に、素子側半導体基板の中間絶縁膜側を貼り付け
る。その後、素子側半導体基板の厚みを薄くすることに
より、素子側半導体基板を上記半導体膜にする。
が中間絶縁膜上に形成された構造が完成するが、この構
造はSOI構造に他ならない。すなわち、上記中間絶縁
膜が埋め込み絶縁膜として機能し、上記半導体膜がSO
I膜として機能する。
(d)の工程)において、該半導体膜を形成する前に、
支持側半導体基板の一方の面側に表面平坦化用絶縁膜を
形成する工程と、この表面平坦化用絶縁膜の表面を平坦
化する工程とを行っても良い。このようにすると、平坦
化された表面上に半導体膜を形成することができる。特
に、上ように素子側半導体基板を貼り付ける場合、表面
平坦化絶縁膜上に隙間無く素子側半導体基板を貼り付け
ることができる。
が、本発明に係る他の半導体装置の製造方法のように、
支持側半導体基板に代えて支持側絶縁基板を用いても良
い。この場合、この支持側絶縁基板に第1の孔を形成
後、該第1の孔の側壁に、支持側絶縁基板と第1の金属
との密着性を高める膜を形成する工程を行っても良い。
これにより、支持側絶縁基板から第1の金属が剥離する
のが抑えられ、信頼性が向上された配線を形成すること
ができる。
板のいずれを用いる場合でも、主接続プラグを形成する
工程(上記(c)の工程)において、該主接続プラグを
形成後、該主接続プラグの露出面を覆うバリヤメタル層
を形成する工程を行っても良い。このバリヤメタル層を
形成することにより、主接続プラグ内の第1の金属がバ
リヤメタル層上に形成される膜中に拡散するのが防がれ
る。
造方法について、図1乃至図8を参照しながら説明す
る。図1乃至図8は、本発明の第1の実施の形態に係る
半導体装置の製造方法について示す断面図である。
持側シリコンウエハ101(支持側半導体基板)の一方
の面101dに、該支持側シリコンウエハ101を貫通
しない第1の孔101a、101a、・・・を形成す
る。この第1の孔101aは、レーザ加工、サンドブラ
スト加工、プラズマエッチング等の公知の技術で形成さ
れ、その径は約5〜100μm程度であり、その深さは
約5〜500μm程度である。次いで、図1(b)に示
すように、支持側シリコンウエハ101の一方の面10
1dに、配線溝101b、101b、・・・を形成す
る。図示のように、この配線溝101b、101b、・
・・の中には、第1の孔101aに連通するものもあれ
ば、第1の孔101aから孤立しているのもある。この
配線溝101bは、第1の孔101aと同様に、レーザ
加工、サンドブラスト加工、プラズマエッチング等の公
知の技術で形成される。そして、その深さは約5〜20
0μm程度、幅は約1〜100μm程度である。
填されて主配線となるが、配線を必要としない場合は配
線溝101bを形成しなくても良い。続いて、図1
(c)に示すように、支持側シリコンウエハ101の一
方の面101d上、第1の孔101aの側壁及び底部、
配線溝101bの側壁及び底部に、SiO2 より成る下
地絶縁膜102を形成する。この下地絶縁膜102は、
CVD法(化学的気相成長法)により形成され、その膜
厚は約50〜300nm程度である。なお、CVD法に
代えて、熱酸化により下地絶縁膜102を形成しても良
い。後述するように、第1の孔101a及び配線溝10
1bには銅が充填されるが、下地絶縁膜102は、この
銅と支持側シリコンウエハ101とを電気的に絶縁する
ように機能する。
リコンウエハ101の一方の面101d上に形成されて
いる下地絶縁膜102上に、SiO2 より成る配線埋め
込み絶縁膜103を形成する。配線埋め込み絶縁膜10
3は、CVD法により形成され、その膜厚は約10〜5
000nm程度である。また、図示如く、配線埋め込み
絶縁膜103には微細配線用開口部103a、103
a、・・・が開口されているが、この微細配線用開口部
103aの中には第1の孔101aや配線溝102bに
連通しているのもあれば、それらから独立しているのも
ある。この微細配線用開口部103aは、配線埋め込み
絶縁膜103をパターニングすることにより形成され
る。
縁膜102上及び配線埋め込み絶縁膜103上にめっき
給電層104を形成する。このめっき給電層104は、
膜厚が約0.1μm程度の銅膜又はCr(クロム)膜
(いずれも図示せず)をスパッタリングにより形成し、
その後、この銅膜又はCr膜上に膜厚が約1〜3μm程
度の無電解銅めっき膜を形成することにより成膜され
る。
給電層104に電流を供給して、該めっき給電層104
上に電解銅めっき膜105を形成する。次に、図2
(c)に示すように、CMP法(化学機械研磨法)によ
り、配線埋め込み絶縁膜103の表面が露出するまで、
めっき給電層104及び電解銅めっき膜105を研磨す
る。この工程により、第1の孔101a、配線溝101
b、及び微細配線用開口部103aに銅(第1の金属)
が充填された構造が完成し、第1の孔101aに充填さ
れた銅で構成される主接続プラグ105a、配線溝10
1bに充填された銅で構成される主配線105b、及び
微細配線用開口部103aに充填された銅で構成される
微細配線105cが形成されたことになる。
コンウエハ101内に埋め込まれた構造を有しているの
で、支持側シリコンウエハ101上に配線を形成する場
合と比較して、支持側シリコンウエハ101上における
凹凸が少なくなる。これにより、シリコンウエハ101
上に、表面平坦性を損なうこと無しに、絶縁膜等を形成
することができるようになる。特に、本実施形態では、
後述するように、支持側シリコンウエハ101の一方の
面101d側に素子側シリコンウエハを貼り付けるが、
この貼り付けの際に、上のように表面平坦性が良いと、
素子側シリコンウエハを密着性良く貼り付けることがで
きる。
る微細配線用開口部103aに着目すると(図2(c)
の点線円内を参照)、それは支持側シリコンウエハ10
1よりも格段に薄い配線埋め込み絶縁膜103に形成さ
れるので、配線溝101bに比べて格段に微細なものと
なっている。そのため、主配線105bでは実現できな
いような微細な配線を微細配線105cで実現すること
ができる。なお、このうように微細な配線を必要としな
い場合は、配線埋め込み絶縁膜103を形成しなくても
良い。
に、タングステン、アルミニウム、タンタル、チタン、
ニッケル、クロム等を用いても良い。そして、これらの
金属を用いる場合、各々の金属に適切な成膜方法(例え
ば、めっき、溶射、スパッタリング等)を適宜選択すれ
ば良い。なお、上においては、主接続プラグ105aや
主配線105bが支持側シリコンウエハ101に作り込
まれたが、支持側シリコンウエハ101に更に容量素子
用の孔(図示せず)を形成して、支持側シリコンウエハ
101に容量素子を作り込んでも良い。
プラグ105a、主配線105b、及び微細配線105
cの各々の露出面を覆うバリヤメタル層106を形成す
る。このバリヤメタル層106は、例えばタンタル、酸
化タンタル等から成り、その膜厚は約50〜500nm
程度である。そして、バリヤメタル層106を形成する
には、スパッタリングが用いられる。
め込み絶縁膜103上、及びバリヤメタル層106上
に、塗布ガラス膜107(表面平坦化用絶縁膜)を形成
する。ここで、先に説明したように、主配線105b及
び微細配線105cがそれぞれ支持側シリコンウエハ1
01及び配線埋め込み絶縁膜103に埋め込まれている
ので、支持側シリコンウエハ101上に配線を形成する
場合と比較して、塗布ガラス膜107の表面に凹凸が形
成され難い。
が良いので、下地の凹凸が表面に反映され難く、平坦に
近い表面形状が得られる。この塗布ガラス膜107の膜
厚は、約0.1〜3μm程度である。更に、先に形成し
たバリヤメタル層106により、バリヤメタル層106
の下にある銅が塗布ガラス膜107内に拡散するのが防
がれているのに注意されたい。これにより、塗布ガラス
膜107内で銅マイグレーションが起こるのを防ぐこと
ができる。なお、銅マイグレーションが問題にならない
場合は、バリヤメタル層106を省略しても良い。
やCMP法により、塗布ガラス膜107を研磨してその
表面を平坦化する。上記したように、塗布ガラス膜10
7の表面形状が平坦に近いので、この工程における研磨
量を少なくすることができる。この研磨により、塗布ガ
ラス膜107の表面の凹凸は約1nm以下になる。次い
で、図3(c)に示すように、SiO2 より成る中間絶
縁膜109が表面に形成された素子側シリコンウエハ1
16(素子側半導体基板)を準備する。中間絶縁膜10
9は、素子側シリコンウエハ116を熱酸化することに
より形成され、その膜厚は約50nm〜400nm程度
である。なお、本実施形態では、素子側シリコンウエハ
116の両面に中間絶縁膜109が形成されているが、
これに代えて、片面のみに中間絶縁膜109が形成され
た素子側シリコンウエハを準備しても良い。
シリコンウエハ101の一方の面側に素子側シリコンウ
エハ116を貼り付ける。片面のみに中間絶縁膜109
が形成された素子側シリコンウエハを用いる場合は、該
素子側シリコンウエハの中間絶縁膜側を支持側シリコン
ウエハ101の一方の面側に貼り付ける。この貼り付け
は、支持側シリコンウエハ101の一方の面側に、素子
側シリコンウエハ116を載置した後、全体を酸素雰囲
気中でアニールすることにより行われる。
ス107の表面を平坦化したことで、上記の貼り付けの
際、支持側シリコンウエハ101と素子側シリコンウエ
ハ116との間に隙間が生じず、それらを密着性良く貼
り付けることができることに注意されたい。次に、図4
(b)に示すように、CMP法により素子側シリコンウ
エハ116を研磨し、その厚みを約0.5〜50μm程
度にまで薄くする。以下では、このように薄くされた素
子側シリコンウエハ116のことを半導体膜108と称
す。そして、この半導体膜108と中間絶縁膜109と
でSOI構造が構成されるのに注意されたい。すなわ
ち、中間絶縁膜109が埋め込み酸化膜として機能し、
半導体膜108がSOI膜として機能する。
を薄くするには、公知のウエハ分離技術を用いて、素子
側シリコンウエハ116を図8のように厚み方向に二分
しても良い。そして、公知のウエハ分離技術としては、
例えば、素子側シリコンウエハ116の側方からウォー
タジェットを当て、素子側シリコンウエハ116を厚み
方向に二分する方法がある。
分離すると、支持側シリコンウエハ101から切り離さ
れた素子側シリコンウエハ116を図1(a)に示され
る工程に回して再利用することができるので、支持側シ
リコンウエハ101のコストを安くすることができる。
上のようにして半導体膜108を形成した後は、図4
(c)に示される工程が行われる。この工程では、半導
体膜108上に、トランジスタ等の素子を形成する。図
中、108aは、このように素子が作り込まれた層を表
す。以下では、108aのことを素子形成層と称し、そ
の表面のことを素子形成面108bと称す。上記したよ
うに、半導体膜108はSOI膜として機能するので、
該半導体膜108との間の寄生容量が抑えられた素子を
素子形成層108aに形成することができる。
3(c)乃至図4(b)に示される工程)、及び半導体
膜108に素子を形成する工程(図4(c)に示される
工程)に代えて、次のような工程を行っても良い。すな
わち、一方の面上に半導体素子が形成されたシリコンウ
エハ(図示せず)を用意し、該シリコンウエハの裏面
(半導体素子が形成されていない方の面)を、表面が平
坦化された塗布ガラス膜107上に接着剤等を介して接
着しても良い。
磨やCMP法により支持側シリコンウエハ101の他方
の面を研磨し、主接続プラグ105aの底面を露出させ
る。次に、図5(b)に示すように、支持側シリコンウ
エハ101の他方の面上に、SiO2 より成る表面絶縁
膜110を形成する。この表面絶縁膜110は、通常C
VD法により形成され、その膜厚は約10〜5000n
m程度である。その後、この表面絶縁膜110をパター
ニングし、主接続プラグ105aに対応する位置に開口
部110aを形成する。
成面108bからバリヤメタル層106に至る第2の孔
111、111、・・・をエッチングにより形成する。
なお、既に説明したように、バリヤメタル層106はタ
ンタルや酸化タンタル等から成る。バリヤメタル層10
6が酸化タンタル等の誘電体から成る場合は、該バリヤ
メタル層106もエッチングして第2の孔111、11
1、・・・が主接続プラグ105aや主配線105bに
至るようにする。
場合、第2の孔111は、主接続プラグ105aや主配
線105bに至るように形成する。図示のように、第2
の孔111は、塗布ガラス膜107、中間絶縁膜10
9、及び半導体膜108等の異なる部材を貫通して形成
されているが、それぞれの部材に最適な公知のエッチン
グ技術を選択することにより、上記のような第2の孔1
11を形成する。
ングにより、第2の孔111に連通する凹部108cを
素子形成層108aに形成する。素子形成層108a
は、特に明示はしないが、様々な膜を積層して成る層間
絶縁膜や配線層を備えているが、これらの膜に最適な公
知のエッチング技術を用いることにより、凹部108c
を形成する。なお、凹部108cは、図示は省略する
が、その側壁又は底面に素子形成層108aの配線層が
露出するように形成する。
2の孔111及び凹部108cに第2の金属の一例であ
る銅を充填する。これを行うには、まず、素子形成面1
08b、及び第2の孔111と凹部108cの各々の側
壁と底部に、スパッタリングや無電解銅めっきによりめ
っき給電層(図示せず)を形成する。そして、このめっ
き給電層に電流を供給し、第2の孔111と凹部108
cが銅により埋め尽くされるまで、めっき給電層上に電
解銅めっき膜(図示せず)を形成する。その後、素子形
成面108b上に形成されためっき給電層及び電解銅め
っき膜をCMP法により研磨して除去し、図5(d)に
示される構造が完成する。
のことを副接続プラグ112aと称し、凹部108cに
充填された銅のことを上部電極パッド112bと称す
る。上記したように、凹部108cはその側壁又は底面
に素子形成層108aの配線層が露出するように形成さ
れているので、素子形成層108a内の素子は、上部電
極パッド112bや副接続プラグ112aと電気的に接
続されるようになる。更に、副接続プラグ112aはバ
リヤメタル層106を介して主接続プラグ105aと電
気的に接続されているので、素子形成層108a内の素
子は主接続プラグ105aと電気的に接続されることに
なる。
用いたが、銅に代えて、タングステン、アルミニウム、
タンタル、チタン、ニッケル、クロム等を用いても良
い。次に、図6(a)に示すように、表面絶縁膜110
上に、銅より成る下部電極パッド113、113、・・
・を形成する。この下部電極パッド113、113、・
・は、サブトラクティブ法、セミアディティブ法、フル
アディティブ法等により形成され、表面絶縁膜110の
開口部110aを介して主接続プラグ105aと電気的
に接続されている。
縁膜110及び下部電極113上に、ソルダレジスト1
17を塗布する。このソルダレジスト117には、下部
電極パッド113の表面が露出するような開口部117
aが形成されている。次いで、図6(c)に示すよう
に、開口部117aを介して、下部電極パッド113、
113、・・・上にはんだバンプ114、114、・・
・を搭載する。この工程が終了した段階では、特に明示
はしないが、本実施形態に係る半導体装置の製造方法に
より製造された半導体装置115、115、・・・が、
一枚の支持側シリコンウエハ101に複数形成された状
態となっている。
115、115、・・・を個片化する。個片化された半
導体装置115、115、・・・の各々は、それらが備
えるはんだバンプ114、114、・・・を介して、マ
ザーボード等の実装基板(図示せず)に実装される。な
お、本実施形態に従って製造された半導体装置115
は、それを単体で用いても良いし、図7のように上下に
複数積層して、三次元実装構造を有するようにしても良
い。
115、115に着目すると、下側の半導体装置115
が備える上部電極パッド112b上に、上側の半導体装
置115が備えるはんだバンプ114が接合されてい
る。従って、この構造では、上側の半導体装置115の
主接続プラグ105aと、下側の半導体装置115の副
接続プラグ112aとが電気的に接続されることにな
る。
層して三次元実装構造とすると、半導体装置115、1
15を一平面内に配列する場合よりも実装面積が小さく
なる。このことは、近年求められている電子機器の小型
化に大きく寄与する。以上説明した本実施形態に係る半
導体装置の製造方法によれば、素子を形成する工程(図
4(c)に示される工程)が、主接続プラグ105a用
の第1の孔101aを形成する工程(図1(a)に示さ
れる工程)よりも後に行われている。本実施形態では、
第1の孔101aの深さは約5〜500μm程度と深い
が、上のように第1の孔101aを形成した後で素子を
形成することにより、第1の孔101aを形成する際に
素子がダメージを受けることが無くなる。
111を形成する工程(図5(c)に示される工程)
は、素子を形成する工程の後で行われているが、第2の
孔の深さは約0.5〜20μm程度、又は素子側シリコ
ンウエハ116によって異なるが一般的に5μm程度と
浅いので、このように浅い孔を素子形成後に形成しても
素子がダメージを受けることが無い。
る際に素子がダメージを受けることが無いので、従来よ
りも半導体装置の歩留まりを向上させることができる。 (2)第2の実施の形態 次に、本発明の第2の実施の形態に係る半導体装置の製
造方法について、図9を参照しながら説明する。図9
は、本発明の第2の実施の形態に係る半導体装置の製造
方法について示す断面図である。
は、第1の実施の形態で説明した図1(a)乃至図1
(c)の工程であり、その他の工程は両実施形態とも同
じである。本実施形態では、まず最初に、図9(a)に
示すように、酸素雰囲気中で素子側シリコンウエハ10
1にレーザを照射することにより、第1の孔101aを
形成する。このとき、第1の孔101aの側壁と底部は
酸素雰囲気中で加熱されることになるので、これらの部
分ではシリコンが酸化し、熱酸化膜101cが成長す
る。
に酸素雰囲気中でレーザを照射することにより、配線溝
101bを形成する。この工程においても、配線溝10
1bの側壁と底部において熱酸化膜101cが成長す
る。ここで、上記第1の孔101aや配線溝101bを
形成する工程では、それらを形成すると同時に熱酸化膜
101cが形成されるが、この熱酸化膜101cは第1
の実施の形態における下地絶縁膜102と同じ機能を有
していることに注意されたい。すなわち、熱酸化膜10
1cは、主接続プラグ105a及び主配線105b(図
2(c)参照)を支持側シリコンウエハ101と電気的
に絶縁するように機能する。
シリコンウエハ101の一方の面101d上にのみ、S
iO2 より成る下地絶縁膜102を形成する。第1の孔
101aと配線溝101bには既に熱酸化膜101cが
形成されているので、これらの部分に下地絶縁膜102
を形成する必要は無い。そして、この下地絶縁膜102
は、熱酸化で形成しても良いしCVD法で形成しても良
く、その膜厚は約50〜300nm程度である。
1(d)以降の工程を経て、半導体装置115(図6
(c)参照)が完成する。この本実施形態に係る半導体
装置の製造方法によれば、酸素雰囲気中でレーザを照射
することにより第1の孔101aと配線溝101bとを
形成する。このようにすると、第1の孔101a及び配
線溝101bの各々の側壁と底部に熱酸化膜101cが
形成されるので、次の工程では支持側シリコンウエハ1
01の一方の面101d上にのみ下地絶縁膜102を形
成すれば良い。これにより、第1の孔101a及び配線
溝101bにも下地絶縁膜102を形成する第1の実施
形態と比較して、本実施形態では下地絶縁膜102の成
膜コストを低減することができる。
造方法について、図10乃至図17を参照しながら説明
する。図10乃至図17は、本発明の第3の実施の形態
に係る半導体装置の製造方法について示す断面図であ
る。本実施形態では、第1及び第2の実施の形態と異な
り、支持側シリコンウエハ101の代わりに支持側ガラ
ス基板201を用いる。
支持側ガラス基板201(支持側絶縁基板)の一方の面
201dに、該支持側ガラス基板201を貫通しない第
1の孔201a、201a、・・・を形成する。この第
1の孔201aは、レーザ加工、サンドブラスト加工、
プラズマエッチング等の公知の技術で形成され、その径
は約5〜200μm程度であり、その深さは約5〜50
0μm程度である。
側ガラス基板201の一方の面201dに、配線溝20
1b、201b、・・・を形成する。図示のように、こ
の配線溝201b、201b、・・・の中には、第1の
孔201aに連通するものもあれば、第1の孔201a
から孤立しているのもある。この配線溝201bは、第
1の孔201aと同様に、レーザ加工、サンドブラスト
加工、プラズマエッチング等の公知の技術で形成され
る。そして、その深さは約5〜500μm程度で、幅は
約1〜100μm程度である。
201bは銅が充填されて主配線となるが、配線を必要
としない場合は配線溝201bを形成しなくても良い。
続いて、図10(c)に示すように、支持側ガラス基板
201の一方の面201d上に、SiO2 より成る配線
埋め込み絶縁膜103を形成する。配線埋め込み絶縁膜
103は、CVD法により形成され、その膜厚は約10
〜5000nm程度である。また、配線埋め込み絶縁膜
103には微細配線用開口部103a、103a、・・
・が開口されているが、この微細配線用開口部103a
の中には第1の孔201aや配線溝202bに連通して
いるのもあれば、それらから独立しているのもある。こ
の微細配線用開口部103aは、配線埋め込み絶縁膜1
03をパターニングすることにより形成される。
孔201a及び配線溝201bの各々側壁と底部、及び
微細配線用開口部103aの側壁に、ガラス密着膜20
2を形成する。第1の実施の形態と同様に、第1の孔2
01a、配線溝201b、及び微細配線用開口部103
aには後で銅(第1の金属)が充填されるが、ガラス密
着膜202により、支持側ガラス基板201と銅との密
着性が高められる。これにより、支持側ガラス基板20
1から銅が剥離するのが抑えられ、信頼性が向上された
配線を形成することができる。
やタンタルから成り、めっき、溶射、スパッタリング等
により形成される。次いで、図11(a)に示すよう
に、ガラス密着膜202及び配線埋め込み絶縁膜103
の各々の上にめっき給電層104を形成する。このめっ
き給電層104は、膜厚が約0.1μm程度の銅膜又は
Cr(クロム)膜(いずれも図示せず)をスパッタリン
グにより形成し、その後、この銅膜又はCr膜上に膜厚
が約1〜3μm程度の無電解銅めっき膜を形成すること
により成膜される。
き給電層104に電流を供給して、該めっき給電層10
4上に電解銅めっき膜105を形成する。次に、図11
(c)に示すように、CMP法により、配線埋め込み絶
縁膜103の表面が露出するまで、めっき給電層104
及び電解銅めっき膜105を研磨する。この工程によ
り、第1の孔201a、配線溝201b、及び微細配線
用開口部103aに銅(第1の金属)が充填された構造
が完成し、第1の孔201aに充填された銅で構成され
る主接続プラグ105a、配線溝201bに充填された
銅で構成される主配線105b、及び微細配線用開口部
103aに充填された銅で構成される微細配線105c
が形成されたことになる。
bが支持側ガラス基板201内に埋め込まれた構造を有
しているので、支持側ガラス基板201上に配線を形成
する場合と比較して、支持側ガラス基板201上におけ
る凹凸が少なくなる。これにより、ガラス基板201上
に、表面平坦性を損なうこと無しに、絶縁膜等を形成す
ることができるようになる。
後の工程で支持側ガラス基板201の一方の面側に素子
側シリコンウエハを貼り付ける際、該素子側シリコンウ
エハを密着性良く貼り付けることができる。一方、微細
配線105cが埋め込まれている微細配線用開口部10
3aは(図11(c)の点線円内を参照)、支持側ガラ
ス基板201よりも格段に薄い配線埋め込み絶縁膜10
3に形成されるので、配線溝201bに比べて格段に微
細なものとなっている。そのため、主配線105bでは
実現できないような微細な配線を微細配線105cで実
現することができる。なお、このうように微細な配線を
必要としない場合は、配線埋め込み絶縁膜103を形成
しなくても良い。
に、タングステン、アルミニウム、タンタル、チタン、
ニッケル、クロム等を用いても良い。そして、これらの
金属を用いる場合、各々の金属に適切な成膜方法(例え
ば、めっき、溶射、スパッタリング等)を適宜選択すれ
ば良い。なお、上においては、主接続プラグ105aや
主配線105bが支持側ガラス基板201に作り込まれ
たが、支持側ガラス基板201に更に容量素子用の孔
(図示せず)を形成して、支持側ガラス基板201に容
量素子を作り込んでも良い。
続プラグ105a、主配線105b、及び微細配線10
5cの各々の露出面を覆うバリヤメタル層106を形成
する。このバリヤメタル層106は、例えばタンタル、
酸化タンタル等から成り、その膜厚は約50〜500n
m程度である。そして、バリヤメタル層106を形成す
るには、スパッタリングが用いられる。
埋め込み絶縁膜103上、及びバリヤメタル層106上
に、塗布ガラス膜107(表面平坦化用絶縁膜)を形成
する。ここで、先に説明したように、主配線105b及
び微細配線105cがそれぞれ支持側ガラス基板201
及び配線埋め込み絶縁膜103に埋め込まれているの
で、支持側ガラス基板201上に配線を形成する場合と
比較して、塗布ガラス膜107の表面に凹凸が形成され
難い。
に、塗布ガラス膜107は埋め込み性が良いので、下地
の凹凸が表面に反映され難く、平坦に近い表面形状が得
られる。この塗布ガラス膜107の膜厚は、約0.1〜
3μm程度である。更に、先に形成したバリヤメタル層
106により、バリヤメタル層106の下にある銅が塗
布ガラス膜107内に拡散するのを防ぐことができ、塗
布ガラス膜107内で銅マイグレーションが起こるのが
防がれる。なお、銅マイグレーションが問題にならない
場合は、バリヤメタル層106を省略しても良い。
磨やCMP法により、塗布ガラス膜107を研磨してそ
の表面を平坦化する。上記したように、塗布ガラス膜1
07の表面形状が平坦に近いので、この工程における研
磨量を少なくすることができる。この研磨により、塗布
ガラス膜107の表面の凹凸は約1nm以下になる。次
いで、図12(c)に示すように、SiO2 より成る中
間絶縁膜109が表面に形成された素子側シリコンウエ
ハ116(素子側半導体基板)を準備する。中間絶縁膜
109は、素子側シリコンウエハ116を熱酸化するこ
とにより形成され、その膜厚は約50nm〜400nm
程度である。なお、本実施形態では、素子側シリコンウ
エハ116の両面に中間絶縁膜109が形成されている
が、これに代えて、片面のみに中間絶縁膜109が形成
された素子側シリコンウエハを準備しても良い。
側ガラス基板201の一方の面側に素子側シリコンウエ
ハ116を貼り付ける。片面のみに中間絶縁膜109が
形成された素子側シリコンウエハを用いる場合は、該素
子側シリコンウエハの中間絶縁膜側を支持側ガラス基板
201の一方の面側に貼り付ける。この貼り付けは、支
持側ガラス基板201の一方の面側に、素子側シリコン
ウエハ116を載置した後、全体を酸素雰囲気中でアニ
ールすることにより行われる。
ラス107の表面を平坦化したことで、上記の貼り付け
の際、支持側ガラス基板201と素子側シリコンウエハ
108の間に隙間が生じず、それらを密着性良く貼り付
けることができることに注意されたい。次に、図13
(b)に示すように、CMP法により素子側シリコンウ
エハ116を研磨してその厚みを薄くする。この研磨に
より、素子側シリコンウエハ116は、膜厚が約0.5
〜50μm程度の半導体膜108となる。
に、この半導体膜108と中間絶縁膜109とでSOI
構造が構成される。なお、上記図13(a)及び図13
(b)に示される工程に代えて、図17(a)及び図1
7(b)に示される工程を行っても良い。図17(a)
に示される工程では、素子側シリコンウエハ116の両
面に、2つの支持側ガラス基板201の各々の一方の面
側を貼り付ける。その後、公知のウエハ分離技術によ
り、同図のA−B断面に沿って、素子側シリコンウエハ
116をその厚み方向に二分する。
状態を示す図である。これより分かるように、ウエハ分
離技術を用いると、支持側ガラス基板201の一方の面
側に半導体膜108が形成された構造体が2個できる。
従って、この方法では、素子側シリコンウエハ116の
コストを半減することができる。上のようにして半導体
膜108を形成した後は、図13(c)に示される工程
が行われる。この工程では、素子側シリコンウエハ10
8上に、トランジスタ等の素子が形成された素子形成層
108aを形成する。
12(c)乃至図13(b)に示される工程)、及び半
導体膜108に素子を形成する工程(図13(c)に示
される工程)に代えて、第1の実施の形態と同様、次の
ような工程を行っても良い。すなわち、一方の面上に半
導体素子が形成されたシリコンウエハ(図示せず)を用
意し、該シリコンウエハの裏面(半導体素子が形成され
ていない方の面)を、表面が平坦化された塗布ガラス膜
107上に接着剤等を介して接着しても良い。
研磨やCMP法により支持側ガラス基板201の他方の
面を研磨し、主接続プラグ105aの底面を露出させ
る。次に、図14(b)に示すように、支持側ガラス基
板201の他方の面上に、SiO2 より成る表面絶縁膜
110を形成する。この表面絶縁膜110は、CVD法
等により形成され、その膜厚は約10〜1000nm程
度である。その後、この表面絶縁膜110をパターニン
グし、主接続プラグ105aに対応する位置に開口部1
10aを形成する。
形成面108bからバリヤメタル層106に至る第2の
孔111、111、・・・をエッチングにより形成す
る。バリヤメタル層106が酸化タンタル等の誘電体か
ら成る場合は、該バリヤ層106もエッチングして第2
の孔111、111、・・・が主接続プラグ105aや
主配線105bに至るようにする。なお、バリヤメタル
層106を形成しない場合、第2の孔111は、主接続
プラグ105aや主配線105bに至るように形成す
る。
ングにより、第2の孔111に連通する凹部108cを
素子形成層108aに形成する。凹部108cは、第1
の実施の形態と同様、その側壁又は底面に素子形成層1
08aの配線層が露出するように形成する。次いで、図
14(d)に示すように、第1の実施の形態で説明した
のと同様の方法で、上記第2の孔111及び凹部108
cに第2の金属の一例である銅を充填する。これによ
り、第2の孔111に充填された銅で構成される副接続
プラグ112a、及び凹部108cに充填された銅で構
成される上部電極パッド112aが形成される。なお、
第2の金属としては、銅に代えて、タングステン、アル
ミニウム、タンタル、チタン、ニッケル、クロム等を用
いても良い。
縁膜110上に、銅より成る下部電極パッド113、1
13、・・・を形成する。この下部電極パッド113、
113、・・は、サブトラクティブ法、セミアディティ
ブ法、フルアディティブ法等により形成され、表面絶縁
膜110の開口部110aを介して主接続プラグ105
aと電気的に接続されている。
絶縁膜110及び下部電極113上に、ソルダレジスト
117を塗布する。このソルダレジスト117には、下
部電極パッド113の表面が露出するような開口部11
7aが形成されている。次いで、図15(c)に示すよ
うに、開口部117aを介して、下部電極パッド11
3、113、・・・上にはんだバンプ114、114、
・・・を搭載する。この工程が終了した段階では、特に
明示はしないが、本実施形態に係る半導体装置の製造方
法により製造された半導体装置203、203、・・・
が、一枚の支持側ガラス基板201に複数形成された状
態となっている。
203、203、・・・を個片化する。個片化された半
導体装置203、203、・・・の各々は、それらが備
えるはんだバンプ114、114、・・・を介して、マ
ザーボード等の実装基板(図示せず)に実装される。な
お、本実施形態に従って製造された半導体装置203
は、それを単体で用いても良いし、図16のように上下
に複数積層して、三次元実装構造を有するようにしても
良い。
装置203が備える上部電極パッド112b上に、上側
の半導体装置203が備えるはんだバンプ114が接合
されている。従って、この構造では、上側の半導体装置
203の主接続プラグ105aと、下側の半導体装置2
03の副接続プラグ112aとが電気的に接続されるこ
とになる。
層して三次元実装構造とすると、半導体装置203、2
03を一平面内に配列する場合よりも実装面積が小さく
なる。このことは、近年求められている電子機器の小型
化に大きく寄与する。以上説明した本実施形態に係る半
導体装置の製造方法によれば、第1の実施の形態と同
様、素子を形成する工程(図13(c)に示される工
程)が、主接続プラグ105a用の第1の孔201aを
形成する工程(図10(a)に示される工程)よりも後
に行われている。従って、第1の孔201aを形成する
際に素子がダメージを受けることが無いので、本実施形
態に係る半導体装置の製造方法では、従来よりも半導体
装置の歩留まりを向上させることができる。
の製造方法について、図18乃至図20を参照しながら
説明する。図18乃至図20は、本発明の第4の実施の
形態に係る半導体装置の製造方法について示す断面図で
ある。なお、これらの図において、第1乃至第3の実施
の形態で既に説明した部材にはそれと同じ符号を付し、
以下ではその説明を省略する。
異なるのは、半導体膜108を形成する工程である。こ
の工程以外は第1乃至第3の工程と同じなので、以下で
は半導体膜108を形成する工程のみ説明する。まず、
図2(d)に示される工程の次に、図18(a)に示す
ように、配線埋め込み絶縁膜103上、及びバリヤメタ
ル層106上に石英ガラスを塗布し、その表面を研磨し
て平坦化し、SiO2 膜118(表面平坦化用絶縁膜)
とする。
D法により、SiO2 膜118上にCVDSiO2 膜1
19を形成する。このCVDSiO2 膜119の膜厚
は、約5〜500nm程度である。続いて、図18
(c)に示すように、SiO2 より成る中間絶縁膜10
9が表面に形成された素子側シリコンウエハ116(素
子側半導体基板)を準備する。中間絶縁膜109は、素
子側シリコンウエハ116を熱酸化することにより形成
され、その膜厚は約50nm〜400nm程度である。
なお、中間絶縁膜109は、素子側シリコンウエハ11
6の少なくとも一方の面に形成されていれば良く、図の
ように両面に形成されていなくても良い。
シリコンウエハ101の一方の面側に素子側シリコンウ
エハ116を貼り付ける。片面のみに中間絶縁膜109
が形成された素子側シリコンウエハを用いる場合は、該
素子側シリコンウエハの中間絶縁膜側を支持側シリコン
ウエハ101の一方の面側に貼り付ける。この貼り付け
は、支持側シリコンウエハ101の一方の面側に、素子
側シリコンウエハ116を載置した後、全体を酸素雰囲
気中でアニールすることにより行われる。
側シリコンウエハ116を引き剥がす。中間絶縁膜10
9は素子側シリコンウエハ116を熱酸化して形成され
るので、中間絶縁膜109と素子側シリコンウエハ11
6との密着強度は非常に強い。従って、このように素子
側シリコンウエハ116を引き剥がしても、中間絶縁膜
109の表面には薄いSi(シリコン)膜が剥がれない
で残存する。換言すれば、素子側シリコンウエハ116
の表面近傍のSi(シリコン)膜が、支持側シリコンウ
エハ101側に転写される。本実施形態では、この転写
されたSi(シリコン)膜を半導体膜108として用い
る。
される工程を経て、図19(c)に示される半導体装置
120が完成する。なお、半導体装置120において
は、第2の孔111、111、・・・は、上記CVDS
iO2 膜119を貫通するように形成される。上記の工
程は、支持側シリコンウエハ101を用いる場合だけで
なく、支持側ガラス基板201を用いる場合にも適用で
きる。この場合は、上と全く同じ工程を行えば良いの
で、ここではその説明を省略し、完成した半導体装置1
21の断面図を図20に示すにとどめる。図20に示さ
れるように、この場合も、第2の孔111、111、・
・・は、CVDSiO2 膜119を貫通するように形成
される。
体装置の製造方法によれば、主接続プラグを形成するた
めの第1の孔を形成した後に素子を形成する。そのた
め、第1の孔を形成する際に素子がダメージを受けるこ
とが無くなり、半導体装置の歩留まりを従来よりも向上
させることができる。
製造方法について示す断面図(その1)である。
製造方法について示す断面図(その2)である。
製造方法について示す断面図(その3)である。
製造方法について示す断面図(その4)である。
製造方法について示す断面図(その5)である。
製造方法について示す断面図(その6)である。
製造方法について示す断面図(その7)である。
製造方法の他の例について示す断面図である。
製造方法について示す断面図である。
の製造方法について示す断面図(その1)である。
の製造方法について示す断面図(その2)である。
の製造方法について示す断面図(その3)である。
の製造方法について示す断面図(その4)である。
の製造方法について示す断面図(その5)である。
の製造方法について示す断面図(その6)である。
の製造方法について示す断面図(その7)である。
の製造方法の他の例について示す断面図である。
の製造方法について示す断面図(その1)である。
の製造方法について示す断面図(その2)である。
の製造方法について示す断面図(その3)である。
の一方の面、 102・・・・・・・・・下地絶縁膜、 103・・・・・・・・・配線埋め込み絶縁膜、 103a・・・・・・・・微細配線用開口部、 104・・・・・・・・・めっき給電層、 105・・・・・・・・・電解銅めっき膜、 105a・・・・・・・・主接続プラグ、 105b・・・・・・・・主配線、 105c・・・・・・・・微細配線、 106・・・・・・・・・バリヤメタル層、 107・・・・・・・・・塗布ガラス、 108・・・・・・・・・半導体膜、 108a・・・・・・・・素子形成層、 108b・・・・・・・・素子形成面、 109・・・・・・・・・中間絶縁膜、 110・・・・・・・・・表面絶縁膜、 110a・・・・・・・・表面絶縁膜110の開口部、 111・・・・・・・・・第2の孔、 112a・・・・・・・・副接続プラグ、 112b・・・・・・・・上部電極パッド、 113・・・・・・・・・下部電極パッド、 114・・・・・・・・・はんだバンプ、 115、120、121、203・・・・・半導体装
置、 116・・・・・・・・・素子側半導体ウエハ、 117・・・・・・・・・ソルダレジスト、 117a・・・・・・・・ソルダレジスト117の開口
部、 118・・・・・・・・・SiO2 膜、 119・・・・・・・・・CVDSiO2 膜、 201・・・・・・・・・支持側ガラス基板、 201d・・・・・・・・支持側ガラス基板201の一
方の面、 202・・・・・・・・・ガラス密着膜。
Claims (14)
- 【請求項1】 支持側半導体基板の一方の面に、該支持
側半導体基板を貫通しない第1の孔を形成する工程と、 前記支持側半導体基板の前記一方の面、及び前記第1の
孔の側壁及び底部に下地絶縁膜を形成する工程と、 前記下地絶縁膜を形成後、前記第1の孔に第1の金属を
充填して主接続プラグを形成する工程と、 前記主接続プラグを形成後、前記支持側半導体基板の前
記一方の面側に、中間絶縁膜を介して半導体膜を形成す
る工程と、 前記半導体膜を形成後、該半導体膜に素子を形成する工
程と、 前記素子を形成後、前記支持側半導体基板の他方の面を
研磨して前記主接続プラグの底面を露出させる工程と、 前記半導体膜の素子形成面から前記主接続プラグに至る
第2の孔を形成する工程と、 前記第2の孔に第2の金属を充填して、前記素子と前記
主接続プラグとを電気的に接続する副接続プラグを形成
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項2】 前記第1の孔を形成する工程は、前記支
持側半導体基板の前記一方の面に配線溝を形成する工程
を含み、 前記下地絶縁膜を形成する工程は、前記配線溝の側壁及
び底部にも前記下地絶縁膜を形成し、 前記主接続プラグを形成する工程は、前記配線溝にも前
記第1の金属を充填して主配線を形成することを特徴と
する請求項1に記載の半導体装置の製造方法。 - 【請求項3】 前記下地絶縁膜を形成する工程は、該下
地絶縁膜を形成後、微細配線用開口部を有する配線埋め
込み絶縁膜を前記下地絶縁膜上に形成する工程を含み、 前記主接続プラグを形成する工程は、前記微細配線用開
口部にも前記第1の金属を充填して微細配線を形成する
ことを特徴とする請求項1又は請求項2に記載の半導体
装置の製造方法。 - 【請求項4】 前記半導体膜を形成する工程は、 表面に前記中間絶縁膜が形成された素子側半導体基板を
準備する工程と、 前記支持側半導体基板の前記一方の面側に、前記素子側
半導体基板の前記中間絶縁膜側を貼り付ける工程と、 前記素子側半導体基板を貼り付けた後、該素子側半導体
基板の厚みを薄くして前記半導体膜にする工程とを含む
ことを特徴とする請求項1乃至請求項3のいずれか一項
に記載の半導体装置の製造方法。 - 【請求項5】 前記半導体膜を形成する工程は、 前記半導体膜を形成する前に、前記支持側半導体基板の
前記一方の面側に表面平坦化用絶縁膜を形成する工程
と、 前記表面平坦化用絶縁膜の表面を平坦化する工程とを含
むことを特徴とする請求項1乃至請求項4のいずれか一
項に記載の半導体装置の製造方法。 - 【請求項6】 支持側絶縁基板の一方の面に、該支持側
絶縁基板を貫通しない第1の孔を形成する工程と、 前記第1の孔に第1の金属を充填して主接続プラグを形
成する工程と、 前記主接続プラグを形成後、前記支持側絶縁基板の前記
一方の面側に、中間絶縁膜を介して半導体膜を形成する
工程と、 前記半導体膜を形成後、該半導体膜に素子を形成する工
程と、 前記素子を形成後、前記支持側絶縁基板の他方の面を研
磨して前記主接続プラグの底面を露出させる工程と、 前記半導体膜の素子形成面から前記主接続プラグに至る
第2の孔を形成する工程と、 前記第2の孔に第2の金属を充填して、前記素子と前記
主接続プラグとを電気的に接続する副接続プラグを形成
する工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項7】 前記第1の孔を形成する工程は、該第1
の孔の側壁に、前記支持側絶縁基板と前記第1の金属と
の密着性を高める膜を形成する工程を含むことを特徴と
する請求項6に記載の半導体装置の製造方法。 - 【請求項8】 前記第1の孔を形成する工程は、前記支
持側絶縁基板の前記一方の面に配線溝を形成する工程を
含み、 前記主接続プラグを形成する工程は、前記配線溝にも前
記第1の金属を充填して主配線を形成することを特徴と
する請求項6又は請求項7に記載の半導体装置の製造方
法。 - 【請求項9】 前記第1の孔を形成する工程は、該第1
の孔を形成後、微細配線用開口部を有する配線埋め込み
絶縁膜を前記支持側絶縁基板の前記一方の面に形成する
工程を含み、 前記主接続プラグを形成する工程は、前記微細配線用開
口部にも前記第1の金属を充填して微細配線を形成する
ことを特徴とする請求項6乃至請求項8のいずれか一項
に記載の半導体装置の製造方法。 - 【請求項10】 前記半導体膜を形成する工程は、 表面に前記中間絶縁膜が形成された素子側半導体基板を
準備する工程と、 前記支持側絶縁基板の前記一方の面側に、前記素子側半
導体基板の前記中間絶縁膜側を貼り付ける工程と、 前記素子側半導体基板を貼り付けた後、該素子側半導体
基板の厚みを薄くして前記半導体膜にする工程とを含む
ことを特徴とする請求項6乃至請求項9のいずれか一項
に記載の半導体装置の製造方法。 - 【請求項11】 前記半導体膜を形成する工程は、 前記半導体膜を形成する前に、前記支持側絶縁基板の前
記一方の面側に表面平坦化用絶縁膜を形成する工程と、 前記表面平坦化用絶縁膜の表面を平坦化する工程とを含
むことを特徴とする請求項6乃至請求項10のいずれか
一項に記載の半導体装置の製造方法。 - 【請求項12】 前記主接続プラグを形成する工程は、
該主接続プラグを形成後、該主接続プラグの露出面を覆
うバリヤメタル層を形成する工程を含むことを特徴とす
る請求項1乃至請求項11のいずれか一項に記載の半導
体装置の製造方法。 - 【請求項13】 請求項1乃至請求項12のいずれか一
項に記載の半導体装置の製造方法によって製造された半
導体装置。 - 【請求項14】 複数の前記半導体装置を上下に積層
し、上下に隣接する該半導体装置が備える主接続プラグ
と副接続プラグとを電気的に接続したことを特徴とする
請求項13に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001002152A JP3535461B2 (ja) | 2001-01-10 | 2001-01-10 | 半導体装置の製造方法及び半導体装置 |
US10/040,658 US6661077B2 (en) | 2001-01-10 | 2002-01-07 | Semiconductor device including primary connecting plug and an auxiliary connecting plug |
TW091100181A TW531843B (en) | 2001-01-10 | 2002-01-09 | Method of manufacturing semiconductor device and its device |
CNB021002452A CN1228824C (zh) | 2001-01-10 | 2002-01-10 | 制造半导体装置的方法及半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001002152A JP3535461B2 (ja) | 2001-01-10 | 2001-01-10 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002208632A JP2002208632A (ja) | 2002-07-26 |
JP3535461B2 true JP3535461B2 (ja) | 2004-06-07 |
Family
ID=18870700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001002152A Expired - Fee Related JP3535461B2 (ja) | 2001-01-10 | 2001-01-10 | 半導体装置の製造方法及び半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6661077B2 (ja) |
JP (1) | JP3535461B2 (ja) |
CN (1) | CN1228824C (ja) |
TW (1) | TW531843B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004095849A (ja) * | 2002-08-30 | 2004-03-25 | Fujikura Ltd | 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法 |
US7345350B2 (en) | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
JP4311376B2 (ja) | 2005-06-08 | 2009-08-12 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
US7297613B1 (en) | 2005-06-09 | 2007-11-20 | The United States Of America As Represented By The National Security Agency | Method of fabricating and integrating high quality decoupling capacitors |
US8154105B2 (en) * | 2005-09-22 | 2012-04-10 | International Rectifier Corporation | Flip chip semiconductor device and process of its manufacture |
US7528494B2 (en) * | 2005-11-03 | 2009-05-05 | International Business Machines Corporation | Accessible chip stack and process of manufacturing thereof |
DE102007044685B3 (de) * | 2007-09-19 | 2009-04-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Elektronisches System und Verfahren zur Herstellung eines dreidimensionalen elektronischen Systems |
US20090127667A1 (en) * | 2007-11-21 | 2009-05-21 | Powertech Technology Inc. | Semiconductor chip device having through-silicon-via (TSV) and its fabrication method |
JP5522377B2 (ja) * | 2009-03-05 | 2014-06-18 | Tdk株式会社 | 貫通電極の形成方法、及び半導体基板 |
FR2965397A1 (fr) * | 2010-09-23 | 2012-03-30 | Soitec Silicon On Insulator | Procédés de formation de trous d'interconnexion a travers la tranche dans des structures semi-conductrices au moyen de matériau sacrificiel, et structures semi-conductrices formées par de tels procédés. |
TW201214627A (en) * | 2010-09-10 | 2012-04-01 | Soitec Silicon On Insulator | Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods |
US9224647B2 (en) * | 2010-09-24 | 2015-12-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer |
JP5598420B2 (ja) * | 2011-05-24 | 2014-10-01 | 株式会社デンソー | 電子デバイスの製造方法 |
TWI482240B (zh) | 2011-12-19 | 2015-04-21 | Nat Univ Tsing Hua | 半導體之貫孔內連接線的製造方法 |
SE538058C2 (sv) * | 2012-03-30 | 2016-02-23 | Silex Microsystems Ab | Metod att tillhandahålla ett viahål och en routing-struktur |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4011695B2 (ja) | 1996-12-02 | 2007-11-21 | 株式会社東芝 | マルチチップ半導体装置用チップおよびその形成方法 |
JP3920399B2 (ja) | 1997-04-25 | 2007-05-30 | 株式会社東芝 | マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置 |
US6417535B1 (en) * | 1998-12-23 | 2002-07-09 | Lsi Logic Corporation | Vertical interdigitated metal-insulator-metal capacitor for an integrated circuit |
US6313490B1 (en) * | 1999-03-16 | 2001-11-06 | Micron Technology, Inc. | Base current reversal SRAM memory cell and method |
US6236103B1 (en) * | 1999-03-31 | 2001-05-22 | International Business Machines Corp. | Integrated high-performance decoupling capacitor and heat sink |
JP2001185721A (ja) * | 1999-12-22 | 2001-07-06 | Nec Corp | 半導体装置 |
US6566191B2 (en) * | 2000-12-05 | 2003-05-20 | International Business Machines Corporation | Forming electronic structures having dual dielectric thicknesses and the structure so formed |
-
2001
- 2001-01-10 JP JP2001002152A patent/JP3535461B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-07 US US10/040,658 patent/US6661077B2/en not_active Expired - Lifetime
- 2002-01-09 TW TW091100181A patent/TW531843B/zh not_active IP Right Cessation
- 2002-01-10 CN CNB021002452A patent/CN1228824C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1365140A (zh) | 2002-08-21 |
JP2002208632A (ja) | 2002-07-26 |
US6661077B2 (en) | 2003-12-09 |
TW531843B (en) | 2003-05-11 |
CN1228824C (zh) | 2005-11-23 |
US20030092256A1 (en) | 2003-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12033943B2 (en) | Laterally unconfined structure | |
CN112534574B (zh) | Tsv之上的大金属焊盘 | |
US11728313B2 (en) | Offset pads over TSV | |
JP3535461B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US5481133A (en) | Three-dimensional multichip package | |
TWI514442B (zh) | 單一光罩通道之方法與裝置 | |
US7183176B2 (en) | Method of forming through-wafer interconnects for vertical wafer level packaging | |
KR100342897B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
TW200423373A (en) | Electronic parts packaging structure and method of manufacturing the same | |
US20020163083A1 (en) | Semiconductor device | |
JPH08213549A (ja) | 集積回路の製造方法 | |
US20080277801A1 (en) | Semiconductor component and production method | |
JP2560625B2 (ja) | 半導体装置およびその製造方法 | |
JP2007005401A (ja) | 半導体装置およびその製造方法 | |
US20110297426A1 (en) | Wiring substrate and manufacturing method thereof | |
JP2003110108A (ja) | 半導体装置の製造方法及びその構造 | |
JPH01140753A (ja) | 立体型半導体装置の製造方法 | |
JPH11162980A (ja) | 半導体装置およびその製造方法 | |
JP4289217B2 (ja) | 半導体装置の製造方法 | |
JP2003258196A (ja) | 半導体装置及びその製造方法 | |
JPH11251433A (ja) | 半導体装置およびその製法 | |
WO2024166733A1 (ja) | インタポーザ | |
TWI854981B (zh) | 直通矽穿孔上方的大型金屬襯墊 | |
CN107293484A (zh) | 一种转接板制造方法 | |
JPH08288385A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3535461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |