CN1365140A - 制造半导体装置的方法及半导体装置 - Google Patents

制造半导体装置的方法及半导体装置 Download PDF

Info

Publication number
CN1365140A
CN1365140A CN02100245A CN02100245A CN1365140A CN 1365140 A CN1365140 A CN 1365140A CN 02100245 A CN02100245 A CN 02100245A CN 02100245 A CN02100245 A CN 02100245A CN 1365140 A CN1365140 A CN 1365140A
Authority
CN
China
Prior art keywords
film
hole
semiconductor device
pin
supporting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02100245A
Other languages
English (en)
Other versions
CN1228824C (zh
Inventor
真条直宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1365140A publication Critical patent/CN1365140A/zh
Application granted granted Critical
Publication of CN1228824C publication Critical patent/CN1228824C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

为了提高产量,制造半导体装置的方法包含如下步骤:形成第一组孔101a,不穿透支持侧硅晶片101;形成底层绝缘膜102;在第一组孔101a中填充铜,从而形成基本连接插脚105a;通过中间绝缘膜109,在支持侧硅晶片101的一个表面一侧上形成半导体膜108;在半导体膜108上形成元件;通过研磨支持侧硅晶片101的另一表面使基本连接插脚105a的底面暴露出来;形成从半导体膜108的元件形成表面延伸到基本连接插脚105的第二组孔111;以及通过在第二组孔中填入第二金属形成辅助连接插脚112a,用于元件与基本连接插脚105a的电连接。

Description

制造半导体装置的方法及半导体装置
技术领域
本发明涉及半导体装置及制造半导体装置的方法。更具体地说，本发明涉及一种技术，该技术在制造半导体装置的过程中有效地用于减少对半导体装置中的元件的损坏。
背景技术
在电子设备上安装有各种半导体装置。近来，电子设备已减小了尺寸。根据电子设备尺寸减小的情况，已提议一种具有三维安装结构的半导体装置。先有技术的三维安装结构实例在日本未审查专利出版物10-223833和10-303364号中被公开。
根据上述专利出版物，已经提议了一种三维安装结构，其中多个半导体元件沿垂直方向层压。构成这一三维安装结构的每个半导体元件主要包括一个硅基片(substrate)，在该基片表面上形成元件，例如晶体管。在这一硅基片上，与上述元件电气连接的金属插脚沿着硅基片的厚度方向。通过这些金属插脚向这些元件提供电源和输入信号。
在这方面，根据上述专利出版物，在硅基片中的金属插脚是这样形成的：当在硅基片的一个表面上形成了元件之后，在这一表面上形成不穿透硅基片的孔，即在已经形成元件的硅基片表面上形成不穿透硅基片的孔，然后用金属填充这些孔。
然而，上述的在硅基片上已经形成元件之后再在基片中形成孔的这种方法，其缺点在于，当形成孔时在孔周围形成的元件被损坏。所以，制造半导体装置的产量被降低了。
发明内容
本发明被设计用以解决先有技术中存在的问题。
因此，本发明的一个目的是提供一种制造半导体装置的方法，用此方法能提高制造半导体装置的产量。
根据本发明，提供了一种制造半导体装置的方法，所述方法包含如下步骤：在支持侧半导体基片的一个表面上形成不穿透该支持侧半导体基片的第一组孔；在支持侧半导体基片的一个表面上，并且在第一组孔的侧壁和底部上，形成底层绝缘膜(ground insulating film)；把第一金属填充到第一组孔中，从而形成基本连接插脚；经由一中间绝缘膜(intermediate insulating film)，在支持侧半导体基片的一个表面侧上形成半导体膜(semiconductor film)；在该半导体膜上形成元件；通过研磨支持侧半导体基片的另一表面使基本连接插脚的底面暴露出来；形成从半导体膜形成元件的表面延伸到基本连接插脚的第二组孔；以及把第二金属填充到第二组孔中，从而形成辅助连接插脚，用于元件和基本连接插肢的电气连接。
根据本发明的另一方面，提供了一种制造半导体装置的方法，所述方法包含如下步骤：在支持侧绝缘基片的一个表面上形成不穿透该支持侧绝缘基片的第一组孔；把第一金属填充到第一组孔中，从而形成基本连接插脚；经由一中间绝缘膜，在支持侧绝缘基片的一个表面侧上形成一半导体膜；在该半导体膜上形成元件；通过研磨支持侧绝缘基片的另一表面使基本连接插脚的底面暴露出来；形成从半导体膜的一个元件形成表面延伸到基本连接插脚的第二组孔；以及把第二金属填充到第二组孔中，从而形成辅助连接插脚，用于元件和基本连接插脚的电连接。
接下来，将在下文中解释本发明的操作。
本发明的制造半导体装置的方法包括如下步骤(a)至(h)。
(a)步骤：在支持侧半导体基片的一个表面上形成第一组孔，它们不穿透支持侧半导体基片。
(b)步骤：在支持侧半导体基片的一个表面上，也在第一组孔的侧壁和底部上，形成一底层绝缘膜。
(c)步骤：在形成底层绝缘膜之后，把第一金属填充到第一组孔中，从而形成基本连接插脚。
(d)步骤：在形成基本连接插脚之后，在支持侧半导体基片的一个表面侧上，通过一中间绝缘膜，形成一半导体膜。
(e)步骤：在已经形成半导体膜之后，在半导体膜上形成元件。
(f)步骤：在已经形成元件之后，通过研磨支持侧半导体基片的另一表面，使基本连接插脚的底面暴露出来。
(g)步骤：形成从半体膜的元件形成表面延伸到基本连接插脚的第二组孔。
(h)步骤：把第二金属填充到第二组孔，从而形成辅助连接插脚，用于元件和基本连接插脚的电连接。
根据上述制造方法，在形成第一组孔的步骤(上述步骤(a))之后，执行形成元件的步骤(上述步骤(e))。所以，当形成第一组孔时没有元件被损坏。因此能提高制造半导体装置的产量。
在上述步骤(a)中，在支持侧半导体基片的一个表面上可以形成导线槽。在形成基本连接插脚的步骤(上述步骤(c))中，这些导线槽可以填充第一金属并成为基本导线。然而，这一基本导线是嵌入支持侧半导体基片的。所以，与在支持侧半导体基片上提供导线的情况相比，在支持侧半导体基片上的不规则性(不平度)是小的。
再有，在上述步骤(b)中，在已经形成底层绝缘膜之后，可以在底层绝缘膜上形成带有用于小导线的开口部分的导线嵌入绝缘膜。在形成基本连接插脚的步骤(上述步骤(c))中把第一金属填入这些用于小导线的开口部分，于是这些用于小导线的开口部分成为小导线。这些用于小导线的开口部分是在导线嵌入绝缘膜上形成的，该绝缘膜的厚度小于支持侧半导体基片的厚度。所以，这些用于小导线的开口部分与在支持侧半导体基片上开成的导线槽相比明显地小。由于上述原因，这种小导线与基本导线相比是很小的。
在这一方面，半导体膜是在上述步骤(d)中形成的，然而，也可以形成半导体膜使其能有SOI结构。为了形成具有SOI结构的半导体膜，首先要准备一元件侧半导体基片，在其表面上形成一中间绝缘膜。然后，将元件侧半导体基片的中间绝缘膜一侧贴到支持侧半导体基片的一个表面上。在此之后，元件侧半导体基片的厚度被减小，从而使元件侧半导体基片能形成于上述半导体膜之中。
通过上述步骤，可以在中间绝缘膜上形成小厚度的半导体膜。这一结构便是SOI(绝缘体上的硅)结构本身。就是说，上述中间绝缘膜起着嵌入绝缘膜的作用，而上述半导体膜起到SOI膜的作用。
可以在支持侧半导体基片的一个表面上提供形成一表面平坦绝缘膜的步骤，在形成半导体膜的步骤(前述步骤(d))中形成半导体膜之前，也可以提供形成一表面平坦绝缘膜的步骤。由于上述，可在平坦表面上形成半导体膜。特别是当如上述贴上元件侧半导体基片时，可以使元件侧半导体基片紧贴在表面平坦绝缘膜上，不会在它们之间留下任何缝隙。
在这一方面，在上述情况中使用了支持侧半导体基片，然而，象本发明的制造半导体装置的另一方法一样，可使用支持侧绝缘基片来代替支持侧半导体基片。在这种情况中，在支持侧绝缘基片上形成第一组孔之后，可以提供一个形成一薄膜的步骤，以增强支持侧绝缘基片与第一组孔侧壁上的第一金属之间的粘合性。由于上述，可以防止第一金属从支持侧绝缘基片上脱离，从而增强了连线的可靠性。
在或者使用支持侧半导体基片或者使用支持侧绝缘基片的情况中，在形成基本连接插脚步骤(上述步骤(c))中可以提供一个步骤，其中，在形成基本连接插脚之后，形成一个金属阻挡层用于复盖基本连接插脚的暴露的表面。当形成这一金属阻挡层时，可以防止第一金属从基本连接插脚扩散到形成于金属阻挡层上的薄膜中。
根据本发明的又一方面，提供了一种半导体装置，它包含：一个带有穿透的第一孔的支持侧半导体基片；一个与一元件结合为一体的半导体膜，所述半导体膜有第二孔从中穿透并叠置在所述支持侧半导体基片上；一个包含有填入所述第一孔中的第一金属的基本连接插脚，以及一个包含有填入所述第二孔中的第二金属的辅助连接插脚，所述辅助连接插脚将所述基本连接插脚与所述元件电连接。
根据本发明的再一方面，提供了一种半导体装置，它包含：一个带有穿透的第一孔的支持侧绝缘基片；一个与一元件结合为一体的半导体膜，所述半导体膜有第二孔从中穿过并叠置在所述支持侧绝缘基片上；一个包含有填入所述第一孔中的第一金属的基本连接插脚；以及一个包含有填入所述第二孔中的第二金属的辅助连接插脚，所述辅助连接插脚将所述基本连接插脚与所述元件电连接。
附图说明
图1(a)至1(d)是截面图，显示本发明第一实施例的制造半导体装置的方法的第一阶段；
图2(a)至2(d)是截面图，显示本发明第一实施例的制造半导体装置的方法的第二阶段；
图3(a)至3(c)是截面图，显示本发明第一实施例的制造半导体装置的方法的第三阶段；
图4(a)至4(c)是截面图，显示本发明第一实施例的制造半导体装置的方法的第四阶段；
图5(a)至5(d)是截面图，显示本发明第一实施例的制造半导体装置的方法的第五阶段；
图6(a)至6(c)是截面图，显示本发明第一实施例的制造半导体装置的方法的第六阶段；
图7(a)至7(c)是截面图，显示本发明第一实施例的制造半导体装置的方法的第七阶段；
图8是截面图，显示本发明第一实施例的制造半导体装置的方法的另一实例；
图9(a)至9(c)是截面图，显示本发明第二实施例的制造半导体装置的方法；
图10(a)至10(d)是截面图，显示本发明第三实施例的制造半导体装置的方法的第一阶段；
图11(a)至11(d)是截面图，显示本发明第三实施例的制造半导体装置的方法的第二阶段；
图12(a)至12(c)是截面图，显示本发明第三实施例的制造半导体装置的方法的第三阶段；
图13(a)至13(c)是截面图，显示本发明第三实施例的制造半导体装置的方法的第四阶段；
图14(a)至14(d)是截面图，显示本发明第三实施例的制造半导体装置的方法的第五阶段；
图15(a)至15(c)是截面图，显示本发明第三实施例的制造半导体装置的方法的第六阶段；
图16是截面图，显示本发明第三实施例的制造半导体装置的方法的第七阶段；
图17(a)至17(b)是截面图，显示本发明第三实施例的制造半导体装置的方法的另一实例；
图18(a)至18(c)是截面图，显示本发明第四实施例的制造半导体装置的方法的第一阶段；
图19(a)至19(c)是截面图，显示本发明第四实施例的制造半导体装置的方法的第二阶段；
图20是截面图，显示本发明第四实施例的制造半导体装置的方法的第三阶段。
具体实施方式
(1)第一实施例
参考图1(a)至图8，下文将解释本发明第一实施例的制造半导体装置的方法。
首先，如图1(a)中所示，在支持侧硅晶片(支持侧半导体基片)101的一个表面101d上形成不穿透支持侧硅晶片101的第一组孔101a、101a…。这些第一组孔101a是由众所周知的技术形成的，如激光束加工、喷沙和等离子体蚀刻，每个孔101a的直径约为5至100μm，每个孔101a的深度约为5至500μm。
接下来，如图1(b)中所示，在支持侧硅晶片101的一个表面101d上形成导线槽101b、101b…。如图中所示，导线槽101b、101b，…中有一些与第一组孔101a相通，另一些则与第一组孔101a隔离。与形成第一组孔101a的方式相同，这导线槽101b是由众所周知的技术形成的，如激光束加工、喷沙和等离子体蚀刻。每个导线槽101b的深度约为5至200μm，每个导线槽101b的宽度约为1至100μm。
在这方面，在以后的步骤中将铜填充到导线槽101b中，于是导线槽101b成为基本导线。然而，在不需要提供导线的情况中，可以不形成导线槽101b。
接下来，如图1(c)中所示，在支持侧硅晶片的一个表面101d上，在第一组孔101a的侧壁和底部上以及在导线槽101b的侧壁和底部上，形成由SiO2制成的底层绝缘膜102。这一底层绝缘膜102是由CVD方法(化学蒸气沉积法)形成的，薄膜厚度约50至300nm。在这方面，底层绝缘膜102可以由热氧化法形成，以代替CVD法。
如下文中要描述的那样，铜填充到第一组孔101a和导线槽101b中。然而，底层绝缘膜102起着电绝缘体的作用，使铜与支持侧硅晶片101绝缘。
接下来，如图1(d)中所示，在支持侧硅晶片101的一个表面101d上形成的底层绝缘膜102的上面形成由SiO2制成的导线嵌入绝缘膜103。导线嵌入绝缘膜103是由CVD法形成的，导线嵌入绝缘膜103的薄膜厚度约10至5000nm。如图中所示，用于小导线的开口部分103a、103a、…开在导线嵌入绝缘膜103上。这些用于小导线的开口部分103a、103a、…中有一些是与第一组孔101a或导线槽101b相通的，另一些则与它们彼此独立。用于小导线的这些开口部分103a、103a、…是通过在导线嵌入绝缘膜103上制出布线图案的手段形成的。
接下来，如图2(a)中所示，镀膜供料体层(plated feeder layer)104形成于底层绝缘膜102和导线嵌入绝缘膜103之上。这一镀膜供料体层104是这样形成的：通过溅射形成厚度约0.1μm的铜膜或铬膜(图中未画出)，然后在这铜膜或铬膜上形成厚度约1至3μm的无电铜镀膜(electrolesscopper plating film)。
接下来，如图2(b)中所示，通过向镀膜供料体层104上供给电流，使在相关的镀膜供料体层104上面形成电解铜镀膜105。
接下来，如图2(c)中所示，用CMP法(化学-机械研磨法)对镀膜供料体层104和电解铜镀膜105进行研磨(抛光)，直至导线嵌入绝缘膜103的表面暴露出来。通过上述步骤，可以完成这样的结构，在其中铜(第一金属)填充到第一组孔101a、导线槽101b以及用于小导线的开口部分103a中。这样，便形成了由填入第一组孔101a的铜构成的基本连接插脚105a，由填入导线槽101b的铜构成的基本导线105b以及由填入用于小导线的开口部分103a的铜构成的小导线105c。
在这一结构中，基本导线105b被嵌入支持侧硅晶片101中。所以，与在支持侧硅晶片101上面形成导线的情况相比，这里在支持侧硅晶片101上的不规则性是小的。由于上述，在硅晶片101上能形成绝缘膜而不会降低表面的平坦性。在这一实施例中，如下文中所述，元件侧硅晶片粘贴在支持侧硅晶片101的一个表面101d上。在粘贴元件侧硅晶片的这一情况中，当表面平坦性好时，元件侧硅晶片能以高附着特性粘贴在上面。
另一方面，当注意到用于小导线的开口部分103a(在其中嵌入了小导线105c)时(参考图2(c)中所示虚线圆圈)，这些用于小导线的开口部分103a是在绝缘膜103上形成的，在这绝缘膜103中嵌入了该导线，绝缘膜103的厚度显著小于支持侧硅晶片101的厚度。所以，用于小导线的开口部分103a比导线槽101b小得多。因此，有可能实现由基本导线105b不能实现的小导线105c。在这方面，当不必须有这种小导线时，可以不用形成导线嵌入绝缘膜103。
在这方面，也可以使用钨、铝、钽、钛、镍和铬代替铜作为第一金属。在使用上述金属的情况下，对每种金属可选择适当的薄膜形成方法，如镀、火焰涂敷或溅射。
在这方面，在上述结构中，基本连接插脚105a和基本导线105b被纳入支持侧硅晶片101中，然而，当在支持侧硅晶片101中形成用于电容元件的孔(未画出)时，可以进一步把电容元件纳入支持侧硅晶片101中。
接下来，如图2(d)中所示，金属阻挡层(barrier metal layer)106形成了，它覆盖基本连接插脚105a、基本导线105b和小导线105c的暴露表面。该金属阻挡层106由例如钽或钽氧化物做成，其薄膜的厚度约50至500nm。采用溅射形成金属阻挡层106。
接下来，如图3(a)中所示，在导线嵌入绝缘膜103和金属阻挡层106上形成涂敷玻璃膜(coating glass film)107(用于使表面平坦的绝缘膜)。
在这种情况下，如前所述，基本导线105b和小导线105c分别嵌入支持侧硅晶片101和导线嵌入绝缘膜103中。所以，与在支持侧硅晶片101上形成导线的情况相比，这里几乎不会在涂敷玻璃膜107的表面上形成不规则性。
此外，由于导线能被容易地嵌入涂敷玻璃膜107中，所以有可能得到基本上平坦的表面形状。这个涂敷玻璃膜107的膜厚度约0.1至3μm。
再有，应注意这样的事实，位于金属阻挡层106下面的铜被先前形成的金属阻挡层106防护，使其不能扩散到涂敷玻璃膜107中。由于上述，有可能防止发生铜向涂敷玻璃膜107中迁移。在这方面，在即使铜迁移到涂敷玻璃膜107中也不会引起问题的情况中，可以省去金属阻挡层106。这一涂敷玻璃膜107可以用CVD法形成。
接下来，如图3(b)中所示，涂敷玻璃膜107被用机械研磨法或CMP法研磨(抛光)，从而使涂敷玻璃膜107的表面平坦。由于如前所述这一涂敷玻璃膜107的表面形状基本上是平坦的，所以在这一过程中的研磨量可以减小。在以这种方式研磨过涂敷玻璃膜107的表面之后，涂敷玻璃膜107表面上的不均匀(不平度)被减小到不超过1nm。
接下来，如图3(c)中所示，准备了一个元件侧硅晶片116(元件侧半导体基片)，在其表面上形成由SiO2做成的中间绝缘膜109。中间绝缘膜109是在元件侧硅晶片被热氧化时形成的，其膜厚度约50nm至400nm。在这方面，在本实施例中，是在元件侧硅晶片116的两个表面上形成中间绝缘膜109，然而，有可能不这样做，而是准备一个元件侧硅晶片，只在其一个表面上形成中间绝缘膜109。
接下来，如图4(a)中所示，元件侧硅晶片116被粘贴在支持侧硅晶片101的一个表面上。在使用元件侧硅晶片而且只在其一个表面上形成中间绝缘膜109的情况中，元件侧硅晶片的中间绝缘膜一侧被粘贴在支持侧硅晶片101的一个表面一侧上。
在这种情况中，粘贴是如下进行的。当把元件侧硅晶片116放到支持侧硅晶片101的一个表面一侧上时，该晶片被退火。
在这种情况中，应注意下述内容。在图3(b)中所示过程中，涂敷玻璃膜107的表面已被弄平坦。由于上述，当进行上述粘贴时，在支持侧硅晶片101和元件侧硅晶片116之间不形成缝隙，使得它们能彼此紧密地粘贴。
接下来，如图4(b)中所示，元件侧硅晶片116被用CMP法研磨，其厚度减小到约0.5至50μm。其厚度已如上述减小了的元件侧硅晶片116在下文中被称作半导体膜108。在这种情况中，应注意到SOI结构是由这一半导体膜108和中间绝缘膜109构成的。就是说，中间绝缘膜109的作用是嵌入的氧化膜，而半导体膜108的作用是SOI膜。
在这方面，为了减小元件侧硅晶片116的厚度，可以用图8所示众所周知的晶片分离法将该元件侧硅晶片116沿厚度方向一分为二。众所周知的晶片分离法的一个实例是从元件侧硅晶片的侧面向元件侧硅晶片116喷射水，从而使元件侧硅晶片116沿厚度方向一分为二。
当如上述元件侧硅晶片116被一分为二时，已从支持侧硅晶片101分离下来的元件侧硅晶片116能重新用于图1(a)中所示的过程，这能降低支持侧硅晶片101的成本。
在如上述形成了半导体膜108之后，执行图4(c)中所示过程。在这一过程中，在半导体膜108上形成如晶体管和其他元件。在图中，参考数字108a代表纳入了(结合了)上述元件的一层。在下文中，参考数字108a称作元件形成层，它的表面在下文中称作元件形成表面108b。如前所述，半导体膜108的作用是SOI膜。所以，可以在元件形成层108a上形成元件，而该元件与半导体膜108之间的寄生电容被抑制了。
在这方面，可以执行下述过程以代替形成半导体膜108的过程(图3(c)至4(b)中所示)和代替在半导体膜108上形成元件的过程(图4(c)中所示)。就是说，准备一个硅晶片(未画出)，在其一个表面上形成半导体元件，而可以让该硅晶片的相反表面(在其上未形成半导体元件的那一面)用胶粘贴在涂敷玻璃膜107上，涂敷玻璃膜107的表面是被弄成平坦的。
接下来，如图5(a)中所示，支持侧硅晶片101的另一面被用机械研磨法或CMP法研磨，从而使基本连接插脚105a的底面能暴露出来。
接下来，如图5(b)中所示，在支持侧硅晶片101的另一面上形成由SiO2做成的表面绝缘膜110。这一表面绝缘膜110通常由CVD法形成，膜的厚度约10至5000nm。在此之后，这一表面绝缘膜110被形成图案，从而在对应于基本插脚105a的位置形成开口部分110a。
接下来，如图5(c)中所示，由蚀刻形成第二组孔111、111、…，它们从元件形成表面108b延伸到金属阻挡层106。在这方面，如前文解释的那样，金属阻挡层106是由钽或钽氧化物制成的。在金属阻挡层106由钽氧化物之类电介质制成的情况中，金属阻挡层106也被蚀刻，从而使第二组孔111、111、…能到达基本连接插脚105a和基本导线105b。
在不形成金属阻挡层106的情况中，形成第二组孔111，从而使它们能到达基本连接插脚105a和基本导线105b。如图中所示，形成第二组孔111，从而使它们能穿透不同的组成部分，如涂敷玻璃膜107、中间绝缘膜109以及半导体膜108。在这种情况中，当对每个组成部分选择最适用的众所周知的蚀刻技术时，前面提到的第二组孔111形成了。
在第二组孔111形成之后，通过蚀刻在元件形成层108a上形成与第二组孔111相通的凹入部分108c。虽然在图中未画出，但对元件形成层108a提供了中间绝缘膜和导线层，它们是通过叠压各种薄膜形成的。当对每个薄膜使用最适用的众所周知的蚀刻技术时，凹入部分108c形成了。虽然在图中未画出，所形成的每个凹入部分108c使得元件形成层108a的导线层能暴露到凹入部分108c的侧壁或底面上。
接下来，如图5(d)中所示，作为第二金属的一例，将铜填入第二组孔111和凹入部分108c。
在这种情况中，按如下方式填入铜。首先，通过溅射或无电镀铜在元件形成表面108b以及第二组孔111和凹入部分108c的侧壁和底部形成一个供料体层(未画出)。当对这一镀膜供料体层加电流时，便在镀膜供料体层上形成电解铜镀层(未画出)，直至第二组孔111和凹入部分108c被铜填满为止。在此之后，通过用CMP法研磨，去掉元件形成表面108b上形成的镀膜供料体层和电解铜镀膜。以这种方式完成了图5(d)中所示结构。
在本说明书中，填充到第二组孔111中的一块铜在下文中称作辅助连接插脚112a，而填充到凹入部分中的一块铜在下文中称作上电极垫片(upper electrode pad)112b。
如上所述，所形成的凹入部分108c使得元件形成层108a的导线层能暴露在凹入部分的侧壁和底面上。所以，在元件形成层108a上的元件与上电极垫片112b及辅助连接插脚112a电连接。再有，辅助连接插脚112a经由金属阻挡层106与基本连接插脚105a电连接。所以，在元件形成层108a上的元件与基本连接插脚105a电连接。
在这方面，在这一实施例中，使用铜作为第二金属，然而，可以使用钨、铝、钽、钛、镍和铬作为第二金属以代替铜。
接下来，如图6(a)中所示，在表面绝缘膜110上形成由铜做成的下电极垫片113、113…。这些下电极垫片113、113、…是由减去法、半添加法或全添加法形成的。于是，下电极垫片113、113、…经由表面绝缘膜110的开口部分110a与基本连接插脚105a电连接。
接下来，如图6(b)中所示，在表面绝缘层110和下电极113上涂敷焊料保护层(solder resist)117。这一焊料保护层117有开口部分117a，下电极垫片113的表面暴露于这些开口部分117a。
接下来，如图6(c)中所示，通过开口部分117a在下电极垫片113、113、…上装上焊料块114、114、…。虽然图中未画出，在完成这一过程的阶段，在一片支持侧硅晶片101上形成多个半导体装置115、115、…，它们都是已经用本实施例的制造半导体装置的方法制造的。
在此之后，通过切片使半导体装置115、115、…做成各个单片。在半导体装置115、115、…已被做成各个单片之后，通过焊料块114、114、…使它们安装在安装基片(未画出)上，例如母板，这些焊料块是在每个半导体装置115中提供的。
在这方面，由本实施例的方法制造的半导体装置可以作为单体使用。另一种作法是，如图7中所示，可以把多个半导体装置115沿垂直方向叠置(如图7中所示)，从而使它们能形成三维安装结构。
参考图7，当注意到在垂直方向彼此相邻的半导体装置115、115时，在上侧半导体装置115中提供的焊料块114与在下侧半导体装置115中提供的上部电极垫片112b结合。于是，在这一结构中，上侧半导体装置115的基本连接插脚105a与下侧半导体装置115的辅助连接插脚112a电接连。
当如上述半导体装置115、115叠置从而使它们能形成三维安装结构时，安装面积能被减小，使得小于把半导体装置115、115安排在同一平面上时的安装面积，这能对减小电子设备尺寸有大的贡献，而减小电子设备尺寸正是近来所要求的。
根据本实施例的制造半导体装置的方法，形成元件的过程(图4(c)中所示)是在基本连接插脚105a所用的第一组孔101a的形成过程(图1(a)中所示)之后执行的。在本实例例中，第一组孔101a的深度约5至500μm，就是说，第一组孔101a的深度是深的，然而，由于是在第一组孔101a已经形成之后才形成元件的，所以即使在形成第一组孔101a时也不会损坏元件。
另一方面，用于辅助连接插脚112a的第二组孔111的形成过程(图5(c)中所示)是在形成元件的过程之后执行的，然而，由于第二孔的深度约0.5至20μm，就是说，根据元件侧硅晶片116，第二组孔的一般深度约5μm，就是说，第二孔的深度是浅的，所以即使在已经形成元件之后再形成这些浅孔，也不可能使元件受到损坏。
如前所述，在这一实施例中，当形成这些孔时没有元件受损。因此，与使用传统方法制造半导体装置的情况相比，能够提高半导体装置的产量。
图8显示一个实施例，它是对前述实施例的一部分进行下述改变时得到的。在图4(a)所示过程中，在元件侧硅晶片116已经粘贴到支持侧硅晶片101的一个表面上之后，元件侧硅晶片116被分离而不进行象图4(b)中所示的研磨过程，而且厚度约0.05至0.1μm的半导体膜108被留在支持侧硅晶片101的一个表面上。
(2)第二实施例
接下来参考图9，将解释本发明第二实施例的制造半导体装置的方法。
这一实施例与第一实施例的不同点在于图1(a)至1(c)所示的过程，而这一实施例的其他过程与第一实施例的那些过程相同。
在这一实施例中，首先，如图9(a)中所示，当支持侧硅晶片101在氧气气氛中受到激光束照射时，便形成了第一组孔101a。在此时，由于第一组孔101a的侧壁和底部在氧气气氛中被加热，所以在这些部分中的硅被氧化，于是生成热氧化膜101c。
接下来，如图9(b)中所示，当以前述同样方式在氧气气氛中执行激光照射形成导线槽101b。在这一过程中，导线槽101b的侧壁上和底部中生成热氧化膜101c。
在这种情况中，在形成第一组孔101a和导线槽101b的过程中，与形成第一组孔101a和导线槽101b同时，形成了热氧化膜101c。在这种情况中，应注意这样的事实，即所提供的热氧化膜101c的作用与第一实施例中的底层绝缘膜102的作用相同。就是说，热氧化膜101c的作用是使基本连接插脚105a和基本导线105b(如图2(c)中所示)二者与支持侧硅晶片101实现电绝缘。
接下来，如图9(c)中所示，只在支持侧硅晶片101的一个表面101d上形成由SiO2构成的底层绝缘膜102。由于已经在第一组孔101a和导线槽101b中形成了热氧化膜101c，所以没有必要在这些部分中形成底层绝缘膜102。
这一底层绝缘膜102可以用热氧化法或CVD法形成，它的厚度约50至300nm。
在此之后，通过图1(d)所示过程之后的各个过程(在第一实施例中解释过)，半导体装置115(示于图6(c)中)形成了。
根据本实施例的制造半导体装置的方法，第一组孔101a和导线槽101b是通过氧气气氛中的激光束照射形成的。由于前述，在第一组孔101a和导线槽101b的侧壁上和底部中形成了热氧化膜101c。所以，可以只在支持侧硅晶片101的一个表面上形成底层绝缘膜102。由于前述，与第一实施例相比(在第一实施例中也在第一组孔101a和导线槽101b中形成底层绝缘膜)，本实施例的优点在于降低了形成底层绝缘膜102的成本。
(3)第三实施例
接下来，参考图10(a)至图17(b)，在下文中将解释本发明第三实施例的制造半导体装置的方法。
与第一和第二实施例不同，本实施例在支持侧使用玻璃基片201代替硅晶片101。
首先，如图10(a)中所示，在支持侧玻璃基片201(支持侧绝缘基片)的一个表面201d上形成不穿透支持侧玻璃基片201的第一组孔201a、201a、…。这些第一组孔201a、201a、…是用众所周知的技术形成的，如激光束加工、喷沙或等离子体蚀刻。每个孔的直径约5至200μm，深度约5至500μm。
接下来，如图10(b)中所示，在支持侧玻璃基片201的一个表面201d上形成导线槽201b、201b、…。如图中所示，导线槽201b、201b、…中有一些是与第一组孔201a相通的，另一些则与第一组孔201a隔绝。与第一组孔201a的形成方式相同，这些导线槽201b是用众所周知的技术形成的，如激光束加工、喷沙和等离子体蚀刻。每个导线槽201b的深度约5至200μm，而每个导线槽201b的宽度约1至100μm。
在这方面，以与第一实施例相同的方式将铜填入导线槽201b，于是导线槽201b成为基本导线。然而，在不需要提供导线的情况中，可以不形成导线槽201b。
接下来，如图10(c)中所示，在支持侧玻璃基片201的一个表面201d上形成由SiO2做成的导线嵌入绝缘膜103。导线嵌入绝缘膜103是用CVD法形成的，其膜厚度约10至5000nm。如图中所示，小导线开口部分103a、103a、…开在导线嵌入绝缘膜103上。用于小导线的这些开口部分103a、103a、…中有一些与第一组孔201a或导线槽202b相通，而另一些则与它们彼此独立。这些小导线开口部分103a、103a、…是通过在导线嵌入绝缘膜103上形成图案的手段形成的。
接下来，如图10(d)中所示，在第一组孔201a和导线槽201b的侧壁上和底部中，也在小导线开口部分103a的侧壁上，形成玻璃粘附膜(glassadherence film)202。与第一实施例的方式相同，在其后的过程中把铜(第一金属)填入第一组孔201a、导线槽201b以及小导线开口部分103a。利用玻璃粘附膜202，支持侧玻璃基片201能紧密地附着到铜上。由于前述，可以防止铜从支持侧玻璃基片201上脱落，因而增强了可靠性。
这个玻璃粘附膜202是由铬和钽做成的，用镀、火焰涂敷或溅射的方法形成。
接下来，如图11(a)中所示，在玻璃粘附膜202和导线嵌入绝缘膜103上形成镀膜供料体层104。这一镀膜供料体层104是这样形成的：通过溅射形成厚度约0.1μm的铜膜或铬膜(图中未画出)，然后在这铜膜或铬膜上形成厚度约1至3μm的无电铜镀膜。
接下来，如图11(b)中所示，向镀膜供料体层104上供给电流，从而在有关的镀膜供料体层104上形成电解铜镀膜105。
接下来，如图11(c)中所示，用CMP法对镀膜供料体层104和电解铜镀层105进行研磨，直到导线嵌入绝缘膜103的表面暴露出来。通过上述步骤，可以完成这样的结构，在其中铜(第一金属)填充到第一组孔201a、导线槽201b和小导线开口部分103a中。这样，便形成了由填入第一组孔201a的铜构成的基本连接插脚105a、由填入导线槽201b的铜构成的基本导线105b，以及由填入小导线开口部分103a的铜构成的小导线105c。
与第一实施例的方式相同，基本导线105b被嵌入支持侧玻璃基片201中。所以，与在支持侧玻璃基片201上形成导线的情况相比，在支持侧玻璃基片201上的不规则性(不平度)是小的。由于上述，在玻璃基片201上能形成绝缘膜而不会降低表面的平坦性。
当如上述表面平坦性高时，在其后的过程中元件侧硅晶片能高度紧密地粘贴在支持侧玻璃基片201的一个表面上。
另一方面，当注意到用于小导线的开口部分103a(在其中嵌入了小导线105c)时(参考图11(c)中所示虚线圆圈)，用于小导线的开口部分103a是在绝缘膜103上形成的，在这绝缘膜103中嵌入了该导线，绝缘膜103的厚度显著小于支持侧玻璃基片201的厚度。所以，用于小导线的开口部分103a比导线槽201b小得多。所以，可以实现由基本导线105b不能实现的小导线105c。在这方面，当不必须有这种小导线时，可以不用形成导线嵌入绝缘膜103。
在这方面，也可以使用钨、铝、钽、钛、镍和铬代替铜作为第一金属。在使用上述金属的情况中，对每种金属可选择适当的薄膜形成方法，如镀、火焰涂敷或溅射。
在这方面，在上述结构中，基本连接插脚105a和基本导线105b被纳入支持侧玻璃基片201中，然而，当在支持侧玻璃基片201中形成用于电容元件的孔(未画出)时，可以进一步把电容元件纳入支持侧玻璃基片201中。
接下来，如图11(d)中所示，金属阻挡层106形成了，它复盖基本连接插脚105a、基本导线105b和小导线105c的暴露表面。这一金属阻挡层106由例如钽或钽氧化物做成，其薄膜的厚度约50至500nm。采用溅射形成金属阻挡层106。
接下来，如图12(a)中所示，在导线嵌入绝缘膜103和金属阻挡层106上形成涂敷玻璃膜107(用于使表面平坦的绝缘膜)。
在这种情况中，如前所述，基本导线105b和小导线105c被分别嵌入支持侧玻璃基片201和导线嵌入绝缘膜103。所以，与在支持侧玻璃基片101上形成导线的情况相比，几乎不会在涂敷玻璃膜107的表面上形成不规则性。
如在第一实施例中解释的那样，由于导线能容易地嵌入涂敷玻璃膜107，所以可以得到基本上平坦的表面形状(轮廓)，这里的表面形状几乎不受底层(ground layer)上不均匀性的影响。所以，可以得到基本平坦的表面形状。这一涂敷玻璃膜107的膜厚度约0.1至3μm。
再有，位于金属阻挡层106下面的铜被先前形成的金属阻挡层106防护，使其不能扩散到涂敷玻璃膜107中。由于上述，可以防止发生铜向向涂敷玻璃膜107中迁移。在这方面，在即使铜迁移到涂敷玻璃膜107中也不会引起问题的情况中，可以省去金属阻挡层106。
接下来，如图12(b)中所示，涂敷玻璃膜107被用机械研磨法或CMP法研磨，从而使涂敷玻璃膜107的表面平坦。由于如前所述这一涂敷玻璃膜107的表面形状基本上是平坦的，所以在这一过程中的研磨量可以减少。在以这种方式研磨过涂敷玻璃膜107的表面之后，涂敷玻璃膜107表面上的不均匀性被减小到不超过1nm。
接下来，如图12(c)中所示，准备了一个元件侧硅晶片116(元件侧半导体基片)，在其表面上形成由SiO2做成的中间绝缘膜109。该中间绝缘膜109是在元件侧硅晶片116被热氧化时形成的，其膜厚度约50nm至400nm。在这方面，在这一实施例中，是在元件侧硅晶片116的两个表面上形成中间绝缘膜109，然而，有可能不这样做，而是准备一个元件侧硅晶片，只在其一个表面上形成中间绝缘膜109。
接下来，如图13(a)中所示，元件侧硅晶片116被粘贴在支持侧玻璃基片201的一个表面上。在使用元件侧硅晶片而且只在其一个表面上形成中间绝缘膜109的情况下，元件侧硅晶片的中间绝缘膜一侧被粘贴在支持侧玻璃基片201的一个表面一侧上。
在这种情况中，粘贴是如下进行的：当把元件侧硅晶片116放到支持侧玻璃基片201的一个表面一侧上时，该晶片被退火。
在这种情况中，应注意下述内容。在图12(b)中所示过程中，涂敷玻璃膜107的表面已被弄平坦。由于上述，当进行上述粘贴时，在支持侧玻璃基片201和元件侧硅晶片108之间不形成缝隙，因此它们能彼此紧密地粘贴。
接下来，如图13(b)中所示，元件侧硅晶片116被用CMP法研磨，其厚度被减小。这样，便提供了厚度约0.5至50μm的半导体膜108。
在这种情况中，如在第一实施例中解释的那样，由这一半导体膜108和中间绝缘膜109构成了一个SOI结构。
在这方面，可以执行图17(a)和17(b)中所示过程，以代替图13(a)和13(b)中所示过程。
在图17(a)中所示的过程中，两个支持侧玻璃基片201之一的一个表面粘贴到元件侧硅晶片116的一个表面上，而这两个支持侧玻璃基片201中的另一个的一个表面粘贴到元件侧硅晶片116的另一个表面上。在此之后，利用众所周知的晶片分割技术把元件侧硅晶片116沿着图中的A-B截面一分为二。
图17(b)显示如上述那样把元件侧硅晶片一分为二之后的状态。如图中所见，当应用晶片分割技术时，有可能造出两个结构，其中半导体膜108在支持侧玻璃基片201的一个表面上形成。于是，当采用这种方法时，能把制造元件侧硅晶片116的成本降低一半。
在按这种方式形成半导体膜108之后，执行图13(c)中所示过程。在这一过程中，形成了元件形成层108a，在它上面形成元件，如晶体管。
在这方面，可以按第一实施例中相同的方式执行下述过程，以代替形成半导体膜108的过程(如图12(c)至13(b)中所示)，和代替在半导体膜108上形成元件的过程(如图13(c)中所示)。准备一个硅晶片，在其一个表面上形成半导体元件，而可以让该硅晶片的相反表面(在其上未形成半导体元件的那一面)用胶粘贴在涂敷玻璃膜107上，涂敷玻璃膜107的表面是被弄成平坦的。
接下来，支持侧玻璃基片201的另一面被用机械研磨法或CMP法研磨，如图14(a)中所示，从而使基本连接插脚105a的底面暴露出来。
接下来，如图14(b)中所示，在支持侧玻璃基片201的另一面上形成由做成的SiO2表面绝缘膜110。这一表面绝缘膜110是由CVD法形成的，膜的厚度约10至1000nm。
接下来，如图14(c)中所示，由蚀刻形成第二组孔111、111、…，它们从元件形成表面108b延伸到金属阻挡层106。在金属阻挡层106由钽氧化物之类电介质制成的情况中，金属阻挡层106也被蚀刻，从而使第二组孔111、111、…能到达基本连接插脚105a和基本导线105b。在这方面，在不形成金属阻挡层106的情况中，形成第二组孔111，从而使它们能到达基本连接插脚105a和基本导线105b。
在已经形成的第二组孔111之后，通过蚀刻在元件形成层108a上形成与第二组孔111相通的凹入部分108c。以与第一实施例相同的方式，形成凹入部分108c，从而使元件形成层108a的导线层能暴露到凹入部分108c的侧壁或底面。
接下来，如图14(d)中所示，利用第一实施例中解释过的同样方法，作为第二金属的一例，将铜填入第二组孔111和凹入部分108c。由于上述，能形成由填入第二组孔111中的铜构成的辅助连接插脚112a。还能形成由填入凹入部分108c的铜构成的上电极垫片112a。在这方面，可以使用钨、铝、钽、钛、镍和铬作为第二金属，以代替铜。
接下来，如图15(a)中所示，在表面绝缘膜110上形成由铜做成的下电极垫片113、113、…。这些下电极垫片113、113、…是由减去法、半添加法或全添加法形成的。于是，下电极垫片113、113、…经由表面绝缘膜110的开口部分110a与基本连接插脚105a电连接。
接下来，如图15(b)中所示，在表面绝缘层110和下电极113上涂敷焊料保护层117。这一焊料保护层117有开口部分117a，下电极垫片113的表面暴露给这些开口部分117a。
接下来，如图15(c)中所示，通过开口部分117a在下电极垫片113、113、…上装上焊料块114、114、…。虽然图中未画出，在完成这一过程的阶段，在一片支持侧玻璃基片201上形成多个半导体装置203、203、…，它们都是已经用本实施例的制造半导体装置的方法制造的。
在此之后，通过切片使半导体装置203、203、…做成各个单片。在半导体装置203、203、…已被做成各个单片之后，通过焊料块114、114、…使它们安装在安装基片(未画出)上，例如母板，这些焊料块是在每个半导体装置203中提供的。
在这方面，由本实施例的方法制造的半导体装置可以作为单体使用。另一种方法是，如图16中所示，可以把多个半导体装置203沿垂直方向叠置(如图16中所示)，从而使它们能形成三维安装结构。
在图16中所示的结构中，在上侧半导体装置203中提供的焊料块114与在下侧半导体装置203中提供的上部电极垫片112b结合。于是，在这一结构中，上侧半导体装置203的基本连接插脚105a与下侧半导体装置203的辅助连接插脚112a电连接。
当如上述半导体装置203、203叠置从而使它们能形成三维安装结构时，安装面积能被减小，使得小于把半导体装置203、203安排在同一平面上时的安装面积，这能对减小电子设备尺寸有大的贡献，而减小电子设备尺寸正是近来所要求的。
根据本实施例的制造半导体装置的方法，与第一实施例中的方式相同，形成元件的过程(图13(c)中所示)是在基本连接插脚105a所用的第一组孔201a的形成过程(图10(a)中所示)之后执行的。于是，当形成第一组孔201a时，没有元件受损。因此，与使用传统方法制造半导体装置的情况相比，在本实施例中，能够提高半导体装置的产量。
(4)第四实施例
接下来，参考图18至20，下面将解释本发明第四实施例的制造半导体装置的方法。在这方面，用类似的参考标号指示与第一至第三实施例中类似的部件，并且在这里将略去对类似部件的解释。
这一实施例与第一至第三实施例的不同点在于形成半导体膜108的过程。除了这一过程外，其他过程都与第一至第三实施例中的过程相同。所以，这里将只解释形成半导体膜108的过程。
首先，在如图2(d)中所示过程之后，如图18(a)中所示，提供了一个过程，在这一过程中在导线嵌入绝缘膜103和金属阻挡层106上涂敷玻璃，而且对玻璃层表面进行研磨和使其平坦，从而形成SiO2膜118(表面平坦膜)。
接下来，如图18(b)中所示，用CVD法在SiO2膜118上形成SiO2膜119。这一SiO2膜119的厚度约5至500nm。
接下来，如图18(c)中所示，准备元件侧硅晶片116(元件侧半导体基片)，在其表面上形成由SiO2做成的中间绝缘膜109。中间绝缘膜109是通过对元件侧硅晶片116进行热氧化形成的，它的厚度约50nm至400nm。在这方面，至少在元件侧硅晶片116的一个表面上形成中间绝缘膜109就足够了，就是说，不需要像图中所示结构中那样在元件侧硅晶片116的两侧上形成中间绝缘膜109。
接下来，如图19(a)中所示，元件侧硅晶片116粘贴在支持侧硅晶片101的一个表面侧上。在使用元件侧硅晶片而且只在其一侧形成中间绝缘膜109的情况中，元件侧硅晶片的中间绝缘膜一侧粘贴在支持侧硅晶片101的一个表面侧上。
在这种情况中，粘贴是以如下方式进行的：在把元件侧硅晶片116放到支持侧硅晶片101的一个表面上之后，整体进行退火。
接下来，如图19(b)中所示，使元件侧硅晶片116脱落。由于中间绝缘膜109是通过对元件侧硅晶片116进行热氧化而形成的，所以在中间绝缘膜109和元件侧硅晶片116之间的粘着强度很高。因此，即使如上述使元件侧硅晶片116脱落，仍在中间绝缘膜109的表面上留下一个薄的Si(硅)膜。换句话说，靠近元件侧硅晶片116表面的Si(硅)膜被转移到支持侧硅晶片101上。在这一实施例中，这样被转移的Si(硅)膜用作半导体膜108。
在此之后，通过图4(c)至6(c)所示的过程，图19(c)中所示半导体装置120便完成了。在这方面，在半导体装置120中形成第二组孔111、111、…，从而使这些孔能穿透上面的CVD SiO2膜119。
上述过程不仅能应用于使用支持侧硅晶片101的情况，而且能应用于使用支持侧玻璃基片201的情况。在这种情况中，执行上述相同过程便足够了。所以，这里略去其解释，只是在图20中显示出完成的半导体装置121的截面图。如图20中所示，在这种情况中也形成了第二组孔111、111、…，从而使这些孔能穿透上面的SiO2膜119。

Claims (14)

1.一种制造半导体装置的方法，所述方法包含如下步骤：
在支持侧半导体基片的一个表面上形成不穿透该支持侧半导体基片的第一组孔；
在支持侧半导体基片表面之一上，也在第一组孔的侧壁和底部上，形成底层绝缘膜；
通过在第一组孔中填充第一金属，形成基本连接插脚；
经由中间绝缘膜，在支持侧半导体基片的一个表面一侧形成半导体膜；
在该半导体膜上形成元件；
通过研磨支持侧半导体基片的另一表面，使基本连接插脚的底面暴露出来；
形成从半导体膜的元件形成表面延伸到基本连接插脚的第二组孔；以及
通过在第二组孔中填充第二金属，形成辅助连接插脚，用于元件与基本连接插脚的电连接。
2.根据权利要求1的制造半导体装置的方法，进一步包含如下步骤：
与形成第一组孔的步骤同时地在支持侧半导体基片的一个表面上形成导线槽；
与形成底层绝缘膜的步骤同时地在导线槽的侧壁和底部上形成一底层绝缘膜；以及
通过对导线槽中填充第一金属，在导线槽中形成基本导线。
3.根据权利要求1的制造半导体装置的方法，进一步包含如下步骤：
在形成底层绝缘膜之后，在底层绝缘膜上形成具有用于小导线的开口部分的导线嵌入绝缘膜；以及
与形成基本连接插脚同时地，通过在用于小导线的开口部分中填充第一金属，形成小导线。
4.根据权利要求1的制造半导体装置的方法，其中形成半导体膜的步骤包含如下步骤：
准备一个元件侧半导体基片，在其上形成中间绝缘膜；
将元件侧半导体基片的中间绝缘膜一侧粘贴在支持侧半导体基片的一个表面一侧上；以及
在元件侧半导体基片被粘贴之后，减小元件侧半导体基片的厚度，从而形成半导体膜。
5.根据权利要求1的制造半导体装置的方法，进一步包含如下步骤：
在形成半导体膜之前，在支持侧半导体基片的一个表面一侧上形成一个用于使表面平坦的绝缘膜；以及
使这个用于使表面平坦的绝缘膜的表面变得平坦。
6.一种制造半导体装置的方法，进一步包含如下步骤：
在支持侧绝缘基片的一个表面上形成不穿透该支持侧绝缘基片的第一组孔；
通过在第一组孔中填充第一金属，形成基本连接插脚；
经由中间绝缘膜，在支持侧绝缘基片的一个表面一侧形成半导体膜；
在该半导体膜上形成元件；
通过研磨支持侧绝缘基片的另一表面，使基本连接插脚的底面暴露出来；
形成从半导体膜的元件形成表面延伸到基本连接插脚的第二组孔；以及
通过在第二组孔中填充第二金属，形成辅助连接插脚，用于元件与基本连接插脚的电连接。
7.根据权利要求6的制造半导体装置的方法，其中形成第一组孔的步骤包括形成一个薄膜的步骤，该薄膜用于增强支持侧绝缘基片与第一金属的粘附性质。
8.根据权利要求6的制造半导体装置的方法，进一步包含如下步骤：
与形成第一组孔的步骤同时地在支持侧绝缘基片的一个表面上形成导线槽；以及
与形成基本连接插脚的步骤同时地，通过在导线槽中填充第一金属，形成基本导线。
9.根据权利要求6的制造半导体装置的方法，进一步包含如下步骤：
在支持侧绝缘基片的一个表面上形成具有用于小导线的开口部分的导线嵌入绝缘膜；以及
与形成基本连接插脚的步骤同时地在用于小导线的开口部分中填充第一金属，从而形成小导线。
10.根据权利要求6的制造半导体装置的方法，其中形成半导体膜的步骤包含如下步骤：
准备一个元件侧半导体基片，在其表面上形成中间绝缘膜；
将元件侧半导体基片的中间绝缘膜一侧粘贴在支持侧绝缘基片的一个表面的一侧上；以及
在元件侧半导体基片被粘贴到支持侧绝缘基片的一个表面一侧上之后，减小元件侧半导体基片的厚度，从而形成半导体膜。
11.根据权利要求6的制造半导体装置的方法，进一步包含如下步骤：
在形成半导体膜之前，在支持侧绝缘基片的一个表面一侧上形成一个用于使表面平坦的绝缘膜；以及
使这个用于使表面平坦的绝缘膜的表面变得平坦。
12.根据权利要求1至11之一的制造半导体装置的方法，其中形成基本连接插脚的步骤包括一个形成金属阻挡层的步骤，在形成基本插脚之后，该金属阻挡层复盖基本连接插脚的暴露的表面。
13.一种半导体装置，包含：
具有从中穿过的第一孔的支持侧半导体基片；
在其中结合有元件的半导体膜，所述半导体膜具有从中穿过的第二孔并叠置在所述支持侧半导体基片上；
基片连接插脚，含有填入所述第一孔中的第一金属；以及
辅助连接插脚，含有填入所述第二孔中的第二金属，所述辅助连接插脚将所述基本连接插脚与所述元件电连接。
14.一种半导体装置，包含：
具有从中穿过的第一孔的支持侧绝缘基片；
在其中结合有元件的半导体膜，所述半导体膜具有从中穿过的第二孔并叠置在所述支持侧绝缘基片上；
基片连接插脚，含有填入所述第一孔中的第一金属；以及
辅助连接插脚，含有填入所述第二孔中的第二金属，所述辅助连接插脚将所述基本连接插脚与所述元件电连接。
CNB021002452A 2001-01-10 2002-01-10 制造半导体装置的方法及半导体装置 Expired - Fee Related CN1228824C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001002152A JP3535461B2 (ja) 2001-01-10 2001-01-10 半導体装置の製造方法及び半導体装置
JP002152/2001 2001-01-10

Publications (2)

Publication Number Publication Date
CN1365140A true CN1365140A (zh) 2002-08-21
CN1228824C CN1228824C (zh) 2005-11-23

Family

ID=18870700

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021002452A Expired - Fee Related CN1228824C (zh) 2001-01-10 2002-01-10 制造半导体装置的方法及半导体装置

Country Status (4)

Country Link
US (1) US6661077B2 (zh)
JP (1) JP3535461B2 (zh)
CN (1) CN1228824C (zh)
TW (1) TW531843B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420180A (zh) * 2010-09-24 2012-04-18 新科金朋有限公司 半导体器件及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
JP4311376B2 (ja) 2005-06-08 2009-08-12 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
US7297613B1 (en) 2005-06-09 2007-11-20 The United States Of America As Represented By The National Security Agency Method of fabricating and integrating high quality decoupling capacitors
US8154105B2 (en) * 2005-09-22 2012-04-10 International Rectifier Corporation Flip chip semiconductor device and process of its manufacture
US7528494B2 (en) * 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
DE102007044685B3 (de) * 2007-09-19 2009-04-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronisches System und Verfahren zur Herstellung eines dreidimensionalen elektronischen Systems
US20090127667A1 (en) * 2007-11-21 2009-05-21 Powertech Technology Inc. Semiconductor chip device having through-silicon-via (TSV) and its fabrication method
JP5522377B2 (ja) * 2009-03-05 2014-06-18 Ｔｄｋ株式会社 貫通電極の形成方法、及び半導体基板
TW201214627A (en) * 2010-09-10 2012-04-01 Soitec Silicon On Insulator Methods of forming through wafer interconnects in semiconductor structures using sacrificial material and semiconductor structures formes by such methods
FR2965397A1 (fr) * 2010-09-23 2012-03-30 Soitec Silicon On Insulator Procédés de formation de trous d'interconnexion a travers la tranche dans des structures semi-conductrices au moyen de matériau sacrificiel, et structures semi-conductrices formées par de tels procédés.
JP5598420B2 (ja) * 2011-05-24 2014-10-01 株式会社デンソー 電子デバイスの製造方法
TWI482240B (zh) 2011-12-19 2015-04-21 Nat Univ Tsing Hua 半導體之貫孔內連接線的製造方法
SE538058C2 (sv) * 2012-03-30 2016-02-23 Silex Microsystems Ab Metod att tillhandahålla ett viahål och en routing-struktur

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011695B2 (ja) 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
JP3920399B2 (ja) 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6417535B1 (en) * 1998-12-23 2002-07-09 Lsi Logic Corporation Vertical interdigitated metal-insulator-metal capacitor for an integrated circuit
US6313490B1 (en) * 1999-03-16 2001-11-06 Micron Technology, Inc. Base current reversal SRAM memory cell and method
US6236103B1 (en) * 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
JP2001185721A (ja) * 1999-12-22 2001-07-06 Nec Corp 半導体装置
US6566191B2 (en) * 2000-12-05 2003-05-20 International Business Machines Corporation Forming electronic structures having dual dielectric thicknesses and the structure so formed

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420180A (zh) * 2010-09-24 2012-04-18 新科金朋有限公司 半导体器件及其制造方法
CN102420180B (zh) * 2010-09-24 2017-03-01 新科金朋有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
JP2002208632A (ja) 2002-07-26
US20030092256A1 (en) 2003-05-15
US6661077B2 (en) 2003-12-09
JP3535461B2 (ja) 2004-06-07
CN1228824C (zh) 2005-11-23
TW531843B (en) 2003-05-11

Similar Documents

Publication Publication Date Title
CN1228824C (zh) 制造半导体装置的方法及半导体装置
CN1288947C (zh) 多层布线基片及其制造方法
CN1290170C (zh) 探针板和半导体芯片的测试方法、电容器及其制造方法
CN1260789C (zh) 电路板,半导体装置制造方法,及电镀系统
CN1277309C (zh) 半导体器件及其制造方法
CN1182766C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1882224A (zh) 配线基板及其制造方法
CN1096116C (zh) 半导体器件及其制造方法
CN1171298C (zh) 半导体器件
CN1151542C (zh) 电子器件及其制造方法
CN1633705A (zh) 半导体装置及其制造方法
CN1976014A (zh) 半导体器件及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1649162A (zh) 光传感器模块
CN1518080A (zh) 电子元件封装结构及其制造方法
CN1532904A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1957464A (zh) 半导体器件、配线基板及其制造方法
CN101049057A (zh) 多层印刷电路板及多层印刷电路板的制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1835661A (zh) 配线基板的制造方法
CN1381070A (zh) 半导体器件及其制造方法、电路基板和电子装置
CN1949506A (zh) 混合模块和其制造方法
CN1705108A (zh) 电路装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051123

Termination date: 20210110

CF01 Termination of patent right due to non-payment of annual fee