JPH09266215A - 高周波高出力用半導体デバイスおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 温度上昇を抑え、高周波特性、出力特性の優
れた半導体デバイスを提供する。 【解決手段】 シリコン基板１上に化合物半導体層２を
積層した積層基板１０を用いて、該化合物半導体層２に
少なくとも１つのトランジスタが形成された半導体デバ
イスおいて、前記トランジスタが形成されている部分の
前記シリコン基板１が部分的に除去され、該除去されて
いる部分１５を含むシリコン基板１の裏面に熱伝導層４
を設けたことを特徴とする半導体デバイス。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコン基板上に
化合物半導体層が積層された基板を用いて製作される半
導体デバイスおよびその製造方法に関し、特に、高周波
高出力、例えば数百ＭＨｚ以上の周波数帯で、かつ０．
５Ｗ以上の電力領域で使用される高周波高出力用半導体
デバイスおよびその製造方法に関する。

【０００２】

【従来の技術】高周波高出力用の半導体デバイス、例え
ば数百ＭＨｚ以上の周波数帯で、かつ０．５Ｗ以上の電
力領域で使用される半導体デバイスは、特に、移動体通
信などの無線通信に用いられている。このような高周波
高出力半導体デバイスとしては、シリコンデバイスの
他、ガリウムヒ素（ＧａＡｓ）に代表される化合物半導
体を用いたパワー用金属半導体接合電界効果トランジス
タ（パワーＭＥＳＦＥＴ）が利用されている。これは、
ガリウムヒ素などの化合物半導体を用いたＭＥＳＦＥＴ
が、電力付加効率が高いため消費電力を小さくすること
が可能であることや、その電子移動度がシリコンに比べ
て大きいことから、デバイスとしての高速動作（高周波
動作）が可能となるなどの利点を有するためである。

【０００３】この様な利点を有する化合物半導体は、シ
リコンに比較して電子移動度が大きいという長所がある
反面、熱伝導率が低ため、デバイス内、特に形成されて
いるＭＥＳＦＥＴなどのトランジスタで発熱した熱が外
部に逃げずらいといった問題がある。

【０００４】高周波高出力半導体デバイスでは、高出力
を得るために大きな直流電流を加えねばならず、また、
高周波を増幅するためには、デバイス内での位相の遅れ
を生じさせないようにするためにデバイスサイズ（デバ
イス内のトランジスタのサイズ）を小さく作る必要があ
る。そして、この様な半導体デバイスでは、その電力変
換効率が１００％というわけには行かず、残りのエネル
ギーは小さなデバイス内部で熱になるため、熱伝導率が
低いがために、この熱が内部にたまりデバイス温度を大
幅に上昇させて、デバイスの特性を劣化させてしまうこ
ととなる。

【０００５】また、ガリウムヒ素などの化合物半導体
は、シリコンに比べて比熱が小さいという性質もあり、
発生した熱によるデバイス内部の温度上昇が、シリコン
デバイスよりも格段に起こりやすく、この点でも温度上
昇によるデバイス特性が劣化する原因となっている。

【０００６】そしてこの様なデバイスの温度上昇は、高
出力を目的とした高周波デバイスにとってその出力特性
を左右することとなる。したがって、デバイスの温度上
昇を低減させることは重要な課題である。

【０００７】従来、化合物半導体による高周波高出力用
デバイスにおける昇温対策としては、例えば、トランジ
スタなどを作製し終わった後、半導体基板裏面を研磨す
ることにより、約４００〜７００μｍある基板の厚さを
３０〜４０μｍ程度にまで薄く加工して、裏面に熱伝導
性のよい金属を塗布しヒートシンクなどに実装すること
によって、実効的な熱抵抗を下げることにより高出力特
性を改善している。

【０００８】また、特開平６−５８８０号公報には、ガ
リウムヒ素基板上に設けられたトランジスタのソース電
極金属が設けられている部分のガリウムヒ素基板にバリ
アホールを開け、基板裏面に金属膜を形成することで、
ソース電極金属から間接的に熱を逃しやすくする方法が
開示されている。

【０００９】

【発明が解決しようとする課題】しかし、化合物半導体
は、元来非常に脆弱な性質があるため、基板自体を研磨
により薄く加工することは、研磨中に基板の割れ欠けと
いった欠損が生じやすく、その加工歩留まりを低下させ
る原因となっている。

【００１０】また、ＧａＡｓなど化合物半導体は、元
来、熱伝導率が低いため、さらに出力の大きいデバイス
を作製するためには、基板の厚さを３０〜４０μｍ程度
に薄くしても、まだ十分に熱抵抗が小さいとはいえず、
熱抵抗を下げるために、さらに基板を薄くすることが望
まれるが、化合物半導体の非常に脆弱な性質のために、
研磨中に基板の割れ欠けといった欠損が生じやすく、そ
の加工歩留まりや生産性を非常に低下させるという問題
があって、生産ラインにおいて基板をこれ以上薄く加工
することは事実上できないのが現状である。

【００１１】また、特開平６−５８８０号公報に開示さ
れた方法では、ソース電極裏面をエッチングして放熱用
金属を設けることにより放熱する構造をしているが、こ
の方法では、デバイス内で実際に発熱している活性部分
で生じた熱を一度ソース電極を通して活性部分の外部ま
で伝え、そこから間接的に熱を逃す構造になっているた
め、熱抵抗の低減効果としてはあまり大きくない。ま
た、同様の方法で活性部分のソース電極の裏面をエッチ
ングして放熱用金属を設ける方法を考えられるが、この
場合、ソース電極の裏面をエッチングするためには、ソ
ース電極をある程度大きく作製する必要があり、これは
結果的に活性部分の増大、すなわち、不必要なゲート電
極部分の増大を伴うため、信号の位相遅れが問題になる
ような高周波用デバイスに適用した場合、実効ゲート幅
を短縮しなければならず、目的とする高出力化の妨げと
なる。

【００１２】そこで、本発明の目的は、半導体デバイ
ス、特に高周波高出力用半導体デバイスにおける温度上
昇の問題を解決するため、放熱効率の良い半導体デバイ
スを提供し、かつ、その様な半導体デバイスの製造に当
たってその生産性を極力低下させることのない製造方法
を提供することである。

【００１３】

【課題を解決するための手段】上記目的を達成するため
の請求項１記載の本発明は、シリコン基板表面上に化合
物半導体層を積層した積層基板を用いて、該積層基板上
の該化合物半導体層に少なくとも１つのトランジスタが
形成された半導体デバイスおいて、前記トランジスタが
形成されている部分に対応した前記シリコン基板が部分
的に除去され、該除去されている部分を含むシリコン基
板裏面に熱伝導層を設けたことを特徴とする半導体デバ
イスである。

【００１４】また、請求項２記載の本発明は、前記請求
項１記載の構成において、前記除去されている部分が前
記化合物半導体層が露出するまで除去されていることを
特徴とする半導体デバイスである。

【００１５】上記目的を達成するための請求項３記載の
本発明は、シリコン基板表面上に化合物半導体層を積層
した積層基板を用いて、該積層基板上の該化合物半導体
層に少なくとも１つのトランジスタが形成された半導体
デバイスの製造方法において、前記シリコン基板の裏面
に、前記トランジスタが形成される部分に対向する位置
が開口したエッチングマスクを形成する工程と、該エッ
チングマスクを通して、前記シリコン基板を異方性エッ
チングにより部分的に除去する工程と、前記エッチング
マスクを除去し、前記シリコン基板の部分的に除去され
た部分を含む前記シリコン基板裏面に熱伝導層を形成す
る工程と、を有することを特徴とする半導体デバイスの
製造方法である。

【００１６】また、請求項４記載の本発明は、前記請求
項３記載の、前記半導体デバイスの製造方法において、
少なくとも前記シリコン基板を異方性エッチングにより
部分的に除去する工程より以前に、前記化合物半導体層
の表面に、保護膜を形成する工程を有することを特徴と
する半導体デバイスの製造方法である。

【００１７】

【発明の実施の形態】以下、添付した図面を参照して、
本発明の一実施の形態を説明する。

【００１８】図１は、本発明を適用した半導体デバイス
の断面図である。この半導体デバイスは、シリコン基板
１上に化合物半導体層としてガリウムヒ素層２を積層し
た基板１０を用いて、該基板１０上のガリウムヒ素層２
にトランジスタの一つであるパワーＭＥＳＦＥＴ３を形
成したものであり、このＭＥＳＦＥＴ３には、金属製の
パッド１１がガリウムヒ素層２上に設けられている。そ
して、このデバイスは、図示するように、デバイスが動
作したときに発熱する部分２０、すなわち、ＭＥＳＦＥ
Ｔ３が形成されている部分に対応した前記シリコン基板
１が部分的に除去されており、この除去された部分１５
を含むシリコン基板１の裏面全体に熱伝導層４が形成さ
れている。

【００１９】この熱伝導層４は、熱伝導性がよく、融点
があまり低くなく、また、できるだけ応力が小さな金属
材料であることが好ましく、例えば、金（Ａｕ）、銅
（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タング
ステン（Ｗ）、ニッケル（Ｎｉ）など、またはこれら金
属の合金を好適に用いることができる。また、この熱伝
導層は上記のような金属や合金の単層でもよいが、複数
の金属層を積層したものでもよい。

【００２０】この様な構造により、直接ガリウムヒ素層
２の最も発熱する部分２０は、熱伝導層４と直接接触し
ているため、デバイスの実質的な熱抵抗を低くすること
ができ、効果的に発熱部分から熱を逃して、デバイスの
温度上昇を抑制することができる。また、このデバイス
をその熱伝導層４が接触するようにヒートシンク上に設
けることで、さらにデバイスの温度上昇が抑えられる。

【００２１】このデバイスの製造方法について、図２お
よび図３を参照して説明する。なお、図２と図３は、後
述するように、シリコン基板１裏面からエッチングによ
って除去する部分の深さを変えるために、シリコン基板
１裏面に形成するエッチングマスクの開口部の大きさを
違えたもので、その工程順序は全く同じであり、図２に
おいては、前記図１に示したデバイスの如く、発熱部分
のガリウムヒ素層２が露出するように除去したものであ
り、図３は、エッチング深さを浅くして、発熱部分２０
裏面に一部シリコンを残したものである。

【００２２】本実施の形態で用いられる積層基板１０
は、シリコン基板１として図４に示すように、その表面
の面方位が（００１）面のもの、または、（００１）面
から少しだけ傾いた（００１）オフ基板を用い、このシ
リコン基板１上に約３μｍのガリウムヒ素層２をエピタ
キシャル成長法により形成したものである。

【００２３】製造方法は、まず、図２ａおよび図３ａに
示すように、シリコン基板１上にガリウムヒ素層２を積
層した基板１０のシリコン基板１裏面に後述するエッチ
ングマスク５となる酸化シリコン膜または窒化シリコン
膜を成膜する。そして、表裏両面にフォトレジスト６を
成膜する。

【００２４】次に、図２ｂおよび図３ｂに示すように、
両面アライメント装置を使用して、ガリウムヒ素層２上
にＭＥＳＦＥＴを形成する部分に相当する部分のシリコ
ン基板１裏面に成膜したフォトレジスト６を開口して、
該開口部よりエッチングマスク５となる酸化シリコン膜
または窒化シリコン膜をエッチングして、エッチングマ
スク５を形成する。このエッチングには、ＲＩＥやＣＤ
Ｅなどのドライエッチングの他、酸化シリコン膜の場合
には、フッ化水素酸溶液によるウェットエッチングでも
よい。

【００２５】この工程において、フォトレジスト６の開
口部、すなわちエッチングマスク５の開口部の大きさを
変えることで、図２に示すように、シリコン基板１裏面
からガリウムヒ素層２が露出するようにしたり、図３に
示すように、ガリウムヒ素層２が露出しないようにシリ
コン基板１を残すなどの制御を行うことができる。な
お、エッチングマスク５の開口部の大きさとエッチング
量との関係については後に詳述する。

【００２６】次に、図２ｃおよび図３ｃに示すように、
両面のフォトレジスト６を除去する。ここで、ガリウム
ヒ素層２上にトランジスタなどが未形成の場合には、ガ
リウムヒ素層２は後述の異方性エッチング液に直接触れ
てもエッチングされるものではないので構わないが、先
にトランジスタなどの素子が形成され、ガリウムヒ素層
２表面を異方性エッチング液に晒したくない場合には、
ガリウムヒ素層２表面に保護膜７として、例えばリンガ
ラス（ＰＳＧ）やスピオングラス（ＳＯＧ）またはプラ
ズマＣＶＤ法などによる酸化シリコン膜や窒化シリコン
膜などを成膜し、ガリウムヒ素層２表面を保護してお
く。なお、この保護膜形成の工程は、前記図２ａおよび
図３ａを参照して説明した、エッチングマスク５となる
酸化シリコン膜または窒化シリコン膜の成膜工程前にま
たは同時に、もしくは、その後のフォトレジスト塗布工
程前などに行ってもよい。

【００２７】次に、エッチングマスク５を形成した基板
全体を異方性エッチング液に浸漬して、シリコン基板１
をエッチングマスク５の開口部からエッチングする。こ
れにより図２ｄ〜ｅおよび図３ｄ〜ｅに示すように、シ
リコン基板の一部が除去される。

【００２８】異方性エッチング液としては、本実施の形
態では水酸化カリウム（ＫＯＨ）３０％水溶液を用い
た。この異方性エッチング液は、シリコンの露出してい
る面方位によってエッチング速度が異なり、水酸化カリ
ウム水溶液では、（１１１）面と等価な面方位である
｛１１１｝面のエッチング速度が他の方位のエッチング
速度より非常に遅く、｛１１１｝面が露出した時点でエ
ッチングがほぼ停止してしまうものである。したがっ
て、エッチングマスク５の開口が小さければ、図５ａに
示すように、断面が略Ｖ字形となるように｛１１１｝面
が露出してエッチングが停止し、開口部が大きければ、
図５ｂに示すように、ガリウムヒ素層が露出して断面が
略台形となった時点で停止することとなる。なお、ガリ
ウムヒ素層自体は、この水酸化カリウム水溶液ではエッ
チングされない。このため、この異方性エッチングにお
いては、エッチング時間を厳密に制御する必要はなく、
エッチングマスク５の開口部の大きささえ規定してしま
えば、再現性よく所望するエッチング量を得ることがで
きる。

【００２９】次に、図２ｆおよび図３ｆに示すように、
シリコン基板１裏面のエッチングマスク５を除去する。
この時、保護膜７およびエッチングマスク５を共に酸化
シリコン膜により形成した場合には、フッ化水素酸溶液
に基板を浸漬することで同時に除去することが可能であ
るが、表面側の保護膜７を残す必要がある場合（フッ化
水素酸溶液に表面を晒したくない場合）には、保護膜７
上にフォトレジストを塗布しべーキングしておき、裏面
エッチングマスク５を除去した後、ドライエッチングに
より表面のレジストや保護膜７を除去するとよい。もち
ろんトランジスタなどの形成前で、保護膜７などがない
状態ではこのような処理は必要ない。また、除去する必
要のない場合は、保護膜７およびエッチングマスク５の
全部または一部をそのまま残してもかまわない。

【００３０】次に、図２ｇおよび図３ｇに示すように、
その一部を除去したシリコン基板１裏面に、熱伝導層４
を形成する。また、ガリウムヒ素層２にトランジスタな
どが未形成の場合には、トランジスタなどを作製してデ
バイスとして完成させる。

【００３１】以上により既に説明したように（図１参
照）デバイス内の発熱部分から効率よく熱を逃すことの
できる半導体デバイスが作製される。

【００３２】なお、以上説明した実施の形態において
は、化合物半導体層としてガリウムヒ素層のものを示し
たが、本発明は、当然、この化合物半導体層としてガリ
ウムヒ素層に限定されるものではなく、その他ＡｌＧａ
Ａｓ、ＩｎＧａＡｓ、ＩｎＰ、ＺｎＳｅなどの各種化合
物半導体層を用いたものでもよく、また、これら各種化
合物半導体層を積層したものであってもよい。さらに、
上記した製造方法において、シリコン基板全面を裏面か
ら研磨して３０〜４０μｍ程度の薄さにしても良い。

【００３３】

【発明の効果】以上説明した本発明によれば、請求項ご
とに以下のような効果を奏する。

【００３４】請求項１記載の本発明によれば、トランジ
スタなどが形成されている部分に相当するシリコン基板
が部分的に除去され、該除去されている部分を含むシリ
コン基板裏面に熱伝導層を設けたことで、発熱部分であ
るトランジスタなどからの発熱を効率よく外部に逃し、
デバイスとしての出力特性を向上させ得る。また、放熱
のために除去されているシリコン基板の部分は、ごく僅
かであるので、デバイスの耐衝撃性が低下することもな
い。

【００３５】請求項２記載の本発明によれば、前記請求
項１記載の構成において、前記除去した部分が化合物半
導体層が露出するまでシリコン基板の一部を除去したこ
とにより、トランジスタなどが形成されている化合物半
導体層と熱伝導層とが直接接触し化合物半導体層から直
接熱を逃すことができるので、放熱性能がより良くな
り、デバイスとしての出力特性をより向上させ得る。

【００３６】請求項３記載の本発明によれば、シリコン
基板の裏面に形成したエッチングマスクを通して、シリ
コン基板を裏面から異方性エッチングによりエッチング
して、トランジスタなどの発熱部分が形成されている部
分のシリコン基板を部分的に除去することとしたので、
シリコン基板を除去する際のエッチング時間やエッチン
グ条件などを厳密に監視し、制御することなく、容易に
シリコン基板を部分的、かつ限定的に除去することがで
き、放熱効果の高い半導体デバイスを容易に製造するこ
とができる。

【００３７】請求項４記載の本発明によれば、前記請求
項３記載の構成において、異方性エッチングの前に化合
物半導体層表面を保護膜により覆うこととしたので、例
えば既に化合物半導体層表面にトランジスタなどが形成
されている場合には、そのトランジスタ構成部分をエッ
チングによる損傷から防いで、放熱効果の高い半導体デ
バイスを容易に製造することができる。

【図面の簡単な説明】

【図１】 本発明を適用した半導体デバイスの断面図で
ある。

【図２】 本発明を適用した半導体デバイスの製造方法
を工程順に示す図面である。

【図３】 本発明を適用した半導体デバイスの他の製造
方法を工程順に示す図面である。

【図４】 本発明を適用した半導体デバイスに用いたシ
リコン基板の結晶方位を示す図面である。

【図５】 本発明を適用した半導体デバイスの製造方法
中の異方性エッチングを説明するための図面である。

【符号の説明】

１…シリコン基板、 ２…ガリウムヒ素層、 ３…ＭＥＳＦＥＴ形成部、 ４…熱伝導層、 ５…エッチングマスク、 ６…フォトレジスト、 ７…保護膜、 １０…積層基板、 ２０…発熱部分。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 シリコン基板表面上に化合物半導体層を
   積層した積層基板を用いて、該積層基板上の該化合物半
   導体層に少なくとも１つのトランジスタが形成された半
   導体デバイスおいて、 前記トランジスタが形成されている部分に対応した前記
   シリコン基板が部分的に除去され、該除去されている部
   分を含むシリコン基板裏面に熱伝導層を設けたことを特
   徴とする半導体デバイス。
2. 【請求項２】 前記除去されている部分が前記化合物半
   導体層が露出するまで除去されていることを特徴とする
   請求項１記載の半導体デバイス。
3. 【請求項３】 シリコン基板表面上に化合物半導体層を
   積層した積層基板を用いて、該積層基板上の該化合物半
   導体層に少なくとも１つのトランジスタが形成された半
   導体デバイスの製造方法において、 前記シリコン基板の裏面に、前記トランジスタが形成さ
   れる部分に対向する位置が開口したエッチングマスクを
   形成する工程と、 該エッチングマスクを通して、前記シリコン基板を異方
   性エッチングにより部分的に除去する工程と、 前記エッチングマスクを除去し、前記シリコン基板の部
   分的に除去された部分を含む前記シリコン基板裏面に熱
   伝導層を形成する工程と、を有することを特徴とする半
   導体デバイスの製造方法。
4. 【請求項４】 前記半導体デバイスの製造方法におい
   て、少なくとも前記シリコン基板を異方性エッチングに
   より部分的に除去する工程より以前に、前記化合物半導
   体層の表面に、保護膜を形成する工程を有することを特
   徴とする請求項３記載の半導体デバイスの製造方法。