JP2697683B2

JP2697683B2 - 半導体装置及びその製造方法

Info

Publication number: JP2697683B2
Application number: JP7136248A
Authority: JP
Inventors: 洋一荒
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-06-02
Filing date: 1995-06-02
Publication date: 1998-01-14
Anticipated expiration: 2013-01-14
Also published as: JPH08330568A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、更に詳しくは、半導体基板の裏面から表
面に向かって半導体基板を貫通したバイアホールを有す
る半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】近年半導体デバイスの高周波化が進んで
いる。半導体デバイスを高い周波数域で使用するには、
配線及び接地線の寄生インダクタンスを小さくすること
が有効である。ここで、化合物半導体装置では、接地す
べき電極と外部接地導体との間の接続を、ワイヤーボン
ディングによる接続に代えて、化合物半導体基板の表面
と裏面との間を貫通するバイアホールを設け、これをメ
タライズする接続手法がある。この方法は、半導体装置
における寄生インダクタンスを低減し、高周波域におけ
るデバイスの性能を高める利点がある。

【０００３】半導体基板に、上記バイアホールを形成す
る手法としては、エッチング液による湿式エッチング、
或いは、ガス雰囲気中における乾式エッチングなどのエ
ッチング技術が使われる。このような従来のエッチング
技術として特開平３−３８８４２号公報に記載のものが
ある。図５はそのエッチング技術で形成された半導体装
置の断面図である。半導体基板１８の表面には、ゲート
電極１１、ソース電極１２、ドレイン電極１３、及び、
能動層２１からなる高電子移動度トランジスタ（ＨＥＭ
Ｔ：High Electron Mobility Transister）が形成され
ている。ソース電極１２を接地する配線の寄生インダク
タンスを減らす目的で、半導体基板１８を貫通するバイ
アホール１６を形成し、その上に直接にバイアホール受
け電極５を形成して、これをソース電極１２と接続して
いる。

【０００４】近年、製造されている化合物半導体装置で
は、取り扱う周波数が数ＧＨz以上と高いものが数多く
見受けられる。このように高い周波数域では、上記のよ
うに接地インダクタンスが幾らか改善されても、或い
は、能動デバイスが例えば数百μｍ²程度の小さな領域
に形成されていても、半導体装置上に形成される回路は
分布定数回路的な振る舞いをする。他方、半導体装置に
おける平面パターンのスケールダウンは常に要求されて
おり、その結果、単位面積当たりに発生する能動素子の
熱量がますます増大する傾向にある。しかし、この場合
にも、装置の信頼性確保のためには、能動素子のチャネ
ル温度は定められた範囲内に押さえる必要があり、特に
放熱のための熱抵抗を下げることが重要である。このた
め、能動デバイスを形成するための半導体基板の厚みは
必然的に薄くする必要が生じてくる。

【０００５】例えば、現在、バイアホールを持つ半導体
基板の厚みとしては、ガリウム砒素（ＧaＡs）系の半導
体基板を用いたディスクリート（能動素子）デバイスで
は、薄いもので数十μｍ程度であり、また、能動素子以
外の回路要素を能動素子と同一チップに搭載したモノリ
シックＩＣ（ＭＭＩＣ）では、８０〜１５０μｍ程度で
ある。

【０００６】

【発明が解決しようとする課題】前記の如く、マイクロ
波モノリシック集積回路では、能動素子及び受動回路要
素とが同一基板上に形成されている。ここで、その化合
物半導体基板の厚みとしては、能動素子が配置される発
熱部分では放熱効果を上げるために薄いものが望まれる
が、一方、分布定数回路を構成する受動回路要素部分で
は、発熱部分がないので、高周波ロスを低減するために
厚いものが望まれる。これは、受動回路部分では、基板
を厚くすると、同じインピーダンスを条件とすると、線
路幅がより広くとれ、ラインを構成する導体の寄生抵抗
を低減できるからである。

【０００７】上記の通り、マイクロ波モノリシック集積
回路では、従来、その上に形成される素子又は回路要素
によって基板厚みを変えるのでなければ、放熱効果の向
上と高周波ロスの低減とがトレードオフの関係にあるた
め、双方を勘案して基板の厚みを決定する必要があっ
た。ここで、基板厚みを部分的に変えることは、工程を
複雑化することから、商業的に行われた例はない。

【０００８】上記に鑑み、本発明は、放熱効果の向上と
高周波ロスの低減とが同時に実現可能な半導体装置、及
び、その製造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、表面に能動素子のための能
動層が形成された半導体基板と、該半導体基板の表面と
裏面との間を貫通するバイアホールと、前記能動層近傍
に形成され該能動層よりも基板裏面側に底部を有し前記
半導体基板の裏面に開口を有する少なくとも１つの凹部
とを備え、前記凹部のアスペクト比が前記バイアホール
のアスペクト比よりも大きいことを特徴とする。

【００１０】また、本発明の半導体装置の製造方法は、
上記本発明の半導体装置を製造する方法であって、前記
能動層の形成後に、前記半導体基板の裏面にエッチング
保護膜を形成し、該エッチング保護膜をマスクとして前
記バイアホール及び凹部をエッチングにより形成するこ
とを特徴とする。

【００１１】ここで、本発明の半導体装置では、前記半
導体基板は、好ましくは、化合物半導体基板である。化
合物半導体基板では、特に高周波域での作動を目的とす
る回路が多く形成されるので、本発明の利点が特に大き
い。

【００１２】また、本発明で形成されるバイアホール及
び凹部の形状には特に限定はなく、バイアホール及び凹
部との間でアスペクト比の差がとれるものであれば、円
形又は長方形状等、いかなる断面形状のものでもよい。

【００１３】

【作用】本発明の半導体装置では、基板の表面と裏面と
の間を貫通する、アスペクト比が小さなバイアホール
と、基板裏面に開口を有し能動素子の近傍に底部を有す
る、アスペクト比が大きな凹部とを共通の半導体基板に
備える構成により、バイアホール及び凹部が基板裏面か
らのエッチングにより、同一の工程で形成できるため、
従来のバイアホールを有する半導体装置の製造工程に比
して工程数を増やすことなく製造できると共に、凹部
が、その基板裏面の開口部から能動素子の発熱量を放熱
できるので、基板厚みを高周波ロス低減の観点から定め
ても十分な放熱を得ることが容易である。

【００１４】

【実施例】以下、本発明の実施例を参照して、本発明を
更に詳細に説明する。図１（ａ）及び（ｂ）は夫々、本
発明の一実施例の半導体装置の平面図及びそのＡ−Ａ断
面図である。本実施例の半導体装置では、半導体基板１
８の主面を構成する表面にゲート電極１１、ソース電極
１２、ドレイン電極１３、能動層２１等からなる能動素
子を形成しており、接地されるソース電極１２に寄生す
るインダクタンスを減らすためにバイアホール１６を形
成している。

【００１５】バイアホール１６は、半導体基板１８の裏
面から表面迄を貫通しており、その直上部には、バイア
ホール受け電極１５が形成されている。バイアホール受
け電極１５は、ソース電極１２の表面に迄延びて、これ
とバイアホール１６内の金属層１９とを接続している。
半導体基板１８の裏面には、更に能動層２１の下方部分
に多数の凹部１７が形成されている。凹部１７は、その
底部が能動層２１よりも裏面側にあり、半導体基板１８
の裏面に開口を有する。バイアホール１６の径は、凹部
１７の径よりも十分に大きい。

【００１６】バイアホール１６の内面及び各凹部１７の
内面を含む半導体基板１８の裏面全体を覆って薄い金属
層１９がメッキ法により形成されている。半導体基板１
８を含む半導体装置全体はペレットマウント用金属板
（台座）２０に搭載されている。金属層１９と台座２０
とは、ロー材２２によりロー付けされている。台座２０
は、半導体装置の接地面を構成すると共に、バイアホー
ル１６内の金属層１９及びロー材２２並びにバイアホー
ル受け電極１５を経由してソース電極１２に接続され
て、ソース電極１２の接続部分に寄生する寄生インピダ
ンスを低減している。また、ロー材２２を含む凹部１７
は、能動層２１に形成される能動素子で発生する熱量の
大部分を放散させる放熱部として機能する。

【００１７】図２は、図１の半導体装置を製造する際の
フローチャートを示している。まず、半導体装置の発熱
領域を構成する能動層２１を含む表面の製作工程を完了
させた後に（ステップＳ１）、ウェハ表面及び側面をエ
ッチング耐性が高い材料で保護する（ステップＳ２）。
保護材料には、例えばポリイミドが用いられる。次に、
半導体基板１８の裏面のバイアホール１６及び凹部１７
を形成する部分以外の部分をフォトレジスト等の耐エッ
チング保護膜で覆う（ステップＳ３）。引き続き、半導
体基板１８を耐エッチング保護膜をマスクとして基板裏
面から半導体基板１８をエッチングする（ステップＳ
４）。

【００１８】上記基板のエッチングでは、一般的にバイ
アホール作成時に用いられる湿式エッチングやガス雰囲
気中での乾式エッチング等の、ウェハ全体を一括してエ
ッチングできる技術を用いる。例えば、加工部分を時系
列的及至は個別に作成するレーザー加工等の手段はここ
では用いない。エッチング液やエッチングガスにさらさ
れた半導体基板１８裏面の部分は、時間と共にエッチン
グされてバイアホール１６及び凹部１７が形成される。
この際、バイアホールの径と凹部の径とに差を設けてあ
るので、エッチングされる速度はバイアホールにおいて
大きい。このときのエッチング時間は、バイアホール１
６が貫通し且つ凹部１７が貫通しない程度の時間を選定
する。ここで、半導体装置における能動層２１の厚みは
高々数μｍ程度であるから、能動層２１までエッチング
してこれを損なうことがないように、凹部１７のエッチ
ング深さを計算し、これにより、最終的なエッチング時
間を決定する。

【００１９】上記エッチング工程の後に、エッチング保
護膜を除去し（図２、ステップＳ５）、バイアホール及
び凹部内面を含む半導体裏面全体をメタライズする（ス
テップＳ６）。これにより、基板裏面に接地面を形成
し、次工程に移る（ステップＳ７）。

【００２０】図３は、上記エッチング速度の差を一般的
に説明するためのグラフである。同図では、半導体基板
の材質をガリウム砒素（ＧaＡs）とし、その厚みを１０
０μｍ、エッチングされる平面パターン形状を長方形と
してその一辺の長さ（図１で示した寸法Ｌ）を１００μ
ｍと仮定した場合を示しており、エッチング工程におけ
るエッチング時間とエッチング深さとの関係を、前記長
方形の他方の辺の長さであるパターン幅Ｗ（図１で示し
た寸法Ｗ₁、Ｗ₂）が夫々、７５μｍ、５０μｍ、及び、
２５μｍの場合について、夫々を曲線（イ）、（ロ）、
（ハ）として示している。これらパターン幅Ｗは、アス
ペクト比に換算すると、夫々、１．３３、２．０、４．
０に相当する。同図から容易に理解できるように、アス
ペクト比によりエッチング速度が大きく異なる。

【００２１】例えば、バイアホールのエッチング幅Ｗ₁
を７５μｍに選定し（アスペクト比が１．３３）、凹部
の幅Ｗ₂を５０μｍに選定した（アスペクト比が２．
０）ときには、バイアホールは約７０分で基板全体の厚
み１００μｍが貫通するが、このときには、凹部のエッ
チング深さは約８０μｍになる。このようなエッチング
速度の差は、パターン幅の相違によりエッチング媒体に
触れる面積が異なることから得られるものである。この
ようにして、基板を貫通するバイアホールと、これとは
深さが異なる凹部とが同じ工程で一括して作成される。

【００２２】上記において、能動層冷却のために形成す
る凹部１７は、そのアスペクト比をバイアホール１６の
アスペクト比よりも大きくすればよく、図示の形状、配
置等に限られるものではない。例えば、凹部は、能動層
２１の直下部に必ずしも形成する必要はなく、能動層２
１近傍に設ければ必要とする放熱効果が得られる。

【００２３】図４は、ゲート幅を８００μｍとした場合
の、半導体基板厚と熱抵抗との関係のシミュレーション
結果を示すグラフである。これによると、ゲート幅が８
００μｍで半導体基板厚が１００μｍの場合には、基板
の熱抵抗は７０℃／Ｗであるが、半導体基板厚を２０μ
ｍにまで薄くすれば、約半分の３５℃／Ｗにまで低減で
きることがわかる。ここで、図１に示したような、半導
体基板１８の断面を櫛状とする複数の凹部を形成した場
合には、基板１８とロウ材２２との接触面積が増加する
ため、熱抵抗の低減による効果は同図より更に大きくな
る。

【００２４】なお、マイクロ波モノリシック集積回路で
は、そのチップサイズがディスクリート半導体装置より
も比較的大きくなるため、半導体基板の機械的強度を保
つためにも、全体の基板厚みを減らすことには限界があ
る。しかし、上記実施例の構成によると、凹部の形成は
半導体基板の機械的強度を大きく損うものではない。

【００２５】従来から、接地インダクタンス低減のため
のバイアホールは一般的に採用されている。しかし、熱
抵抗低減のため基板裏面に凹部を形成して、発熱領域の
能動層近傍の基板厚を実効的に薄くすることは、バイア
ホール形成のためのエッチングと同じ技術で可能である
にも拘わらず、実際に行われる例はなかった。これは、
バイアホールと凹部とで半導体基板のエッチング量を異
なるものとするためには、エッチングのための時間管理
を夫々について行う必要があり、これらを別工程で行う
ことから工程が複雑化し、コストが高くなるからであっ
たと考えられる。

【００２６】従来は、前述のトレードオフの関係から、
マイクロ波モノリシック集積回路で扱える電力が半導体
装置の熱抵抗で制限され、電力を大きく出来ないという
欠点があり、この傾向は、近年の半導体エピタキシャル
構造の改良に伴うデバイスの高周波化でますます強くな
っていた。

【００２７】しかし、上記実施例の半導体装置では、半
導体裏面から表面迄に貫通して形成した接地用バイアホ
ールと、発熱領域の能動層近傍に、裏面から掘った貫通
しない凹部とを１つの工程で同時に形成して、従来の製
造工程数を増加させることなく、上記従来技術の欠点を
克服したものである。

【００２８】なお、上記実施例の構成は単に例示であ
り、本発明の半導体装置及びその製造方法は、上記実施
例の構成にのみ限定されるものではなく、この実施例の
構成から種々の修正及び変更を施した半導体装置及びそ
の製造方法も本発明の範囲に含まれる。

【００２９】

【発明の効果】以上説明したように、本発明の半導体装
置によれば、半導体基板における熱抵抗を減少させるこ
とにより半導体装置の高出力化が可能になると共に、そ
の凹部の形成のために特別な工程の増加を要しないの
で、上記改良により、半導体装置のコストアップを伴う
こともない。また、本発明の半導体装置の製造方法によ
れば、半導体装置の高出力化にあたり特別な工程の付加
を必要としないので、製造コストの上昇が抑えられる。

【図面の簡単な説明】

【図１】（ａ）及び（ｂ）は夫々、本発明の一実施例の
半導体装置の平面図及びそのＡ−Ａ断面図。

【図２】図１の半導体装置を製造する方法における工程
を示すフローチャート。

【図３】半導体基板のエッチングにおけるエッチング時
間とエッチング深さとの関係を示すグラフ。

【図４】半導体基板厚と熱抵抗との関係のシミュレーシ
ョン結果を示すグラフ。

【図５】従来の半導体装置の断面図。

【符号の説明】

１１ゲート電極１２ソース電極１３ドレイン電極１４絶縁膜１５バイアホール受け電極１６バイアホール１７凹部１８半導体基板１９裏面金属膜２０ペレットマウント用金属２１能動層２２ロー材

フロントページの続き (56)参考文献特開平２−96361（ＪＰ，Ａ) 特開平１−257355（ＪＰ，Ａ) 特開昭63−151078（ＪＰ，Ａ) 特開平６−151471（ＪＰ，Ａ) 特開昭60−53088（ＪＰ，Ａ) 特開昭63−108762（ＪＰ，Ａ) 特開昭63−265125（ＪＰ，Ａ) 特開平７−115175（ＪＰ，Ａ) 特公昭47−43033（ＪＰ，Ｂ１)

Claims

(57)【特許請求の範囲】

【請求項１】表面に能動素子のための能動層が形成さ
れた半導体基板と、該半導体基板の表面と裏面との間を
貫通するバイアホールと、前記能動層近傍に形成され該
能動層よりも基板裏面側に底部を有し前記半導体基板の
裏面に開口を有する少なくとも１つの凹部とを備え、前
記凹部のアスペクト比が前記バイアホールのアスペクト
比よりも大きいことを特徴とする半導体装置。
【請求項２】前記半導体基板が化合物半導体基板であ
る、請求項１に記載の半導体装置。
【請求項３】請求項１又は２に記載の半導体装置を製
造する方法であって、前記能動層の形成後に、前記半導
体基板の裏面にエッチング保護膜を形成し、該エッチン
グ保護膜をマスクとして前記バイアホール及び凹部を１
つのエッチング工程で形成することを特徴とする半導体
装置の製造方法。