JPS60111475A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS60111475A JPS60111475A JP58219974A JP21997483A JPS60111475A JP S60111475 A JPS60111475 A JP S60111475A JP 58219974 A JP58219974 A JP 58219974A JP 21997483 A JP21997483 A JP 21997483A JP S60111475 A JPS60111475 A JP S60111475A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- high heat
- heating element
- element section
- heat generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000002344 surface layer Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 235000009508 confectionery Nutrition 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract description 4
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 230000020169 heat generation Effects 0.000 description 6
- 239000010931 gold Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- -1 InP Chemical class 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置及びその製造方法に関するものであ
る。
る。
近年、シリコン（Ｓｉ ）の電気移動度の３〜５倍の値
をもつ砒化ガリウム（ＧａＡｓ）を用いて高周波用の金
属−半導体電界効果トランジスタ（以下ＭＥＳＦＥＴと
記す）の開発が進められている。しかしながら、ＧａＡ
＋ｓは熱伝導率が０．４５ Ｗ／ （ｃｍ ・ｄｅｇ
）と小さく、金（Ａｕ）の３．１１ Ｗ／（ａｍ ・ｄ
ｅｇ）と比べ１桁も小さい。同じ半導体のＳｔ の熱伝
導率１．４ Ｗ／ （、、ｄｅｇ ）と比べても、３分
の１の大きさである。このため、大きな発熱をともなう
電力用のトランジスタでは、デバイス部分で発生した熱
をいかに放散させるかが、高出力、高周波特性を向上さ
せる大きな問題になっている。
をもつ砒化ガリウム（ＧａＡｓ）を用いて高周波用の金
属−半導体電界効果トランジスタ（以下ＭＥＳＦＥＴと
記す）の開発が進められている。しかしながら、ＧａＡ
＋ｓは熱伝導率が０．４５ Ｗ／ （ｃｍ ・ｄｅｇ
）と小さく、金（Ａｕ）の３．１１ Ｗ／（ａｍ ・ｄ
ｅｇ）と比べ１桁も小さい。同じ半導体のＳｔ の熱伝
導率１．４ Ｗ／ （、、ｄｅｇ ）と比べても、３分
の１の大きさである。このため、大きな発熱をともなう
電力用のトランジスタでは、デバイス部分で発生した熱
をいかに放散させるかが、高出力、高周波特性を向上さ
せる大きな問題になっている。
従来の高出力・高周波用のＧａＡｓ ＩＩＭＥＳＦＥＴ
では、上記の熱放散の効率を良くするために、ＧａＡｓ
基板の厚さを３０μｍと薄くする方法が取られている（
１９８３ ＩＥＥＥ ＭＴＴ−８Ｄｉｇｅｓｔ ｐ。
では、上記の熱放散の効率を良くするために、ＧａＡｓ
基板の厚さを３０μｍと薄くする方法が取られている（
１９８３ ＩＥＥＥ ＭＴＴ−８Ｄｉｇｅｓｔ ｐ。
２６６、斉藤、他−Ｘａｎｄ Ｋｕ Ｂａｎｄ Ｈｉｇ
ｈ Ｅｆ −、ｆｉｃｉｅｎｃｙ Ｐｏｗｅｒ ＧａＡ
ｓ ＦＫＴｓ”）。この基板の厚さを薄くする方法は、
基板全面を３０μｍの厚さにするため、基板が破壊しや
すくなり、製品歩留りが悪くなる゛という欠点がある。
ｈ Ｅｆ −、ｆｉｃｉｅｎｃｙ Ｐｏｗｅｒ ＧａＡ
ｓ ＦＫＴｓ”）。この基板の厚さを薄くする方法は、
基板全面を３０μｍの厚さにするため、基板が破壊しや
すくなり、製品歩留りが悪くなる゛という欠点がある。
本発明の目的は、上記欠点を除去し、基板強度を低下さ
せることなくデバイス部で発生する熱の放散効率を良く
した構造を有する半導体装置とその製造方法を提供する
ことＫある。
せることなくデバイス部で発生する熱の放散効率を良く
した構造を有する半導体装置とその製造方法を提供する
ことＫある。
本発明の半導体装置は、半導体基板と、該半導体基板の
表面層に形成された高発熱素子部と、該高発熱素子を含
ま々い部分に裏面から表面に貫通して設けられ側壁がテ
ーパー状である貫通孔とを有し、該テーパー状側壁によ
り前記高発熱素子部の板厚が他の部分よシ薄く形成する
ことにニジ構成される。
表面層に形成された高発熱素子部と、該高発熱素子を含
ま々い部分に裏面から表面に貫通して設けられ側壁がテ
ーパー状である貫通孔とを有し、該テーパー状側壁によ
り前記高発熱素子部の板厚が他の部分よシ薄く形成する
ことにニジ構成される。
本発明の半導体装置の製造方法は、半導体基板の表面層
に高発熱素子部を形成する工程と、前記半導体基板の裏
面でかつ前記高発熱素子部の近傍に開口部を有するレジ
スト膜を形成する工程と、前記、レジスト膜をマスクと
して前記半導体基板をエツチングして前記高発熱素子部
の近傍の表面まで貫通し、かつ側壁がテーパー状である
貫通孔を形成する工程とを含んで構成される。
に高発熱素子部を形成する工程と、前記半導体基板の裏
面でかつ前記高発熱素子部の近傍に開口部を有するレジ
スト膜を形成する工程と、前記、レジスト膜をマスクと
して前記半導体基板をエツチングして前記高発熱素子部
の近傍の表面まで貫通し、かつ側壁がテーパー状である
貫通孔を形成する工程とを含んで構成される。
次に、本発明の実施例について図面を用いて説明する。
第１図乃至第３図は本発明の半導体装置の一実施例の製
造方法を説明するための工程順に示した断面図、第４図
は第３図の平面図である。
造方法を説明するための工程順に示した断面図、第４図
は第３図の平面図である。
まず、第１図に示すように、ＧａＡｓ基板３の表面層に
高発熱半導体素子部１を設ける。それ以外の部分を番号
２で表示しである。高発熱半導体素子部１とは、例えば
半導体デバイスがＭＥＳＦＥＴであるならば、ゲート部
分である。もちろんソースとドレインの一部を含んでい
てもよい。高発熱素子以外の部分とは、主に、基板の外
側に電極を取り出すための電極パッドをいう。基板上に
キャパシタンス、リアクタンス又は抵抗を積極的に設け
るモノリシック集積回路の場合には、これらのものもデ
バイス以外の部分に含む。
高発熱半導体素子部１を設ける。それ以外の部分を番号
２で表示しである。高発熱半導体素子部１とは、例えば
半導体デバイスがＭＥＳＦＥＴであるならば、ゲート部
分である。もちろんソースとドレインの一部を含んでい
てもよい。高発熱素子以外の部分とは、主に、基板の外
側に電極を取り出すための電極パッドをいう。基板上に
キャパシタンス、リアクタンス又は抵抗を積極的に設け
るモノリシック集積回路の場合には、これらのものもデ
バイス以外の部分に含む。
ＧａＡｓ基板３は表面にＭＥＳＦＥＴ等の高発熱デバイ
スを形成した後、表面に保護膜として樹脂層４ｆ設は尿
。樹脂層４は後でのエツチングに耐え、できるものを用
いる。例えば、ホトレジストなどが適している。ＧａＡ
ｓ基板３の裏面にレジスト膜５を設け、パターニングし
て開口部を形成する。
スを形成した後、表面に保護膜として樹脂層４ｆ設は尿
。樹脂層４は後でのエツチングに耐え、できるものを用
いる。例えば、ホトレジストなどが適している。ＧａＡ
ｓ基板３の裏面にレジスト膜５を設け、パターニングし
て開口部を形成する。
開口部は高発熱素子部１の近傍に貫通孔ができるように
予め寸法を見計って設ける。
予め寸法を見計って設ける。
次に、第２図に示すように、レジスト膜５をマスクにし
てＧ ａ Ａ ｓ基板３を裏面からエツチングする。エ
ツチング液は、例えば、硫酸：過酸化水素：水−３：１
：１の混合液を用いると良い。このエツチングはＧａＡ
ｓ基板３０表面まで貫通する貫通孔ができ墓ように行う
。貫通孔の側壁の傾角はＧａＡｓ基板３の主面の一晶方
位によシ決まる。基板主面の結晶方位が＜１’００’＞
であると、貫通孔の側壁の傾角はほぼ４５″となる。傾
角がほぼ４５′となるような結晶方位を選んでおくこと
が重要である。このエツチングで、傾斜した貫通孔側壁
の重なりによって高発熱素子部１の直下の部分が元の基
板の厚さに比べて薄く形成される。このように高発熱素
子部１の直下のみ薄くすることがこの発明のポイントで
ある。前に説明した従来の基板全体を薄くする方法に比
べ、本発明では高発熱素子部の近傍のみを薄くしている
ので、基板強度は優れている。
てＧ ａ Ａ ｓ基板３を裏面からエツチングする。エ
ツチング液は、例えば、硫酸：過酸化水素：水−３：１
：１の混合液を用いると良い。このエツチングはＧａＡ
ｓ基板３０表面まで貫通する貫通孔ができ墓ように行う
。貫通孔の側壁の傾角はＧａＡｓ基板３の主面の一晶方
位によシ決まる。基板主面の結晶方位が＜１’００’＞
であると、貫通孔の側壁の傾角はほぼ４５″となる。傾
角がほぼ４５′となるような結晶方位を選んでおくこと
が重要である。このエツチングで、傾斜した貫通孔側壁
の重なりによって高発熱素子部１の直下の部分が元の基
板の厚さに比べて薄く形成される。このように高発熱素
子部１の直下のみ薄くすることがこの発明のポイントで
ある。前に説明した従来の基板全体を薄くする方法に比
べ、本発明では高発熱素子部の近傍のみを薄くしている
ので、基板強度は優れている。
エツチング終了後、レジスト膜５を剥離する。
このとき、樹脂層４も剥れることがあるが、その場合は
、再度樹脂層４を設゛ける。
、再度樹脂層４を設゛ける。
次に１第３図に示すように、ＧａＡｓ基板３の裏面全面
にチタｙ （Ｔｉ ） ＊白金（Ｐｔ）及び金（Ａｕ）
の順で蒸着し、さらに金メッキで基板裏面に高熱伝導率
層６を設け、表面の保護膜４を剥離する。
にチタｙ （Ｔｉ ） ＊白金（Ｐｔ）及び金（Ａｕ）
の順で蒸着し、さらに金メッキで基板裏面に高熱伝導率
層６を設け、表面の保護膜４を剥離する。
Ｔｉ、Ｐｔは３００Ａ〜１０００人の比較的薄い膜厚で
。
。
Ａｕはメッキ後数μｍ〜数１０μｍにするのが適当であ
る。もし、高発熱素子部の幅が５０μｍ程度であれば、
４５度のテーパー角度のエツチング角度をもつ、本実施
例では、熱発熱素子部直下の平６− 均的基板厚を３０μｍ程度にすることが可能である。
る。もし、高発熱素子部の幅が５０μｍ程度であれば、
４５度のテーパー角度のエツチング角度をもつ、本実施
例では、熱発熱素子部直下の平６− 均的基板厚を３０μｍ程度にすることが可能である。
第４図は、第３図の平面を示したものである。
高発熱素子部１はＭＥＳＦＥＴのゲート７とドレイン８
とソース９の一部分とからなっている。ゲート７０チヤ
ンネル部から離れたソース９の大きな面積部分に、裏面
からのエツチングにより形成された貫通孔の開口部１０
が顔を出してくる。しかし、開口部１０は表面の非高発
熱素子部２の電極、例えばソース電極９で覆われる。ま
た、貫通孔の内面も高熱伝導率層６で覆われる。
とソース９の一部分とからなっている。ゲート７０チヤ
ンネル部から離れたソース９の大きな面積部分に、裏面
からのエツチングにより形成された貫通孔の開口部１０
が顔を出してくる。しかし、開口部１０は表面の非高発
熱素子部２の電極、例えばソース電極９で覆われる。ま
た、貫通孔の内面も高熱伝導率層６で覆われる。
このように１高発熱素子部１で発生した熱は、高熱伝導
層６へ容易に放散される構造になっている。しかも、基
板強度は、大きな面積を占める〆高発熱素子部１以外の
ところは厚い基板厚で保たれる。しかもソース電極がゲ
ートに近いところから、基板裏面に導通しており、高周
波特性により良い構造となってｂる。
層６へ容易に放散される構造になっている。しかも、基
板強度は、大きな面積を占める〆高発熱素子部１以外の
ところは厚い基板厚で保たれる。しかもソース電極がゲ
ートに近いところから、基板裏面に導通しており、高周
波特性により良い構造となってｂる。
上記実施例は、ＧａＡｓ基板にＭＥＳＦＥＴ’を形成す
る場合で説明したが、本発明はこれに限定され＝７− ず、ＳＬなどの単元素半導体、ＩｎＰのような他の二元
化合物、 ＧａＡｆｆｉＡＢのような三元化合物などの
半導体、更にまた、これら、の半導体を多層化した半導
体にも適用できる。また半導体装置は、高発熱性の素子
を有するものであればすべて適用される。
る場合で説明したが、本発明はこれに限定され＝７− ず、ＳＬなどの単元素半導体、ＩｎＰのような他の二元
化合物、 ＧａＡｆｆｉＡＢのような三元化合物などの
半導体、更にまた、これら、の半導体を多層化した半導
体にも適用できる。また半導体装置は、高発熱性の素子
を有するものであればすべて適用される。
以上詳細に説明したように、本発明によれば、基板強度
を保持しつつ、放熱効率を良くした半導体装置１製造す
ることができる。
を保持しつつ、放熱効率を良くした半導体装置１製造す
ることができる。
第１図乃至第３図は本発明の半導体装置の一実施例の製
造方法を説明するための工程順に示した断面図、第４図
は第３図の平面図である。 １・・・・・・高発熱素子部、２・・・・・・非高発熱
素子部、３・・・・・・ＧａＡｓ基板、４・・・・・・
樹脂層、５・・・・・・レジスト膜、６・・・・・・高
熱伝導率層、７・・・・・・ゲート電極、８・・・・・
・ドレイン電極、９・・・・・・ソース電極、１０・・
・四 四 狭 を
造方法を説明するための工程順に示した断面図、第４図
は第３図の平面図である。 １・・・・・・高発熱素子部、２・・・・・・非高発熱
素子部、３・・・・・・ＧａＡｓ基板、４・・・・・・
樹脂層、５・・・・・・レジスト膜、６・・・・・・高
熱伝導率層、７・・・・・・ゲート電極、８・・・・・
・ドレイン電極、９・・・・・・ソース電極、１０・・
・四 四 狭 を
Claims (2)
- （１）半導体基板と、該半導体基板の表面層に形成され
た高発熱素子部と、該高発熱菓子を含まなに部分に裏面
から表面に貫通して設けられ側壁がテーパー状である貫
通孔とを有し、該テーパー状側壁によシ前記高発熱素子
部の板厚が他の部分よシ薄く形成されていること’ｉｓ
徴とする半導体装置。 - （２）半導体基板の表面層に高発熱素子部を形成する工
程と、前記半導体基板の裏面でかつ前記高発熱素子部の
近傍に開口部を有するレジスト膜を形成する工程と、前
記レジスト膜をマスクとして前記半導体基板をエツチン
グして前記高発熱素子部の近傍の表面まで貫通し、かつ
側壁がテーパー状である貫通孔を形成する工程とを含む
ことｅ％徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219974A JPS60111475A (ja) | 1983-11-22 | 1983-11-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58219974A JPS60111475A (ja) | 1983-11-22 | 1983-11-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60111475A true JPS60111475A (ja) | 1985-06-17 |
Family
ID=16743941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58219974A Pending JPS60111475A (ja) | 1983-11-22 | 1983-11-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60111475A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198377A (ja) * | 1987-02-13 | 1988-08-17 | Nec Corp | Ｍｅｓ電界効果トランジスタ |
| EP0594441A2 (en) * | 1992-10-21 | 1994-04-27 | Seiko Instruments Co., Ltd. | Semiconductor device |
| FR2713827A1 (fr) * | 1993-12-07 | 1995-06-16 | Thomson Csf | Composant à semiconducteur à dispositif de refroidissement intégré. |
-
1983
- 1983-11-22 JP JP58219974A patent/JPS60111475A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198377A (ja) * | 1987-02-13 | 1988-08-17 | Nec Corp | Ｍｅｓ電界効果トランジスタ |
| EP0594441A2 (en) * | 1992-10-21 | 1994-04-27 | Seiko Instruments Co., Ltd. | Semiconductor device |
| EP0594441A3 (en) * | 1992-10-21 | 1994-06-08 | Seiko Instr Co Ltd | Semiconductor device |
| EP0952611A3 (en) * | 1992-10-21 | 2000-06-28 | Seiko Instruments Inc. | Semiconductor device |
| US6191476B1 (en) | 1992-10-21 | 2001-02-20 | Seiko Instruments Inc. | Semiconductor device |
| FR2713827A1 (fr) * | 1993-12-07 | 1995-06-16 | Thomson Csf | Composant à semiconducteur à dispositif de refroidissement intégré. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06310547A (ja) | 半導体装置及びその製造方法 | |
| JPS6118351B2 (ja) | ||
| JP2003007706A (ja) | 半導体装置の製造方法 | |
| JP3144387B2 (ja) | 半導体装置の製造方法 | |
| US5138407A (en) | Transistor made of 3-5 group semiconductor materials on a silicon substrate | |
| JPS60111475A (ja) | 半導体装置及びその製造方法 | |
| JPH05175247A (ja) | 半導体装置の製造方法 | |
| JP2001168094A (ja) | 配線構造、配線形成方法及び半導体装置 | |
| JP2746483B2 (ja) | 高周波用半導体装置 | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2510544B2 (ja) | モノリシックマイクロ波ｉｃの製造方法 | |
| JPH06326330A (ja) | 半導体装置及びその製造方法 | |
| JP2001035974A (ja) | 半導体装置及びその製造方法 | |
| EP0415768B1 (en) | Semiconductor device comprising a field-effect transistor and method of producing the semiconductor device | |
| JPH09266215A (ja) | 高周波高出力用半導体デバイスおよびその製造方法 | |
| JPH0521474A (ja) | 半導体装置 | |
| JP2833788B2 (ja) | 半導体装置の製造方法 | |
| JP2629600B2 (ja) | 半導体装置およびその製造方法 | |
| JP2713200B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05152340A (ja) | 電界効果トランジスタ | |
| JPH04335552A (ja) | 半導体装置の製造方法 | |
| JPS62211962A (ja) | 高周波半導体装置の製造方法 | |
| JPH0766384A (ja) | 半導体装置の製造方法 | |
| JP2000277530A (ja) | 半導体装置及びその製造方法 | |
| JP2758888B2 (ja) | 半導体装置 |