JPS62211962A - 高周波半導体装置の製造方法 - Google Patents
高周波半導体装置の製造方法Info
- Publication number
- JPS62211962A JPS62211962A JP61055322A JP5532286A JPS62211962A JP S62211962 A JPS62211962 A JP S62211962A JP 61055322 A JP61055322 A JP 61055322A JP 5532286 A JP5532286 A JP 5532286A JP S62211962 A JPS62211962 A JP S62211962A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- film
- gaas
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 21
- 239000010931 gold Substances 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体基板の半導体素子を形成した領域裏面を凹状にエ
ツチングして、マイクロストリップラインを形成した領
域裏面よりも基板厚みを薄くする。
ツチングして、マイクロストリップラインを形成した領
域裏面よりも基板厚みを薄くする。
そうすると、マイクロストリップラインの特性インピー
ダンスを害することなく、半導体素子領域にビヤホール
が容易に形成できる。
ダンスを害することなく、半導体素子領域にビヤホール
が容易に形成できる。
し産業上の利用分野］
本発明は高周波半導体装置、特に、モノリシック形マイ
クロ波集積回路（ＭＭ Ｉ Ｃ： Ｍｉｃｒｏ智ａνｅ
Ｍｏｎｏｌｉｔｈｉｃ Ｉ Ｃ）の製造方法に関する。
クロ波集積回路（ＭＭ Ｉ Ｃ： Ｍｉｃｒｏ智ａνｅ
Ｍｏｎｏｌｉｔｈｉｃ Ｉ Ｃ）の製造方法に関する。
マイクロ波通信は放送、気象などの分野で広く利用され
ており、このようなマイクロ波通信の送受信機に用いら
れる高周波半導体装置はＧａＡｓなどの化合物半導体で
作成されて、而も、１個の基板上に複数の素子を形成す
る、所謂、モノリシック形ＩＣが使用されている。
ており、このようなマイクロ波通信の送受信機に用いら
れる高周波半導体装置はＧａＡｓなどの化合物半導体で
作成されて、而も、１個の基板上に複数の素子を形成す
る、所謂、モノリシック形ＩＣが使用されている。
しかし、このような高い周波数のＩＣでは、特に、伝送
線路のインピーダンスに留意して、且つ、容易に作成で
きるように配慮しなければならない。
線路のインピーダンスに留意して、且つ、容易に作成で
きるように配慮しなければならない。
［従来の技術］
第１図（ａｌ〜（Ｃ）はマイクロ波通信用ＩＣの−実施
例として、ＧａＡｓ Ｉ Ｃの部分平面図とその断面図
を示しており、同図（ａｌは平面図、同図（ｂｌは同図
（ａｌのＡＡ“断面、同図ｔｅｌは同図（１３１のＢＢ
’断面である。
例として、ＧａＡｓ Ｉ Ｃの部分平面図とその断面図
を示しており、同図（ａｌは平面図、同図（ｂｌは同図
（ａｌのＡＡ“断面、同図ｔｅｌは同図（１３１のＢＢ
’断面である。
これらの図において、１はＧａＡｓ基板、１′はｎ型Ｇ
ａＡｓ層、２はマイクロストリップライン、３はＧａ八
へＦＥＴのゲート電極、４はＧａＡｓ Ｆ Ｅ Ｔのド
レイン電極、５はＧａＡｓ Ｆ Ｅ Ｔのソース電極、
６はソース電極を基板裏面から導出する導電体膜を示し
ている。且つ、ゲート電極３はアルミニウム、ドレイン
・ソース電極は金ゲルマニウム（ＡｕＧｅ）で形成され
て、ゲート電極下にはショットキー接合が形成され、所
謂、ＧａＡｓ５ＢＦＥＴが作成されている。且つ、マイ
クロストリップラインは断面が２×４μｍ角程度の金合
金（ＡｕＧｅなど）膜で作成され、また、裏面の導電体
膜も金（Ａｕ） １９で形成されている。
ａＡｓ層、２はマイクロストリップライン、３はＧａ八
へＦＥＴのゲート電極、４はＧａＡｓ Ｆ Ｅ Ｔのド
レイン電極、５はＧａＡｓ Ｆ Ｅ Ｔのソース電極、
６はソース電極を基板裏面から導出する導電体膜を示し
ている。且つ、ゲート電極３はアルミニウム、ドレイン
・ソース電極は金ゲルマニウム（ＡｕＧｅ）で形成され
て、ゲート電極下にはショットキー接合が形成され、所
謂、ＧａＡｓ５ＢＦＥＴが作成されている。且つ、マイ
クロストリップラインは断面が２×４μｍ角程度の金合
金（ＡｕＧｅなど）膜で作成され、また、裏面の導電体
膜も金（Ａｕ） １９で形成されている。
なお、上記はＧａＡｓ Ｉ Ｃの部分図であるが、ＩＣ
チップ全体にはＧａＡｓ Ｆ Ｅ Ｔが数個ないし１０
個投げられ、２〜４１角程度の大きさのチップとなって
いるものである。
チップ全体にはＧａＡｓ Ｆ Ｅ Ｔが数個ないし１０
個投げられ、２〜４１角程度の大きさのチップとなって
いるものである。
ここに、基板裏面に、ソース電極に接続する金膜を設け
ているのは、ドレインやゲートからの伝送線路（マイク
ロストリップライン）に悪影響を及ぼさないためと、そ
の伝送線路をマイクロストリップライン化するためであ
る。マイクロストリップラインは導電体の上に誘電体膜
（ＧａＡｓ基板）を介して形成された伝送線路である。
ているのは、ドレインやゲートからの伝送線路（マイク
ロストリップライン）に悪影響を及ぼさないためと、そ
の伝送線路をマイクロストリップライン化するためであ
る。マイクロストリップラインは導電体の上に誘電体膜
（ＧａＡｓ基板）を介して形成された伝送線路である。
［発明が解決しようとする問題点コ
ところで、上記のようなＧａＡｓ Ｉ Ｃを形成するた
めには、ソース電極を基板裏面から導出するためのビヤ
ホール（％ｌＪＢ ＩＩｏＪｅ ニスルーホールとも云
う）を形成しなければならないが、ＧａＡｓ基板は１０
０μｍ程度の厚みがあって、その厚みが厚く、簡単に孔
開けすることが難しい。
めには、ソース電極を基板裏面から導出するためのビヤ
ホール（％ｌＪＢ ＩＩｏＪｅ ニスルーホールとも云
う）を形成しなければならないが、ＧａＡｓ基板は１０
０μｍ程度の厚みがあって、その厚みが厚く、簡単に孔
開けすることが難しい。
一方、ＧａＡｓ基板の厚みは、これを薄くすると、マイ
クロストリップラインのインピーダンス特性が悪くなっ
て、マイクロストリップラインの伝送損失が増加する。
クロストリップラインのインピーダンス特性が悪くなっ
て、マイクロストリップラインの伝送損失が増加する。
本発明は、このような相反する問題点を解消させるため
の形成方法を提案するものである。
の形成方法を提案するものである。
［問題点を解決するための手段］
その問題は、半導体基板表面に半導体素子およびマイク
ロストリップラインを形成する工程、該素子の形成領域
に対応する該基板裏面部分を部分的に除去して凹部を形
成する工程、該凹部の底部を部分的にエツチング除去し
て、前記基板に前記素子の電極に対応する開孔を形成す
る工程、および、前記基板裏面に該開孔を通して該電極
に電気的に接続される導電層を形成する工程が含まれる
高周波半導体装置の製造方法によって解決される。
ロストリップラインを形成する工程、該素子の形成領域
に対応する該基板裏面部分を部分的に除去して凹部を形
成する工程、該凹部の底部を部分的にエツチング除去し
て、前記基板に前記素子の電極に対応する開孔を形成す
る工程、および、前記基板裏面に該開孔を通して該電極
に電気的に接続される導電層を形成する工程が含まれる
高周波半導体装置の製造方法によって解決される。
［作用］
即ち、本発明は、半導体基板の半導体素子を形成した領
域裏面を凹状にし、マイクロストリップライン形成領域
の裏面よりも基板厚みを薄くする。
域裏面を凹状にし、マイクロストリップライン形成領域
の裏面よりも基板厚みを薄くする。
そうすると、マイクロストリップラインの特性インピー
ダンスを害することなく、半導体素子の領域にビヤホー
ルを容易に形成することができる。
ダンスを害することなく、半導体素子の領域にビヤホー
ルを容易に形成することができる。
［実施例コ
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａｌ〜（Ｃ１は本発明にかかる形成方法の工程
順断面図で、同図は第２図（Ｃ）に相当する断面図を図
示している。まず、同図ｆａ）に示すように、ＧａＡｓ
基板１１上にＧａＡｓ Ｆ Ｅ Ｔのゲート電極１３．
ドレイン電極１４．ソース電極１５およびマイクロスト
リップライン１２（ゲート電極とドレイン電極は図示さ
れていない）を形成した後、基板裏面にレジスト膜２１
を形成し、これをマスク止して厚さ１００μｍ程度のｎ
型ＧａＡｓ基板１１を弗酸系溶液でエツチングして、Ｇ
ａＡｓＦＥＴのソース電極１５領域の裏面を凹部１７に
する。
順断面図で、同図は第２図（Ｃ）に相当する断面図を図
示している。まず、同図ｆａ）に示すように、ＧａＡｓ
基板１１上にＧａＡｓ Ｆ Ｅ Ｔのゲート電極１３．
ドレイン電極１４．ソース電極１５およびマイクロスト
リップライン１２（ゲート電極とドレイン電極は図示さ
れていない）を形成した後、基板裏面にレジスト膜２１
を形成し、これをマスク止して厚さ１００μｍ程度のｎ
型ＧａＡｓ基板１１を弗酸系溶液でエツチングして、Ｇ
ａＡｓＦＥＴのソース電極１５領域の裏面を凹部１７に
する。
次いで、第２図（ｂ）に示すように、レジスト膜マスク
２１を除去して、凹部１７の中に新たなレジスト膜２２
を形成し、それをマスクとして再びエツチングしてビヤ
ホール１８を形成する。この時、凹部１７の基板厚さは
３０μｍ程度になっているため、容易に孔開けすること
ができる。
２１を除去して、凹部１７の中に新たなレジスト膜２２
を形成し、それをマスクとして再びエツチングしてビヤ
ホール１８を形成する。この時、凹部１７の基板厚さは
３０μｍ程度になっているため、容易に孔開けすること
ができる。
次いで、第２図（Ｃ１に示すように、基板裏面から金膜
１６（導電体膜）を蒸着またはスパッタ法で被着して、
ＧａＡｓ Ｉ Ｃを完成する。
１６（導電体膜）を蒸着またはスパッタ法で被着して、
ＧａＡｓ Ｉ Ｃを完成する。
上記のような形成方法によれば、マイクロストリップラ
イン１２の下部の基板厚さが厚く、伝送線路は良好な特
性インピーダンスが保持され、且つ、ＧａＡｓＦＥＴの
下部分に〜容易にビヤホールを形成することができるも
のである。
イン１２の下部の基板厚さが厚く、伝送線路は良好な特
性インピーダンスが保持され、且つ、ＧａＡｓＦＥＴの
下部分に〜容易にビヤホールを形成することができるも
のである。
［発明の効果］
従って、以上の実施例の説明から明らかなように、本発
明によれば、良好なインピーダンス特性をもったマイク
ロストリップラインが形成されて、伝送損失が少なくな
り、且つ、ビヤホールを容易に形成できて、高周波ＩＣ
の品質維持・向上に大きく貢献することができる。
明によれば、良好なインピーダンス特性をもったマイク
ロストリップラインが形成されて、伝送損失が少なくな
り、且つ、ビヤホールを容易に形成できて、高周波ＩＣ
の品質維持・向上に大きく貢献することができる。
第１図［ａｌ〜（Ｃ１は本発明にかかる形成方法の工程
順断面図、 第２図（ａｌ〜（Ｃ１はＧａＡｓ Ｉ Ｃの部分平面図
と断面図である。 図において、 Ｉ、１１はＧａＡｓ基板（半絶縁性ＧａＡｓ基板）、２
．１２はマイクロストリップライン、３．１３はゲート
電極、 ４．１４はドレイン電極、５．１５はソース
電極、 ６，１６は金膜（導電体膜１７は四部、
１８はビヤホール、２１、２２はレジスト膜
順断面図、 第２図（ａｌ〜（Ｃ１はＧａＡｓ Ｉ Ｃの部分平面図
と断面図である。 図において、 Ｉ、１１はＧａＡｓ基板（半絶縁性ＧａＡｓ基板）、２
．１２はマイクロストリップライン、３．１３はゲート
電極、 ４．１４はドレイン電極、５．１５はソース
電極、 ６，１６は金膜（導電体膜１７は四部、
１８はビヤホール、２１、２２はレジスト膜
Claims (1)
- 半導体基板表面に半導体素子およびマイクロストリップ
ラインを形成する工程、該素子の形成領域に対応する該
基板裏面部分を部分的に除去して凹部を形成する工程、
該凹部の底部を部分的にエッチング除去して、前記基板
に前記素子の電極に対応する開孔を形成する工程、およ
び、前記基板裏面に該開孔を通して該電極に電気的に接
続される導電層を形成する工程が含まれてなることを特
徴とする高周波半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61055322A JPS62211962A (ja) | 1986-03-12 | 1986-03-12 | 高周波半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61055322A JPS62211962A (ja) | 1986-03-12 | 1986-03-12 | 高周波半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62211962A true JPS62211962A (ja) | 1987-09-17 |
Family
ID=12995308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61055322A Pending JPS62211962A (ja) | 1986-03-12 | 1986-03-12 | 高周波半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62211962A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2645346A1 (fr) * | 1989-03-29 | 1990-10-05 | Mitsubishi Electric Corp | Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication |
| US5324981A (en) * | 1988-07-01 | 1994-06-28 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor device with contact in groove |
| JPH06326064A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 半導体装置及びその製造方法 |
| JPH07321343A (ja) * | 1994-05-19 | 1995-12-08 | Nec Corp | 半導体装置およびその製造方法 |
| WO2008120418A1 (ja) * | 2007-04-02 | 2008-10-09 | Kabushiki Kaisha Toshiba | 半導体装置およびその製造方法 |
-
1986
- 1986-03-12 JP JP61055322A patent/JPS62211962A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324981A (en) * | 1988-07-01 | 1994-06-28 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor device with contact in groove |
| US5434094A (en) * | 1988-07-01 | 1995-07-18 | Mitsubishi Denki Kabushiki Kaisha | Method of producing a field effect transistor |
| FR2645346A1 (fr) * | 1989-03-29 | 1990-10-05 | Mitsubishi Electric Corp | Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication |
| US5037782A (en) * | 1989-03-29 | 1991-08-06 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor device including via holes |
| JPH06326064A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 半導体装置及びその製造方法 |
| JPH07321343A (ja) * | 1994-05-19 | 1995-12-08 | Nec Corp | 半導体装置およびその製造方法 |
| WO2008120418A1 (ja) * | 2007-04-02 | 2008-10-09 | Kabushiki Kaisha Toshiba | 半導体装置およびその製造方法 |
| JP2008258281A (ja) * | 2007-04-02 | 2008-10-23 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8278685B2 (en) | 2007-04-02 | 2012-10-02 | Kabushiki Kaisha Toshiba | Semiconductor device used with high frequency band |
| TWI385788B (zh) * | 2007-04-02 | 2013-02-11 | Toshiba Kk | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5034347A (en) | Process for producing an integrated circuit device with substrate via hole and metallized backplane | |
| US5770513A (en) | Method for producing semiconductor device with heat dissipation structure | |
| US5343071A (en) | Semiconductor structures having dual surface via holes | |
| US6746938B2 (en) | Manufacturing method for semiconductor device using photo sensitive polyimide etching mask to form viaholes | |
| US6940157B2 (en) | High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same | |
| US4996582A (en) | Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly | |
| US4596070A (en) | Interdigitated IMPATT devices | |
| US4381341A (en) | Two stage etching process for through the substrate contacts | |
| JPH08172161A (ja) | インダクタ素子とその製法およびそれを用いたモノリシックマイクロ波集積回路素子 | |
| US4596069A (en) | Three dimensional processing for monolithic IMPATTs | |
| US4692791A (en) | Monolithic IMPATT with stripline leads | |
| JPS62211962A (ja) | 高周波半導体装置の製造方法 | |
| JPS63276276A (ja) | 半導体装置の製造方法 | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH06326330A (ja) | 半導体装置及びその製造方法 | |
| KR20020070739A (ko) | 단일 칩 고주파 집적회로 및 그 제조 방법 | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| JP2002217194A (ja) | 半導体装置 | |
| JPH11150113A (ja) | 半導体装置の製造方法 | |
| JP3133295B2 (ja) | ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体 | |
| JPH079980B2 (ja) | 半導体装置の製造方法 | |
| JPH0228334A (ja) | 基板貫通孔及び金属化背面を具備する集積回路装置及びその装置の製造方法 | |
| JPS5994818A (ja) | 半導体装置の製造方法 | |
| JPH0461353A (ja) | 半導体装置の製造方法 | |
| JPS59955A (ja) | 半導体装置の製造方法 |