FR2645346A1 - Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication - Google Patents

Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication Download PDF

Info

Publication number
FR2645346A1
FR2645346A1 FR8910733A FR8910733A FR2645346A1 FR 2645346 A1 FR2645346 A1 FR 2645346A1 FR 8910733 A FR8910733 A FR 8910733A FR 8910733 A FR8910733 A FR 8910733A FR 2645346 A1 FR2645346 A1 FR 2645346A1
Authority
FR
France
Prior art keywords
substrate
face
semiconductor
electrodes
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8910733A
Other languages
English (en)
Other versions
FR2645346B1 (fr
Inventor
Taeko Nakamura
Yutka Yoshii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2645346A1 publication Critical patent/FR2645346A1/fr
Application granted granted Critical
Publication of FR2645346B1 publication Critical patent/FR2645346B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Dispositif semi-conducteur comprenant : un substrat semi-conducteur ayant une première et seconde face en opposition et une pluralité d'éléments semi-conducteurs formés dans ledit substrat semi-conducteur avec leurs électrodes disposées dans ladite première face dudit substrat, caractérisé en ce que ledit substrat semi-conducteur 1 comporte un seul grand évidement 8 formé de manière à envelopper les petits évidements qui ont été formés dans ladite seconde face dudit substrat à des endroits situés au dessous des endroits choisis desdites électrodes, une pluralité de trous de traversée formés en entraînant ladite pluralité des petits évidements à s'étendre plus loin à travers ledit substrat jusqu'auxdits endroits choisis desdites électrodes sur ladite première face, et une couche métallique continue 10 qui recouvre les surfaces interne et du fond dudit grand évidement et ladite seconde face dudit substrat semi-conducteur.

Description

-4
La présente invention se rapporte à un dispositif semi-
conducteur à trous de passage qui contient des trous de passage (appelés aussi trous de traversée) qui sont formés dans un substrat semiconducteur pour s'étendre à travers lui et à travers lesquels les composants formés sur une face du substrat semi-conducteur sont électriquement connectés à l'autre face du substrat. La présente invention se rapporte aussi à une méthode
de fabrication d'un tel dispositif semi-conducteur.
Avant d'expliquer les caractéristiques du dispositif selon l'invention on décrira un mode de réalisation d'un dispositif
selon la technique antérieure.
Un exemple d'un tel dispositif & semi-conducteur à trous de passage classique et son mode de fabrication sont illustrés par
les figures l(a) à l(d).
Une pluralité d'éléments semi-conducteurs ayant respectivement des électrodes de source 2, des électrodes de drain 3 et des électrodes de grille 4 sont formés sur une face d'un substrat semi-conducteur 1. Le substrat semi-conducteur est aminci ensuite à une épaisseur souhaitée par attaque chimique, par gravure ou par meulage (ou toute autre technique convenable) du substrat 1 à partir de la face arrière opposée. Puis, comme il est montré dans la figure 1(a), un premier dépôt 21 de produit photosensible est utilisé comme un masque pour graver un grand évidement 22 dans une région de la face arrière correspondant aux éléments semiconducteurs, en particulier dans l'exemple
illustré, aux électrodes de source 2 des éléments semi-
conducteurs respectifs. Après la formation de l'évidement 22,
le premier dépôt 21 de produit photosensible est enlevé.
Ensuite, comme il est montré dans la figure 1(b) et (c), un second dépôt 23 de produit photosensible est formé, lequel dépôt 23 agit comme un masque pour la gravure du substrat 1 dans le fond de l'évidement 22 pour former un trou de traversée 24 s'étendant jusqu'à chacune des électrodes de source 2. Après
cela, le second dépôt 23 de produit photosensible est enlevé.
Finalement, comme il est montré dans la figure 1(d), la face arrière du substrat 1, la surface interne de l'évidement 22 et la surface interne de chacun des trous de traversée 24 sont recouvertes par une coude métallique 25 de sorte que les électrodes de source 2 respectives et la face arrière du
substrat semi-conducteur 1 sont interconnectées électriquement.
Un autre exemple de dispositifs semi-conducteurs classiques à trous de passage est décrit dans la demande de brevet japonais publiée sous le N SHO 63 - 155673, le 28 juin 1988. Le dispositif semi-conducteur a une structure comme montrée dans la Figure 2, qui est fabriquée en amincissant un substrat 1 à une épaisseur de l'ordre de 30 Pm, des trous de traversée 30 individuels à gradin, un pour chaque électrode de source 2, et après cela en recouvrant les surfaces internes des trous de traversée 30 et la face arrière du substrat 1 par une couche
métallique 31.
Selon la méthode classique de fabrication d'un dispositif semi-
conducteur à trous de passage illustrée par la figure 1, étant donné que le grand évidement 22 doit être d'abord formé par le premier processus de gravure avant de graver les trous de traversée 24, une grande marche D est formée entre la face arrière du substrat 1 et la surface du fond de l'évidement 22 qui doivent être recouvertes d'un second dépôt 23 de produit photosensible agissant comme un masque pour former les trous de traversée 24. En raison de cette marche D, il est difficile de former le second dépôt 23 avec une épaisseur uniforme. Cette marche, par ailleurs, empêche une exposition précise du second dépôt 23 de produit photosensible à un motif de radiation pour
conférer un motif au dépôt 23.
Comme pour le dispositif semi-conducteur montré dans la figure 2, étant donné que le substrat i doit être aminci à une faible épaisseur de l'ordre de 30 jm, des problèmes se posent, par exemple, de diminution de la résistance du substrat et, quand le dispositif est un dispositif de circuit intégré micro-onde monolithique, d'augmentation des pertes de transmission entre
microbandes. En outre, depuis que dans le dispositif semi-
conducteur classique de la figure 2 les trous de traversée 30 sont formés individuellement pour chaque électrode de source 2, la résistance thermique du dispositif est grande de façon indésirable. Par conséquent, l'objet de la présente invention est d'éliminer les problèmes énoncés cidessus. A cet effet, l'invention concerne en premier lieu un substrat
semi-conducteur comportant une pluralité d'éléments semi-
conducteurs, ayant des électrodes formées sur une première surface, et une pluralité de petits évidements sont formés dans une seconde surface du substrat à des endroits correspondant a ces électrodes des éléments semi-conducteurs pour lesquelles des trous de traversée doivent être formés. Le matériau du substrat dans les petits évidements et autour d'eux est gravé pour former ainsi un seul grand évidement qui enveloppe les petits évidements et, en même temps, pour entraîner les petits évidements à s'étendre plus loin à travers le substrat pour former ainsi une pluralité de trous de traversée qui s'étendent
du fond du grand évidement auxdites électrodes respectives.
D'autres caractéristiques et avantages de cette invention
ressortiront de la description faite ci-après en référence aux
dessins annexés qui en illustrent des exemples de réalisation dépourvus de tout caractère limitatif. Sur les dessins: - les figures l(a) à l(d) sont des vues en coupe d'un dispositif semi-conducteur classique à trous de passage à différentes étapes de la fabrication décrit ci-dessus; - la figure 2 est une vue en coupe illustrant la structure d'un autre dispositif semi-conducteur classique à trous de passage; - les figures de 3(a) à 3(d) sont des vues en coupe d'un dispositif semi-conducteur selon un mode de réalisation de la présente invention, pour expliquer les diverses étapes de fabrication et; - la figure 4 est une vue en coupe d'un dispositif semi-conducteur selon un autre mode de réalisation de la
présente invention.
La présente invention est décrite maintenant à l'aide des modes
de représentation illustrés dans les dessins annexés.
En référence à la figure 3, une pluralité d'éléments semi-
conducteurs avec des électrodes de source 2, des électrodes de drain 3 et des électrodes de grille 4 sont formés sur la face supérieure d'un substrat semi-conductreur 1. Puis le substrat semi-conducteur est aminci à une épaisseur prédéterminée (par exemple une épaisseur de plus de 70 pm) par décapage chimique, gravure ou meulage du substrat à partir de la face intérieure opposée. (Toute autre technique convenable peut être utilisée pour amincir le substrat). Puis, comme il est montré dans la figure 3(a), un premier dépôt 5 de produit photosensible est formé sur la face inférieure du substrat 1, qui agit comme un masque en gravant le substrat 1 à partir de la face inférieure du substrat 1 vers la surface supérieure pour former de petits évidements 6 dans la face arrière à des endroits situés au dessous des électrodes de source 2 respectives. Après la formation de petits évidements 6, le premier dépôt 5 de produit photosensible est enlevé. Puis, comme il est montré dans les figures 3(b) et 3(c), un second dépôt 7 de produit photosensible est produit et utilisé comme un masque pour graver le matériau du substrat 1 dans les petits évidements et autour d'eux. Cette gravure se traduit par la formation d'un seul grand évidement 8 dans une région qui enveloppe les petits évidements respectifs. Cette gravure entraîne aussi les petits évidements de la face inférieure à s'étendre plus loin à travers le substrat de sorte qu'une pluralité de trous de traversée 9 sont formés, qui s'étendent du grand évidement 8 aux électrodes de source 2 respectives. Après cela, le second
dépôt 7 de produit photosensible est enlevé.
De meilleurs résultats peuvent être obtenus si la technique de gravure à sec est utilisée pour former les petits évidements 6, le grand évidement 8 et les trous de traversée 9, parce que la gravure dans la direction latérale est moindre dans la
technique de gravure à sec.
Finalement, comme il est montré dans la figure 3(d), une couche métallique 10 est formée par dépôt en phase-vapeur pour recouvrir la face inférieure du substrat 1, la surface interne du grand évidement 8 et les surfaces internes des trous de traversée 9 respectifs, par o les électrodes de source 2 respectives et la face inférieure du substrat semi- conducteur 1
sont électriquement reliées l'une à l'autre.
Au lieu de la couche métallique 10 de la figure 3, une couche métallique 11 montrée en figure 4 est employée, une réduction des inductances de source des éléments semi-conducteurs respectifs et une réduction de la résistance thermique sont fournies. La présente invention a été décrite en référence à des modes de représentation dans lesquels les électrodes de source des éléments semi-conducteurssont connectées à la face inférieure du substrat semi-conducteur par une couche métallique, mais les
électrodes ne sont pas limitées aux électrodes de source.

Claims (4)

REVENDICATIONS
1 - Dispositif semi-conducteur comprenant: un substrat semi-
conducteur ayant une première et seconde face en opposition et une pluralité d'éléments semi-conducteurs formés dans ledit substrat semiconducteur avec leurs électrodes disposées dans ladite première face dudit substrat, caractérisé en ce que ledit substrat semi-conducteur (1) comporte un seul grand évidement (8) formé de manière à envelopper les petits évidements (6) qui ont été formés dans ladite seconde face dudit substrat à des endroits situés au dessous des endroits choisis desdites électrodes, une pluralité de trous de traversée (9) formés en entraînant ladite pluralité des petits évidements à s'étendre plus loin à travers ledit substrat jusqu'auxdits endroits choisis desdites électrodes sur ladite première face, et une couche métallique continue (10) qui recouvre les surfaces interne et du fond dudit grand évidement
et ladite seconde face dudit substrat semi-conducteur.
2 - Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que ladite couche métallique continue est une
couche déposée qui agit comme un radiateur déposé (11).
3 - Procédé de fabrication d'un dispositif semi-conducteur, caractérisé en ce qu'il comprend les étapes de:
- formation d'une pluralité d'éléments semi-
conducteurs dans un substrat semi-conducteur avec des électrodes desdits éléments disposées dans une première face dudit substrat semi-conducteur; - formation d'une pluralité de petits évidements par gravure d'une seconde face opposée dudit substrat en des endroits situés au dessous des endroits choisis desdites électrodes desdits éléments semi-conducteurs; élimination par gravure du matériau dudit substrat dans les petits évidements et autour d'eux jusqu'à former dans ladite seconde face un seul évidement plus grand enveloppant lesdits petits évidements et, en même temps, entraînant ladite pluralité des petits évidements à s'étendre plus loin à travers ledit substrat de façon à former des trous de traversée qui s'étendent du fond dudit grand évidement jusqu'aux endroits choisis desdites électrodes desdits éléments semi-conducteurs et dépôt sur les surfaces internes et du fond dudit grand évidement, sur les surfaces internes desdits trous de
traversée, et sur ladite seconde face dudit substrat semi-
conducteur d'une couche métallique continue.
4- Procédé selon la revendication 3, caractérisé en ce que ladite couche métallique continue est formée par dépôt de façon à ce que ladite couche métallique continue agisse comme un
radiateur déposé.
FR8910733A 1989-03-29 1989-08-09 Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication Expired - Fee Related FR2645346B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1079226A JPH02257643A (ja) 1989-03-29 1989-03-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
FR2645346A1 true FR2645346A1 (fr) 1990-10-05
FR2645346B1 FR2645346B1 (fr) 1993-05-14

Family

ID=13683990

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8910733A Expired - Fee Related FR2645346B1 (fr) 1989-03-29 1989-08-09 Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication

Country Status (3)

Country Link
US (1) US5037782A (fr)
JP (1) JPH02257643A (fr)
FR (1) FR2645346B1 (fr)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252842A (en) * 1991-07-26 1993-10-12 Westinghouse Electric Corp. Low-loss semiconductor device and backside etching method for manufacturing same
US5424245A (en) * 1994-01-04 1995-06-13 Motorola, Inc. Method of forming vias through two-sided substrate
US5508231A (en) * 1994-03-07 1996-04-16 National Semiconductor Corporation Apparatus and method for achieving mechanical and thermal isolation of portions of integrated monolithic circuits
JP3374880B2 (ja) * 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
JP3081168B2 (ja) * 1997-04-30 2000-08-28 イビデン株式会社 電子部品搭載用基板
JP3629902B2 (ja) * 1997-06-30 2005-03-16 沖電気工業株式会社 半導体素子の配線構造およびその製造方法
US5949104A (en) * 1998-02-07 1999-09-07 Xemod, Inc. Source connection structure for lateral RF MOS devices
US6429509B1 (en) 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US7030466B1 (en) 1999-05-03 2006-04-18 United Microelectronics Corporation Intermediate structure for making integrated circuit device and wafer
US7179740B1 (en) 1999-05-03 2007-02-20 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6935023B2 (en) 2000-03-08 2005-08-30 Hewlett-Packard Development Company, L.P. Method of forming electrical connection for fluid ejection device
US6512292B1 (en) 2000-09-12 2003-01-28 International Business Machines Corporation Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces
US6657237B2 (en) * 2000-12-18 2003-12-02 Samsung Electro-Mechanics Co., Ltd. GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same
JP3910817B2 (ja) * 2000-12-19 2007-04-25 ユーディナデバイス株式会社 半導体受光装置
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6659592B2 (en) 2001-08-16 2003-12-09 Hewlett-Packard Development Company, L.P. Multiple redundant through hole electrical interconnects and method for forming the same
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
US6716737B2 (en) 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6902872B2 (en) 2002-07-29 2005-06-07 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US6888223B2 (en) * 2003-04-01 2005-05-03 International Business Machines Corporation Use of photoresist in substrate vias during backside grind
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050247894A1 (en) * 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100618343B1 (ko) * 2004-10-28 2006-08-31 삼성전자주식회사 패키징 기판의 제조방법 및 이를 이용한 패키징 방법.
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US20070045120A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Methods and apparatus for filling features in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US8154105B2 (en) * 2005-09-22 2012-04-10 International Rectifier Corporation Flip chip semiconductor device and process of its manufacture
US7749899B2 (en) * 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US8212331B1 (en) * 2006-10-02 2012-07-03 Newport Fab, Llc Method for fabricating a backside through-wafer via in a processed wafer and related structure
KR101175393B1 (ko) * 2006-10-17 2012-08-20 쿠퍼 에셋 엘티디. 엘.엘.씨. 웨이퍼 비아 형성
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7803714B2 (en) * 2008-03-31 2010-09-28 Freescale Semiconductor, Inc. Semiconductor through silicon vias of variable size and method of formation
JP4794615B2 (ja) * 2008-11-27 2011-10-19 パナソニック株式会社 半導体装置
JP2012039005A (ja) * 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
JP2010272893A (ja) * 2010-08-25 2010-12-02 Panasonic Corp 半導体装置及びその製造方法
FR2965659B1 (fr) * 2010-10-05 2013-11-29 Centre Nat Rech Scient Procédé de fabrication d'un circuit intégré
JP5640892B2 (ja) * 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
US20130277810A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte. Ltd. Method for forming heat sink with through silicon vias
US11398415B2 (en) * 2018-09-19 2022-07-26 Intel Corporation Stacked through-silicon vias for multi-device packages
CN114270496A (zh) * 2019-08-30 2022-04-01 三菱电机株式会社 半导体装置
US20240096968A1 (en) * 2021-02-17 2024-03-21 Mitsubishi Electric Corporation Nitride semiconductor device and method for manufacturing nitride semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198828A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体装置の製造方法
JPS62122278A (ja) * 1985-11-22 1987-06-03 Hitachi Ltd 高周波高出力ｆｅｔの製造方法
JPS62211962A (ja) * 1986-03-12 1987-09-17 Fujitsu Ltd 高周波半導体装置の製造方法
EP0316799A1 (fr) * 1987-11-13 1989-05-24 Nissan Motor Co., Ltd. Dispositif semi-conducteur

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594175A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 電界効果半導体装置
JPS6031253A (ja) * 1983-08-01 1985-02-18 Nec Corp 半導体装置用放熱板の製造方法
US4707726A (en) * 1985-04-29 1987-11-17 United Technologies Automotive, Inc. Heat sink mounting arrangement for a semiconductor
US4733195A (en) * 1986-07-15 1988-03-22 Texas Instruments Incorporated Travelling-wave microwave device
JPS63131555A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp 半導体装置
JPS63155673A (ja) * 1986-12-18 1988-06-28 Nec Corp 電界効果型半導体装置
JPH0720363B2 (ja) * 1987-01-16 1995-03-06 株式会社日立製作所 アクセス駆動機構
US4807022A (en) * 1987-05-01 1989-02-21 Raytheon Company Simultaneous formation of via hole and tub structures for GaAs monolithic microwave integrated circuits
US4794093A (en) * 1987-05-01 1988-12-27 Raytheon Company Selective backside plating of gaas monolithic microwave integrated circuits
US4800420A (en) * 1987-05-14 1989-01-24 Hughes Aircraft Company Two-terminal semiconductor diode arrangement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198828A (ja) * 1984-03-23 1985-10-08 Nec Corp 半導体装置の製造方法
JPS62122278A (ja) * 1985-11-22 1987-06-03 Hitachi Ltd 高周波高出力ｆｅｔの製造方法
JPS62211962A (ja) * 1986-03-12 1987-09-17 Fujitsu Ltd 高周波半導体装置の製造方法
EP0316799A1 (fr) * 1987-11-13 1989-05-24 Nissan Motor Co., Ltd. Dispositif semi-conducteur

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 10, no. 42 (E-382)23 Mars 1984 & JP-A-60 198 828 ( NIPPON DENKI KK ) 8 Octobre 1985 *
PATENT ABSTRACTS OF JAPAN vol. 11, no. 341 (E-554)7 Novembre 1987 & JP-A-62 122 278 ( HITACHI ) 3 Juin 1987 *
PATENT ABSTRACTS OF JAPAN vol. 12, no. 69 (E-587)3 Mars 1988 & JP-A-62 211 962 ( FUJITSU ) 17 Septembre 1987 *

Also Published As

Publication number Publication date
FR2645346B1 (fr) 1993-05-14
US5037782A (en) 1991-08-06
JPH02257643A (ja) 1990-10-18

Similar Documents

Publication Publication Date Title
FR2645346A1 (fr) Dispositif semi-conducteur a trous de traversee d'interconnexion et son procede de fabrication
EP0057126B1 (fr) Procédé de fabrication d'une structure de transistors
EP1721337B1 (fr) Circuit integre avec diode de lecture de tres petites dimensions
CH627877A5 (fr) Substrat d'interconnexion de composants electroniques a circuits integres.
FR2691837A1 (fr) Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication.
FR2860920A1 (fr) Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions
GB2109995A (en) Semiconductor structures and methods of forming such structures
FR2624654A1 (fr) Circuit integre monolithique micro-ondes et procede de fabrication
FR2684801A1 (fr) Procede de realisation de composants semiconducteurs, notamment sur gaas ou inp, avec recuperation du substrat par voie chimique.
FR2767223A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
EP0601901A1 (fr) Procédé de gravure d'une hétérostructure de matériaux du groupe III-V
EP0299894B1 (fr) Procédé et structure de prise de contact sur des plots de circuit intégré
FR2693034A1 (fr) Transistor à couche mince et son procédé de fabrication.
EP0472452A1 (fr) Transistor de puissance et procédé de réalisation
FR2502399A1 (fr) Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance
EP0818825A1 (fr) Assemblage monolithique de thyristors à cathode commune
FR2477772A1 (fr) Procede pour faire adherer une couche de passivation sur des zones dorees d'un semi-conducteur
EP0004219B1 (fr) Circuit intégré comportant un système d'interconnexion à deux nappes de conducteurs; procédé de fabrication d'un tel circuit
EP0522938B1 (fr) Procédé de fabrication d'un transistor à effet de champ vertical, et transistor obtenu par ce procédé
EP2092564A1 (fr) Structure de plots de connexion pour capteur d'image sur substrat aminci
FR2776830A1 (fr) Cellule memoire electriquement programmable
EP0152126B1 (fr) Transistor à effet de champ de type MESTEC pour applications hyperfréquences et procédé de réalisation permettant d'obtenir un tel transistor
FR2572587A1 (fr) Procede de fabrication d'un transistor a effet de champ du type a grille schottky
FR2707042A1 (fr)
FR2634064A1 (fr) Composant electronique a couche de conductivite thermique elevee

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights
ST Notification of lapse