JP2010272893A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】消費電流及び抗折強度に優れる半導体装置の製造方法を実現する。
【解決手段】
半導体装置の製造方法は、第１面の表面部に設けられた拡散領域１２を備える半導体基板１１を準備する工程（ａ）と、半導体基板１１の第１面上に第１金属配線１４ａ及び１４ｂを形成する工程（ｂ）と、半導体基板１１を厚さ方向に貫通する貫通孔１５を形成する工程（ｃ）と、貫通孔１５内に、第１金属配線１４ｂの裏面から半導体基板１１の第２面にまで延びる貫通電極１６を形成する工程（ｄ）と、半導体基板１１の第２面に凹部１７を形成する工程（ｅ）と、凹部１７内に、貫通電極１６と電気的に接続された第２金属配線１８を形成する工程（ｆ）とを備える。
【選択図】図１

Description

本発明は、縦型構造の半導体素子を備える半導体装置及びその製造方法に関するものである。

半導体装置は、半導体ウェハに拡散・配線等の加工処理を行なって半導体素子を形成し、更に、外部回路と接続できるように分割・パッケージングしたものである。このような半導体装置は、電子機器の中に非常に多く組み込まれている。

半導体装置のうち、比較的大電流を扱うパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）、パワートランジスタ、ダイオード等の「縦型」構造半導体素子を用いる半導体装置は、小型化が困難であった。これは、縦型構造半導体素子の場合、半導体素子の表面側及び裏面側の両方からダイボンディング及びワイヤーボンディングによって電気的接続を行なうこと、及び、プラスティックタイプやセラミックタイプであることから、パッケージング後の半導体装置が大きくなるためである。

これに対し近年では、ウェハ状態の組立工程において、貫通電極及び再配線の形成によって電気的接続を確保する技術である、ウェハレベルＣＳＰ（チップ・サイズ・パッケージ）技術が注目されて来ている。

図５は、従来のウェハレベルＣＳＰ構造を有する半導体装置の断面を模式的に示す図である。

図５に示す通り、パワーＭＯＳＦＥＴに適用した従来の半導体装置１００は、半導体素子１０１と、半導体素子の裏面（図における上側の面）全体に導電性の接着層１０２を介して貼り付けられた支持基板１０３とを備える。半導体素子１０１の第１面（図における下側の面）にはゲート・ソース層１０４、それよりも他方の面（第２面）側にはドレイン層１０５が形成されている。

また、半導体素子１０１を第１面からその裏の第２面まで貫通する貫通電極１０６が形成されている。半導体素子１０１の第１面において、ゲート・ソース層１０４に接続する金属配線１０７ａと、貫通電極１０６に接続する金属配線１０７ｂとが形成されている。また、半導体素子１０１の第１面を覆い且つ金属配線１０７ａ及び金属配線１０７ｂ上に選択的に開口部を有する絶縁層１０８が形成されている。該開口部において、金属配線１０７ａ及び金属配線１０７ｂ上に、それぞれ、外部電極１０９ａ及び外部電極１０９ｂが形成されている。

ここで、ゲート・ソース層１０４は、金属配線１０７ａを介して外部電極１０９ａと電気的に接続されている。また、ドレイン層１０５と導電性の接着層１０２とは電気的に接続され、且つ、貫通電極１０６は金属配線１０７ｂを介して外部電極１０９ｂと電気的に接続されている。このため、ドレイン層１０５は、接着層１０２、貫通電極１０６、金属配線１０７ｂを介して外部電極１０９ｂと電気的に接続されている。

上記の構造により、半導体素子１０１単体では第１面の側にゲート・ソース層１０４、第２面の側にドレイン層１０５が形成された縦型構造であるのに対し、ゲート・ソース層１０４と外部電極１０９ａ、ドレイン層１０５と外部電極１０９ｂをそれぞれ電気的に接続することにより、同一面に形成された外部電極を介して電気信号を取り出すことができる。このため、プラスティックタイプやセラミックタイプのような半導体装置にくらべ、小型化・薄型化に好適である。

特表２００３−５３０６９５号公報

以上に説明した従来の半導体装置は、半導体素子の厚みが均一であることからドレイン層が厚い。この結果ドレイン抵抗が大きくなるため、大電流を扱うことが困難であった。

また、前記従来の半導体装置においてドレイン層を薄くすることを考えた場合、Ｓｉ基板第２面の全面に対して研磨、ラッピング、ポリッシング等のシニング作業を行なわねばならず、Ｓｉ基板の全体が薄くなる。その結果、Ｓｉ基板の第１面と第２面との応力バランスに不均一が生じ、反りの発生及び抗折強度の低下が問題となる。

そこで、従来の半導体装置においては、Ｓｉ基板の第２面に、補強を目的として支持基板が貼り付けられている。しかし、この構造には、半導体装置の厚み増加、作業工数・材料費の増加によるコスト増等、不利な点が多い。

以上に鑑みて、本発明は、大電流を扱うことを可能とすると共に、薄型化と強度確保とを両立できる半導体装置の実現を目的とする。

前記の目的を達成するため、半導体装置は、半導体素子と、半導体素子の第１面の表面部に設けられた拡散領域と、半導体素子の第１面上に設けられた第１金属配線と、半導体素子を厚さ方向に貫通する貫通孔と、貫通孔内に設けられ、第１金属配線の裏面に接し且つ半導体素子における第１面の反対側の第２面にまで延びる貫通電極と、半導体素子の第２面に設けられた凹部と、凹部内に設けられ、貫通電極に電気的に接続された第２金属配線とを備える。

尚、拡散領域上に設けられた電極部を備えていても良い。

また、貫通孔及び凹部を充填する充填層とを備えることが好ましい。

このような半導体装置によると、拡散領域が形成された領域において半導体素子が局所的に薄くなっているため、縦型構造の素子に関して回路使用時の抵抗が低減されている。これは、半導体素子の第１面に形成されている拡散領域に対応して、第２面（第１の面の反対側の面）の側から半導体素子に凹部を設けることにより実現している。このため、半導体装置の最大消費電流を増加させることができる。

更に、前記の半導体装置は、以下の点から、小型化・薄型化に有利である。まず、貫通電極、第１金属配線、第２金属配線等を介することにより、縦型構造を同一の面（第１面）に電気的に引き出している。更に、半導体素子を局所的に薄くする構造であることから、半導体素子の全体を薄くする構造に比べ、抗折強度に優れている。凹部を充填する充填層も備えている場合には、更に抗折強度に優れる。このため支持基板は不要である。

このように、前記の半導体装置は、最大消費電流等の電気特性と、抗折強度との両面において優れており、更に、強度補強のための支持基板も不要である。この結果、半導体装置の小型化・薄型化の点で優れ、支持基板の貼り付けのための作業工数の削減、材料費等のコスト削減も可能となっている。

尚、充填層は、樹脂又は金属からなるものとすることができる。また、第１金属配線は、電極部を介して拡散領域と電気的に接続していることが好ましい。

また、凹部は、半導体素子の外周端に接するのを避けて形成されていることが好ましい。

つまり、半導体素子の第２面から例えば箱型に一部分がくり抜かれたように凹部が形成され、該凹部は半導体素子の側面には達していないようになっているのが良い。このような構造は、凹部に起因した半導体装置の抗折強度低下を抑制するために有効である。

また、凹部は、拡散領域の反対側に形成されていることが好ましい。これにより、拡散領域の部分において半導体素子を薄くする効果がより確実に実現する。

また、貫通孔は、凹部内に配置されていることが好ましい。

このようにすると、凹部外に配置されている場合に比べて浅い貫通孔とすることができる。このため貫通孔の加工性が良くなり、また、充填層による貫通孔の充填性が良くなってボイド、未充填等の不具合発生を抑制することができる。また、貫通孔の部分を含むように凹部を形成することになるため、凹部の面積が大きくなる。この結果、凹部の充填についても充填性が良くなり、また、充填層を充填する量が多くなることから半導体装置の強度向上にも効果がある。

また、半導体素子の第１面上を覆う第１絶縁膜と、半導体素子の第２面上と、貫通孔の側壁と、凹部の側壁及び底面とを覆う第２絶縁膜を備え、第２絶縁膜は、凹部の底面上及び拡散領域上において選択的に設けられた開口部を有することが好ましい。

このようにすると、拡散領域からのリーク電流（例えば拡散領域から貫通電極へのリーク電流）の発生を抑制することができ、その結果、拡散領域から、半導体素子が凹部のために薄くなった部分、凹部の底面、第２金属配線、と順に経由して効率よく電流を流すことができる。

また、半導体素子の第１面上に、第１金属配線を覆うように設けられた第１絶縁樹脂層を備え、第１絶縁樹脂層は、第１金属配線上において選択的に設けられた開口部を備えていても良い。

また、第１絶縁樹脂層に設けられた開口部に、第１金属配線と電気的に接続された外部電極を備えていても良い。

また、半導体素子の第２面上に、第２絶縁樹脂層を備えていても良い。

また、第２絶縁樹脂層は、充填層と同一の樹脂材料により形成されていることが好ましい。このようにすると、第２絶縁樹脂層と充填層とを同じ工程にて形成することができ、製造の工程数及びコストを削減することができる。

また、第２絶縁樹脂層は、遮光性樹脂により形成されていることが好ましい。

このようにすると、光電効果を有する半導体素子において、光励起のために発生する光電流を防止することができ、半導体素子の誤動作を防ぐことができる。

前記の目的を達成するため、半導体装置の製造方法は、第１面の表面部に設けられた拡散領域を備える半導体素子を準備する工程（ａ）と、半導体素子の第１面上に第１金属配線を形成する工程（ｂ）と、半導体素子を厚さ方向に貫通する貫通孔を形成する工程（ｃ）と、貫通孔内に、第１金属配線の裏面から半導体素子の第２面にまで延びる貫通電極を形成する工程（ｄ）と、半導体素子の第２面に凹部を形成する工程（ｅ）と、凹部内に、貫通電極と電気的に接続された第２金属配線を形成する工程（ｆ）とを備える。

尚、工程（ｄ）及び工程（ｆ）の後に、貫通孔及び凹部を充填する充填層を形成する工程（ｇ）を備えるのが好ましい。

このような半導体装置の製造方法によると、縦型構造の拡散領域の部分において半導体素子が薄くなった半導体装置を製造することができる。つまり、先に構成及び効果を説明した半導体装置を製造することができる。

尚、工程（ｃ）は、工程（ｅ）よりも後に行ない、工程（ｃ）において、貫通孔は、凹部内に形成することが好ましい。

また、工程（ｃ）は、工程（ｅ）よりも前に行ない、工程（ｅ）において、凹部は、貫通孔を含むように形成することが好ましい。

このいずれによっても、凹部内に貫通孔が形成された構造を得ることができる。このような構造を有する半導体装置が有する効果については、先に説明した通りである。

また、工程（ｄ）と、工程（ｆ）とは、同時に行なうことが好ましい。これにより、貫通電極と第２金属配線とを同じ工程で形成し、製造の工程数を削減することができる。

また、半導体素子の第１面上を覆う第１絶縁膜を形成する工程と、工程（ｃ）及び工程（ｅ）よりも後で且つ工程（ｄ）及び工程（ｆ）よりも前に、半導体素子の第２面上と、貫通孔の側壁と、凹部の側壁及び底面とを覆うように設けられた第２絶縁膜を形成すると共に、凹部の底面上及び拡散領域上において、第２絶縁膜に選択的に開口部を設ける工程とを更に備えることが好ましい。

これにより、第１絶縁膜及び第２絶縁膜を備える半導体装置を製造することができる。先に述べた通り、このような半導体装置によると拡散領域からのリーク電流を抑制することができる。

また、半導体素子の第１面上に、第１金属配線を覆うように第１絶縁樹脂層を設けると共に、第１絶縁樹脂層の第１金属配線上において、選択的に開口部を設ける工程を備えていても良い。

また、第１絶縁樹脂層に設けられた開口部に、第１金属配線と電気的接続された外部電極を形成する工程を更に備えていても良い。

また、半導体素子の第２面上に、第２絶縁樹脂層を形成する工程を更に備えていても良い。

また、第２絶縁樹脂層を形成する工程は、工程（ｇ）と同時に行なうことが好ましい。これにより、製造の工程数を削減することができる。

本発明の半導体装置及びその製造方法によると、電気特性に優れ且つ強度にも優れることから小型化及び薄型化に有利であり、更にコストの削減も可能となっている。

図１（ａ）及び（ｂ）は、本発明の第１の実施形態における例示的半導体装置の断面図及び斜視図である 図２は、本発明の第一の実施形態の変形例における半導体装置の断面図である。 図３（ａ）及び（ｂ）は、本発明の第２の実施形態における例示的半導体装置の断面図及び斜視図である 図４は、本発明の第２の実施形態の変形例における半導体装置の断面図である。 図５は、従来の半導体装置の構造を示す断面図である。

以下、本発明の実施形態を説明する。ここでは「縦型」ＰＮダイオードを例とするが、これには限られず、パワーＭＯＳ、バイポーラ等の縦型トランジスタにおいても同様な効果が得られる。

（第１の実施形態）
第１の実施形態に関して以下に説明する。図１（ａ）及び（ｂ）は、第１の実施形態にて例示する半導体装置１０の構造を模式的に示す断面図及び斜視図である。但し、図１（ｂ）において、第２絶縁樹脂層２３を省略している。

図１（ａ）に示すように、半導体装置１０は、例えばＮ型である半導体素子１１を備えている。半導体素子１１の第１面（表面、図では下側の面）の表面部に半導体素子１１とは異なる導電型（ここではＰ型）の拡散領域１２を備え、更に、該第１面上に、拡散領域１２に電気的に接続され且つＡｌ、Ｃｕ等の金属を主材料として形成された電極部１３と、第１金属配線１４とを備える。

ここで、第１金属配線１４は、例えばＣｕか、又は、Ｃｕを主体とする金属をめっきすることにより形成されるものとする。また、第１金属配線１４は、電極部１３を介して拡散領域１２に電気的に接続された第１金属配線１４ａと、拡散領域１２を除く部分の半導体素子１１の第１面に電気的に接続された第１金属配線１４ｂとを含む。

また、拡散領域１２を除く部分の半導体素子１１の第１面と電気的に接続されている第１金属配線１４ｂに対し、その裏面に達するように、半導体素子１１を厚さ方向に貫通する貫通孔１５が設けられている。該貫通孔１５の深さは、例えば１０μｍ〜１５０μｍである。更に、貫通孔１５内に形成され、第１金属配線１４ｂに電気的に接続されていると共に半導体素子１１の第２面（裏面、図では上側の面）にまで延びる貫通電極１６を備える。

また、拡散領域１２の直下部分において半導体素子１１を局所的に薄くするように、半導体素子１１の第２面から凹部１７が形成されている。更に、凹部１７の内部から半導体素子１１の第２面にまで延びるように第２金属配線１８が形成されている。第２金属配線１８は、半導体素子１１の第２面において貫通電極１６に対して電気的に接続されている。

また、貫通電極１６が形成された貫通孔１５と、第２金属配線１８が形成された凹部１７とについて、残された空間を埋めるように充填層１９が形成されている。充填層１９としては樹脂又は金属を用いて形成することができる。樹脂を使用する場合、導電性及び非導電性のどちらの樹脂でも構わない。また、金属を使用する場合、例えば、Ｃｕ、Ｔｉ、Ｎｉを主材料とする金属をめっきすることにより形成しても良い。

ここで、凹部１７の深さに依存して拡散領域１２の直下に残された半導体素子１１（Ｎ型層）の厚さが決定される。回路使用時にはこの部分が抵抗となるため、その厚さは、最大消費電流を決定する要因となる。このことから、最大消費電流を増加するためには、凹部１７の深さを可能な限り深くすることにより、拡散領域１２の直下に残された半導体素子１１（Ｎ型層）の厚さを薄くすることが電気特性上、非常に重要である。例えば、５０μｍ以下にまで薄くすることが望ましい。但し、少しでも薄くすればそれに応じた効果はある。

また、凹部１７は、半導体素子１１の外周端（側面）に接するのを避けて形成されている。つまり、半導体素子１１の第２面から、例えば箱形に、一部分がくり抜かれたように凹部１７が設けられている。このような構造であるため、半導体素子１１の外周部については薄くなっておらず、拡散領域１２の直下部のみが凹部１７により局所的に薄くなっている。この点と、更に凹部１７には充填層１９が形成されている点とにより、優れた電気特性（最大消費電流）を有することに加えて、半導体素子の全体を薄くする従来の構造に比べ、抗折強度に優れている。抗折強度を高めるための支持基板も不要であるから半導体装置１０の薄型化に有利であり、更に、支持基板の貼り付け作業工数、材料費等の削減によりコストの削減も可能となっている。

また、半導体素子１１の第１面に、半導体素子１１の第１面全体及び第１金属配線１４を覆うように、第１絶縁樹脂層２１が形成されている。但し、該第１絶縁樹脂層２１は、第１金属配線１４上において選択的に開口された開口部を有する。また、第１絶縁樹脂層２１の開口部には、例えばＳｎ−Ａｇ−Ｃｕ組成である鉛フリー半田材料からなる外部電極２２（２２ａ及び２２ｂ）が備えられ、第１金属配線１４と外部電極２２とは電気的に接続されている。

更に、半導体素子１１の第２面に、半導体素子１１の第２面全体、貫通電極１６、凹部１７及び第２金属配線１８を覆うように、第２絶縁樹脂層２３が形成されている。ここで、凹部１７内に充填される充填層１９に使用する樹脂材料と、第２絶縁樹脂層２３に使用する樹脂材料とについて同じ材料を用い、同時に形成しても良い。また、第２絶縁樹脂層２３に使用する樹脂材料としては、遮光性樹脂を使用することが好ましい。これにより、光電効果を有する半導体素子１１において、光励起のために発生する光電流を防止することができ、半導体素子１１の光電流による誤動作を防ぐことができる。

拡散領域１２は、電極部１３及び第１金属配線１４ａを介して外部電極２２ａと電気的に接続されている。また、拡散領域１２の下方において凹部１７により局所的に薄くなった部分の半導体素子１１（Ｎ型層）は、第２金属配線１８、貫通電極１６及び第１金属配線１４ｂを介して他の外部電極２２ｂと電気的に接続されている。このように、半導体素子１１に縦型構造として構成された素子（例としてはＰＮダイオード）について、同一面（第１面）に形成された２つの外部電極２２ａ及び２２ｂにより、電気信号を取り出すことができるようになっている。

以上のように、図１（ａ）及び（ｂ）に例示した半導体装置１０によると、拡散領域１２の直下に凹部１７を第２面から設けることにより半導体素子１１を局所的に薄くして、回路使用時の抵抗を下げて最大消費電流を増加させることができる。このとき、凹部１７が半導体素子１１の外周端に接しないように設けられていると共に、凹部１７は充填層１９によって埋め込まれていることから、抗折強度の著しい劣化は防止されている。

また、半導体装置１０をプリント基板等に実装する際、実装機（マウンター）の吸着ノズルが接触する領域を、凹部１７及び充填層１９とするか、又は、第２絶縁樹脂層２３とする。これにより、吸着ノズルとの接触時及び押し込み時における応力を緩和することができ、半導体装置１０に割れ・欠け・クラック等の実装不具合が生じるのを抑制することができる。

つまり、本実施形態において例示した半導体装置１０は、電気特性（最大消費電流等）と抗折強度との両面において従来よりも優れている。更に、強度補強のための支持基板も必須ではないため、薄型化の点においても優れると共に支持基板に関する作業工数、材料費等も削減できる。

尚、図１（ａ）及び（ｂ）に例示した半導体装置１０において、第１絶縁樹脂層２１、外部電極２２及び第２絶縁樹脂層２３については、半導体装置１０が効果を発揮するための必須要素ではないため、これらを備えていない構造とすることも可能である。但し、プリント基板への実装性等を考慮すると、これらを形成していることが望ましい。

（第１の実施形態の変形例）
次に、第１の実施形態の変形例を説明する。図２は、例示的な半導体装置１０ａの断面図である。半導体装置１０ａは、図１（ａ）に示す半導体装置１０に対し、第１絶縁膜２０ａ及び第２絶縁膜２０ｂを追加した構成である。その他の構成については、図２において図１（ａ）と同じ符号を用いることにより詳しい説明を省略する。

第１絶縁膜２０ａは、例えばＳｉＯ₂ 、ＳｉＮ等からなり、半導体素子１１の第１面を覆うように形成されている。また、第２絶縁膜２０ｂは、半導体素子１１の第２面と、貫通孔１５内の側壁と、凹部１７の側壁及び底面とを覆うように形成されている。

但し、第１絶縁膜２０ａは、貫通電極１６上及び拡散領域１２上において開口を有している。また、第２絶縁膜２０ｂは、凹部１７の底面と、貫通孔１５における第１金属配線１４と接する部分とにおいて開口を有している。これにより、リーク電流（例えば、拡散領域１２から貫通電極１６へのリーク電流）の発生を抑え、拡散領域１２から、拡散領域１２直下の薄くなった部分の半導体素子１１（Ｎ型層）と、凹部１７の底面とを介して第２金属配線１８まで確実に効率良く電流を流すことができる。電流は、更に第２金属配線１８から貫通電極１６に流れ、貫通電極１６の底部において第１絶縁膜２０ａが開口された部分を通して、貫通電極１６と電気的に接続された第１金属配線１４へと流れる。

以上のように、本変形例の半導体装置１０ａによると、半導体装置１０と同様の効果に加えて、リーク電流を抑制することができる。

（第２の実施形態）
第２の実施形態に関して以下に説明する。図３（ａ）及び（ｂ）は、第２の実施形態にて例示する半導体装置１０ｂの構造を模式的に示す断面図及び斜視図である。但し、図３（ｂ）において、第２絶縁樹脂層２３を省略している。

図３（ａ）及び（ｂ）に示すように、半導体装置１０ｂは、第１の実施形態の例示的半導体装置１０と比較すると、貫通孔２５及び貫通電極２６と、凹部２７及び第２金属配線２８とについて構成が異なる。その他の構成については、図３（ａ）及び（ｂ）において図１（ａ）及び（ｂ）と同じ符号を用いることにより詳しい説明を省略する。

図３（ａ）に示す通り、本実施形態の例示的半導体装置１０ｂにおいて、凹部２７の内側に貫通孔２５が配置されて繋がっている。また、このことから、貫通孔２５の側壁の貫通電極２６と、凹部２７の内側の第２金属配線２８とが繋がっている。このような点が、貫通孔１５と凹部１７とが別々に形成されていた第１の実施形態の例示的半導体装置１０と相違する。尚、半導体装置１０ｂにおいて、充填層１９は、繋がった貫通孔２５及び凹部２７を共に埋め込んでいる。

このような構成により、半導体装置１０ｂは、第１の実施形態において説明した効果に加えて、以下の効果を有する。

半導体装置１０ｂの場合、貫通孔２５及び貫通電極２６が凹部２７の内部に形成されているため、第１の実施形態のような単独の貫通孔１５に対して充填層１９を埋め込む場合に比べて、充填する面積及び深さが共に緩和されている。例えば、半導体素子１１の厚さに相当する深さの貫通孔１５に比べ、貫通孔２５については、凹部２７の深さの分だけ埋め込むべき深さが緩和されている。この結果、充填層１９の充填性が高くなり、ボイド、未充填等の不具合発生を抑制することができる。

また、凹部２７は、貫通孔２５を含むように形成することから、第１の実施形態の場合に比べて大きくなる。このことは充填性の向上に有利であり、また、充填層１９の量自体が多くなることから強度向上にも貢献しうる。

また、凹部２７の内部に貫通電極２６が形成されるため、凹部２７の底面から第２金属配線２８、貫通電極２６を経由して第１金属配線１４ｂに至る配線経路が第１の実施形態の場合に比べて短くなる。よって、当該配線経路における配線抵抗を低減することができ、第１の実施形態の場合に比べて更に大電流を扱うことができる。

尚、第１の実施形態の変形例と同様に、半導体素子１１の第１面を覆う第１絶縁膜２０ａを備えると共に、凹部２７の底面と、貫通孔２５内の側壁と、凹部２７の側壁及び底面とを覆う第２絶縁膜２０ｂを備えていても良い。この場合の例を、半導体装置１０ｃとして図４に示す。第１絶縁膜２０ａ及び第２絶縁膜２０ｂにより、リーク電流（例えば、拡散領域１２から貫通電極２６へのリーク電流）を抑制することができる。

（各実施形態の例示的半導体装置の製造方法）
以下に、半導体装置の製造方法について説明する。始めに、第１の実施形態の例示的半導体装置１０を取り上げて説明した後に、他の半導体装置１０ａ、半導体装置１０ｂ、半導体装置１０ｃに関して相違を述べる。

また、ここでも「縦型」ＰＮダイオードを例とするが、これには限られず、パワーＭＯＳ、バイポーラ等の縦型トランジスタであっても良い。

図１（ａ）及び（ｂ）を参照して説明する。始めに、半導体素子１１を複数個含むウェハを準備する。各半導体素子１１は公知の方法により形成され、例えばＮ型である半導体素子１１の第１面の表面部に設けられたＰ型の拡散領域１２と、半導体素子１１の第１面上に設けられた電極部１３とを備えるものとする。電極部１３は、Ａｌ、Ｃｕ等の金属を主材料とするものである。また、ウェハの厚さを予め所望の値（一般に、１００〜３００μｍ程度）にまでバックグラインドし、更に、ＣＭＰ（chemical mechanical polishing ）等の鏡面処理を施しておくことのが望ましい。

次に、半導体素子１１の第１面に、第１金属配線１４を形成する。具体的には、まず、スパッタ法等を用いて、半導体素子１１の第１面全体に金属薄膜を形成する。ここで、金属薄膜には、主にＴｉ、ＴｉＷ、Ｃｒ、Ｃｕ等を用いる。続いて、ドライフィルム貼り付け又はスピンコートによる感光性の液状レジスト塗布を行なった後、フォトリソグラフィ技術を用いて、露光及び現像により第１金属配線１４に合わせてレジストをパターニングする。尚、レジストの厚さは、最終的に形成したい第１金属配線１４の厚さに応じて決定すればよい。一般には、５〜３０μｍ程度とする。

続いて、レジストに設けられた開口部に、電界めっき法を用いて金属配線を形成した後、レジストを除去し、更に洗浄する。その後、電界めっき法による金属配線が形成された部分以外の金属薄膜をウェットエッチングにより除去し、第１金属配線１４を得る。

尚、レジスト及びドライフィルムについて、ネガ型及びポジ型のいずれであっても良い。また、電解めっき法には、主にＣｕめっきを用いる。また、金属薄膜のウェットエッチングに際し、Ｔｉ薄膜であれば過酸化水素水、Ｃｕ薄膜であれば塩化第二鉄を用いる。

また、ここでは電界めっき法を用いたアディティブ形成を説明したが、半導体素子１１の第１面全体に電界Ｃｕめっきを施した後、レジスト形成及びウェットエッチングを行なうことにより形成する等、他の方法を取ることもできる。

続いて、半導体素子１１の第２面側から、第１金属配線１４ｂの裏面に達するように半導体素子１１を厚さ方向に貫通する貫通孔１５と、拡散領域１２の直下部分を局所的に薄くするための凹部１７とを形成する。具体的には、レジスト、ＳｉＯ₂ 、金属膜等をマスクとし、ドライエッチング、ウェットエッチング等を行なえば良い。

この際、貫通孔１５と凹部１７とは深さ及び開口面積が大きく異なるため、別々に形成することが望ましい。尚、どちらを先に形成しても構わない。

以上により、拡散領域１２の直下部分において凹部１７により半導体素子１１（Ｎ型層）を局所的に薄くすることにより、回路使用時の抵抗を下げて最大消費電流を増加させることのできる構造が得られる。

続いて、貫通孔１５の内部に設けられ、貫通孔１５の内部から半導体素子１１の第２面にまで延びるように設けられる貫通電極１６と、凹部１７内に設けられて貫通電極１６に電気的に接続される第２金属配線１８とを形成する。ここで、貫通電極１６と、第２金属配線１８とは同時に形成することが望ましい。具体的には、まず、第１金属配線１４の形成方法と同様にスパッタ法等を用い、半導体素子１１の第２面全体、貫通孔１５の内部及び凹部１７の内部に金属薄膜を形成する。次に、フォトリソグラフィ、電解めっき法、ウェットエッチング等を行なうことにより形成する。また、貫通電極１６と第２金属配線１８とを別々に形成することも可能である。

次に、第２金属配線１８が形成された凹部１７内に残された空間と、貫通電極１６が形成された貫通孔１５内に残された空間とに対し、充填層１９を形成する。充填する材料としては、樹脂又は金属を用いることができる。

金属を充填する場合は、電解めっき法を用いて金属めっきを充填するか、又は、印刷充填法、ディッピング等を用いて主に金属ペーストを充填すればよい。

電解めっき法によって充填する場合は、貫通電極１６及び第２金属配線１８を形成する際に、同時に行なうことが望ましい。この際、充填層１９は貫通孔１５と凹部１７を完全に埋め込むように充填し、第２金属配線１８及び貫通電極１６を一体形成する。

また、充填層１９と、貫通電極１６及び第２金属配線１８とを別々に形成する場合は、例えば貫通電極１６及び第２金属配線１８を形成した後に、貫通孔１５及び凹部１７の部分に開口部を持つマスクを形成し、電解めっき法を用いて貫通孔１５及び凹部１７に充填層１９を形成する。

樹脂材料を充填する場合は、液状の光硬化型又は熱硬化型の樹脂をスピンコートにより充填するか、又は、樹脂ペーストを印刷充填法、ディッピング等により充填すれば良い。

以上により、凹部１７は半導体素子１１の外周端に接することのない、つまり、半導体素子１１の第２面から例えば箱形に一部分がくり抜かれた構造となる。半導体素子１１の側面を含む外周部については薄くなっておらず、且つ、充填層１９も備えるため、抗折強度の著しい劣化を招くことは避けられる。

続いて、半導体素子１１の第１面上に、第１金属配線１４を覆うように第１絶縁樹脂層２１を形成する。例えば、感光性樹脂を用い、スピンコート又はドライフィルム貼り付けによって形成する。次に、フォトリソグラフィ技術を用い、第１絶縁樹脂層２１を選択的に除去することにより、第１金属配線１４の一部を露出させる開口部を形成する。

続いて、第１金属配線１４に設けた開口部に対し、フラックスを用いた半田ボール搭載法、半田ペースト印刷法又は電気めっき法により、第１金属配線１４と電気的に接続する外部電極２２を形成する。この材料としては、例えば、Ｓｎ−Ａｇ−Ｃｕ組成の鉛フリー半田材料を用いる。

次に、半導体素子１１の第２面上に、貫通電極１６及び第２金属配線１８を覆うように、第２絶縁樹脂層２３を形成する。例えば、液状の光硬化型又は熱硬化型の樹脂をスピンコートする。また、フィルム状の光硬化型又は熱硬化型の樹脂を貼り付ける方法でもよい。尚、同じ樹脂材料を用い、充填層１９と同時に第２金属配線１８を形成することも可能である。

この後、例えばダイシングソー等の切削部材を用い、半導体素子１１を複数含むウェハを切削し、複数の半導体装置１０として個片化する。

以上により、半導体装置１０が製造される。つまり、従来の半導体装置に比べ、最大消費電流等の電気特性と、抗折強度との両面において優れ、且つ、強度補強のための支持基板も不要であることから小型化・薄型化に有利であると共に支持基板の貼り付け作業工数、材料費等が不要となることからコスト削減も可能とする半導体装置を製造することができる。

尚、以上において、半導体素子１１を複数個含むウェハ単位の製造方法を説明した。しかし、ウェハの補強材として半導体素子１１の第１面の側又は第２面の側にサポート用の基板を予め貼り付けておき、途中の工程にて剥がすという製造方法を取ることも可能である。

次に、半導体装置の他の例について、製造方法の相違点を説明する。

まず、図３（ａ）及び（ｂ）に示す半導体装置１０ｂの場合、貫通孔２５を凹部２７の内部に配置する。このためには、例えば、先に凹部２７を形成した後、レジスト、ＳｉＯ₂ 、金属薄膜等を新たなマスクとして形成し、凹部２７内に貫通孔２５を形成する。あるいは、先に貫通孔２５を形成した後、新たにマスクを形成し、貫通孔２５を含む領域に凹部２７を形成しても良い。

次に、図２に示す半導体装置１０ａ及び図４に示す半導体装置１０ｃの場合を説明する。これらの半導体装置は、それぞれ半導体装置１０及び半導体装置１０ｂに対し、第１絶縁膜２０ａ及び第２絶縁膜２０ｂを更に備えている。

そこで、第１絶縁膜２０ａについては、第１金属配線１４を形成する工程の前に、ＣＶＤ法、絶縁ペーストの印刷法等を用いて形成する。また、第２絶縁膜２０ｂについては、貫通孔１５及び凹部１７を形成した後、第２金属配線１８を形成するよりも前に、同じくＣＶＤ法、絶縁ペーストの印刷法等を用いて形成する。続いて、貫通孔１５の底面（第１金属配線１４ｂとの接続部分）及び凹部１７の底面において、第２絶縁膜２０ｂを除去して開口する。これには、レジスト、ＳｉＯ₂ 、金属薄膜等をマスクとして、ドライエッチング、ウェットエッチング等を行なえばよい。

尚、以上ではいずれも半導体素子１１がＮ型、拡散領域１２がＰ型であるものとして説明したが、この逆に、半導体素子１１がＰ型、拡散領域１２がＮ型であっても良い。

以上では縦型ＰＮダイオードを例として説明した。しかし、これには限らず、例えばバイポーラトランジスタに対し、説明した構造を適用することも可能である。この場合、凹部１７によって局所的に薄くなった領域に、拡散層等を形成して縦型のＰＮＰ又はＮＰＮ構造を設ける。これにより、薄くなっているだけ回路使用時における縦方向の抵抗が低減され、最大消費電流を増加させることができる等、既に説明した各効果を実現し得る。

更に別の例としてのパワーＭＯＳの場合も同様に、凹部１７によって薄くなった領域においてゲート・ソース層、ドレイン層等を形成して縦型の素子の構造を設ければよい。その他にも、各種の縦型の素子に適用できる。

本発明の半導体装置及びその製造方法は、電気特性及び抗折強度において共に優れ、小型化、薄型化に有利であり且つコスト削減が可能なＣＳＰを実現することができるため、各種電子機器の小型化、薄型化、軽量化及び性能向上にも有益である。

１０ 半導体装置
１０ａ 半導体装置
１０ｂ 半導体装置
１０ｃ 半導体装置
１１ 半導体素子
１２ 拡散領域
１３ 電極部
１４ 第１金属配線
１４ａ 第１金属配線
１４ｂ 第１金属配線
１５、２５ 貫通孔
１６、２６ 貫通電極
１７、２７ 凹部
１８、２８ 第２金属配線
１９ 充填層
２０ａ 第１絶縁膜
２０ｂ 第２絶縁膜
２１ 第１絶縁樹脂層
２２ 外部電極
２２ａ 外部電極
２２ｂ 外部電極
２３ 第２絶縁樹脂層

Claims (10)

1. 第１面の表面部に設けられた拡散領域を備える半導体基板を準備する工程（ａ）と、
   前記半導体基板の前記第１面上に第１金属配線を形成する工程（ｂ）と、
   前記半導体基板を厚さ方向に貫通する貫通孔を形成する工程（ｃ）と、
   前記貫通孔内に、前記第１金属配線の裏面から前記半導体基板の第２面にまで延びる貫通電極を形成する工程（ｄ）と、
   前記半導体基板の第２面に凹部を形成する工程（ｅ）と、
   前記凹部内に、前記貫通電極と電気的に接続された第２金属配線を形成する工程（ｆ）とを備えることを特徴とする半導体装置の製造方法。
2. 請求項１において、
   前記工程（ｄ）及び前記工程（ｆ）の後に、前記貫通孔及び前記凹部を充填する充填層を形成する工程（ｇ）を備えることを特徴とする半導体装置の製造方法。
3. 請求項１において、
   前記工程（ｃ）は、前記工程（ｅ）よりも後に行ない、
   前記工程（ｃ）において、前記貫通孔は、前記凹部内に形成することを特徴とする半導体装置の製造方法。
4. 請求項１において、
   前記工程（ｃ）は、前記工程（ｅ）よりも前に行ない、
   前記工程（ｅ）において、前記凹部は、前記貫通孔を含むように形成することを特徴とする半導体装置の製造方法。
5. 請求項１〜４のいずれか一つにおいて、
   前記工程（ｄ）と、前記工程（ｆ）とは、同時に行なうことを特徴とする半導体装置の製造方法。
6. 請求項１〜５のいずれか一つにおいて、
   前記半導体基板の前記第１面上を覆う第１絶縁膜を形成する工程と、
   前記工程（ｃ）及び前記工程（ｅ）よりも後で且つ前記工程（ｄ）及び前記工程（ｆ）よりも前に、前記半導体基板の前記第２面上と、前記貫通孔の側壁と、前記凹部の側壁及び底面とを覆うように設けられた第２絶縁膜を形成すると共に、前記凹部の底面上及び前記拡散領域上において、前記第２絶縁膜に選択的に開口部を設ける工程とを更に備えることを特徴とする半導体装置の製造方法。
7. 請求項１〜６のいずれか一つにおいて、
   前記半導体基板の前記第１面上に、前記第１金属配線を覆うように第１絶縁樹脂層を設けると共に、前記第１絶縁樹脂層の前記第１金属配線上において、選択的に開口部を設ける工程を備えることを特徴とする半導体装置の製造方法。
8. 請求項７において、
   前記第１絶縁樹脂層に設けられた前記開口部に、前記第１金属配線と電気的接続された外部電極を形成する工程を更に備えることを特徴とする半導体装置の製造方法。
9. 請求項１〜８のいずれか一つにおいて、
   前記半導体基板の前記第２面上に、第２絶縁樹脂層を形成する工程を更に備えることを特徴とする半導体装置の製造方法。
10. 請求項９において、
    前記第２絶縁樹脂層を形成する工程は、前記工程（ｇ）と同時に行なうことを特徴とする半導体装置の製造方法。

Images