JP3133295B2 - ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体 - Google Patents

ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体

Info

Publication number
JP3133295B2
JP3133295B2 JP10361619A JP36161998A JP3133295B2 JP 3133295 B2 JP3133295 B2 JP 3133295B2 JP 10361619 A JP10361619 A JP 10361619A JP 36161998 A JP36161998 A JP 36161998A JP 3133295 B2 JP3133295 B2 JP 3133295B2
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor device
layer
semiconductor wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10361619A
Other languages
English (en)
Other versions
JP2000188364A (ja
Inventor
ディババーニ・チュードゥリー
ジェームズ・エー・フォッシャー
フィリップ・エイチ・ローヤー
デービッド・ビー・レンシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DirecTV Group Inc
Original Assignee
DirecTV Group Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DirecTV Group Inc filed Critical DirecTV Group Inc
Priority to JP10361619A priority Critical patent/JP3133295B2/ja
Publication of JP2000188364A publication Critical patent/JP2000188364A/ja
Application granted granted Critical
Publication of JP3133295B2 publication Critical patent/JP3133295B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高電力用半導体装置の
ヒートシンクの製造方法および平坦なマイクロストリッ
プ回路装置の集積化に関する。
【0002】
【従来の技術】ガンダイオード、ヘテロ接合バイポラ−
トランジスタ(HBT)、pチャネル高電子移動度トラ
ンジスタ(p−HEMT)、および電界効果トランジス
タ(FET)のような高電力用半導体装置は動作中に多
量の熱を発生し、装置の性能を維持し、損傷を阻止する
ためにこの熱は除去されなければならない。標準的な方
法は装置から熱を引出し、周囲の環境中に熱を放散する
受動ヒ−トシンクを提供する。好ましいヒ−トシンクお
よびその製造方法は製造が容易で、低コストで、高集積
可能で、十分な熱転送性能であり、装置の電気的性能の
品質を低下せずに信頼性のある電気接続を可能にする。
これらの目的を達成するために、ヒ−トシンクは装置の
能動層に非常に近接しなければならず、ウエハは個別の
装置を形成するためにダイシングを不要にするべきであ
り、個々の装置は個々にパッケージするべきではない
し、また平坦な電子接続が使用できるようにこのような
方法で取付けられなければならない。
【0003】Crowley 等の, "140Ghz indium phosphid
e Gunn diode" Electronics Leters,March 17,1994,vo
l.30,No.6,pp.499-500 はCrowley et al の製造方法お
よび集積ヒートシンクを有するガンダイオードをパッケ
ージする方法を開示している。Crowley 等の文献の図1
に示されるように、バッファおよび能動層はInP基板
上に成長される。ウエハは薄くされ、両面に金属被膜さ
れて上部金属接触部が薄くされた基板上に形成され、能
動層上に一体のヒートシンクが形成される。FeCl感
光エッチング液は限定、およびダイシングせずに個々の
装置を解除するために使用される。ダイオード能動層上
に直接ヒートシンクを形成することは、通常熱伝達を改
善する。しかし、基板およびバッファ層に関連する寄生
直列抵抗はダイオードの電気的な性能を低下させる傾向
にある。
【0004】Crowley et al の図2に示されるように、
非平坦な構造体は個別のガンダイオードを使用し、それ
らは銅スタッドねじに個々に圧縮接合である。石英リン
グはガンダイオードの周りに形成され、十字架形状の金
のリボンはガンダイオードの上部接触部および石英リン
グに圧縮接合される。銅のふたがダイオードの密封容器
を形成し、上部接触部に延在している。個別のパッケー
ジされたガンダイオードは回路基板あるいはブロックに
ねじ留めされ、高い位置の上部接触部は基板上の回路に
接着されたワイヤである。さらに、もしもガンダイオー
ドが故障した場合には、技術者のねじをはずして、取り
替えなければならない。個別のパッケージは高価で集積
に限界がある。
【0005】K.Okaniwa 等の,"A Novel FET Structure
of Buried Plated Heat Sink for Superior High Perfo
mance GaAs MMICs"IEEE GaAs IC Symposium,1990,pp.23
3-236 は出力電力および効率を増進するために埋設した
ヒートシンクに接続された並列のFET構造の製造方法
を開示している。K.Okaniwa 等のの図1および2a-2eに
はFET電極は通常のプロセスを使用してウエハの前面
側に形成される。それからFETのソースからビアホ−
ルが30ミクロンの深さにエッチングされる。ウエハは化
学的にエッチングされて薄くされ、多数のビアホールの
底部を露出する単一のタブを形成する。タブはメッキさ
れた金で満たされ、a)FETが単一の電力用FETを
形成するように並列に接続されるために全てのソース電
極を短絡され、b)ヒートシンクを設けられる。このプ
ロセスは高集積で、実際に電力用FETは直接ウエハ上
の別の回路に集積される。このプロセスはダイシングを
必要とせず、他の回路との平坦な接続を容易にする。し
かしこのプロセスは集積されたヒートシンクの個々の装
置を生産せず、およびさらに30ミクロンの基板は熱変
換効率を減少し、および伝導損失を増加する。
【0006】J.S.Kofol et al.,"A Backside Via Proce
ss for Thermal Resistance Improvement Demonstrated
Using GaAs HBTs",IEEE GaAs IC Symposium,pp.267-27
0,1992は高周波作動に必要な小型装置のレイアウトを維
持しながら、HBTの動作温度を減少する方法を開示し
ている。従来のプロセスはHBTを形成するためのウエ
ハの上面側から処理された。通常のプロセスは、(BT
V)のプロセスを経て背面側の熱を調節するために2つ
の方法で変更される。第1に付加的なエピタキシャル層
は1)背面のエッチング間に選択的にエッチングを停止
を行い、2)AC絶縁のためにBTV金属からの上面の
回路の構成部分を分離し、3)BTV接地電位に対に埋
設されたサブコレクタ層をDC分離するために通常のH
BT層の下部に形成される。第2にビアホールは付加的
なチップ接地を提供するためにエッチングされる。ウエ
ハの背部は100ミクロンに薄くして、およびHBTの
下に5ミクロンのウエハ膜を残すようエッチングされ
る。タブはヒートシンクを形成するため金でメッキされ
る。
【0007】
【発明が解決しようとする課題】しかしKofol のヒート
シンクはHBTに“近接”しており、そのプロセスはい
くつか欠点を有する。第1に付加的なエピタキシャル層
は寄生直列抵抗を増加し、HBTの性能を低下させる。
第2にウエハは個々の装置を分離するためにダイシング
しなければならない。これは時間の浪費で、費用がかか
り、HBTに損傷を与える。最後にHBTのヒートシン
クは圧縮接着することができず、回路基板上にマウント
される際、エポキシ接着されなければならないので放射
作用が低下する。
【0008】上記の問題を考慮して、本発明は装置の性
能を維持し、ウエハのダイシングあるいは個々の装置と
ヒートシンクとの構造体のパッケージの必要とせずに電
力用半導体装置の背面上に低コストで高集積されたヒー
トシンクの製造方法を提供する。
【0009】
【課題を解決するための手段】この問題を解決するため
に、本発明においては、まず半導体ウエハ上のエッチン
グ停止層を形成する。ウエハはエッチング停止層上にガ
ンダイオ−ド、HBT、p−HEMTあるいはFETの
ような電力用半導体装置のアレイを形成するように処理
され、それから支持体(例えばシリコン基板)上の上面
を下にしてワックスで固定される。ウエハの背面は装置
より大きく各装置の背面のエッチング停止層の部分を露
出するタブのアレイを限定するウエハ材料のウェブを形
成するにパターン化される。ウエハは好ましくはほぼ2
ミルに薄くされおよび最初にシャドウエッチング、次に
タブエッチングプロセスを使用してパターン化される。
エッチング停止層はヒートシンク製造中装置を保護し、
多量にド−プされた場合、接触抵抗を減少することがで
きる。それからヒートシンクは各タブにおいてエッチン
グ停止層の露出部分上に製造され、それは壁から内方に
間隔を隔てられている。ヒートシンクは好ましくはウエ
ハ上にメッキ面をスパッタリングすることによって形成
され、タブの底部のメッキ面の部分を露出するフォトレ
ジストをパターン化して、露出されたメッキ面上に比較
的厚い金複合層をメッキする。電力用半導体装置および
一体化されたヒートシンクはヒートシンクとタブの壁の
間に位置するエッチング停止層の部分をエッチングし、
およびワックス接着剤で溶解させることによってウェブ
およびキャリアから分離される。好ましい実施形態で
は、ヒートシンクは寸法が大きいから、真空工具が半導
体装置を損傷せずに上部からヒートシンクを把持するこ
とが可能であり、平坦なマイクロストリップ回路構造体
上にのヒートシンクを圧縮結合させる。構造体は回路ブ
ロック回路構造体によってスライド可能に支持され、こ
の回路ブロックはマイクロストリップ回路のRFアース
電位に接続する機能を行い、また絶縁層上に形成された
平坦なマイクロストリップ回路を支持する。装置は伝送
線路と半導体装置との整列を可能にする各端部ブロック
に圧縮結合される。正確な整列は装置および回路を接続
するためのリボン接着部の長さを最小にする。全体の構
造体は、現在使用しているものが故障した場合に別の装
置をさせて再結合するようにパッケージが開かれること
ができる。
【0010】本発明のこれらおよび他の特性および利点
は好ましい具体例の示される詳細な記述ならびに伴う図
面から当業者に明白である。
【0011】
【発明の実施の形態】本発明は、装置の性能を維持し、
熱伝導を向上し、ウエハをダイシングせず、ディスクリ
ートな装置のヒートシンク装置をパッケージせずに信頼
可能なプレーナ接続を可能にする電力用半導体装置の背
面上にヒートシンクを製造するための低コストで高度に
集積された方法を提供する。ヒートシンクは、真空ツー
ルが半導体装置を損なわずに上方からヒートシンクを把
持し、その後、プレーナ・マイクロストリップ回路装置
上にヒートシンクを圧着することができるように大きい
寸法にされており、それは、故障した装置の交換を容易
にするように設計され、パッケージされたものである。
【0012】図1は、本明細書においてガンダイオード
として説明され、ミリメートル波の周波数でプレーナ・
マイクロ波回路において使用される発振器を安定させる
ように負性抵抗素子を提供するために通常使用される高
電力用半導体装置のアレイを形成する前面の処理後のウ
エハ10の一部を示している。この場合、低コストで高度
に集積されたガンダイオードに対する要求が満足されて
いない。しかしながら、説明されたプロセスは、HB
T、p型HEMT、FETおよび別の電力用装置にも適
用できる。
【0013】ガンダイオードは、1つの重要な変更が加
えられた通常の前面処理技術を使用して形成される。ダ
イオード12は、ポリイミドスペーサ16の間で半絶縁In
Pウエハ10上に形成されたN型InPエピ層14を具備
し、その上に上部金属コンタクト18を具備している。エ
ピ層14および上部金属コンタクト18は、それぞれ2ミク
ロンおよび10ミクロンであることが好ましい。通常の
プロセスは、最初にウエハ10の前面上に薄いエッチング
停止層20を付着することによって変更される。少なくと
も、エッチング停止層20はInPウエハの化学的エッチ
ング中にダイオードを保護する。0.2ミクロンのIn
GaAsであることが好ましい、適切に選択されたエッ
チング停止層は、InPエピ層14よりもバンドギャップ
が小さく、従って、ダイオード12とダイオードに対する
電気コンタクトの1つとして機能するヒートシンクの間
の接触抵抗が減少する。
【0014】ウエハ10は、図2において示されたような
背面処理を受け、それによって各ガンダイオード12の背
面上にヒートシンクを形成し、ウエハをダイシングせず
にダイオード構造体を解放する。ウエハは、ワックスで
被覆されて支持体(例えばシリコン基板等)上にうつ向
けに設置され、それによって、さらに背面の処理を行う
ためにInPウエハが機械的に薄くされることができる
(ステップ22)。ウエハはパターン化され、それによっ
て、ダイオードよりも幅の広い各ガンダイオードの背面
上でエッチング停止層の部分を露出するタブのアレイを
定めるウエハ材料のウェブを形成する。好ましい実施形
態において、ウエハはシャドウエッチングを使用してパ
ターン化され(ステップ24)、次にタブエッチングされ
る(ステップ26)。ウエハは、機械的な支持を与え、ガ
ンダイオードへの応力の印加を防ぐのに十分な厚さを有
していなければならない。従って、酸によるエッチング
は、厚いウエハ中に好ましいタブのプロフィールを達成
することを必要とする。酸によるエッチングによってレ
ジストマスクは消耗されるので、金属マスクが代わりに
使用される。金属マスクを形成するために使用されたフ
ォトレジストおよび金属層は、赤外線整列技術を使用す
るときにガンダイオードを認識する能力を妨害し、それ
故、適切なマスクの整列が妨害される。従って、InP
支持体はシャドウエッチングされ(ステップ24)、それ
によってタブエッチング(ステップ26)において使用さ
れる金属マスクを整列させるための整合マークが形成さ
れる。本発明の技術的範囲から逸脱せずにウエハの背面
をパターン化するために、別の既知の技術あるいは新た
に開発された技術が使用されてもよい。
【0015】一度パターン化されると、金属製のヒート
シンクは、それぞれのタブ中のエッチング停止層の露出
部分上でそれらの壁から内側へ間隔を隔てられて形成さ
れる。好ましい実施形態において、ウエハの背面がスパ
ッタリングされて薄いメッキプレートが形成され(ステ
ップ28)、次にフォトレジストを使用してパターン化さ
れ、それによってそれぞれのガンダイオードの背面上で
タブの底部においてメッキ面の部分が露出され(ステッ
プ29)、その後、メッキされて(ステップ30)タブにお
けるメッキ面の露出された部分上に厚い金属が形成さ
れ、それによってヒートシンクが形成される。2プロセ
スのメッキプロセスはより廉価であり、厚いシンクを形
成するにはエッチングあるいはリフトオフ技術よりも良
い。
【0016】ディスクリートなダイオード装置(ヒート
シンクが集積されたガンダイオード)は、メッキ面の露
出部分を通してエッチングし、下にあるエッチング停止
層をヒートシンクとタブの壁との間に位置させ、接着剤
を溶解することによってウェブおよび支持体から解放さ
れる(ステップ32)。好ましい実施形態において、ヒー
トシンクは、ガンダイオードに損傷を与えずに真空ツー
ルによって上方から把持されるように大きい寸法を有し
ている。
【0017】図2に示された背面処理技術の特定の例が
図3乃至図5に詳細に示されている。図3の(a)に示
されているように、ウエハ10の前面はNovalak で被覆さ
れており、165℃で5分間焼成され、ワックス接着剤
36を使用してSi基板34上に設けられる。一度設置され
ると、ウエハ10の背面38は約2ミル(51ミクロン)ま
でラップされ、研磨される。
【0018】次に、図3の(b)に示されているよう
に、ウエハ10の背面はシャドウエッチングされて整合マ
ーク40を形成され、それはこの場合には所望のタブの寸
法を定める浅い凹部である。特に、背面38はトリクロロ
エチレン(TCE)を使用して2000rpmで30秒
間清浄処理され、次に(イソプロピルアルコール)IP
Aを使用して2000rpmで15秒間清浄処理され
る。一度清浄にされると、1350Jのフォトレジスト
はウエハ10上で4000rpmで30秒間スピン被覆さ
れ、次に90℃で30分間焼成される。マスクをガンダ
イオードに整列させるためにIR整列装置が使用され
る。フォトレジストは6秒間露光され、次に1:1の現
像液中で1分間現像される。露光されたウエハは、アル
ゴン中で数千オングストロームの深さまで5分間イオン
ミルされ、その後、O2 中で2秒間スパッタエッチング
される。アセトンは、フォトレジストを取除くために使
用される。
【0019】図3の(c)に示されているように、金属
マスク42は続いてのタブエッチングを行うために形成さ
れる。マスクを形成するために、ウエハの表面は、IP
A中でウエハを30秒間スピンし、15分間クロムエッ
チングを行うことによって清浄にされる。一度清浄にさ
れると、チタン−金層44(Ti(250オングストロー
ム)/Au(1μm)がウエハ上でスパッタ堆積され
る。その後、フォトレジスト46は、層44をエッチングす
るためにパターン化される。特に、1350Jのフォト
レジストがウエハ上で4000rpmで30秒間スピン
被覆され、90℃で30秒間焼成され、シャドウエッチ
ングにおいて使用されたものと同じタブマスクを使用し
て4秒間露光され、1:1のAZ現像液中で現像され、
アルゴンで背面をスパッタエッチングされる。
【0020】図4の(a)に示されているように、ウエ
ハがエッチングされてウエハ材料のウェブ48を形成し、
それは、タブの幅がダイオードよりも広いガンダイオー
ド12のそれぞれの背面上でエッチング停止層20の部分を
露出するタブ50のアレイを定める。タブエッチングの第
1のステップは、アセトンでフォトレジスト46を取除く
ことである。その後、ウエハ材料は、割合が3:2であ
るHCL:H3 PO4の酸エッチングでエッチング停止
層に到達するまで約10分間エッチングされる。これは
2つの方法で決定されることができる。第1に、InG
aAsのエッチング速度はInPよりも相当に遅い.従
って、エッチング速度が劇的に変化すると、それは停止
を示す良好なインジケータとなる。その代わりに、ウエ
ハの背面を通して見える色は、InPウエハ材料が消失
したときに突然変化する。図示されているように、酸に
よるエッチングは、タブの壁52が最上部から底部へ次第
に傾斜し、それによって電気メッキの薄膜の連続性の維
持を助ける優先的なエッチングである。
【0021】図4の(b)に示されているように、ウエ
ハはスパッタリングされて各ガンダイオードの背面上の
エッチング停止層20の露光部分上およびウェブ48上にメ
ッキ平面54を形成する。このメッキ平面54を形成するた
めにまずウエハの表面をTCE中で2000rpmで
30秒間清浄処理し、さらにIPA中で2000rpm
で15秒間清浄処理し、その後、NH4 OH:H2
(15:1)中で30秒間エッチングする。それに続い
、250オングストロームのTiの金属層、500オ
ングストロームのPt、および3000オングストロー
ムの金がスパッタ堆積されメッキ面54が形成される。
ヒートシンク56は、タブの壁52から内側に間隔を隔てら
れたタブ50の底部においてメッキ面54の部分を露出する
ようにフォトレジスト58を図4の(c)に示されている
ようにパターン化し、次にメッキ面54の露出された部分
を図5の(a)で示されているようにAu化合物でメッ
キすることによって形成される。フォトレジスト58は、
泡が生じるのを防ぐためにタブ50の底部を濡らすように
最初にウエハ上でレジストをブラッシングすることによ
ってパターン化される。レジストの大きいドロップがウ
エハ上に配置され、2000rpmで30秒間スピンさ
れ、90℃で60分間焼成され、タブ50のマスクの開口
部より小さく、それに整合された開口部を有するヒート
シンクマスクを使用して露光され、その後、AZ 42
1K現像液で2分間現像される。その後、ウエハは同じ
ヒートシンクマスクを使用して再度露光され、さらに2
分間現像されてパターン化されたフォトレジスト58を形
成し、それはそれぞれのタブの壁から間隔を隔てられた
メッキ面54の部分を露光する。
【0022】ヒートシンク56を形成するために、メッキ
面の露出されたAu表面は、界面活性剤で処理し、NH
4 OH:H2 O(15:1)中で30秒間エッチングす
ることによって清浄にされる。基板の背面は黒いワック
スで塗装される。準備ができると、ウエハはAu溶液バ
ス中でメッキされ、それによって8μmのソフトなAu
が形成され、次に2μmのハードなAuが形成され、最
終的に20μmのヒートシンクのための10μmのソフ
トな金が形成される。ソフトな層によって、ヒートシン
クは別の表面に圧着されることが可能になる。ハードな
層によって、ガンダイオードを保護するために圧着力を
吸収するバリアを提供する。Au溶液バスのパラメータ
は次のようなものであり、すなわち、pH=6.8(ソ
フトなAu)ならびに6.6(ハードなAu)、温度=
42℃、電流=10mA(ソフトなAu)ならびに5m
A(ハードなAu)、メッキ速度=1666オングスト
ローム/分(ソフトなAu)ならびに333オングスト
ローム/分(ハードなAu)である。
【0023】一度、ダイオード装置60が形成されると、
それらはウェブ48および支持体34から解放される。黒い
ワックスおよびレジスト58はTCEおよびアセトンでそ
れぞれ清浄にされる。清浄にされると、金属は、図5の
(b)に示されているようにエッチング停止層20および
ヒートシンク56とタブの壁52との間に位置するメッキ面
54の露出部分を取除くためにスパッタ・エッチングされ
る。エッチングは、ワックス接着剤36が見えるまで続け
られる。次に、ウエハはTCEで処理されてワックス36
を取除き、図5の(c)に示されているようにダイオー
ド装置60を解放する。これは、全てのワックスを取除く
ために3、4回繰り返される。
【0024】図6は、ダイオード装置60をプレーナ・マ
イクロストリップ回路装置62に圧着結合するステップを
示している。ガン発振器等のプレーナ・マイクロストリ
ップ回路64は、デュロイドボード等の絶縁層66上で通常
の技術を使用して形成される。銅の回路ブロック68は、
接着ストリップ69でデュロイドボードに取付けられるこ
とによってデュロイドボードのスチフネスを増強し、マ
イクロストリップ回路にRFを提供する。少なくとも1
つの銅の端部ブロック70がねじ71で回路ブロック68の一
端に取付けられ、それによって、ソフトな金の層で被覆
されたその表面72はデュロイドボードの表面とほぼ平坦
になる。
【0025】真空がチップピックアップ装置76は、ヒー
トシンク56を把持し、温度が上げられた端部ブロックの
金の表面に熱イオン圧着する。例えば、ヒートシンクと
端部ブロックとの間でAu−Au圧着結合を形成するた
めには、180℃のチップ温度で100ミリ秒の時間で
8Wの超音速で150gmの接着負荷で十分である。ヒ
ートシンクは、ガンダイオードから熱を取除き、それを
端部ブロックに移動させるように機能し、それによって
この装置において主ヒートシンクとして働く。圧着結合
によって、エポキシ接着に関連した絶縁層が必要でなく
なり、従って、良好な熱伝導特性を示すようになる。
【0026】図7に示されているように、装置は、圧着
結合されたダイオード装置60が回路ブロック68の端部に
おけるスロット78と滑動可能に結合された状態で2つ
(あるいはそれ以上)の端部ブロック70を有しているこ
とが好ましい。ブロックの1つはマイクロストリップ回
路64と整列され、そのねじ71はそれを位置に固定するた
めに固く締められている。次に、そのブロックのガンダ
イオードは、2ミル(50ミクロン)の幅広の金のリボ
ン80でマイクロストリップ回路に再度接合される。この
相互接続はほぼ平坦であり、それによって、ディスクリ
ートにパッケージのラグに関連した従来の非平面技術よ
りも信頼性が高い。
【0027】図8に示されているように、装置全体は、
装置全体の周囲の、石英であることが好ましいリング84
と、物理的ならびに環境的な保護を提供する取り外し可
能な蓋86とを含む集積パッケージ82中にパッケージされ
ている。このタイプの集積パッケージを使用すると、再
度接合されたガンダイオードが故障したならば、技術者
は蓋86およびリボン80を取除き、ねじ71を緩め、端部ブ
ロック70をそのスロットから滑動させ、そのねじを再び
締めることができる。次に、他の端部ブロックがその位
置に移動され、しっかり締められて蓋が再度配置され
る。これははるかに簡単で費用効率的であり、従って、
ダイオードが故障する毎にディスクリートなラグを交換
することができ、また、より高度なレベルの集積が容易
になる。
【0028】本発明の幾つかの例示的な実施形態が図示
および説明されてきたが、多数の変更および別の実施形
態が当業者によって行われる。そのような変更および別
の実施形態は、添付された請求の範囲において定義され
た本発明の意図および技術的範囲から逸脱せずに行うこ
とができる。
【図面の簡単な説明】
【図1】正面側から処理後のウエハ上のガンダイオード
の断面図。
【図2】図1に示されたガンダイオードの背面上への好
ましいヒートシンクの製造方法を示すフロー図。
【図3】ヒートシンクを形成する図2に示された方法に
従った図1に示されたウエハのプロセスにおける断面
図。
【図4】ヒートシンクを形成する図2に示された方法に
従った図1に示されたウエハのプロセスにおける断面
図。
【図5】ヒートシンクを形成する図2に示された方法に
従った図1に示されたウエハのプロセスにおける断面
図。
【図6】ダイオード部品をプレ−ナ・マイクロストリッ
プ回路の部品に圧着する方法を示す側面図。
【図7】特に冗長ダイオードの可能性を示すプレ−ナ・
マイクロストリップ回路の部品の上面図。
【図8】パッケージされたプレ−ナ・マイクロストリッ
プ回路構造体の断面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ・エー・フォッシャー アメリカ合衆国、カリフォルニア州 91360、サウザンド・オークス、ムーン ダンス・ストリート 498 (72)発明者 フィリップ・エイチ・ローヤー アメリカ合衆国、カリフォルニア州 91360、サウザンド・オークス、キャミ ノ・グラシオサ 3046 (72)発明者 デービッド・ビー・レンシュ アメリカ合衆国、カリフォルニア州 91320、サウザンド・オークス、キャピ タン 811 (56)参考文献 特開 平3−87027(JP,A) 特開 昭60−7182(JP,A) 特開 平2−148739(JP,A) 特開 平5−13780(JP,A) 特開 平6−61388(JP,A) 特開 平6−97609(JP,A) 特開 平6−338522(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/36 H01L 25/00 H01L 23/12

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 電力用半導体装置の背面上にヒートシン
    クを形成する方法において、 半導体ウエハの上面にエッチング停止層を形成し、 前記エッチング停止層上に電力用半導体装置のアレイを
    形成するために前記半導体ウエハの前記上面側を処理
    し、 接着剤を使用して前記上面を下にして前記半導体ウエハ
    を支持体上に取付けて半導体ウエハの背面を露出させ、 半導体ウエハの背面に各電力用半導体装置の背面側上の
    エッチング停止層の部分を露出させるタブを形成するた
    めに前記半導体ウエハの背面をパターン化して前記各電
    力用半導体装置の面積より広い面積でエッチング停止
    層の部分を露出させるタブを形成するように半導体ウエ
    ハ材料を選択的に除去して除去されない半導体ウエハ材
    料からなるウエブで囲まれたタブのアレイを半導体ウエ
    ハの背面に形成し、 各タブにおける前記エッチング停止層の露出された部分
    上にウエブの壁から内側へ間隔を隔ててヒートシンクを
    形成し、 前記ヒートシンクとウエブの壁との間にあるエッチング
    停止層の露出された部分を前記接着剤に達するまでエッ
    チングして除去し、 前記ウェブおよび前記支持体からそれぞれ一体に取り付
    けられたヒートシンクを有する電力用半導体装置を分離
    するために前記接着剤を除去することを特徴とする電力
    用半導体装置の背面のヒートシンクの製造方法。
  2. 【請求項2】 前記エッチング停止層は前記ヒートシン
    クの製造中、電力用半導体装置を保護し、前記半導体装
    置とそのヒートシンク間の接触抵抗を減少させている請
    求項1記載の方法。
  3. 【請求項3】 前記電力用半導体装置がガンダイオード
    を具備している請求項1記載の方法。
  4. 【請求項4】 前記半導体ウエハは前記半導体装置を機
    械的に支持するための十分な厚さを有し、前記パターン
    化において、 個々の電力用半導体装置の背面上に整合マークを形成す
    るために半導体ウエハの背面をシャドウエッチングし、 半導体ウエハの背面上に金属層を付着させ、 前記金属層上にタブフォトレジスト層を形成し、前記 整合マークと整列し、前記半導体装置より大きい開
    口を有するタブマスクを使用してタブフォトレジスト層
    をパターン化し、前記金属層を部分的に露出させ、前記 金属層の露出された部分をエッチングして金属マス
    クを形成し、 この金属マスクを使用して前記半導体ウエハを酸により
    エッチングして前記半導体装置から間隔を隔てて傾斜し
    た壁を有するウエブを生成する請求項1記載の方法。
  5. 【請求項5】 ヒートシンクは、各半導体装置の背面上
    の前記タブのエッチング停止層の露出された部分にメッ
    キ面を形成するようにウエハの背面に金属をスパッタリ
    ングし、 前記メッキ面上にヒートシンクフォトレジスト層を形成
    し、 タブより小さく、タブと整合する開口を有するヒートシ
    ンクマスクを使用してヒートシンクフォトレジスト層を
    パターン化し、各ウエブの壁から内方に間隔を隔てて前
    記メッキ面の一部分を露出させ、 このメッキ面の露出された部分に金属をメッキして各半
    導体装置の背面上にヒートシンクを形成する請求項1記
    載の方法。
  6. 【請求項6】 ヒートシンクフォトレジスト層は、 気泡の形成を妨げるためにタブの底部のメッキ面の露出
    された部分を濡らすために半導体ウエハ上にフォトレジ
    スト材料を塗布し、 半導体ウエハ上の塗布されすぎたフォトレジスト材料を
    スピニングにより除去することによって形成される請求
    項1記載の方法。
  7. 【請求項7】 回路ブロックと、 前記回路ブロック上の絶縁層と、 前記絶縁層上に形成された平坦なマイクロストリップ回
    路と、 前記回路ブロックの1端に取付けられた端部ブロック
    と、 ガンダイオードを具備するダイオード構造体とを具備
    し、 前記回路ブロックは前記絶縁層のスティフネスを増加さ
    せ、前記平坦なマイクロストリップ回路に対するRF接
    地を行っており、 前記端部ブロックは前記絶縁層の表面とほぼ平坦な平面
    を有しており、 前記ガンダイオードは上部金属接触部と、ヒートシンク
    と、エッチング停止層とを有しており、 このエッチング停止層はガンダイオードと前記ヒートシ
    ンクとを分離し、それらの接触抵抗を減少させており、 前記ヒートシンクは前記平坦なマイクロストリップ回路
    とほぼ同じ平面で前記端部ブロックの表面に圧着接続さ
    れており、 前記上部金属接触部は前記平坦なマイクロストリップ回
    路に再結合され、 前記ヒートシンクは前記ガンダイオードによって生成さ
    れた熱を主ヒートシンクとして機能する前記端部ブロッ
    クに伝達して除去することを特徴とするマイクロストリ
    ップ回路装置。
  8. 【請求項8】 前記回路ブロックの端部に滑動可能に結
    合された複数の端部ブロックを有し、各ダイオード構造
    体はそれに圧縮接続され、それら複数の端部ブロックの
    1つは前記マイクロストリップ回路と整列されてそのガ
    ンダイオードが前記マイクロストリップ回路に再接続さ
    れている請求項7記載の平坦なマイクロストリップ回路
    装置。
  9. 【請求項9】 前記平坦なマイクロストリップ回路と前
    記ダイオード構造体を覆う集積されたパッケージを備え
    ている請求項7記載の平坦なマイクロストリップ回路部
    品。
  10. 【請求項10】 前記集積されたパッケージは、現在結
    合されているダイオード構造体が故障した場合に別のダ
    イオード構造体を整列させて再度結合するために前記滑
    動可能に結合された前記端部ブロックを操作できるよう
    に取外し可能なカバーを備えている請求項9記載の平坦
    なマイクロストリップ回路部品。
JP10361619A 1998-12-18 1998-12-18 ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体 Expired - Fee Related JP3133295B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10361619A JP3133295B2 (ja) 1998-12-18 1998-12-18 ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10361619A JP3133295B2 (ja) 1998-12-18 1998-12-18 ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体

Publications (2)

Publication Number Publication Date
JP2000188364A JP2000188364A (ja) 2000-07-04
JP3133295B2 true JP3133295B2 (ja) 2001-02-05

Family

ID=18474312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10361619A Expired - Fee Related JP3133295B2 (ja) 1998-12-18 1998-12-18 ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体

Country Status (1)

Country Link
JP (1) JP3133295B2 (ja)

Also Published As

Publication number Publication date
JP2000188364A (ja) 2000-07-04

Similar Documents

Publication Publication Date Title
JP3834589B2 (ja) 半導体装置の製造方法
US5578841A (en) Vertical MOSFET device having frontside and backside contacts
US6440822B1 (en) Method of manufacturing semiconductor device with sidewall metal layers
CN106169470A (zh) 具有形成于空腔之上的导电特征的装置及其对应的方法
US7528012B1 (en) Method for forming heat sinks on silicon on insulator wafers
US6940157B2 (en) High frequency semiconductor module, high frequency semiconductor device and manufacturing method for the same
US4596070A (en) Interdigitated IMPATT devices
US6048777A (en) Fabrication of high power semiconductor devices with respective heat sinks for integration with planar microstrip circuitry
US4596069A (en) Three dimensional processing for monolithic IMPATTs
US4692791A (en) Monolithic IMPATT with stripline leads
KR100345516B1 (ko) 고주파 집적회로 장치 및 그 제조 방법
JP3133295B2 (ja) ヒートシンクを有する電力用半導体装置の製造方法およびプレ−ナマイクロストリップ回路との集積構造体
JP3338142B2 (ja) 集積回路上の小突起に接点を付ける方法及びこの方法によるヘテロ接合バイポーラトランジスタ
JPS62211962A (ja) 高周波半導体装置の製造方法
JPH0510827B2 (ja)
JP2001267331A (ja) 半導体装置の製造方法
JP2002217194A (ja) 半導体装置
JP2629600B2 (ja) 半導体装置およびその製造方法
US7314782B2 (en) Method of manufacturing a semiconductor device and a semiconductor device obtained by means of said method
TWI798922B (zh) 半導體結構及其製造方法
JP3393797B2 (ja) 電界効果トランジスタ
KR100641055B1 (ko) 화합물반도체 바이폴라 트랜지스터 및 그 제조방법
Choudhury et al. A method of heatsink fabrication for millimeter wave high-power Gunn devices
WO2023192693A1 (en) Integrated diamond substrate for thermal management of a field effet transistor (fet)
JP2003151979A (ja) バイアホールの形成方法並びに半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees