JP2008258281A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008258281A JP2008258281A JP2007096851A JP2007096851A JP2008258281A JP 2008258281 A JP2008258281 A JP 2008258281A JP 2007096851 A JP2007096851 A JP 2007096851A JP 2007096851 A JP2007096851 A JP 2007096851A JP 2008258281 A JP2008258281 A JP 2008258281A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- semi
- insulating substrate
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 153
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 70
- 238000005530 etching Methods 0.000 claims description 31
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 7
- 239000010980 sapphire Substances 0.000 claims description 7
- 229910003460 diamond Inorganic materials 0.000 claims description 6
- 239000010432 diamond Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000002829 reductive effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Abstract
【解決手段】半絶縁性基板11の第1表面に配置され,複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、第1表面と反対側の第2表面に配置された接地導体26と、ゲート電極、ソース電極およびドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極14、ソース端子電極18およびドレイン端子電極12と、ゲート電極、ソース電極およびドレイン電極の下部の半絶縁性基板11上に形成された動作層と、動作層近傍の小口径VIAホール30と接地導体26近傍の大口径VIAホール20とからなる多段VIAホールと、多段VIAホールの内壁面および第2表面に形成され、ソース端子電極18に対して第2表面側から接続された接地電極23とを備える半導体装置およびその製造方法。
【選択図】図1
Description
図1(a)は、本発明の第1の実施の形態に係る半導体装置の模式的平面パターン構成を示し、図1(b)は、大口径のVIAホール近傍における模式的斜視図を示す。また、図2は、本発明の第1の実施の形態に係る半導体装置において形成される大口径のVIAホール20と小口径のVIAホール30による多段VIAホールの3次元模式的構成を示す。
本発明の第1の実施の形態に係る半導体装置においては、図5乃至図6に示すように、第1表面に電極32が形成され、かつ第1表面と反対側の第2表面に貫通する小口径VIAホール30および大口径VIAホール20からなる多段VIAホールが形成された半絶縁性基板11と、小口径VIAホール30および大口径VIAホール20からなる多段VIAホールの内璧面30a,20bに形成され、電極32と電気的に接続する接地電極23と、小口径VIAホール30が、第2表面側に位置する部分の内径の幅W1が第1表面側に位置する部分の内径の幅W0よりも大きいテーパ領域を有すると共に、大口径VIAホール20が、第2表面側に位置する部分の内径の幅W2が第1表面側に位置する部分の内径の幅よりも大きいテーパ領域を有することを特徴とする。
図3は、本発明の第1の実施の形態に係る半導体装置の製造方法の一部において適用する小口径VIAホールの形成工程を詳細に説明する模式的断面構造である。図3(a)は、フォトリソグラフィー工程図、図3(b)は、第1開口34aの形成工程図、図3(c)は、第1テーパ領域34bの形成工程図、図3(d)は、マスク層33のエッチング工程図、図3(e)は、マスク層33を利用し、半絶縁性基板31のエッチングにより、第3開口31cを形成する工程図、図3(f)は、接地電極37を形成して、小口径VIAホールを形成する工程図を示す。
図4は、本発明の第1の実施の形態に係る半導体装置の製造方法において、半絶縁性基板31に対するVIAホール形成工程に適用するエッチング装置の模式的構成図を示す。
本発明の第1の実施の形態に係る半導体装置の製造方法においては、上記の小口径VIAホールの形成工程において、接地電極37を形成する前に、更に大口径VIAホールを形成し、多段VIAホールを形成した後、接地電極層(例えば、図5(c)参照)を形成する点に特徴を有する。
小口径VIAホール30の部分を深さD1のみ残し、大口径VIAホール20の部分の深さをD2に設定することができる。
図6は、本発明の第1の実施の形態に係る半導体装置の製造方法に適用される多段VIAホール形成工程の別の工程の説明図であって、図6(a)は、小口径VIAホール30となる深さD1の溝の形成工程図、図6(b)は、大口径VIAホール20の形成工程図、図6(c)は、接地電極23の形成工程図を示す。
上記のように、本発明は第1の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
11,31…半絶縁性基板
12…ドレイン端子電極
14,14−1,14−2,14−3,14−4…ゲート端子電極
16…発熱部
18,18−1,18−2,18−3,18−4,18−5…ソース端子電極
20,20−1,20−2,20−3,20−4,20−5…大口径VIAホール
20b…大口径VIAホールの内壁面
23,37…接地電極
26…接地導体
30…小口径VIAホール
30a…小口径VIAホールの内壁面
31a…半絶縁性基板の第1表面
31b…半絶縁性基板の第2表面(裏面)
31c…第3開口
31d…第3テーパ領域
32…電極
33…マスク層
33a…第2開口
33b…第2テーパ領域
34…レジスト層
34a…第1開口
34b…第1テーパ領域
35…マスクパターン
35a…透孔
36…光源
W0,W1,W3, W5,W6…小口径VIAホール30の内径の幅
W2,W4…大口径VIAホール20の内径の幅
121…チャンバ
122…カソード
123…アノード
124…高周波電源
125…供給口
126…排出口
Claims (11)
- 半導体チップ上の半絶縁性基板と、
前記半絶縁性基板の第1表面に配置され,それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、
前記半絶縁性基板の第1表面と反対側の第2表面に配置された接地導体と、
前記半絶縁性基板の第1表面に配置され,前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極と、
前記ゲート電極、前記ソース電極および前記ドレイン電極の下部の半絶縁性基板上に形成された動作層と、
前記動作層近傍の小口径VIAホールと前記接地導体近傍の大口径VIAホールとからなる多段VIAホールと、
前記多段VIAホールの内壁面および前記半絶縁性基板の第2表面に形成され、動作層近傍の前記ソース端子電極に対して前記半絶縁性基板の第2表面側から接続された接地電極と
を備えることを特徴とする半導体装置。 - 前記大口径VIAホールの中心が前記小口径VIAホールの中心よりも半導体チップの周辺方向へ偏芯していることを特徴とする請求項1記載の半導体装置。
- 第1表面に電極が形成され、かつ第1表面と反対側の第2表面に貫通する小口径VIAホールおよび大口径VIAホールからなる多段VIAホールが形成された半絶縁性基板と、
前記小口径VIAホールおよび前記大口径VIAホールからなる前記多段VIAホールの内璧面に形成され、前記電極と電気的に接続する接地電極と、
前記小口径VIAホールが、前記第2表面側に位置する部分の内径の幅が前記第1表面側に位置する部分の内径の幅よりも大きいテーパ領域を有すると共に、
前記大口径VIAホールが、前記第2表面側に位置する部分の内径の幅が前記第1表面側に位置する部分の内径の幅よりも大きいテーパ領域を有することを特徴とする半導体装置。 - 請求項1乃至3のいずれかに記載の半導体装置において、
前記半絶縁性基板は、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/GaAlNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板であることを特徴とする半導体装置。 - 半絶縁性基板に対して、予めテーパのないマスク層をマスクとして垂直性の高い小口径VIAホールを形成する工程と、
前記半絶縁性基板に対して、テーパをもたせたマスク層をマスクとして傾斜を有する大口径VIAホールを形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 半絶縁性基板に対して、テーパをもたせたマスク層をマスクとして傾斜を有する小口径VIAホールを形成する工程と、
前記半絶縁性基板に対して、テーパをもたせたマスク層をマスクとして傾斜を有する大口径VIAホールを形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項5又は6記載の半導体装置の製造方法において、
前記マスク層の材料がアルミニウムであることを特徴とする半導体装置の製造方法。 - 第1表面に電極が形成された半絶縁性基板の第2表面に、前記半絶縁性基板よりもエッチング速度が小さい材料からなるマスク層を形成する第1工程と、
前記マスク層上にレジスト層を形成する第2工程と、
光が通る領域を設けた第1マスクパターンを通して前記レジスト層に光を照射し、前記レジスト層に第1開口を形成する第3工程と、
第1開口を形成した前記レジスト層を加熱し、前記レジスト層の第1開口の周辺に第1開口側に向かって厚さが薄くなる第1テーパ領域を形成する第4工程と、
前記レジスト層の第1開口を利用して前記マスク層をエッチングし、前記半絶縁性基板の第2表面の一部が露出する第2開口を形成すると共に、前記第2開口の周辺に第2開口側に向かって厚さが薄くなる第2テーパ領域を形成する第5工程と、
前記マスク層上に残った前記レジスト層を除去する第6工程と、
前記第2開口を利用して前記半絶縁性基板をエッチングし、前記半絶縁性基板の第2表面側に位置する部分の内径の幅がこれよりも第1表面側に位置する部分の内径の幅よりも大きい第3テーパ領域を有する小口径VIAホールを形成する第7工程と、
前記第1乃至第7工程と同一の工程により、前記第1マスクパターンよりも幅の広い第2マスクパターンを用い、大口径VIAホールを形成する第8工程と、
前記小口径VIAホールおよび前記大口径VIAホールからなる多段VIAホールの内璧面に接地電極を形成する第9工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項5乃至8のいずれかに記載の半導体装置の製造方法において、
前記マスク層の材料がアルミニウムであることを特徴とする半導体装置の製造方法。 - 請求項5乃至9のいずれかに記載の半導体装置の製造方法において、
前記大口径VIAホールの中心が前記小口径VIAホールの中心よりも半導体チップの周辺方向へ偏芯していることを特徴とする半導体装置の製造方法。 - 請求項5乃至10のいずれかに記載の半導体装置の製造方法において、
前記半絶縁性基板は、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/GaAlNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板であることを特徴とする半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007096851A JP5100185B2 (ja) | 2007-04-02 | 2007-04-02 | 半導体装置およびその製造方法 |
US12/514,933 US8278685B2 (en) | 2007-04-02 | 2007-12-03 | Semiconductor device used with high frequency band |
PCT/JP2007/073308 WO2008120418A1 (ja) | 2007-04-02 | 2007-12-03 | 半導体装置およびその製造方法 |
EP07832928A EP2133909A4 (en) | 2007-04-02 | 2007-12-03 | SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THE PRODUCTION THEREOF |
KR1020097008283A KR101156779B1 (ko) | 2007-04-02 | 2007-12-03 | 반도체 장치 및 그 제조 방법 |
TW096148277A TWI385788B (zh) | 2007-04-02 | 2007-12-17 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007096851A JP5100185B2 (ja) | 2007-04-02 | 2007-04-02 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008258281A true JP2008258281A (ja) | 2008-10-23 |
JP5100185B2 JP5100185B2 (ja) | 2012-12-19 |
Family
ID=39808006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007096851A Expired - Fee Related JP5100185B2 (ja) | 2007-04-02 | 2007-04-02 | 半導体装置およびその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8278685B2 (ja) |
EP (1) | EP2133909A4 (ja) |
JP (1) | JP5100185B2 (ja) |
KR (1) | KR101156779B1 (ja) |
TW (1) | TWI385788B (ja) |
WO (1) | WO2008120418A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033690A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及び製造方法 |
JP2012099761A (ja) * | 2010-11-05 | 2012-05-24 | Mitsubishi Electric Corp | ビアホールの製造方法およびビアホールを有する半導体素子の製造方法 |
US9136396B2 (en) | 2012-12-12 | 2015-09-15 | Electronics And Telecommunications Research Institute | Semiconductor device and method of manufacturing the same |
EP2287905A3 (en) * | 2009-08-21 | 2016-06-22 | Kabushiki Kaisha Toshiba | High frequency circuit having multi-chip module structure |
WO2022176051A1 (ja) * | 2021-02-17 | 2022-08-25 | 三菱電機株式会社 | 窒化物半導体装置および窒化物半導体装置の製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8143654B1 (en) * | 2008-01-16 | 2012-03-27 | Triquint Semiconductor, Inc. | Monolithic microwave integrated circuit with diamond layer |
US7939926B2 (en) | 2008-12-12 | 2011-05-10 | Qualcomm Incorporated | Via first plus via last technique for IC interconnects |
US20110018013A1 (en) * | 2009-07-21 | 2011-01-27 | Koninklijke Philips Electronics N.V. | Thin-film flip-chip series connected leds |
TWI515930B (zh) * | 2010-05-31 | 2016-01-01 | 精材科技股份有限公司 | 發光二極體次基板、發光二極體封裝及其製造方法 |
US8853857B2 (en) | 2011-05-05 | 2014-10-07 | International Business Machines Corporation | 3-D integration using multi stage vias |
KR101813180B1 (ko) * | 2011-06-28 | 2017-12-29 | 삼성전자주식회사 | 고 전자 이동도 트랜지스터 및 그 제조방법 |
DE112012006015T5 (de) * | 2012-03-12 | 2014-12-11 | Mitsubishi Electric Corporation | Herstellungsverfahren für Solarzelle |
DE102015117286B4 (de) * | 2015-10-09 | 2018-04-05 | Infineon Technologies Ag | Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte |
US10672877B2 (en) * | 2018-02-06 | 2020-06-02 | Integrated Device Technology, Inc. | Method of boosting RON*COFF performance |
US10629526B1 (en) | 2018-10-11 | 2020-04-21 | Nxp Usa, Inc. | Transistor with non-circular via connections in two orientations |
US11356070B2 (en) | 2020-06-01 | 2022-06-07 | Wolfspeed, Inc. | RF amplifiers having shielded transmission line structures |
US11670605B2 (en) | 2020-04-03 | 2023-06-06 | Wolfspeed, Inc. | RF amplifier devices including interconnect structures and methods of manufacturing |
US11837457B2 (en) * | 2020-09-11 | 2023-12-05 | Wolfspeed, Inc. | Packaging for RF transistor amplifiers |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62211962A (ja) * | 1986-03-12 | 1987-09-17 | Fujitsu Ltd | 高周波半導体装置の製造方法 |
JPS63278368A (ja) * | 1987-05-11 | 1988-11-16 | Nec Corp | 半導体基板のバイアホ−ル形成方法 |
JPH06326064A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 半導体装置及びその製造方法 |
JP2001028425A (ja) * | 1999-07-15 | 2001-01-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2002217194A (ja) * | 2001-01-15 | 2002-08-02 | Hitachi Ltd | 半導体装置 |
JP2003078127A (ja) * | 2001-08-31 | 2003-03-14 | Kyocera Corp | 半導体装置およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07118619B2 (ja) | 1989-04-27 | 1995-12-18 | 三菱電機株式会社 | 抵抗帰還型増幅器 |
JP2773899B2 (ja) | 1989-05-23 | 1998-07-09 | 沖電気工業株式会社 | 半導体素子の電極の製造方法 |
JPH06310547A (ja) * | 1993-02-25 | 1994-11-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5343071A (en) * | 1993-04-28 | 1994-08-30 | Raytheon Company | Semiconductor structures having dual surface via holes |
JP2002026270A (ja) * | 2000-07-10 | 2002-01-25 | Nec Corp | 半導体装置の製造方法 |
US7378342B2 (en) | 2004-08-27 | 2008-05-27 | Micron Technology, Inc. | Methods for forming vias varying lateral dimensions |
EP1693891B1 (en) | 2005-01-31 | 2019-07-31 | IMEC vzw | Method of manufacturing a semiconductor device |
JP4821214B2 (ja) * | 2005-08-26 | 2011-11-24 | 三菱電機株式会社 | カスコード接続回路 |
-
2007
- 2007-04-02 JP JP2007096851A patent/JP5100185B2/ja not_active Expired - Fee Related
- 2007-12-03 WO PCT/JP2007/073308 patent/WO2008120418A1/ja active Application Filing
- 2007-12-03 EP EP07832928A patent/EP2133909A4/en not_active Withdrawn
- 2007-12-03 KR KR1020097008283A patent/KR101156779B1/ko not_active IP Right Cessation
- 2007-12-03 US US12/514,933 patent/US8278685B2/en not_active Expired - Fee Related
- 2007-12-17 TW TW096148277A patent/TWI385788B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62211962A (ja) * | 1986-03-12 | 1987-09-17 | Fujitsu Ltd | 高周波半導体装置の製造方法 |
JPS63278368A (ja) * | 1987-05-11 | 1988-11-16 | Nec Corp | 半導体基板のバイアホ−ル形成方法 |
JPH06326064A (ja) * | 1993-05-14 | 1994-11-25 | Nec Corp | 半導体装置及びその製造方法 |
JP2001028425A (ja) * | 1999-07-15 | 2001-01-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2002217194A (ja) * | 2001-01-15 | 2002-08-02 | Hitachi Ltd | 半導体装置 |
JP2003078127A (ja) * | 2001-08-31 | 2003-03-14 | Kyocera Corp | 半導体装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2287905A3 (en) * | 2009-08-21 | 2016-06-22 | Kabushiki Kaisha Toshiba | High frequency circuit having multi-chip module structure |
JP2012033690A (ja) * | 2010-07-30 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及び製造方法 |
JP2012099761A (ja) * | 2010-11-05 | 2012-05-24 | Mitsubishi Electric Corp | ビアホールの製造方法およびビアホールを有する半導体素子の製造方法 |
US9136396B2 (en) | 2012-12-12 | 2015-09-15 | Electronics And Telecommunications Research Institute | Semiconductor device and method of manufacturing the same |
WO2022176051A1 (ja) * | 2021-02-17 | 2022-08-25 | 三菱電機株式会社 | 窒化物半導体装置および窒化物半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US8278685B2 (en) | 2012-10-02 |
TW200841455A (en) | 2008-10-16 |
TWI385788B (zh) | 2013-02-11 |
EP2133909A4 (en) | 2011-03-16 |
JP5100185B2 (ja) | 2012-12-19 |
KR101156779B1 (ko) | 2012-06-18 |
WO2008120418A1 (ja) | 2008-10-09 |
US20100059791A1 (en) | 2010-03-11 |
EP2133909A1 (en) | 2009-12-16 |
KR20090084825A (ko) | 2009-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100185B2 (ja) | 半導体装置およびその製造方法 | |
KR101156837B1 (ko) | 반도체 장치 | |
US7834461B2 (en) | Semiconductor apparatus | |
JP5468286B2 (ja) | 半導体装置およびその製造方法 | |
JP2001060593A (ja) | ヘテロ接合型バイポーラトランジスタおよびその製造方法 | |
JP2008072028A (ja) | 半導体装置およびその製造方法 | |
US20170077282A1 (en) | Electronical device | |
JP2011040597A (ja) | 半導体装置およびその製造方法 | |
WO2019076300A1 (zh) | 半导体器件及其制造方法 | |
JP2010027703A (ja) | 半導体装置およびその製造方法 | |
JP5468287B2 (ja) | 半導体装置およびその製造方法 | |
WO2019076299A1 (zh) | 半导体器件及其制造方法 | |
JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
KR20190032161A (ko) | 반도체 소자 및 이의 제조 방법 | |
JP3646071B2 (ja) | 化合物半導体装置の製造方法および化合物半導体装置 | |
JPS62211962A (ja) | 高周波半導体装置の製造方法 | |
KR102392556B1 (ko) | 반도체 소자의 제조 방법 | |
WO2022176051A1 (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
JP2004158865A (ja) | 半導体装置の製造方法 | |
KR20240045054A (ko) | 트랜지스터의 비아홀 형성 방법 | |
JP2007081124A (ja) | 半導体装置 | |
JP2004179673A (ja) | 半導体装置の製造方法 | |
JP2004146557A (ja) | 半導体素子、半導体装置及びそれらの製造方法 | |
JP2005085963A (ja) | 半導体装置およびその製造方法 | |
KR20030070775A (ko) | GaN계 전자소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090602 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |