JP2773899B2 - 半導体素子の電極の製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体素子の電極の製造方法に関し、特に
例えば化合物半導体素子などのバイヤホール構造を採用
している半導体素子の電極の製造方法に関するものであ
る。

［従来の技術］ 従来から、砒化ガリウム（以下、GaAsと略記する）半
導体を主構成とする例えばGaAs MMIC（MMはモノリシッ
ク マイクロウエーブの略）やパワーGaAs FETなどのチ
ップが大きく構造の複雑な半導体素子においてはソース
電極におけるインダクタンスの有効な低減手段として、
素子の裏面より直接導通をとるバイヤホール構造が採用
されている。

以下、図面によってGaAs FETのバイヤホール構造の形
成方法の一例としてウエットエッチング及びAuメッキ技
術を使用したバイヤホール構造の電極の製造方法を説明
する。なお、GaAs FETの本体の詳細については図示は省
略する。

第２図は従来のバイアホール構造の電極の形成方法を
模式要部断面図により工程順に示した製造フロー図であ
る。

第２図の（ａ）において、厚さＣを100μｍとするGaA
s基板１の裏面にホトリソグラフィー（以下ホトリソと
略す）工程によりホトレジスト２を用いて、GaAs基板１
の表面側に形成されたソース電極３と同位置部分に一辺
をＤとする100μｍ×100μｍの開口部2aをパターニング
する。

第２図の（ｂ）において、リン酸系のエッチャントを
用いてGaAs基板１を裏面側からソース電極３の面までエ
ッチングしてバイヤホールを形成する。この時エッチン
グされたバイヤホールの裏面側の開口部の長さＥは約20
0μｍ、表面側の長さＦは170〜190μｍ位になり、この
ホールのエッジテーパ（θ）は約75゜位に裏面側が少し
開いた形状となって形成される。

第２図の（ｃ）において、有機溶剤を用いてホトレジ
スト２を除去する。

第２図の（ｄ）において、GaAs基板１及びソース電極
３の全面に回転蒸着法によるAu系の真空蒸着を行ってカ
レントフィルム４を形成する。上記の回転蒸着法によれ
ばバイヤホールの中に多角度より金属蒸気が入り込むの
で、隙間なくカレントフィルム４が形成される。

第２図の（ｅ）において、電解メッキ法によってカレ
ントフィルム４上に厚さ50μｍ位のAuメッキ層５を形成
させて、バイヤホール構造の電極の形成が終了する。

［発明が解決しようとする課題］ 上記のような従来の半導体素子の電極の製造方法で
は、とくにバイヤホールの形成において、次に列挙する
ような問題点が発生している。

（イ）ウエットエッチャントでエッチングするため、等
方的エッチング形状になりやすく、所定の大きさより大
きなサイズのホール形状になりやすい。

（ロ）（イ）の現象のため、小サイズのホールを形成す
るためには、GaAs基板を非常に薄くする必要がある。例
えば、50μｍ×50μｍのサイズを目標とすればGaAs基板
の厚さは50μｍ以下ぐらいにする必要がある。

（ハ）その他に、小さなマスクパターン（例えば50μｍ
×50μｍ）を用いてエッチングしようとすると、エッチ
ング途中でエッチングがストップしてしまい、ソース電
極に達する貫通ホールが形成できなくなるという現象が
起りやすい。

上記（イ）、（ロ）、（ハ）を要約すれば、現在まで
のようなウエットエッチャントを使用したプロセスの場
合、GaAs基板が極端に薄くないと、小さなホールは形成
できないことになる。一方、バイヤホールの大きさは、
パターン上の制約により、できる限り小さいものである
ことが望まれている。

この発明は上記の課題を解決するためになされたもの
で、通常の素子基板として用いるもの程度に厚い基板を
用いた場合でも、従来より小さいサイズのバイヤホール
を形成してバイヤホール構造の電極を形成することがで
きる製造方法を提供することを目的とするものである。

［課題を解決するための手段］ この発明に係る半導体素子の電極の製造方法は、従来
のウエットエッチャントを用いてバイヤホールを形成
し、このバイヤホールに金属を埋め込んでバイヤホール
構造の電極を形成するプロセスにおいて、はじめに第１
のバイヤホールを形成するエッチングの途中でエッチン
グをストップしたのち、斜め蒸着法により金属マスクを
形成し、この金属マスクの斜め蒸着の影となって蒸着さ
れなかった微小サイズの基板露出部を追加エッチングし
て貫通ホールを作ることにより非常に小さな第２のバイ
ヤホールを形成したのち、回転蒸着により等方的な蒸着
を行うことによりバイヤホール構造の電極を形成するも
のである。

［作 用］ この発明においては、はじめに形成する比較的大サイ
ズのバイヤホールのエッチングを基板貫通前で中止し、
その後斜め蒸着によって金属マスクの形成を行い、バイ
ヤホールの側壁により生ずる斜め蒸着の影が部分で金属
マスクが形成されなかったバイヤホール底部の小さい領
域を金属マスクをマスクとして再びエッチングを行って
貫通穴を形成するので、ソース電極側からみれば非常に
小さなバイヤホールが形成される。したがって、寸法的
にはこの基板貫通部分の小さなバイヤホールに見合うだ
けの小面積のソース電極の形成で事足りるようになる。

［実施例］ 第1A図の（ａ）〜（d2）及び第1B図の（ｅ）〜（ｈ）
はこの発明による半導体素子のバイヤホール電極の製造
方法の一実施例を工程順に示す模式要部断面図による製
造フロー図である。なお、第1A図の（d2）は第1A図の
（ｄ）のバイヤホール開口部の寸法の計算方法を説明す
る部分拡大図である。また、１〜５の部分符号は第２図
（ａ）〜（ｅ）の従来例の説明に用いた同一又は相当部
分と同一符号である。以下、第1A図の（ａ）〜第1B図の
（ｈ）の工程図順に形成方法及びその状態を説明する。

第1A図の（ａ）において、厚さＣが100μｍのGaAs基
板１の裏面にホトリソ工程により形成したホトレジスト
２に、基板表面に形成したソース電極３の位置近傍に一
辺の長さをＤとする100μｍ×100μｍの開口部2aをパタ
ーニングする。

第1A図の（ｂ）において、リン酸系のエッチャントを
用いて、開口部2aにGaAs基板１の裏面より90μｍの深さ
Ｇまでエッチングする。この時のGaAs基板１の厚さは10
0μｍ（Ｃ）であるので、90μｍのエッチングによって1
0μｍ（Ｈ）のエッチング残りが生ずる。

第1A図の（ｃ）において、有機溶剤を用いてホトレジ
スト２を除去すると、比較的大きいサイズの第１のバイ
ヤホールのためのエッチングホールが貫通前の状態でGa
As基板１に形成される。

第1A図の（ｄ）において、GaAs基板１及び上記第１の
エッチングホール内にAlの真空蒸着法による30゜の斜め
蒸着を行いAlマスク６を形成する。

第1A図の（d2）に示すように、基板面に対して30゜の
斜め方向より、Alの金属蒸着が入射されると、GaAs基板
１の裏面のエッチングホールのエッジよりＡの部分まで
はホール片側の側壁の影となって蒸着されない部分が生
ずる。また、実際の影は、ソース電極側のテーパがθ＝
75゜ぐらいだとすると、ホール底の蒸着されない開口部
は、Ａの部分からＢの部分を引いた部分となる。例え
ば、エッチングした深さを90μｍ、蒸着角度が30゜とす
ると、Ａ＝sin30゜×90μｍ＝45μｍで、Ｂ＝sin15゜×
90μｍ＝23μｍ（ほぼこれはいつも一定）、よって、Ａ
−Ｂ＝45−23＝22μｍのAlマスク開口部7aが形成され
る。

第1B図の（ｅ）において、Alマスク６に形成されたAl
マスク開口部6aの部分のGaAs基板１をリン酸系ウエット
エッチャントにより追加エッチングする。すなわち、Al
マスク開口部6aの部分の残りのGaAsが貫通エッチングさ
れて、バイヤホール開口部（第２のバイヤホール）７が
ソース電極３に達するように形成される。

第1B図の（ｆ）において、Alマスク６をAlのエッチャ
ントを用いて除去する。

第1B図の（ｇ）において、Au系のカレントフィルム４
を真空蒸着してGaAs基板１及びソース電極３の全面に形
成する。この時の蒸着手段としては回転蒸着法を用い、
多角度より金属蒸気が隙間なく入り込むようにする。

第1B図の（ｈ）において、電解メッキ法を用いて、カ
レントフィルム４上にAuメッキ層５を50μｍ厚程度形成
して、Auメッキ層５とカレントフィルム４とバイヤホー
ル開口部７とが構成するバイヤホール構造の電極の形式
が終了する。

なお、上記の説明に用いた数値は一例を示すものであ
り、これに限定されるものではない。

また、上記の実施例においては、GaAs基板を用いた半
導体素子のバイヤホール構造の電極の形成方法について
説明したが、この発明の製造方法は他の化合物半導体や
元素半導体などにおいてバイヤホールを必要とする半導
体に容易に適用可能である。

［発明の効果］ 以上に説明したように本発明のバイヤホールの製造方
法によれば、エッチング途中で、斜め蒸着法により、メ
タルマスクを設け、その後に追加エッチングを行いホー
ルを貫通することにより、従来時により困難であったウ
エットエッチャントによる小さな第２のバイヤホールの
形成を行うことができる。したがって、バイヤホール構
造を有する微細構造の半導体素子の電極形成法が確立さ
れた。

また、半導体素子の基板の厚さに関係なく蒸着角度の
変更のみによりバイヤホール開口部の大きさを選択する
ことができる効果がある。

さらに、バイヤホール構造を必要とする半導体素子に
対してバイヤホールのサイズを縮少して素子構造を縮小
化することが容易となるというように、その工業的価値
は高い。

【図面の簡単な説明】

第1A図及び第1B図はこの発明による半導体素子のバイヤ
ホール構造の電極の製造方法の一実施例を工程順に示す
要部断面図による製造フロー図、第２図は従来のバイヤ
ホール構造の電極の形成方法を工程順に示した製造フロ
ー図である。 図において、１はGaAs基板、２はホトレジスト、2aは開
口部、３はソース電極、４はカレントフィルム、５はAu
メッキ層、６はAlマスク、6aはAlマスク開口部、７はバ
イヤホール開口部である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板の裏面側から形成されたバイヤ
   ホール内に前記半導体基板の表面に形成された素子電極
   と直接導通をとるバイヤホール構造の電極を形成する半
   導体素子の電極の形成方法において、 前記半導体基板の裏面に形成した第１のマスクとして裏
   面より所定の深さまでエッチングを行い第１の開孔部を
   形成し、 前記第１のバイヤホール内及びその周辺に斜め蒸着によ
   り金属マスク層を形成し、 前記斜め蒸着の影の部分が形成する前記第１のバイヤホ
   ール内の前記半導体基板露出部を前記金属マスク層をマ
   スクとしてエッチングを行って、前記半導体基板を貫通
   して前記素子電極に達する第２のバイヤホールを形成し
   たのち、 電極材料の回転蒸着を行って前記第１及び第２のバイヤ
   ホールを埋め込むことを特徴とする半導体素子の電極の
   形成方法。