JPH053215A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH053215A JPH053215A JP15007891A JP15007891A JPH053215A JP H053215 A JPH053215 A JP H053215A JP 15007891 A JP15007891 A JP 15007891A JP 15007891 A JP15007891 A JP 15007891A JP H053215 A JPH053215 A JP H053215A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- surface side
- reactive ion
- etching
- side electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 半導体基板の一方の主面に設けられた電極に
他方の主面から上記電極に達する貫通孔を設けるケミカ
ルドライエッチングを制御する。 【構成】 半導体基板の一方の主面の一部に表面電極
を、また、他の部位に反応性イオンエッチングに対し耐
蝕性を有するとともにガス化し部材表面を被覆する耐蝕
部材膜を被着したのちその露出表面を保護膜で被覆す
る。ついで半導体基板の他方の主面に反応性イオンエッ
チングにより前記表面電極および前記耐蝕部材膜に達す
る貫通孔を夫々穿設し、貫通孔の露出表面が耐蝕部材で
被覆されるまで続ける。
他方の主面から上記電極に達する貫通孔を設けるケミカ
ルドライエッチングを制御する。 【構成】 半導体基板の一方の主面の一部に表面電極
を、また、他の部位に反応性イオンエッチングに対し耐
蝕性を有するとともにガス化し部材表面を被覆する耐蝕
部材膜を被着したのちその露出表面を保護膜で被覆す
る。ついで半導体基板の他方の主面に反応性イオンエッ
チングにより前記表面電極および前記耐蝕部材膜に達す
る貫通孔を夫々穿設し、貫通孔の露出表面が耐蝕部材で
被覆されるまで続ける。
Description
【０００１】
【産業上の利用分野】この発明は、反応性イオンエッチ
ングを用いた半導体装置の製造方法に関する。
ングを用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、ＧａＡｓ電力ＦＥＴや、ＧａＡｓ
ＦＥＴを能動素子とするモノリシック型マイクロ波集積
回路（ＭＭＩＣ）においては、接地用電極のパッケージ
等の接地面への接続方法の１つとして、ワイヤボンディ
ングによる接地が行われてきた。しかし、高周波化にと
もない、この方法にはボンディングワイヤのインダクタ
ンス成分により高周波特性が劣化するという欠点があ
る。
ＦＥＴを能動素子とするモノリシック型マイクロ波集積
回路（ＭＭＩＣ）においては、接地用電極のパッケージ
等の接地面への接続方法の１つとして、ワイヤボンディ
ングによる接地が行われてきた。しかし、高周波化にと
もない、この方法にはボンディングワイヤのインダクタ
ンス成分により高周波特性が劣化するという欠点があ
る。
【０００３】そこで、インダクタンス成分を低減する目
的で図３に示すバイアホール構造で接地する方法も用い
られている。これは、図３に示すように、接地用の表面
側電極１０２の部分にＧａＡｓ基板１０１を貫通する孔
１０４を形成し、貫通孔１０４及びＧａＡｓ基板裏面の
メタライズによって接地用電極１０２とＧａＡｓ基板裏
面の裏面側電極１０３を電気的に導通させた構造となっ
ている。この構造によると、パッケージ等の接地面への
マウントの際に直接接地する事ができ、インダクタンス
成分を低減する事が出来る。
的で図３に示すバイアホール構造で接地する方法も用い
られている。これは、図３に示すように、接地用の表面
側電極１０２の部分にＧａＡｓ基板１０１を貫通する孔
１０４を形成し、貫通孔１０４及びＧａＡｓ基板裏面の
メタライズによって接地用電極１０２とＧａＡｓ基板裏
面の裏面側電極１０３を電気的に導通させた構造となっ
ている。この構造によると、パッケージ等の接地面への
マウントの際に直接接地する事ができ、インダクタンス
成分を低減する事が出来る。
【０００４】図４（ａ）〜（ｂ）は、この構造を実現す
る方法を説明するために工程毎の断面図を示す。
る方法を説明するために工程毎の断面図を示す。
【０００５】まず図４（ａ）に示すように、ＧａＡｓ基
板上面に蒸着等により表面側電極１０２を形成する。次
に図４（ｂ）に示すように、ラッピングによりＧａＡｓ
基板１０１を裏面側から薄くした後、裏面よりＧａＡｓ
基板１０１に選択的なドライエッチングを施し、表面側
電極１０２に達する基板貫通孔１０４を穿設する。そし
て、裏面から金属の蒸着及びめっきを施して裏面側電極
１０３を形成し、図３に示す構造が得られる。
板上面に蒸着等により表面側電極１０２を形成する。次
に図４（ｂ）に示すように、ラッピングによりＧａＡｓ
基板１０１を裏面側から薄くした後、裏面よりＧａＡｓ
基板１０１に選択的なドライエッチングを施し、表面側
電極１０２に達する基板貫通孔１０４を穿設する。そし
て、裏面から金属の蒸着及びめっきを施して裏面側電極
１０３を形成し、図３に示す構造が得られる。
【０００６】
【発明が解決しようとする課題】叙上のドライエッチン
グ工程には以下に述べる問題がある。
グ工程には以下に述べる問題がある。
【０００７】まずドライエッチング自体は、基板の貫通
が終了しても自動的に止まることはなく、放置しておく
と貫通孔側壁のオーバーエッチングが進行する。これを
防ぐためのエッチング終了の判断は目視により終点の確
認を行うという手段によっていたが、この目視による終
点確認は実施が困難であるという問題がある。前記終点
の確認は例えば、基板のドライエッチング工程でその裏
面側開口部から顕微鏡を用いて行うが、図４（ｃ）に示
すように、貫通孔２０４が未達で電極との間にＧａＡｓ
が残っている場合、このエッチング残りのＧａＡｓ層１
０１ａからの反射光と、貫通孔が表面側電極１０２に到
達したときに見られる表面側電極１０２からの反射光と
が区別し難いため、未達のものを貫通したものと誤認し
てしまう場合である。この場合は図５に示すように、表
面側電極１０２と裏面側電極１０３との間にＧａＡｓの
層１０１ａが残っており、めっき後表面側電極１０２と
裏面側電極１０３とは導通しない。
が終了しても自動的に止まることはなく、放置しておく
と貫通孔側壁のオーバーエッチングが進行する。これを
防ぐためのエッチング終了の判断は目視により終点の確
認を行うという手段によっていたが、この目視による終
点確認は実施が困難であるという問題がある。前記終点
の確認は例えば、基板のドライエッチング工程でその裏
面側開口部から顕微鏡を用いて行うが、図４（ｃ）に示
すように、貫通孔２０４が未達で電極との間にＧａＡｓ
が残っている場合、このエッチング残りのＧａＡｓ層１
０１ａからの反射光と、貫通孔が表面側電極１０２に到
達したときに見られる表面側電極１０２からの反射光と
が区別し難いため、未達のものを貫通したものと誤認し
てしまう場合である。この場合は図５に示すように、表
面側電極１０２と裏面側電極１０３との間にＧａＡｓの
層１０１ａが残っており、めっき後表面側電極１０２と
裏面側電極１０３とは導通しない。
【０００８】又、これを防ぐためにエッチング時間を長
くし過ぎると、図６に示すように、オーバーエッチング
により貫通孔３０４内部の側壁１０１ｂの形状が逆テー
パになり、表面側電極１０２が必要以上に侵されてしま
うという不都合がある。この場合、裏面からの金属の蒸
着工程において、貫通孔側壁１０１ｂに金属が蒸着され
ないために、表面側電極１０２と裏面側電極１０３とは
導通しない。
くし過ぎると、図６に示すように、オーバーエッチング
により貫通孔３０４内部の側壁１０１ｂの形状が逆テー
パになり、表面側電極１０２が必要以上に侵されてしま
うという不都合がある。この場合、裏面からの金属の蒸
着工程において、貫通孔側壁１０１ｂに金属が蒸着され
ないために、表面側電極１０２と裏面側電極１０３とは
導通しない。
【０００９】本発明は、上記の欠点を除去するものであ
り、しかも工程を複雑にしない半導体装置を提供するこ
とにある。
り、しかも工程を複雑にしない半導体装置を提供するこ
とにある。
【００１０】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板の一方の主面の一部にこの半
導体基板に穿設される貫通孔に対向する表面電極を形成
する工程と、前記半導体基板の一方の主面の前記表面電
極が形成されていない部位に、反応性イオンエッチング
に対し耐蝕性を有するとともにガス化し部材表面を被用
する耐蝕部材膜を被着したのちその露出表面を保護膜で
被覆する工程と、半導体基板の他方の主面に反応性イオ
ンエッチングにより前記表面電極および前記耐蝕部材膜
に達する貫通孔を夫々穿設する工程と、前記反応性イオ
ンエッチングをこのエッチングにより生ずる貫通孔の露
出表面が耐蝕部材膜で被覆されるまで続ける工程を含
む。
の製造方法は、半導体基板の一方の主面の一部にこの半
導体基板に穿設される貫通孔に対向する表面電極を形成
する工程と、前記半導体基板の一方の主面の前記表面電
極が形成されていない部位に、反応性イオンエッチング
に対し耐蝕性を有するとともにガス化し部材表面を被用
する耐蝕部材膜を被着したのちその露出表面を保護膜で
被覆する工程と、半導体基板の他方の主面に反応性イオ
ンエッチングにより前記表面電極および前記耐蝕部材膜
に達する貫通孔を夫々穿設する工程と、前記反応性イオ
ンエッチングをこのエッチングにより生ずる貫通孔の露
出表面が耐蝕部材膜で被覆されるまで続ける工程を含
む。
【００１１】
【作用】本発明は、半導体基板裏面から表面側電極に達
する貫通孔を形成する反応性イオンエッチング工程にお
いて、同一基板内の中の表面側電極部とは別の箇所に少
なくとも一つのワックスをストッパとした貫通孔を設け
反応性イオンエッチングが基板の終端部に達すると同時
に、ガス化したワックスが反応性イオンエッチングチャ
ンバ内に充満し、ワックスが貫通孔開口部を含む基板全
面に被着することにより、基板のエッチングが抑制さ
れ、オーバーエッチングを防ぐ。
する貫通孔を形成する反応性イオンエッチング工程にお
いて、同一基板内の中の表面側電極部とは別の箇所に少
なくとも一つのワックスをストッパとした貫通孔を設け
反応性イオンエッチングが基板の終端部に達すると同時
に、ガス化したワックスが反応性イオンエッチングチャ
ンバ内に充満し、ワックスが貫通孔開口部を含む基板全
面に被着することにより、基板のエッチングが抑制さ
れ、オーバーエッチングを防ぐ。
【００１２】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１（ａ）〜（ｃ）、図２に本発明の実施
例の工程断面図を示す。
例の工程断面図を示す。
【００１４】まず図１（ａ）に示すように、ラッピング
前の基板１１（基板厚＝４００μｍ）の上面に、表面側
電極１４を形成したのち、フォトレジスト１２を用いて
反応性イオンエッチングのストッパ部を設けるための開
孔１３（ワックス溜め）を形成する。
前の基板１１（基板厚＝４００μｍ）の上面に、表面側
電極１４を形成したのち、フォトレジスト１２を用いて
反応性イオンエッチングのストッパ部を設けるための開
孔１３（ワックス溜め）を形成する。
【００１５】次に、図１（ｂ）に示すように、基板表面
にワックス１５を塗布して前記開孔１３を埋めるととも
にフォトレジスト１２上面を被覆したのち、石英板１６
を貼り付ける。
にワックス１５を塗布して前記開孔１３を埋めるととも
にフォトレジスト１２上面を被覆したのち、石英板１６
を貼り付ける。
【００１６】さらに、基板を１５０μｍの厚さまでラッ
ピングし、裏面側に貫通孔形成予定域に開口を有するフ
ォトレジストのマスクパターン１７を形成したのち、裏
面側よりＢＣｌ3 系ガスを用いた反応性イオンエッチン
グを施し図１（ｃ）の如くなる。
ピングし、裏面側に貫通孔形成予定域に開口を有するフ
ォトレジストのマスクパターン１７を形成したのち、裏
面側よりＢＣｌ3 系ガスを用いた反応性イオンエッチン
グを施し図１（ｃ）の如くなる。
【００１７】そして、貫通孔１８が基板表面に到達する
とワックス１５がスパッタリングされ、ガス化したワッ
クスが反応性イオンエッチングチャンバ内に充満し、ワ
ックス１５が裏面側基板全面の貫通孔開口部に被着する
ことにより、エッチングの進行が抑制され図２の如くな
る。
とワックス１５がスパッタリングされ、ガス化したワッ
クスが反応性イオンエッチングチャンバ内に充満し、ワ
ックス１５が裏面側基板全面の貫通孔開口部に被着する
ことにより、エッチングの進行が抑制され図２の如くな
る。
【００１８】この後、裏面側基板全面に被着したワック
スは、有機溶剤により簡単に除去できる。
スは、有機溶剤により簡単に除去できる。
【００１９】上記工程を用いると、反応性イオンエッチ
ングの時間を基板貫通予定時間より若干長く設定してお
くことにより、貫通孔形成時におけるＧａＡｓのエッチ
ング残りによる表面側電極１０２と裏面側電極１０３の
間の導通不良が防止される。更に、オーバーエッチング
による表面側電極１０２の変質なども防止され、表面側
電極１０２と裏面側電極１０３との良好な接触が確保さ
れる。
ングの時間を基板貫通予定時間より若干長く設定してお
くことにより、貫通孔形成時におけるＧａＡｓのエッチ
ング残りによる表面側電極１０２と裏面側電極１０３の
間の導通不良が防止される。更に、オーバーエッチング
による表面側電極１０２の変質なども防止され、表面側
電極１０２と裏面側電極１０３との良好な接触が確保さ
れる。
【００２０】上記の例においては、裏面側から貫通孔を
形成する構造の例を示したが、表面側から貫通孔を形成
する構造のものに対しても同様に、上記例を適用するこ
とが出来る。
形成する構造の例を示したが、表面側から貫通孔を形成
する構造のものに対しても同様に、上記例を適用するこ
とが出来る。
【００２１】
【発明の効果】以上述べたように本発明によれば、工程
を複雑にすることなく、表面側電極と裏面側電極が、基
板のエッチング残りやオーバーエッチングにより、導通
されないということを無くすることができ、従って歩留
り良くＭＭＩＣ等を形成する事ができる。
を複雑にすることなく、表面側電極と裏面側電極が、基
板のエッチング残りやオーバーエッチングにより、導通
されないということを無くすることができ、従って歩留
り良くＭＭＩＣ等を形成する事ができる。
【図１】（ａ）〜（ｃ）は本発明の一実施例の製造方法
についてその一部工程を示す断面図。
についてその一部工程を示す断面図。
【図２】本発明の一実施例の製造方法についてその一部
工程を示す断面図。
工程を示す断面図。
【図３】従来例を説明するための断面図。
【図４】（ａ）〜（ｃ）は従来例の製造方法についてそ
の工程を示す断面図。
の工程を示す断面図。
【図５】従来の問題点を説明するための断面図。
【図６】従来の問題点を説明するための断面図。
１１ 半導体基板 １２ フォトレジスト １３ 開孔（ワックス溜め） １４ 表面側電極 １５ ワックス（耐蝕部材） １６ 石英板 １７ マスクパターン １８ 貫通孔
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板の一方の主面の一部にこの半
導体基板に穿設される貫通孔に対向する表面電極を形成
する工程と、前記半導体基板の一方の主面の前記表面電
極が形成されていない部位に、反応性イオンエッチング
に対し耐蝕性を有するとともにガス化し部材表面を被覆
する耐蝕部材膜を被着したのちその露出表面を保護膜で
被覆する工程と、半導体基板の他方の主面に反応性イオ
ンエッチングにより前記表面電極および前記耐蝕部材膜
に達する貫通孔を夫々穿設する工程と、前記反応性イオ
ンエッチングをこのエッチングにより生ずる貫通孔の露
出表面が耐蝕部材膜で被覆されるまで続ける工程を含む
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15007891A JPH053215A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15007891A JPH053215A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053215A true JPH053215A (ja) | 1993-01-08 |
Family
ID=15489037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15007891A Pending JPH053215A (ja) | 1991-06-21 | 1991-06-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053215A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6280059B1 (en) | 1997-10-02 | 2001-08-28 | Hamamatsu Photonics K.K. | Spotlight source apparatus |
| EP1234771A1 (en) | 2001-02-27 | 2002-08-28 | Shikoku Kakoki Co., Ltd. | High frequency heat-sealing apparatus |
| CN1103630C (zh) * | 1997-10-02 | 2003-03-26 | 浜松光子学株式会社 | 点光源装置 |
| US7506744B2 (en) | 2005-03-28 | 2009-03-24 | Daifuku Co., Ltd. | Changeover system |
-
1991
- 1991-06-21 JP JP15007891A patent/JPH053215A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6280059B1 (en) | 1997-10-02 | 2001-08-28 | Hamamatsu Photonics K.K. | Spotlight source apparatus |
| CN1103630C (zh) * | 1997-10-02 | 2003-03-26 | 浜松光子学株式会社 | 点光源装置 |
| EP1234771A1 (en) | 2001-02-27 | 2002-08-28 | Shikoku Kakoki Co., Ltd. | High frequency heat-sealing apparatus |
| US7506744B2 (en) | 2005-03-28 | 2009-03-24 | Daifuku Co., Ltd. | Changeover system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564474B2 (ja) | 深い導電性フィードスルーの形成方法，および該方法に従って形成されたフィードスルーを含む配線層 | |
| JPH05206061A (ja) | 導電性接触プラグおよび集積回路における導電性接触プラグをレーザによる平滑化を利用して製造する方法 | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| US5937326A (en) | Method for making semiconductor device having via hole | |
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| JPH053215A (ja) | 半導体装置の製造方法 | |
| JP2001053026A (ja) | 半導体装置の製造方法 | |
| US4884120A (en) | Semiconductor device and method for making the same | |
| JP4536629B2 (ja) | 半導体チップの製造方法 | |
| JPH0239569A (ja) | 半導体装置 | |
| JPS62229959A (ja) | 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法 | |
| JP2000243836A (ja) | 半導体素子の配線形成方法 | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JPH0697288A (ja) | 半導体装置の製造方法 | |
| KR0168120B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| JPH05114578A (ja) | 半導体装置及びその製造方法 | |
| KR100313529B1 (ko) | 반도체소자의 컨택 형성방법 | |
| JPH05267474A (ja) | 半導体装置 | |
| KR100284302B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| KR100371288B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0786209A (ja) | 半導体装置の製造方法 |