KR100621398B1

KR100621398B1 - 비아홀 형성방법

Info

Publication number: KR100621398B1
Application number: KR1020040112799A
Authority: KR
Inventors: 백계동; 김규식; 서오권
Original assignee: 삼성전자주식회사
Priority date: 2004-12-27
Filing date: 2004-12-27
Publication date: 2006-09-19
Also published as: KR20060074153A

Abstract

본 발명의 비아홀 형성방법은, 기판의 일면으로부터 예비 비아홀을 소정 깊이로 형성하는 단계와; 예비 비아홀의 내부면과 기판의 일면에 도전층을 형성하는 단계; 및 기판의 타면을 제거하여 예비 비아홀에 형성된 도전층을 노출시키는 단계;를 포함하는 것을 특징으로 한다.

Description

비아홀 형성방법{Method for forming via hole}

도 1a 내지 도 1e는 종래의 기술에 의한 비아홀 형성방법을 설명하기 위한 도면.

도 2는 도 1e의 요부를 확대하여 나타내 보인 도면.

도 3a 내지 도 3f는 본 발명의 실시예에 따른 비아홀 형성방법을 설명하기 위한 개략적인 도면.

< 도면의 주요부분에 대한 부호의 설명 >

20..웨이퍼 21..드라이 필름 레지스터

23..시드층 25..도전층

본 발명은 웨이퍼에 비아홀(via hole)을 형성하는 방법에 관한 것이다.

일반적으로, 초소형정밀기계기술(MEMS: Micro Electro Mechanical System)로 제작된 제어 가능한 초소형 기계적 구조물에는 소자의 전기적인 신호처리를 위하여 비아홀 가공이 반드시 요구된다.

일반적인 비아홀 형성방법을 설명하면 다음과 같다.

도 1a에 도시된 바와 같이, 준비된 웨이퍼(10)의 하면에 소정 금속물질을 증착하여 시드층(11)을 마련한다.

그리고, 도 1b에 도시된 바와 같이, 웨이퍼(10) 상에 포토 레지스트(Photo Resist;12)를 도포한 뒤, 노광 및 현상을 통해 비아홀을 패터닝한다. 그런 다음, 바이홀 패터닝부분을 시드층(11)까지 1차 식각하여 예비비아홀(10a)을 형성한다. 이 때, 1차 식각은 반응성 이온 식각(Reactive Ion Etching : RIE)방법이 사용될 수 있다. 특히, 유동 결합 플라즈마(Inductive Coupled Plasma : ICP)를 활성원으로 하는 반응성 이온 식각 방법을 사용할 수 있다. 상기 반응성 이온 식각방법은 건식 에칭 방법의 일종으로 에칭 이방성이 없는 특징이 있다.

그런 다음, 도 1c에 도시된 바와 같이, 예비 비아홀(10a)을 전도성 물질 예컨대, 알류미늄물질로 채워넣어서 도전층(14)을 형성한다. 이 때, 도전층(14)은 웨이퍼(10) 상으로 시드층(11)이 노출된 예비 비아홀(10a)에 전기도금장치를 전해액, 즉, 도전층(14)의 도금을 위한 전해액을 접촉시킨 상태에서 예비 비아홀(10a) 내에 전도성물질인 알루미늄을 채워넣는 도금방법을 이용하여 형성할 수 있다.

그런 다음, 도 1d에 도시된 바와 같이, 포토 레지스트를 제거한 뒤, 웨이퍼(10)의 표면을 제거시켜서 도전층(14)과 웨이퍼(10) 표면을 평탄화시킨다. 즉, 상기 웨이퍼(10)의 표면을 화학적 기계적 연마(CMP;Chemical and Mechanical Polishing) 공정을 이용하여 평탄화시킨다.

이어서, 평탄화된 웨이퍼(10) 상에 상기 도전층(14)과 전기적으로 연결되는 연결패드(15)를 형성한다. 연결패드(15)는 평탄화된 웨이퍼(10) 상에 예를 들어, 알루미늄 금속층을 증착한 뒤, 포토레지스트를 노광 및 현상하는 포토리소그래피 공정을 통해서 형성된 연결패드 패턴을 식각 마스크로 사용하여 알루미늄 금속층을 패터닝하여 형성할 수 있게 된다. 그리고, 웨이퍼(10)의 배면에 증착된 시드층(11)도 화학정 기계적 연마 공정에 의해 삭제하여 도전층(14)이 노출되도록 함으로서, 비아홀을 형성하고, 비아홀을 통한 전기배선의 형성이 완료된다.

그런데, 상기와 같은 방법으로 형성된 비아홀의 경우, 비아홀의 크기가 웨이퍼의 양면으로 돌일한 내경을 갖는다. 따라서, 서로 열팽창계수가 다른 웨이퍼(10)와 도전층(14)의 경우, 열발생시 웨이퍼(10)가 파손될 염려가 있다.

또한, 예비 비아홀을 모두 도전성 물질로 채워야 하므로, 도금하는데 걸리는 시간이 오래 걸리는 문제점이 있다.

또한, 비아홀(10a)을 도금하는 과정에서, 비아홀(10a)의 바닥쪽에서부터 차례로 도전성물질이 채워지면서 냉각되어야 한다. 그러나, 웨이퍼(10)에 접촉된 부위에서 도전성물질이 먼저 냉각되기 때문에 도 2에 도시된 바와 같이, 도전층(14)의 내부에 빈 공간(V)이 발생하게 된다. 이 공간(V)에는 전해액이 채워지게 되는데, 이 전해액이 나중에 열팽창시 외부로 흘러나오는 문제점이 있다.

또한, 상기와 같이, 비아홀(10a)을 도금하는 과정에서, 비아홀(10a)의 내벽에서부터 도전성물질이 냉각되다가 비아홀(10a)의 대략 중간에서 나중에 냉각된다. 이와 같이, 냉각속도가 서로 다르게 도전층(14)이 형성되면, 도 2에 도시된 바와 같이, 도전층(14)에는 심(S)이 발생하게 된다. 이러한 심(S)은 도전층(14)의 강도를 떨어뜨리고, 반복적인 영팽창에 의해 쉽게 파손되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 내구성이 향상되고 제조시간이 단축된 비아홀 형성방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 비아홀 형성방법은, 기판의 일면으로부터 예비 비아홀을 소정 깊이로 형성하는 단계와; 상기 예비 비아홀의 내부면과 상기 기판의 일면에 도전층을 형성하는 단계; 및 상기 기판의 타면을 제거하여 상기 예비 비아홀에 형성된 도전층을 노출시키는 단계;를 포함하는 것을 특징으로 한다.

여기서, 상기 예비 비아홀 형성단계는, 샌드 블라스터를 사용하는 건식식각 공정을 통하여 상기 기판을 관통하지 않도록 상기 기판의 일면에 예비 비아홀을 형성하는 것이 바람직하다.

또한, 상기 예비 비아홀은 상기 기판의 일면으로부터 소정 깊이로 형성되며, 상기 일면으로부터 깊이와 폭이 반비례하도록 형성된 것이 좋다

또한, 상기 도전층 형성단계는, 상기 예비 비아홀을 포함하여 상기 기판의 일면에 금속물질을 도포하여 시드층을 형성하는 단계와; 상기 시드층의 외측면에 전도성 물질로 도금하여 상기 예비 비아홀을 도전성 물질로 채우는 단계;를 포함하는 것이 좋다.

또한, 상기 예비 비아홀 채우는 단계는, 상기 도전성 물질을 상기 예비 비아홀의 깊이보다 작은 두께로 채우는 것이 좋다.

또한, 상기 예비 비아홀 채우는 단계는, 펄스 리버스 에디티브(Pulse-reverse Additive) 도금방법을 이용하여 이루어지는 것이 좋다.

또한, 상기 도전층을 노출시키는 단계는, 상기 기판의 타면을 일정두께 연마하는 공정에 의해 상기 예비 비아홀에 채워진 도전층을 노출시키는 것이 좋다.

이하 첨부된 도면을 참조하여 본 발명의 실시예에 따른 비아홀 형성방법을 자세히 설명하기로 한다.

먼저, 도 3a에 도시된 바와 같이, 소정 두께의 기판(20)을 준비한다. 이 길판(20)은 글레스 웨이퍼또는 SOI 웨이퍼일 수 있다.

다름으로, 도 3b에 도시된 바와 같이, 준비된 기판(20)의 일면(20a)에 드라이 필름 레지스트(21)를 코팅하여 마련한다. 코팅된 드라이 필름 레지스트(21)를 노광 및 현상을 하여 비아홀을 패터닝한다. 참고적으로, 드라이 필름 레지스트는 샌드블러스터에 의한 식각 저항성이 매우 큰 재료로서, 기판(20)의 샌드 블러스팅에 대한 보호막 역할을 한다.

다음으로, 도 3c에 도시된 바와 같이, 비아홀 패터닝부분(30)에 대하여 기판(20)의 일면을 소정 깊이로 식각하여 예비 비아홀(20b)을 형성한다. 이 때, 상기 예비 비아홀(20b)은 샌드블러스터를 이용하여 식각을 수행한다. 이후, 드라이 필름 레지스트(21)를 제거한다. 여기서, 상기 샌드블러스터를 이용하여 형성된 예비 비아홀(20b)은 기판(20)을 관통하지 않도록 소정 깊이로 형성된다. 그리고, 예비 비아홀(20b)은 일면(20a)으로부터의 깊이에 대해 그 폭이 반비례하도록 형성된다.

다음으로, 도 3d에 도시된 바와 같이, 기판(20)의 일면(20a)과 예비 비아홀 (20b)에 걸쳐서 시드층(23)을 증착한다. 상기 시드층(23)은 소정 금속물질을 예컨대, 화학 기상증착 공정에 의해 소정 두께로 마련될 수 있다.

상기와 같이 시드층(23)을 형성한 뒤, 도 3e에 도시된 바와 같이, 일부 시드층(23) 위에 도전성물질을 증착하여 도전층(25)을 형성한다. 상기 도전층(25)은 알루미늄 등과 같은 도전성 물질을 소정의 도금방법을 이용하여 형성한다. 여기서, 도금기술로는 일반적으로 널리 알려진 펄스 리버스 에디티브(Pulse-reverse Additive) 도금기술이 사용될 수 있다. 상기 펄스 리버스 에디티브 도글기술은 예를 들어, 체칭과 도금과정이 반복되어 이루어지면서 소정 부위를 에칭하면서 도금할 수 있응 공정이다. 따라서, 예비 비아홀(20b) 주위의 시드층(23) 위에 도전층(25)이 도금되고, 나머지 부위의 시드층은 상기 도금공정시 제거될 수 있다. 또한, 상기 도전층(25)은 예비 비아홀(20b)의 일부를 채우도록 마련되되, 예비 비아홀(20b) 전체를 채우지는 않게 된다. 즉, 기판(20)의 일면(20a)으로부터 소정 깊이 공간이 마련될 정도로 예비 비아홀(20b)이 도금된다.

상기와 같이 도전층(25)을 형성한 뒤, 도 3f에 도시된 바와 같이, 기판(20)의 타면(20c)을 삭제하여 예비 비아홀(20b)이 노출되도록 한다. 그러면, 예비 비아홀(20b)에 채워져 있던 도전층(25)이 외부로 노출됨으로서, 기판(20)을 관통하여 전기신호를 전달할 수 있는 비아홀이 완성되게 된다. 여기서, 상기 기판(20)의 타면(20c)을 제거하는 방법으로는, 화학적 기계적 연마(CMP;Chemical and Mechanical Polishing) 공정이 사용될 수 있다.

이상에서 설명한 바와 같은 방법에 의해서 비아홀을 형성하게 되면, 비아홀 의 일부분만이 도전층(25)으로 채워지게 되다. 따라서, 도전층(25)과 기판(20)의 열팽창계수가 차이가 나더라도, 기판(20)이 파손되지 않게 된다. 즉, 도전층(25) 또는 기판(20)의 열팽창에 의한 팽창공간을 채워지지 않은 비아홀의 여유공간에서 보상할 수 있게 되므로, 기판(20)의 파손을 방지할 수 있게 된다.

또한, 비아홀을 기판(20)의 일면(20a)보다 낮은 위치까지만 도금방법에 의해 채우게 되므로, 도전층(25)을 도금하는 과정에서 냉각속도가 다를 때 나타나는 공간 발생을 억제시킬 있게 된다.

또한, 도전층(25)을 소정 두께로만 형성시키게 되므로, 도금시 냉각속도가 서로 다를 때 발생하는 심(seam)발생도 최소화할 수 있게 된다.

이와 같이, 비아홀을 형성함에 있어서, 비아홀 내에 충진된 도전층(25) 내부에 빈 공간이나 심이 발생하지 않기 때문에, 비아홀의 내구성이 향상되어 칩의 수명을 연장시킬 수 있게 된다.

또한, 비아홀을 채우는 과정에서, 비아홀 전체를 도전성물질로 채우지 않아도 되므로, 도금하는데 소요되는 시간을 현저하게 줄일 수 있게 된다.

따라서, 제품의 생산성을 향상시킬 수 있게 된다.

이와 같이, 본 발명의 실시예에 따른 비아홀 형성방법에 따르면, 비아홀의 깊이에 따라서 폭이 점진적으로 줄어들게 형성되어 있으며, 그 비아홀은 도전층에 의해 일부만 채워진 상태이다.

따라서, 도전층과 웨이퍼의 열팽창계수가 다르더라도, 열팽창에 의한 팽창공 간을 덜 채워진 비아홀에 의해 보상할 수 있기 때문에, 웨이퍼의 파손을 방지할 수 있게 된다.

또한, 비아홀의 일부만을 도금에 의해 채우기 때문에, 비아홀을 형성하는 즉, 비아홀을 도금하는데 걸리는 시간을 단축시킬 수 있다는 이점이 있다.

또한, 비아홀을 도전성 물질로 완전히 채우지 않기 때문에, 도금시 발생하는 내부 공간이나 심의 발생을 억제시킬 수 있게 된다. 따라서, 칩의 수명을 연장시킬 수 있게 된다.

Claims

기판의 일면으로부터 예비 비아홀을 상기 기판을 관통하지 않는 소정 깊이로 형성하는 단계와;

상기 예비 비아홀의 내부면과 상기 기판의 일면에 도전층을 형성하는 단계; 및

상기 기판의 타면을 제거하여 상기 예비 비아홀에 형성된 도전층을 상기 기판의 타면을 통해 노출시키는 단계;를 포함하는 것을 특징으로 하는 비아홀 형성방법.
제1항에 있어서, 상기 예비 비아홀 형성단계는,

샌드 블라스터를 사용하는 건식식각 공정을 통하여 상기 기판을 관통하지 않도록 상기 기판의 일면에 예비 비아홀을 형성하는 것을 특징으로 하는 비아홀 형성방법.
제1항에 있어서, 상기 예비 비아홀은 상기 기판의 일면으로부터 소정 깊이로 형성되며, 상기 일면으로부터 깊이와 폭이 반비례하도록 형성된 것을 특징으로 하는 비아홀 형성방법.
제1항에 있어서, 상기 도전층 형성단계는,

상기 예비 비아홀을 포함하여 상기 기판의 일면에 금속물질을 도포하여 시드층을 형성하는 단계와;

상기 시드층의 외측면에 전도성 물질로 도금하여 상기 예비 비아홀을 도전성 물질로 채우는 단계;를 포함하는 것을 특징으로 하는 비아홀 형성방법.
제4항에 있어서, 상기 예비 비아홀 채우는 단계는,

상기 도전성 물질을 상기 예비 비아홀의 깊이보다 작은 두께로 채우는 것을 특징으로 하는 비아홀 형성방법.
제4항에 있어서, 상기 예비 비아홀 채우는 단계는,

펄스 리버스 에디티브(Pulse-reverse Additive) 도금방법을 이용하여 이루어지는 것을 특징으로 하는 비아홀 형성방법.
제1항 내지 제6항 중 어느 한 항에 있어서,

상기 도전층을 노출시키는 단계는, 상기 기판의 타면을 일정두께 연마하는 공정에 의해 상기 예비 비아홀에 채워진 도전층을 노출시키는 것을 특징으로 하는 비아홀 형성방법.