KR100744736B1

KR100744736B1 - 탐침 카드의 탐침 및 그 제조 방법

Info

Publication number: KR100744736B1
Application number: KR1020060053173A
Authority: KR
Inventors: 치충 첸
Original assignee: 엠제이씨 프로브 인코포레이션
Priority date: 2005-11-10
Filing date: 2006-06-13
Publication date: 2007-08-01
Also published as: KR20070050336A; TW200609515A; TWI276805B; US20070103177A1

Abstract

본 발명은 탐침 카드의 탐침 및 그 제조 방법에 관한 것으로, 각 탐침의 사이즈 정밀도 및 강성을 용이하게 제어함으로써 각 탐침의 강도, 강성 및 전기적 품질이 우수해지도록 한다. 탐침은 캔틸 레버를 구비한 본체를 포함하며, 적어도 하나의 전기 전도층이 상기 캔틸 레버의 표면에 적층 설치되며, 전기 전도층과 캔틸 레버 사이에는 유전체층이 설치된다. 각 전기 전도층은 먼저 전기 성형 방식으로 본체의 캔틸 레버의 거더(girder) 상에 적층되며, 다시 연마 가공 방식으로 캔틸 레버 거더의 두께를 제어한다.

탐침, 캔틸 레버, 유전체층, 전기 성형, 포토레지스트

Description

탐침 카드의 탐침 및 그 제조 방법{PROBES OF PROBE CARD AND THE METHOD OF MAKING THE SAME}

도 1은 본 발명에 따른 제1 실시예의 제조 방법을 나타내는 도면으로, 그 중에서 본체에는 개구부가 성형되어 있는 도면.

도 2는 본 발명에 따른 제1 실시예의 제조 방법을 나타내는 도면으로, 그 중에서 본체 표면과 개구부 내벽에는 유전체층이 형성되어 있는 도면.

도 3은 본 발명에 따른 제1 실시예의 제조 방법을 나타내는 도면으로, 그 중에서 본체의 개구부 내측에는 연마를 거친 전기 전도층이 설치되어 있는 도면.

도 4는 본 발명에 따른 제1 실시예의 제조 방법을 나타내는 도면으로, 그 중에서 본체에는 첨예부를 성형하기 위한 포토레지스트층이 설치되어 있는 도면.

도 5 및 도 6은 본 발명에 따른 제1 실시예의 제조 방법을 나타내는 도면으로, 주로 본체를 에칭하여 캔틸 레버를 성형하는 상태를 나타내는 도면.

도 7은 본 발명에 따른 제1 실시예의 이용을 나타내는 도면으로, 그 중에서 탐침의 전기 전도층이 본체의 한 회로에 전기적으로 연결되어 있는 상태를 나타내는 도면.

도 8은 본 발명에 따른 제2 실시예의 이용을 나타내는 도면으로, 그 중에서 탐침의 일단부가 거의 수직으로 본체에 설치되고, 다른 일단부가 본체의 상부에서 연장되어 있는 상태를 나타내는 도면.

도 9는 본 발명에 따른 제3 실시예의 구조를 나타내는 도면으로, 그 중에서 본체는 다수의 탐침을 갖는 상태를 나타내는 도면.

도 10은 본 발명에 따른 제4 실시예의 제조 방법을 나타내는 도면으로, 그 중에서 각 탐침의 전기 전도층이 임시 기판에 미리 성형되어 있는 상태를 나타내는 도면.

도 11은 본 발명에 따른 제4 실시예의 제조 방법을 나타내는 도면으로, 주로 임시 기판에 씨드(seed)층(희생층)이 설치된 상태를 나타내는 도면.

도 12는 본 발명에 따른 제4 실시예의 제조 방법을 나타내는 도면으로, 그 중에서 포토레지스트가 기판에 설치되어 하나의 개구부를 성형시킨 상태를 나타내는 도면.

도 13은 본 발명에 따른 제4 실시예의 제조 방법을 나타내는 도면으로, 주로 개구부에 전기 전도층이 충만되어 있는 상태를 나타내는 도면.

도 14는 본 발명에 따른 제4 실시예의 제조 방법을 나타내는 도면으로, 주로 전기 전도층이 기판 위에 설치된 상태를 나타내는 도면.

도 15는 본 발명에 따른 제4 실시예의 제조 방법을 나타내는 도면으로, 주로 기판이 본체에 적층되어 설치된 상태를 나타내는 도면.

도 16은 본 발명에 따른 제4 실시예의 제조 방법을 나타내는 도면으로, 주로 탐침의 구조를 나타내는 도면.

도 17은 본 발명에 따른 제4 실시예의 이용을 나타내는 도면으로,주로 탐침 이 와이어 본딩 방식으로 회로판에 전기적으로 연결되어 있는 상태를 나타내는 도면.

도 18은 본 발명에 따른 제4 실시예의 다른 한 가지 실시 형태를 보여주는 도면으로, 그 중에서 각 탐침의 전기 전도층이 본체 표면에 돌출 설치되어 있는 상태를 나타내는 도면.

도 19는 본 발명에 따른 제5 실시예의 단면을 나타내는 도면으로, 그 중에서 각 탐침의 캔틸 레버에 다수의 전기 전도층 및 구조층이 설치되어 있는 상태를 나타내는 도면.

도 20은 본 발명에 따른 제6 실시예의 사시도로서, 주로 탐침의 전기 전도층이 거의 수직으로 본체에 설치되어 있는 상태를 나타내는 도면.

도 21은 본 발명에 따른 제6 실시예의 제조 방법을 나타내는 도면으로, 그 중에서 본체에 개구부를 성형시킨 상태를 나타내는 도면.

도 22는 본 발명에 따른 제6 실시예의 제조 방법을 나타내는 도면으로, 그 중에서 본체가 유전체층을 포함하는 상태를 나타내는 도면.

도 23은 본 발명에 따른 제6 실시예의 제조 방법을 나타내는 도면으로, 그 중에서 전기 전도층이 개구부 내측에 설치되어 있는 상태를 나타내는 도면.

도 24는 본 발명에 따른 제6 실시예의 제조 방법을 나타내는 도면으로, 연마 후의 본체와 전기 전도층의 상태를 나타내는 도면.

도 25는 본 발명에 따른 제6 실시예의 제조 방법을 나타내는 도면으로, 그 중에서 포토레지스트가 본체의 표면에 설치되는 상태를 나타내는 도면.

도 26은 본 발명에 따른 제6 실시예의 제조 방법을 나타내는 도면으로, 그 중에서 본체가 에칭을 거쳐 탐침 구조체를 성형시킨 상태를 나타내는 도면.

도 27은 본 발명에 따른 제7 실시예의 단면도.

도 28은 본 발명에 따른 제8 실시예의 단면도.

도 29는 본 발명에 따른 제9 실시예의 단면도.

도 30은 본 발명에 따른 제10 실시예의 단면도.

도 31은 본 발명에 따른 제10 실시예의 다른 한 가지 실시 형태를 나타내는 도면.

도 32는 본 발명에 따른 제11 실시예의 단면도.

도 33은 본 발명에 따른 제11 실시예의 다른 한 가지 실시 형태를 나타내는 도면.

도 34는 본 발명에 따른 제12 실시예의 단면도.

도 35는 본 발명에 따른 제12 실시예의 다른 한 가지 실시 형태를 나타내는 도면.

도 36은 본 발명에 따른 제12 실시예의 또 다른 한 가지 실시 형태를 나타내는 도면.

도 37은 본 발명에 따른 제12 실시예의 다른 한 가지 실시 형태를 나타내는 도면.

<도면의 주요 부분에 대한 부호의 설명>

10 : 몸체

14 : 유전체층

16 : 전기 전도층

19 : 첨예부

20 : 캔틸 레버

22 : 탐침

본 발명은 탐침 카드에 관한 것으로, 특히는 탐침 카드의 탐침 및 그 것의 제조 방법에 관한 것이다.

탐침 카드의 탐침은 일반적으로 금속 재료로 제작된다. 반도체 칩, 패키지 또는 패널의 테스트 패드 피치(pad pitch)의 규격이 날로 축소됨에 따라 탐침의 사이즈도 축소되어야만 한다. 그러나 탐침의 사이즈가 축소되는 경우, 탐침이 반도체 칩의 접점과 접촉할 때 발생되는 구조 응력이 상대적으로 증대하게 되며, 장시간의 테스트를 거치게 되면 탐침의 구조가 쉽게 변형하거나 또는 탐침 구조가 파손되며, 각 탐침 사이의 평탄성에 영향을 미치게 된다. 뿐만 아니라, 탐침 카드가 정상적으로 테스트 동작을 진행할 수 없게 된다. 따라서 탐침 사이즈를 축소시키면서도 탐침의 기계적 성능을 증대시키는 것이 탐침 카드를 설계함에 있어서 아주 중요한 과제로 되고 있다.

미국특허공고 제6,414,50호1, 제6,507,204호 및 제6,864,695호 등을 살펴보 면, 탐침의 전체 구성은 실리콘으로 형성되며, 탐침의 외면에 금속층이 증착된다. 실리콘 재료를 이용하게 되면 피로 방지 특징을 가지며, 금속층은 탐침을 피복하기 위한 것이며, 전체 탐침은 복합성 구조로 된다. 금속층은 실리콘 재료가 균열되는 단점을 개선시킬 수 있을 뿐만 아니라 비교적 우수한 전기적 품질을 제공할 수 있다. 그러나, 상기 미국특허에서 금속층이 전기 증착 방식으로 탐침 표면에 피복되는 관계로, 전체 탐침의 금속층의 두께를 균일하게 제어하기 어려워, 매 탐침의 강성이 일치하지 않게 된다. 따라서 칩에 대한 테스트를 진행하는 경우에, 탐침과 테스트를 요하는 접점 사이의 접촉 저항을 일치화시키기 어려우며 칩에 대한 테스트의 정확성에 영향을 미치게 된다.

미국특허공고 제6,359,454호를 살펴보면, 이 역시 실리콘과 금속을 결합시켜 나아가 기계적 성능이 비교적 우수한 탐침을 제작해내는 것이다. 동시에 탐침의 금속 부분은 반도체 제조 공정 및 연마 방식으로 탐침의 사이즈 정밀도를 제어할 수 있다. 그러나, 상기 특허에 따른 각 탐침은 기판 위에 경사지게 설치되는 것으로, 각 탐침의 위치 정밀도를 제어하기 용이하지 않으며, 탐침 수량이 증가됨에 따라, 탐침 사이의 포지션 정밀도가 악화된다. 또한, 각 탐침의 첨예부는 수요에 따라 여러가지 외형으로 형성될 수 없으며, 장기간의 테스트를 거친 후 쉽게 마모되어 파손될 가능성이 크다. 한편, 탐침 하측의 허공 부분은 이방성 화학 에칭 방법으로 형성되는 것으로, 에칭할 때 전체 탐침의 에칭 균일성을 제어하기가 용이하지 않아 매 탐침이 허공에 뜨는 길이가 일치하지 않게 된다. 각 탐침 사이의 강성 차이는 비교적 크며, 테스트시 각 탐침과 테스트 대상 사이의 접촉 저항이 일치하지 않아, 전체 테스트 결과의 정확성에 영향을 미치게 된다.

따라서, 종래의 각종 복합식 탐침 구조는 모든 탐침의 강성이 일치하지 않고, 저항과 전기적 품질이 차하거나 또는 제조 공정 상의 한계로 탐침의 양호한 포지션 정밀도, 미세 피치(fine pitch) 및 안정된 전기적 품질을 제공할 수 없다는 단점을 가진다.

본 발명의 주된 목적은, 우수한 강도를 가지고, 강성이 비교적 일치하며, 각 탐침의 전기적 품질이 우수한, 탐침 카드의 탐침을 제공하는데 있다.

본 발명의 다른 하나의 목적은 탐침 카드의 탐침을 제조하는 방법을 제공하는 것이다. 상기 방법으로 제조하게 되면 탐침의 강성 및 전기적 품질을 비교적 용이하게 제어할 수 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 탐침 카드의 탐침은 본체 및 적어도 하나의 전기 전도층, 그리고 첨예부를 포함한다. 상기 본체는 캔틸 레버를 가지며, 상기 캔틸 레버는 하나의 표면을 가진다. 상기 각 전기 전도층은 상기 캔틸 레버의 표면에 적층되어 설치되며, 상기 첨예부는 그 중 하나의 전기 전도층에 설치됨과 함께 상기 전기 전도층과 전기적으로 서로 연결된다. 상기 탐침을 제조하는 경우에 우선 상기 본체를 제조한 다음 그 본체에 유전체층을 형성하며, 이어서 전기 성형(electroforming) 방식으로 상기 유전체층에 상기 각 전기 전도층을 형성한 다음 연마 가공의 방식으로 상기 각 전기 전도층을 연마하며, 최종적으로 상기 본체를 가공하여 상기 탐침을 성형한다. 본 발명에 따른 다른 하나의 제조 방식은, 전기 성형 및 연마의 방식으로 다른 하나의 기판에 상기 각 전기 전도체를 전부 형성시킨 다음, 상기 본체와 접합시켜(본체와 탐침이 서로 접합되는 사이에도 유전체층을 마찬가지로 포함한다.) 상기 탐침을 형성한다.

이로써, 본 발명은 각 탐침의 사이즈 정밀도 및 강성을 용이하게 제어함으로써 각 탐침이 비교적 우수한 강도 및 강성을 갖도록 하며 전기적 품질이 우수해지도록 할 수 있다.

이하에서는, 바람직한 실시예를 도면을 참조하여 본 발명의 제조 방법, 구조 및 작용효과에 대해 상세하게 설명한다.

도 1을 참조하면, 본 발명의 제1 실시예로 제공되는 탐침 카드의 탐침의 제조 방법은 다음과 같은 단계를 포함한다:

단계 1: 도 1과 같이, SOI(Silicon-on-insulator) 본체(10)를 제조하여 준비한다. 상기 본체(10)는 실리콘 기판(13) 및 상기 실리콘 기판(13) 내측에 끼워진 절연층(11)을 포함한다. 다음, 반도체 포토 리소그래피 에칭 공정을 이용하여, 본체(10)의 표면에 하나의 개구부(12)를 형성하도록 본체(10)를 가공한다. 상기 개구부(12)는 후속 절차에서 탐침과 도선을 전기 성형하는데 이용된다.

단계 2: 도 2와 같이, 고온 연관(furnace tube)으로 박막을 형성하거나 또는 박막 증착법으로 본체(10)를 가공하여 본체(10) 및 개구부(12)의 해당 표면에 유전체층(14)을 형성한다.

단계 3: 도 3과 같이, 전기 성형 방식으로 본체(10)를 가공하여 개구부(12) 내부에 전기 전도층(16)이 가득 채워지도록 하며, 이어서 연마 가공 방식으로 본체(10) 및 전기 전도층(16)의 표면을 연마하여 본체(10)와 전기 전도층(16)이 서로 일치한 평면을 이루도록 한다. 또는, 앞서 설명한 바와 같이 포토리소그래피( microlithography) 및 전기 성형 등의 연마의 방식으로 전기 전도층(16)을 계속 적층시켜 전기 전도층(16)이 본체(10)의 표면보다 높아지게 한다. 제조 공정에 필요하다면 본체(10)를 전기 성형하기 전에 먼저 개구부(12)의 표면에 전기 전도 씨드(seed)층을 형성함으로써 전기 성형에 편리하도록 한다.

단계 4: 도 4와 같이,포토 리소그래피 공정을 여러차례 진행하여 전기 전도층(16)에 포토레지스트층(17)을 코팅하고, 상기 포토레지스트층(17)에 하나의 개구부(18)를 포함하도록 한다. 다음, 전기 성형에 의한 기공 충진(pore filling)의 방식으로 개구부(18) 내부에 첨예부(19)를 성형시킨다. 첨예부(19)는 낮은 점착도 및 내마모성의 특성을 가질 수 있도록 서로 다른 전기 성형 재료를 이용하여 연속적으로 전기 성형될 수 있다. 마지막으로, 건식 에칭 또는 습식 에칭 방식으로 첨예부(19)의 상단을 평탄하게 만들거나 송곳 모양으로 만들 수 있다. 또는, 포토레지스트 노광 현상 정도를 제어하여 포토레지스트층(17)의 개구부(18)가 송곳 모양으로 형성되도록 한 다음, 전기 성형 방식으로 첨예부(19)를 직접 송곳 모양으로 형성할 수 있다. 또한, 첨예부(19)는 전기 성형, 연마, 에칭 공정을 이용하거나 또는 정밀 기계 가공 등의 방식으로 제조할 수도 있다.

단계 5: 도 5와 같이, 포토리소그래피 및 에칭 공정을 통해 본체(10)의 정면에 전기 전도층(16)의 하부에 배치되는 캔틸 레버(20)를 정의한 다음, 에칭 공정을 통해 상기 캔틸 레버(20) 하부에 배치되는 오목홈(21)을 형성한다. 마지막으로 도 6과 같이, 습식 에칭 방식으로 캔틸 레버(20) 하부의 절연층(11) 및 본체(10)를 제거하거나 또는 포토리소그래피 에칭 방식으로 캔틸 레버(20) 하부의 절연층(11) 및 본체(10)를 직접 제거하여 캔틸 레버(20)와 전기 전도층(16)이 서로 결합된 탐침(22)을 성형해낼 수 있다.

도 6를 참조하면, 상기 제조 방법으로 제조된 탐침(22)은, 본체(10)로부터 연장된 캔틸 레버(20) 및 상기 캔틸 레버(20) 표면에 설치되는 전기 전도층(16)을 포함한다. 전기 전도층(16)에서 캔틸 레버(20)와 대응하는 외측 단부에는 첨예부(19)가 설치되며, 전기 전도층(16) 및 캔틸 레버(20) 사이에는 전기적 차단용으로 유전체층(14)을 포함한다. 본체(10) 및 캔틸 레버(20)는 실리콘 재료로 제조되며, 전기 전도층(16) 및 첨예부(19)는 전기 전도성, 내마모성 및 낮은 점착성의 재료로 제조될 수 있다.

상기 제조 방법과 구조에 대한 설명에 따르면, 탐침(22)의 전기 전도층(16)은 먼저 전기 성형 방식으로 성형된 다음, 연마 가공 공정을 통하여 평탄하게 형성된다. 전기 전도층(16)은 연마 과정에서 그 전체 두께가 일치하게 되도록 비교적 정밀하게 제어될 수 있다. 각 탐침(22)의 전체 강성은 더욱 일치하게 되어, 첨예부(19)와 측정 대상 접점 사이의 접촉 저항이 일치하게 되며, 더욱 신뢰성이 있는 테스트 환경을 제공할 수 있다. 캔틸 레버(20)는 실리콘 재료로 형성되므로, 일반적인 테스트 환경 온도에서 단결정 실리콘은 재료가 피로해지는 경우가 발생하지 않는다. 따라서, 탐침(22)에 이용되어 전체 기계적 특성을 향상시킬 수 있어, 탐 침(22)이 장기간의 테스트를 거친 후에도 여전히 규격에 부합되는 평탄도를 가지며, 전기 전도층(16)의 연성(ductility)은 실리콘 재질의 취약성을 보강할 수 있다.

이로써, 본 발명에 따른 탐침은 비교적 우수한 강도 및 일치한 강성, 그리고 비교적 우수한 전기적 품질을 갖고자 하는 목적을 달성할 수 있으며, 아울러 각 탐침 제조 시, 탐침의 사이즈 정밀도 및 강성을 용이하게 제어할 수 있다.

상기 탐침의 본체는 캔틸 레버와 동일하거나 또는 서로 다른 재질로 형성될 수 있다. 도 7과 같이, 본체(10)의 내측에는 적어도 하나의 회로(23)를 증설할 수 있으며, 전기 전도층(16)과 회로(23)는 전기적으로 서로 연결된다(회로(23)와 본체(10)는 절연된다). 회로(23)는 그 일부분이 본체(10) 내부에 매립되거나 또는 본체(10)의 표면에만 설치될 수 있으며, 회로(23)는 나아가 외부의 전자 디바이스와 전기적으로 연결된다. 다시 도 8을 참조하면, 본 발명에 따른 제2 실시예로 제공된 탐침 카드의 탐침(30)이 도시되어 있으며, 그 구조는 제1 실시예와 거의 동일하며, 다음과 같은 점을 그 특징으로 한다: 각 탐침(30)의 일단부는 거의 수직으로 상기 본체(31)에 설치되고, 다른 일단부는 거의 수평으로 상기 본체(31) 상부에서 연장된다.

도 9를 참조하면, 본 발명에 따른 제3 실시예로 제공된 탐침 카드의 탐침(35)이 도시되어 있으며, 이는 본체(36)에 다수의 캔틸 레버(37) 및 다수의 회로(38)를 미리 설치되는데 각 회로(38)는 수직으로 형성된다. 다시, 상기 제1 실시예의 제조 방법을 이용하여 상기 본체(36)에 각 탐침(35)을 제조하며, 각 탐 침(35)의 전기 전도층(39)이 각 회로(38)와 직접 전기적으로 연결되도록 한다. 또는, 와이어 본딩, 리플로우 솔더링(reflow soldering), 저온 공융(eutectic) 접합, 전도성 접착제로 접합하는 등의 방식으로 각 탐침(35)의 전기 전도층(39)과 각 회로(38)를 연결할 수도 있다.

도 10을 참조하면, 본 발명에 따른 제4 실시예로 제공된 탐침 카드의 탐침(40)이 도시되어 있으며, 그 구조는 제3 실시예와 거의 동일하고, 다음과 같은 점을 그 특징으로 한다: 각 탐침(40)의 전기 전도층(41) 및 첨예부(42)를 리소그래피, 전기 성형, 및 연마의 방식으로 다른 하나의 임시 기판(43) 상에 전부 형성시킨 다음, 상기 임시 기판(43)을 본체(4)에 거꾸로 적층시키고, 웨이퍼 레벨(wafer level)의 접합 등 방식으로 각 전기 전도층(41)과 본체(44)를 상호 연결시킨다. 그 다음에 기판(43)을 제거하고 계속하여 본체(44)를 가공한다. 이로써, 각 탐침(40)의 구조 포지션은 여전히 포토리소그래피 제조 공정의 정밀도를 유지하게 된다. 아래, 제4 실시예에 대한 제조 방법을 상세히 설명하기로 한다.

단계 1: 도 11과 같이, 임시 기판(43)을 준비하고, 에칭 방식으로 상기 기판(43)에 오목홈(45)을 형성한다. 상기 기판(43)이 비도체인 경우에 기판(43)의 표면에 한층의 전기 전도성 씨드층(46)(이는 동시에 희생층의 작용을 한다)을 증착시켜야 한다. 씨드층(46)은 증기 증착, 스퍼터(sputter) 증착 또는 전기 증착의 방식으로 형성됨으로써 다음 단계에서의 전기 성형에 편리하도록 한다. 기판(43)이 도체인 경우에 씨드층이 필요치 않으나, 수요에 따라 한층의 희생층을 형성하여 기판(43)을 제거하는데 편리하도록 한다.

단계 2: 도 12와 같이, 포토레지스트(47)로 기판(43) 표면에 소정의 외형을 가진 개구부(48)를 성형시킨다.

단계 3: 도 13과 같이, 전기 성형 방식으로 개구부(48)를 기공 충진한다(pore filling). 다음, 연마 방식으로 기판(43) 표면을 평탄화시키면 전기 전도층(41) 및 첨예부(42)가 형성된다. 후속되는 공정에서 접착을 고려하는 경우, 침적 또는 전기 증착 방식으로 상기 전기 전도층(41)의 표면에 접착층(49)을 더 설치할 수 있다.

단계 4: 도 14와 같이 포토레지스트(47)를 제거한다.

단계 5: 도 15와 같이, 그 자체에 수직으로 설치된 도선(51)을 포함하고 표면에 접점을 가진 SOI 본체(44)를 취하고, 기판(43)을 본체(44) 위에 피복하여 설치하되, 각 전기 전도층(41)이 본체(44)의 표면에 접합되도록 한다.

단계 6: 도 16과 같이, 에칭 방식으로 씨드층(46)(또는 희생층)을 임시 기판(43)으로부터 제거한 다음, 반도체 포토리소그래피 제조 공정을 이용하여 본체(44)의 정면에 캔틸 레버(52)의 윤곽 및 후면 에칭부를 정의하며, 마지막으로 상기 정의에 이용된 포토레지스트를 제거하면 탐침(40)이 완성된다.

또한, 도 17과 같이 본체(44)의 표면층에 상기 전기 전도층(41)과 전기적으로 연결되는 회로(53)를 정의할 수도 있다. 상기 제4 실시예의 제조 공정 중 단계6을 완성한 다음 전체 탐침(40)을 회로판(54)에 접합시킨다. 각 탐침(40)의 전기 전도층(41)은 회로(53)를 통하여 회로판(54)과 와이어 본딩 또는 와이어 용접 방식으로 연결된다.

도 18과 같이, 각 탐침(40)은 전기 전도층(41)의 일부 또는 전부가 본체(44)의 표면에 돌출되도록 할 수 있다. 도 18에 따른 구조체는 제1 실시예의 제조 방법으로 본체(44)에 탐침을 직접 형성할 수 있다. 또는, 제4 실시예와 유사한 제조 방법으로 탐침(40)의 전기 전도층(41) 및 첨예부(42)를 임시 기판에 단독으로 설치한 다음 본체(44)에 설치된 캔틸 레버(52)와 서로 접합시킨 다음 마지막으로 임시 기판을 제거하여 탐침(40)을 형성할 수 있다.

본 발명에 따른 제조 방법을 이용하면 탐침의 캔틸 레버의 구조는 여러가지 형태를 가질 수 있다. 그 목적은 모두 실리콘과 금속 재질의 상호 적층을 이용하고 전기 성형 및 연마 등의 방식으로 전기 전도층의 두께를 조정하는 목적을 달성함으로써 각 탐침의 강성 및 전기적 일치성을 유효하게 제어하기 위한 것이다. 도 19를 참조하면, 본 발명의 제5 실시예로 제공되는 탐침 카드의 탐침(55)이 도시되어 있으며, 다음과 같은 점을 그 특징으로 한다: 탐침(55)은 캔틸 레버(57)에 교차적으로 적층된 2개의 전기 전도층(56)과 2개의 구조층(59)을 포함하며, 상기 각 구조층(59)과 각 전기 전도층(56) 사이에는 하나의 유전체층(58)으로 전기적으로 차단된다. 그 전체 제조 공정은 CMOS 제조 공정과 유사하며, 캔틸 레버(57)의 재료는 단결정 실리콘 또는 다결정 실리콘으로 될 수 있다. 나아가, 각 전기 전도층(56)은 신호 전송 또는 접지 용도로 각각 이용되어 탐침(55)의 저항 매칭을 개선시킴으로써 고주파 테스트에 대응할 수 있다.

도 20 및 도 21을 참조하면, 본 발명에 따른 제6 실시예로 제공된 탐침 카드의 탐침(60)이 도시되어 있으며, 그 역시 본체(61), 전기 전도층(62), 첨예부(63) 및 유전체층(64)(도면에서 첨예부(63)는 단지 투영 윤곽으로 그 위치를 표시한다)를 포함하며, 다음과 같은 점을 그 특징으로 한다: 본체(61)의 캔틸 레버(67)의 중심에는 거의 수직으로 그 상면 및 하면을 관통하는 리세스홈(65)을 포함한다. 전기 전도층(62)은 리세스홈(65) 내측에 설치되며, 유전체층(64)은 전기 전도층(62)과 캔틸 레버(67) 사이에 설치된다. 탐침(60)의 제조 방법은 다음의 단계를 포함한다.

단계 1: 도 21과 같이, 회로가 설치된 SOI 본체(61)에 건식 에칭 또는 습식 에칭 방식으로 리세스홈(65)을 형성한다.

단계 2: 도 22와 같이, 화학 기상 증착 또는 고온 연관 공정으로 본체(61)의 표면 및 리세스홈(65)의 벽면에 유전체층(64)을 형성한다. 상기 유전체층(64)의 재료는 이산화규소 또는 질화규소로 될 수 있다.

단계 3: 도 23과 같이, 먼저 리세스홈(65)의 유전체층(64) 표면에 전기 전도성 씨드층(미도시)을 형성한 다음, 전기 성형 방식으로 리세스홈(65) 내부에 전기 전도층(62)을 충진한다(filling). 씨드층은 본체(61) 내부에 설치된 회로를 통하거나 또는 전기 성형 장치와 직접 연결된다.

단계 4: 도 24와 같이, 본체(61) 및 전기 전도층(62)을 연마하여 본체(61)와 전기 전도층(62)이 일치한 평면을 가지도록 한다.

단계 5: 도 25와 같이, 본체(61) 및 전기 전도층(62)의 표면에 포토레지스트(66)를 형성시킨다. 이 때 포토레지스트(66)가 덮혀진 영역은 탐침의 외형 영역이다.

단계 6: 도 26과 같이, 본체(61)를 에칭하여, 포토레지스트(66)로 전기 전도 층(62)의 양측에 배치된 캔틸 레버(67)를 형성하면, 탐침(60)이 성형된다.

단계 7: 다시 제1 실시예의 단계 4 내지 단계 6에 따라 첨예부(63)를 완성한다.

도 27을 참조하면, 본 발명의 제7 실시예로 제공되는 탐침 카드의 탐침(70)이 도시되어 있으며, 그 구조는 제6 실시예와 거의 동일하고, 다음과 같은 점을 그 특징으로 한다: 유전체층(71) 및 전기 전도층(72)이 본체(73)와 결합되는 영역은 웨이브형을 이룬다. 상기 웨이브형 영역은 건식 화학 에칭 방식(예를 들어, 유도 결합 플라즈마 건식 에칭(ICP-RIE) 방식)으로 완성된다. 웨이브형 영역은 본체(73), 유전체층(71) 및 전기 전도층(72) 사이가 더욱 안정하게 결합되도록 할 수 있다. 본 출원에서 모든 탐침은 모두 상기 웨이브형 영역을 이용하여 각 구조재 사이의 결합 강도를 보강할 수 있다.

제6 및 제7 실시예에 따른 탐침은 앞서 설명한 제조 방법을 이용하여 여러가지 형태로 된 탐침으로 파생될 수 있다. 도 28을 참조하면, 이는 본 발명의 제8 실시예에 따른 탐침(74)으로, 다음과 같은 점을 그 특징으로 한다: 본체(74)의 양측에는 유전체층(76)과 전기 전도층(77)이 각각 설치된다. 도 29를 참조하면, 본 발명의 제9 실시예에 따른 탐침(78)이 도시되어 있으며, 그 구성은 제6 실시예와 거의 유사하고, 다음과 같은 점을 그 특징으로 한다: 탐침(78)은 전기 성형 공정을 통해 탐침(78) 위에 피복되어 설치된 전기 전도층(79)이 형성되는 것으로, 탐침(78)의 단면이 대개 T자형을 이루도록 한다. 상기 T자형의 거더(girder) 구조를 이용하여 탐침(78)의 강성을 증대시킬 수 있다.

도 30을 참조하면, 본 발명의 제10 실시예에 따른 탐침(80)이 도시되어 있으며, 그 구조는 제6 실시예와 대개 동일하고, 다음과 같은 점을 그 특징으로 한다: 탐침(80)의 상부에 본체(81)와 유사한 구조층(82)을 침적시킨다. 구조층(82)은 예를 들어 다결정 실리콘과 같은 재질로 형성될 수 있으나, 탐침(80)의 첨예부는 여전히 전기 성형 금속으로 제조되어야 하고, 본체(81) 내부에 포함된 전기 전도층(83)과 전기적으로 연결되어야 한다. 구조층(82)을 부설할 때, 전기 전도층(83)과의 절연을 확보하기 위해 먼저 이산화규소와 같은 재질로 된 절연층을 한층 부설할 수 있다. 본체(81) 및 구조층(82)으로 구성된 구조는 탐침의 강성을 증대시킬 수 있는 것은 마찬가지이며, 또는 측면의 최외층에 설치된 유전체층(84)을 통하여 탐침(80)이 예상 외의 접촉으로 인해 단락되어 타버리는 것을 방지할 수 있다. 동일한 이치로, 구조층(82)은 탐침(80)의 폭보다 약간 작을 수 있으며 이로써 서로 인접된 탐침(80)이 예상 외의 접촉으로 인해 단락되어 타버리는 것을 방지한다.

도 31을 참조하면, 상술한 바와 유사한 본체(81)의 구조에서, 본체(81)와 전기 전도층(83)의 재질을 호환하여도, 마찬가지로 제10 실시예의 설계 목적을 달성할 수 있다.

도 32 및 도 33을 참조하면, 이는 본 발명의 제11 실시예에 따른 탐침(80)이며, 제6 실시예의 확장 실시 방식이기도 하다. 제6 실시예와 유사한 제조 방법을 이용하여 탐침이 더욱 많은 수직형 전기 전도층(85)을 가지도록 할 수 있다. 각 전기 전도층(85)은 각각 신호선과 접지선으로 배치되며, 이로써 노이즈 간섭을 감소하고, 저항 매칭을 개선하고, 신호 전송 대역폭을 증가하는 등의 작용을 한다. 본체(86)와 전기 전도층(85)사이에는 마찬가지로 유전체층(87)을 포함하며, 상기 본체(87)의 두 외측에 동일한 유전체층(87)을 각각 부설함으로써 탐침이 예상 외의 접촉으로 인해 단락되어 타버리는 것을 방지할 수 있다.

도 34를 참조하면, 본 발명의 제12 실시예에 따른 탐침(90)이 도시되어 있으며, 그 구조는 제11 실시예와 거의 동일하고, 다음과 같은 점을 그 특징으로 한다: 탐침(90)의 상부에 전기 전도층(91)이 부설되거나, 또는 도 35와 같이 탐침(90)의 상부에 전기 전도층 대신 구조층(92)을 부설할 수도 있다. 그리고 도 36과 같이, 탐침(90)의 각 전기 전도층(91)은 캔틸 레버(93) 사이에 계합 설치되고, 탐침(90)의 상부에도 전기 전도층(94)을 부설할 수 있다. 다시 도 37을 살펴보면, 탐침(90)의 상부에는 유전체층(96)과 구조층(97)이 설치되며, 구조층(97)의 재료 특성은 캔틸 레버(93)의 재료와 유사하여, 캔틸 레버(93)의 재질이 실리콘인 경우, 구조층(97)은 다결정 실리콘 재질로 될 수 있다. 상기 탐침의 목적은 모두 다수 조(組)로 된 T자형 거더 또는 ┌┐자형 거더의 구조를 이용하여 제품의 수요에 따라 탐침의 강성을 향상시키기 위한데 있으며, 이로써 상기 각 실시예는 모두 본 발명의 목적을 달성할 수 있다.

본 발명은 각 탐침의 사이즈 정밀도 및 강성을 용이하게 제어함으로써 각 탐침이 비교적 우수한 강도 및 강성을 갖도록 하며 전기적 품질이 우수해지도록 할 수 있다.

Claims

탐침 카드의 탐침(22)에 있어서,

하나의 표면을 갖는 캔틸 레버(20)(cantilever)를 포함하는 본체(10);

상기 캔틸 레버(20)의 표면에 적층 설치된 적어도 하나의 전기 전도층(16);

상기 전기 전도층(16) 중의 하나에 설치되고, 상기 전기 전도층(16)과 전기적으로 서로 연결되는 첨예부(19); 및

상기 본체(10)에 설치되고, 상기 각각의 전기 전도층(16)과 전기적으로 연결되며, 또한 외부 전자 디바이스와 전기적으로 연결되는 적어도 하나의 회로(23)

를 포함하는 것을 특징으로 하는 탐침 카드의 탐침.
제1항에 있어서,

상기 본체(10)는 실리콘으로 형성된 것을 특징으로 하는 탐침 카드의 탐침.
제1항에 있어서,

상기 캔틸 레버(20)는 절연 재료로 형성된 것을 특징으로 하는 탐침 카드의 탐침.
제3항에 있어서,

상기 본체(10)는 절연 재료로 형성된 것을 특징으로 하는 탐침 카드의 탐침.
제1항에 있어서,

상기 본체(10)와 상기 캔틸 레버(20)는 서로 다른 재료로 형성된 것을 특징으로 하는 탐침 카드의 탐침.
제1항에 있어서,

상기 탐침(30)의 일단부는 수직으로 상기 본체(31)에 설치되며, 타단부는 수평으로 상기 본체(31)의 상부에서 연장되는 것을 특징으로 하는 탐침 카드의 탐침.
제1항에 있어서,

상기 본체(61)의 캔틸 레버(67)는 수직으로 형성된 리세스홈(65)을 포함하며, 상기 전기 전도층(62)은 상기 리세스홈(65)에 설치되는 것을 특징으로 하는 탐침 카드의 탐침.
제7항에 있어서,

상기 캔틸 레버(67)와 상기 적어도 하나의 전기 전도층(62) 위에 추가의 전기 전도층이 피복되어 설치되는 것을 특징으로 하는 탐침 카드의 탐침.
제8항에 있어서,

상기 추가의 전기 전도층(79)의 단면은 T자형으로 형성되는 것을 특징으로 하는 탐침 카드의 탐침.
제1항에 있어서,

상기 탐침의 외측에 상기 탐침이 단락되는 것을 방지하기 위한 유전체층(14)을 더 포함하는 것을 특징으로 하는 탐침 카드의 탐침.
제1항에 있어서,

상기 각 전기 전도층(16)과 상기 캔틸 레버(20) 사이에 유전체층(14)이 더 설치되는 것을 특징으로 하는 탐침 카드의 탐침.
제1항에 있어서,

상기 본체(81)의 상기 각 전기 전도층(83) 사이에 상기 전기 전도층과 절연되는 유전체층(84)이 설치되는 것을 특징으로 하는 탐침 카드의 탐침.
제12항에 있어서,

상기 각 유전체층(84)은 표면에 유전체층을 포함하는 다결정 실리콘 재료로 형성된 것을 특징으로 하는 탐침 카드의 탐침.
제12항에 있어서,

상기 각 전기 전도층(83)은 전기적으로 서로 연결되는 것을 특징으로 하는 탐침 카드의 탐침.
제12항에 있어서,

상기 각 전기 전도층(83)은 전기적으로 서로 연결되지 않는 것을 특징으로 하는 탐침 카드의 탐침.
하나의 표면을 갖는 캔틸 레버(cantilever)를 포함하는 본체;

상기 캔틸 레버의 표면에 적층 설치된 적어도 하나의 전기 전도층;

상기 전기 전도층 중의 하나에 설치되고, 상기 전기 전도층과 전기적으로 서로 연결되는 첨예부; 및

상기 본체에 설치되고, 상기 각각의 전기 전도층과 전기적으로 연결되며, 또한 외부 전자 디바이스와 전기적으로 연결되는 적어도 하나의 회로

를 포함하는 탐침 카드의 탐침을 제조하는 방법에 있어서,

a. 상기 본체를 제작하는 단계;

b. 상기 본체에 유전체층을 형성하는 단계;

c. 전기 성형 및 연마 평탄화 방식으로 상기 전기 전도층을 상기 유전체층에 설치하는 단계;

d. 포토레지스트, 전기 성형, 평탄화 공정을 통해 상기 전기 전도층 중의 하나에 상기 첨예부를 형성하는 단계; 및

e. 에칭 공정을 통해 상기 본체를 가공하여 상기 전기 전도층 하부에 배치되는 상기 캔틸 레버를 성형하는 단계

를 포함하는 것을 특징으로 하는 탐침 제조 방법.
제16항에 있어서,

상기 첨예부는, 에칭 공정에 의해 성형되는 것을 특징으로 하는 탐침 제조 방법.
제16항에 있어서,

상기 첨예부는, 포토 리소그래피(photo lithography) 공정을 통해 송곳 모양의 개구부를 형성한 다음, 전기 성형 방식에 의해 형성되는 것을 특징으로 하는 탐침 제조 방법.
제16항에 있어서,

상기 단계 c를 행한 후, 포토레지스트, 전기 성형 및 평탄화 방식을 이용하여 상기 캔틸 레버에 추가의 전기 전도층을 더 설치하는 것을 특징으로 하는 탐침 제조 방법.
제16항에 있어서,

상기 단계 c를 행한 후, 포토레지스트, 화학 기상 증착 박막, 에칭, 및 평탄화 방식으로 적어도 하나의 구조층을 상기 캔틸 레버에 설치하는 것을 특징으로 하는 탐침 제조 방법.
제16항에 있어서,

상기 본체는 다결정 실리콘으로 형성된 것을 특징으로 하는 탐침 제조 방법.
제20항에 있어서,

상기 단계 c를 반복 순환하여 행함으로써 상기 각 구조층과 상기 각 전기 전도층이 교대로 적층되는 구조를 형성하는 것을 특징으로 하는 탐침 제조 방법.
제22항에 있어서,

상기 각 전기 전도층은 전기적으로 서로 연결되는 것을 특징으로 하는 탐침 제조 방법.
제22항에 있어서,

상기 각 전기 전도층은 전기적으로 서로 연결되지 않는 것을 특징으로 하는 탐침 제조 방법.
제20항에 있어서,

상기 각 구조층이 비절연 재료인 경우에 상기 각 구조층과 상기 각 전기 전도층 사이에 유전체층을 더 설치하는 것을 특징으로 하는 탐침 제조 방법.
하나의 표면을 갖는 캔틸 레버(cantilever)를 포함하는 본체;

상기 캔틸 레버의 표면에 적층 설치된 적어도 하나의 전기 전도층;

상기 전기 전도층 중의 하나에 설치되고, 상기 전기 전도층과 전기적으로 서로 연결되는 첨예부; 및

상기 본체에 설치되고, 상기 각각의 전기 전도층과 전기적으로 연결되며, 또한 외부 전자 디바이스와 전기적으로 연결되는 적어도 하나의 회로

를 포함하는 탐침 카드의 탐침을 제조하는 방법에 있어서,

a. 임시 기판을 제작하는 단계;

b. 상기 임시 기판에 개구부를 에칭으로 형성하는 단계;

c. 포토리소그래피, 전기 성형 및 평탄화 공정을 통해 상기 임시 기판에 상기 전기 전도층 및 상기 첨예부를 형성하는 단계;

d. 상기 본체를 준비한 다음, 상기 임시 기판의 상기 각 전기 전도층과 상기 본체를 서로 접합시키고, 상기 각 전기 전도층과 상기 본체 사이에 유전체층이 포함되도록 하는 단계;

e. 상기 임시 기판을 제거하는 단계; 및

f. 반도체 에칭 공정을 통해 상기 본체를 가공하여 상기 캔틸 레버를 형성하는 단계

를 포함하는 것을 특징으로 하는 탐침 제조 방법.
제26항에 있어서,

상기 임시 기판은 비도체 재료로 형성되고, 상기 임시 기판을 전기 성형하기 전에, 우선 상기 임시 기판에 전기 전도성 씨드(seed)층을 증착시키는 것을 특징으로 하는 탐침 제조 방법.
제26항에 있어서,

상기 단계 b를 행한 후, 희생층을 더 설치한 다음 상기 단계 c를 행하며, 상기 단계 c까지 진행한 경우에, 상기 희생층을 에칭함으로써 상기 임시 기판을 제거하는 것을 특징으로 하는 탐침 제조 방법.