TWI276805B - Probe of probe card and manufacturing method thereof - Google Patents

Description

1276^05 九、發明說明： 【發明所屬之技術領域】 本發明係與探針卡有關，特別是指一種探針卡之探針及其 製法。 ^ 5【先前技術】 ^ 一般用於探針卡之探針係以金屬材質製成，隨著半導體晶 圓封衣或者面板之測試墊間距&ad pitch)規格不斷縮小，探 φ 酬^構尺寸也必須隨之縮小，但是當探針的結構尺寸縮小 時，探針會因抵接於半導體晶圓之接點所產生的結構應力相對 10支曰;^而在進行長時間測試之後，探針的結構容易產生變形， 或是結構破壞的狀況，不但會影響到各探針之間的平面度，也 缺卡Μ正^行測試工作，因此，如何能縮小探針的 了構尺寸，又能增加探針的機械性能，是設計探針卡的重要課 lb 20 戈口秀國公告第6414501 丹导專利崇 二之整體結構係以石夕為材料製成，並且於探針外周錢 上-金屬層，_賴料具有抗疲勞之魅，金顧又 探針，使整體探針呈複合式結構，金屬層可 ^ rt村提供較錄_如，在上述顧 由於金屬層係以電鍍方式外敷於探針表面， : =不易控制均勾，使縣個探針的剛性無法—致，牟要層 致，進而影響晶_試的正確性期接點之間的接觸阻抗— 另如美國公告第6359454號專利案，其同樣是把石夕與金屬 4 !276805 ° B在起，進而製作出機械性能較佳之探針，同時探針之金 3部份轉體製程，減研磨之方式控制探針的尺寸精 二仁疋，由於戎專利案之各探針係呈斜向地裝設於基板，使 $ t探針的位置精度不易控制，隨著探針數量增加，探針之間 5 3位精度雜之惡化，此外，各探針之尖魅法依需求而設 不同外幵7，在長日寸間測試之後容易因磨耗而造成損壞。另 、方面探針下方之懸空部分乃是以非等向性化學#刻所製 成二在進行蝕刻的時候較不易控制整體探針的蝕刻均勻性，造 成每根探針_空距離長短不―，各探針之間_性變異較 10大’於測試日寺各探針與待測物之間的接觸阻抗不一致，對整 測試結果之精確度產生影響。 綜上所述，目前已知的各種複合式探針結構，皆具有探針 ^性不”抗與電性品質不佳’或是受限於製造過程無 ，供良好探針粒精度、細微間距(fme pitoh)與穩定電性^ 【發明内容】 ^此’本伽之轉目㈣在_供—觀針卡之探針， =捸針具有較佳之強度且囉一致，各探針之電性品質也較 本發社3 —目的係在於提供—麵針卡之探針的 方法，藉由該方法所製成之探針，可較為 ^ 剛性，以及各探針之電性品質。 W木針的 為達成前揭目的’本發明所提供探針卡之探針包含有一本 5 1276805 體、至少-導電層，以及一針尖部，該本體具有— 懸臂襟具有—表面，各該導電層係疊設於該懸臂樑;f 針大部係設於其中—該導電層’且與該導電層相互電 °亥 而在製造該探針時，首㈣製備該本體，崎在該本的置要」 介電層’接著於該介電層電鱗各該導電層之後，研^加工 方式研磨各該導錢’最後加工該本體，藉以成形出該探 結構；本發明之另—製造方式可於另-基板上整親以電禱盘 研磨方式製作各該導電層之後，再與前述之本體接合(本體^ 板針相互接合之間同樣具備介電層)後形成出該探針；藉此，、 本發明即可較為科地㈣各撕的尺寸精额囉^各探 針具有較佳之強度且剛性與電性品質較佳。 【實施方式】 •以下玆配&圖式列舉若干較佳實施例，用以對本發明之 15製法、結構與功效做詳細說明，其中所用各圖式之簡要說明如 下： 第一圖係本發明第—較佳實施例之製法示意®，其中本體 成形出一開口； 第二圖係本發明第—較佳實施例之製法示意圖，其中一介 20電層設於本體表面及開口内壁； 、 第二圖係本發明第—較佳實關之製法示意圖，其中一經 研磨之導電層設於本體之開口内； 第四圖係本發明第_較佳實關之製法示意圖，其中本體 設有一用以成形針尖部之光阻層； 6 1276805 。第五圖及第六圖係本發明第一較佳實施例之製法示意 圖，主要顯示蝕刻本體而成形出懸臂樑之狀態； ^ 第七圖係本發明第一較佳實施例之應用示 之導電層電性連接於本體之—電路； 山第八圖係本發明第二較佳實施例之應用示意圖，其中探針 端，壬直立狀地設於本體，另—端則延伸於本體上方； 第九圖係本發明第三較佳實施例之結構示意圖，其中 具有多數探針； 10

20 第十圖係本發明第四較佳實施例之製法示意圖，其中各探 針之導電層預先成形於一暫時基板； 一第十一圖係本發明第四較佳實施例之製法示意圖，主要顯 不暫時基板設有種子層(犧牲層)之狀態； 第十二圖係本發明第四較佳實施例之製法示意圖，、其 阻设於基板，而且成形出一開口； -第十二圖係本發明第四較佳實施例之製法示意圖，主 示一導電層填滿於開口； 夂 第十四圖係本發明第四較佳實施例之製法 示導電層設錄板之狀α主要頭 —第十五圖係本發明第四較佳實施例之製法示意圖， 示基板疊合於本體之狀態； 第十六圖係本發明第四較佳實施例之製法示主 示出探針之結構； 要^ 第十七圖係本發明第四較佳實施例之應用示意圖，主 示探針以打線方式電性連接於一電路板； ‘· 7 1276805 ^十八圖係本發明第四較佳實施例之另—實施態樣， 各&針之導電層凸出於本體表面； ，、

10 15 弟十九圖係本發明第五較佳實施例之剖面示意圖，其 衣針之懸臂樑設有若干導電層與結構層； 々 第二十圖係本發明第六較佳實施例之立體圖，主 、，十之，電層為概呈垂餘地設於本體； 。…衣 第二十—_本發_六健實施狀製法 本體成形出一開口； 口 ，、肀 ^第二+二圖縣發㈣讀佳實侧之·示意圖，JL中 本體具有一介電層； U /、肀

第—十三_、本發明第六紐實關之製法 導電層設於開口内； U ，、T 第二十四圖係本發明第六較佳實施例之製法示意圖， 顯示本體與導電層經研磨後之狀態； 一 Τ 第-十五圖係本發明第六較佳實施例之製法 光阻設於本體表面； 口/、宁 第-十六圖係本發明第六較佳實施例之製法示意圖， 本體經蝕刻後成形出探針結構； /、 ，=十七®係本發明第七較佳實施例之剖視圖·， ==十八圖係本發明第八較佳實施例之剖視圖； 十九圖係本發明第九較佳實施例之剖視圖； 5:十圖係本發明第十較佳實施例之剖視圖； ==十-_本發明第十較佳實施例之另-實施態樣； 第-十一圖係本發明第十_較佳實施例之剖視圖； 20 1276805 结一 十三圖係本發明第十一較佳實施例之另一實施態樣； ^二十四圖係本發明第十二較佳實施例之剖視圖； 十五圖係本發明第十二較佳實施例之另一實施態樣； 第一十六圖係本發明第十二較佳實施例之又一實施態 5樣；以及 、# 十七圖係本發明第十二較佳實施例之再一實施態樣。 ”凊參閱第一圖所示，本發明第一較佳實施例所提供探針卡 之才木針的製造方法，包含有下列步驟： 步驟一、如第一圖所示，製備一 S〇I(silic〇n-〇i>insulator) 10本體(10)，本體⑽包括一石夕基材(13)，以及一夾層於石夕基材⑽ 内狀絕緣層(11);接著，利用半導體微影侧製程加工本體 ⑽，使本體⑽表面成形出一開口⑽，開 電鑄探針與導線之用。 巧便只 15 、步驟二、如第二圖所示，以高溫爐管生成薄膜，或是薄膜 沈積法等方式加工本體⑽，使本體⑽及對應於開口⑽表面 形成出一介電層(14)。 ；^驟—如第一圖所示’以電鱗製程加工本體(1〇)，使開 口(12)内填滿-導電層⑽，接著再以研磨加工方式研磨本體 (10)及導電層⑽表面，使本體⑽與導電層⑽相互之間呈齊 平狀，或者也可再將導電層⑽同樣以微影及電禱、研磨之方 式繼續疊層’使導電層⑽高出本體⑽表面；若製程需要， 可在電鑄本體⑽之前，先於開σ(12)之表面鋪 以便於電鑄。 Τ曰 步驟四、如第四圖所示，以多次微影成形方式於導電層⑽ 1276805 =佈出一光阻層(17)，且光阻層(π)具有一開口（18)，再利用電 鑄填孔方式於開口（18)内成形出一針尖部(19)，針尖部(19)可應 . 用不同電鑄材質連續電鑄，使其具備低沾黏性以及耐磨的特 性，最後更可以乾蝕刻或濕蝕刻方式使針尖部(19)頂端呈圓滑 5或者錐形，或者利用控制光阻曝光顯影程度，使光阻層(17)之 開口（18)呈錐狀，進而使針尖部(19)直接電鑄為錐狀，另外， 針尖部(19)亦可利用電鑄研磨 '蝕刻，或是精密機械加工等方 式製成。 步驟五、如第五圖所示，利用微影及蝕刻製程於本體(1〇) 10正面疋義出位於導電層（16)下方之懸臂樑(2〇)，並以兹刻製程 形成一位於懸臂樑(20)下方之凹槽(21)，最後如第六圖所示， 利用濕蝕刻方式除去懸臂樑(2〇)下方之絕緣層（11)及本體 G〇) ’或是可利用微影蝕刻方式直接將懸臂樑(20)下方之絕緣 層(11)及本體(10)除去，成形出懸臂樑(2〇)與導電層(16)相互結 15 合之一探針(22)。 口 如第六圖所示，上述製法所製成之探針(22)，包含有一自 本體(10)延伸而出之懸臂樑⑽，以及一設於懸臂樑(2〇)表面之 導電層(16)，導電層⑽對應於懸臂樑(2〇)外端處設有一針尖部 (19)，且導電層⑽及懸臂樑⑽之間具有_介電層(14)作為電 2〇性隔絕;本體⑽及懸臂樑⑽係以石夕為材料而製成，導電層⑽ 及針大部(19)則可由具導電性、耐磨耗以及低沾黏性之材料製 成。 ^經由上述製法與結構之說明，因為探針(22)之導電層（16) 係先以電鑄成形之後，再藉由研磨加工使導電層（16)呈平坦 1276805 t目!電層(16)在研磨的過程中，可較為精密地控制其整體厚 度具有-致性’各探針(22)之整體_更為—致，使針 點之間的接觸阻抗—致，可提供更可靠 ^生針(22)在，_長朗微仍财符合規格之平面 又導電層⑽所具有的延性則可補強稽質的易跪性。 佳之触之騎結構，柯制各探針具有較 。之強度且_-致，各探針之電性品倾佳的目的；同時各 仏針在製糾也可較為容紐控制各探針的尺梢度與剛性。 -ϋ 罙針之本體的材質可相同或不相同於懸臂樑之材 貝。而如弟七圖所示，本體⑽内可增設至少一電路 ，部(16)與電路(23)電性相連(電路(23)與本體⑽絕緣），電路 15 20 可部份埋设於本體⑽内，或僅鋪設於本體⑽表面，電路 ⑼可進倾外部電子元件電性連接。亦可再如第八圖所 二係為本發明第二較佳實施例所提供探針卡之探針(3〇)，盆 、==!於第-較佳實關在於各探針⑽之一端係概 呈垂直狀設於本體⑻，另一端則概呈水平狀地延伸於本體 上方。 死如第九®所ητ ’係為本發㈣三較佳實侧所提供探針卡 之抓針(35)其係預先於本體(36)設置多數懸臂樑⑼以及多數 包路(38)，各電路(38)可呈垂直狀，再應用上 例之製法直接於本_製作出各探針⑼結構，使錢^ 之導電層(39)直接與各電路⑽電性連接，或亦可以打線、迴 11 ^76805 焊、低溫共晶接合、導電膠接合等方式連接各探針(35)之導電 層(39)與各電路(38)。 Λ ρ如第十圖所示，係為本發明第四較佳實施例所提供探針卡 • 之探針(4〇) ’其結構與第三較佳實施例大致相同，特點在於各 5探針(40)之導電層(41)及針尖部(42)亦可整體地以黃光、電鑄， 以及研磨之方式製作於另一暫時基板(43)上，然後再將暫時基 板(43)反扣疊合於本體(44)，施以晶圓級接合或覆晶接合等方 • 式使各Τ電層(41)與本體(44)相互銜接之後，再將基板(43)移 除，繼續加工本體(44)，藉此，各探針(4〇)之結構定位仍維持 1〇微影製程之精度，以下詳細說明第四較佳實施例之製法： 步驟一、如第十一圖所示，製備暫時基板(43)，在基板(43) 蝕刻出一凹槽(45);若此基板(43)為非導體，則必須在基板(43) 表面沈積-層導電種子層(46)(同時作為犧牲層之功能），種子 層(46)可利用蒸鑛、賤鍍或電鍍方式製作，以便進行下一步驟 I5之電鑄’而基板(43)若為導體，則不需種子層，但可視需要鋪 _ 設一層犧牲層以便於移除基板(43)。 步驟二、如第十二圖所示，以一光阻(47)於基板(43)表面 成形出一具有預定外形之開口(48)。 步驟二、如第十三圖所示，以電鑄方式填滿開口(48)，接 20著以研磨方式平坦化基板(43)表面，即可成形出導電層(41)以 及針尖部(42)。若接下來的製程有接著上的考量，可利用沈積 或電鍍方式進一步於導電層(41)表面鋪設一接著層(49)。 步驟四、如第十四圖所示，去除光阻(47)。 步驟五、如第十五圖所示，取本身包含垂直導線(51)，並 12 1276805 且具有接點於表Φ之SOI本體(44),再絲板(43m設 (44) ’各導電層(41)接合於本體(44)表面。 ， 步驟六、如第十六圖所示，藉由餘刻種子層(46)(或犧牲層） 移去暫時基板(43)，再·半導體微祕刻製程在本體(44)正 5面疋義出懸臂樑(52)輪廓及背面敍刻口，最後移除用以定 光阻，即可完成探針(40)結構。 如第十七圖所示，亦可在本體(44)表層定義一電性連通於 • 料層(41)之電路(53) ’在進行完上述細較佳實施例之製法 步驟六以後，再使整組探針(4〇)接合於一電路板(54)，各探 10之導電層⑼可藉由電路⑼另以打線或鮮線方式電性連接於 電路板(54)。 如第十八圖所不，各探針(4G)也可使導電層(41)部分或全 部凸出於本體(44)表面；第十八圖之結構可用第一較佳實施例 之製法直接於本體(44)上製作探針，或是類似第四較佳實施例 Μ ^法，將探針(40)之導電層(41)以及針尖部(42)獨立地製作於 _ 喊板’再與設置在本體(44)之懸臂樑(52)相互接合，最後 - 移去暫時基板並完成探針(40)之結構。 朗本發明所提供之f法，探狀㈣樑結構可具有許多 ”他不同形式’其目的皆在糊销 2〇電禱與研磨等方式，達到調整導電層之厚度的目的，藉以Ϊ有 效地控制各探針之剛性與電性的一致性；如第十九圖所示，係 為本=明第五較佳實施例所提供用於探針卡之探針(55)，特點 在於探針(55)具有一父互疊設於懸臂標(57)之導電層⑽以及 〜構層(59)，且各結構層(59)與各導電層⑽之間藉由一介電 13 1276805 層(58)而呈電性隔絕之狀態，其整體製程類似CM〇s製程，難 臂樑(57)之材質可為單晶石夕或多晶石夕。各|電層(56)可進4 _ 分別作為傳輸訊號或是接地的用途，進而改善探針(55)之阻抗 匹配，以因應高頻測試使用。 5 如第一十及第二十一圖所示，係為本發明第六較佳實施例 所提供探針卡之探針㈣，其結翻樣具有一本體(61)、一導 電層(62)、一針尖部(63)，以及一介電層(64)(圖中針尖部(63) ❿ 僅以透視輪廓標明其位置）；特點在於：本體(61)之懸臂樑(67) 中央’、有概呈垂直地貫通於頂面及底面之射冑⑹），導電層 1〇 (62)係设於嵌槽(65)内，介電層㈣則介於導電層㈣及懸臂標 (67)之間；探針(60)之製法包含有下列步驟·· 步驟一、如第二十一圖所示，在一設有電路之SOI本體(61) 以乾钱刻或濕姓刻方式餘刻出一嵌槽(65)。 ，。步驟一、如第二十二圖所示，以化學氣相沉積或高溫爐管 is製程於本體(61)表面以及嵌槽(65)壁面設介電層㈣ ，介電層 • (64)之材質可為二氧化矽或氮化矽。 、 乂驟―、如第二十三圖所示，先於嵌槽(65)之介電層(64) 表面鋪:‘電種子層後（®中未示），再以電鑄方式於散槽(65) 内填入導電層(62) ’種子層可透過設於本體(61)内之電路或直 20接與電鑄設備連接。 步驟四、如第二十四圖所示，研磨本體(61)及導電層(62)， 使本^㈣與導電層㈣之間呈齊平狀。 <步驟五、如第二十五圖所示，於本體(61)及導電層⑴幻表 面《又光阻(66) ’光阻(66)所覆蓋之區域係為探針外形區域。 1276805 步驟六、如第二十六圖所示，蝕刻本體(61)，藉由光阻(66) 成形出位於導電層(62)兩側之懸臂樑(67)結構，即可成形产

(60)。 ^ 木、’T . 步驟七、再依照第一較佳實施例之步驟四至步驟六，即可 5完成針尖部(63)。 如第一十七圖所示’係為本發明第七較佳實施例所題供探 針卡之探針(70)，其結構與第六較佳實施例大致相同，特點在 • 於介電層(71)及導電層(72)結合於本體(73)之區域係呈波浪 狀，該波浪狀區域係以化學乾蝕刻(例如電感耦合電漿乾姓刻 1〇 (ICP-RIE))方式完成，波浪狀區域可使本體(73)、介電層㈤與 ^電層(72)之間更為穩固地相互嵌合。本專利中所有的探針結 構’皆可賴上述波浪狀區域來強化各構件之間的結合強度。 上述第六與第七較佳實施例之探針，可進—步翻前揭製 法衍生出多種不同形式之探針結構，如第二十八圖所示，係為 b本發㈣八触實關職供之騎(74)，其無在於··本體 • (7习二侧分別具有一介電層(76)與-導電層(77);如第二十九圖 所不，，為本發明第九較佳實施例所提供之探針⑽，其結構 類同於第六較佳實施例，特點在於探針(78)係以電鑄製程形成 -覆设則米針⑽之導電層(π)，使探針⑽截面形狀概呈τ 20形，可利用此T形樑結構增加探針(78)之剛性。 如第一十圖所示’係為本發明第十較佳實施例所提供之探 十（）八、、°構頒同於第六較佳實施例，其特點在於探針(80) 之^ ^沈積一類同於本體(81)之結構層(82)，結構層(82)之材質 如夕aa碎’但是探針⑽)之針尖部仍必須使用電鑄金屬製作， 15 1276805 且與包含於本體⑼内之導電層㈣電性導通，讀設結構層 (82)之前，為了確保與導電層(83)絕緣，可先鋪設一層如二^ 化石夕材質之絕緣層。本體(81)及結構層(82)所構成之^構ϋ 可增加探針之囉，可勤崎最外狀介錢(84)作為 避免楝針(80)因思外接觸造成斷路燒毀，同理，結構層(82)4 略短於探針(8〇)之寬度，藉以避免與相鄰之探針(8〇)因意外

觸造成斷路燒毀。 U 如第二H^圖所示，類似於前述之本體(81)結構可將本體 (81)與導電層(83)之材質互換，一樣可達成第十較佳實施例之 設計目的。 、 —如第二十二圖與第三十三圖所示，係為本發明第十一較佳 貝知例所提供之探針，亦為第六較佳實施例之延伸實施方式， 利用類似製法可使探針具有更多垂直導電層(85)，各導電層05) 分別應用於訊號線與接地線之分配，藉以達成減少雜訊干擾、 15改善阻抗匹配、提升傳輸頻寬之功能。本體(86)與導電層(85) • 之間同樣具備介電層(87)，相同的介電層(87)也可鋪設於本體 ^ (86)之兩外側，避免探針因意外接觸造成斷路燒毀。 如第三十四圖所示，係為本發明第十二較佳實施例所提供 之探針(90)，其結構概同於第十一較佳實施例，特點在於探針 (90)頂部鋪設-導電層(91)，献如第三十五圖所示探針(9〇) 之頂部亦可改為鋪設-結構層(92);而如第三十六圖所示，探 針(90)之各‘電層(91)係散設於懸臂樑(93)之間，且探針(9〇)頂 口P亦覆汉-導電層(94)，另如第三十七圖所示，探針(9〇)之頂 部則設有一介電層(96)與一結構層(97),結構層(97)之材質特性 16 1276805 類似懸臂樑(93)之材質，若是懸臂樑(93)之材質為矽，則結構 層（9?)可為多晶石夕材質。上述探針之目的均在於利用多組類似 T =樑:门型樑之結構，視產品需要而提性；藉此， 上揭之各較佳實施例皆可達戍 私乃之發明目的。

17 1276805 【圖式簡單說明】 第-圖係本發明帛一較佳實施例之製法示意圖，其中本體 成形出一開口； 第二圖係本發明第—較佳實施例之製法示意®，其中一介 5電層設於本體表面及開口内壁； 第二圖係本發明第—較佳實補之製法示意圖，其中一緩 研磨之導電層設於本體之開口内； 二 ，第四®係本發明帛—較佳實細之製法示意圖，其中本體 設有一用以成形針尖部之光阻層； 1〇 第五圖及第六圖係本發明第一較佳實施例之製法示意 圖’主要顯本體而成形㈣臂樑之狀態； 第七圖係本發明第—較佳實施例之應騎意圖，其中探針 之導電層電性連接於本體之一電路； 第八圖係本發明第二較佳實侧之朗示意圖，其中探針 15 -端，呈直立狀地設於本體，另一端則延伸於本體上方； | f九®係本發料三触實關之結構示意圖 ^ 具有多數探針； 、 Μ®縣發明第四較佳實關之製法示意®，其中各探 針之導電層預先成形於一暫時基板； 加—針-圖係本發明第四較佳實施例之製法示意圖，主要顯 不暫，基板設有種子層(犧牲層)之狀態； 第十-圖係本發明第四較佳實施例之製法示意圖，其中光 阻設於基板，而且成形出一開口； ，、 第十三圖係本發明第四較佳實施例之製法示意圖，主要顯 18 1276805 示一導電層填滿於開口； 1第十四圖係本發明第四較佳實施例之製法示賴，主要顯 不導電層設於基板之狀態； 第^五®係本發明第四較佳實棚之製法示意圖，主要 不基板疊合於本體之狀態； ”、 第十六圖係本發明第四較佳實關之製法示賴， 示出探針之結構； t·、、、貝 第十七圖係本發明第四較佳實施例之朗示意圖，主 不掩，以打線方式電性連接於—電路板； ” 第十八圖係本發明第四較佳實施例之另一實施態樣， 各探針之導電層如於本财面； ，、 第十九圖係本發明第五較佳實施例之剖面示意圖，其 罙針之懸臂樑設有若干導電層與結構層； 15 20 第二十圖係本發明第六較佳實施例之立體圖，主要顯 針之導電層為縫垂直狀地設於本體； 第二十—圖係本發明第六較佳實施例之製法示意圖， 本體成形出一開口； 一 τ 第二十二圖係本發明第六較佳實施例之製法示意圖， 本體具有一介電層； ’、 、第一十二圖係本發明第六較佳實施例之製法示意圖，苴 導電層設於開口内； /、 第二十四_本_第六較佳實_之製法示意圖， 顯示本體鱗f層經研磨後之狀態； 、 第二十五圖係本發明第六較佳實施例之製法示意圖，其中 19 1276805 光阻設於本體表面； 本體較佳實施例之製法示意圖，其中 第广十七圖係本發明第七較佳實施例之剖視圖； ，一十八隱本翻第八較佳實關之剖視圖； 第=十九圖係轉明第九較佳實補之剖視圖；

10 第^十圖係本發明第十較佳實施例之剖視圖； 十-®係本發十難實補之另—實施態樣； ，二十一圖係本發明第十-較佳實施例之剖視圖； 十二圖係本翻第十—較佳實施例之另—實施態樣； 第二十四隱本翻針二較佳實關之剖視圖； =十五_本翻第十二触實關之另—實施態樣； 第三十六圖係本發明第十二較佳實施例之又一實施態 樣；以及 15 第二十七_本發明針二較佳實施例之再-實施態樣。 20 1276805 【主要元件符號說明】

10 15

10本體 11絕緣層 12開口 13矽基材 14介電層 16導電層 17光阻層 18開口 19針尖部 20懸臂樑 21凹槽 22探針 23電路 30探針 31本體 35探針 26本體 37懸臂樑 38電路 39導電層 40探針 41導電層 42針尖部 43暫時基板 44本體 45凹槽 46種子層 47光阻 48開口 49接著層 51導線 52懸臂樑 53電路 54電路板 55探針 56導電層 57懸臂樑 58介電層 59結構層 60探針 61本體 62導電層 63針尖部 64介電層 65嵌槽 66光阻 67懸臂樑 70探針 71介電層 72導電層 73本體 74探針 75本體 76介電層 77導電層 78探針 79導電層 80探針 81本體 82結構層 83導電層 84介電層 85導電層 86本體 87介電層 90探針 91導電層 92結構層 93懸臂樑 94導電層 96介電層 97結構層 21

Claims (1)

1276805 十、申請專利範園： 1·一種探針卡之探針，包含有： ，體、，本體具有一懸臂樑，該懸臂樑具有一表面； 至電層，各該導電層係疊設於該懸臂樑之表面； 針穴"卩，该針尖部係設於其中一該導電層，且與該導雷 層相互電性連接；以及 夺电 至少一電路，該等電路係設於該本體，各該電路電性連接 於各該層’且可進-步地與外部電子元件電性連接。

10 2·依申請專利範圍第丨項所述之探針，其找本體之材質 為發。 、 ’其中該懸臂樑之材 ’其中該本體之材質 3·依申請專利範圍第1項所述之探針 質為矽。 22 1276805 10·依申請專利範圍第1項所述之探針，其中該探針外側 另設一介電層，用以避免該探針發生短路現象人 11·依申請專利範圍第1項所述之探針，其中各該導電層與 該懸臂樑之間具有一介電層。 / 12·依申請專利範圍第丨項所述之探針，其中該本體之各 該導電層之間設有一與該等導電層絕緣之結構層。乂 13.依中請專利簡第12項所述之探針，其a中各該録構層 為表面具有介電層之多晶矽材質。 相Λ4.Γ、Γ#專利範圍第12項所述之探針，其中各該導電層 相互電性導通。 15. 依申請專利範圍第12項所述之 相互之間不電性導通。 16. -種用以製造如申請專利範圍第 法，包含有下列步驟： _物針之衣 15 a·製備該本體； b·於ά亥本體設一介電層； 層；C.以電鑄與研磨平坦化之方式將該等導電層設於該介電 作出賴、平坦術，_—該導電層製 方之=^製程加工輸，軌成形出位_等導電層下 23 1276805 依/Μ專利賴第16項所述之製法，其中該針尖部係 藉由微影製程成形出呈锆壯夕 „ 你 之形狀。 錐狀之一開口’並以電鑄方式成形所需 19.依申請翻麵第16賴収製法補步驟 5可進一步以定義光阻、電鑄 交 該導電層。 ^興十坦化荨方式於該懸臂樑設另- 2〇·依申請專利範圍第16項所述之製法 可進一步以定義光阻、化學氣相沈積薄、之後’ 式於該懸臂樑設至少-結構層。、、钱刻、與平坦化方 ίο 21·依申請專利範圍第16項所述之絮半，甘士二 質係為多晶矽。 〇 ，中該本體之材 22·依申請專利範圍第2〇項所述之 ^作，構成各該結構層與各該導電= 15 23·依申請專利範圍第22項所述之勢半 相互電性導通。 ^去，其中各該導電層 24·依申請專利範圍第Μ項所述 相互之間不電性導通。 ^ ’其中各該導電層 25·依申請專利範圍第2〇項所述之 者 26.-種用以製造如申請專職圍第 法，包含有下列步驟： 貝所述探針之製 a·製備一暫時基板； 24 20 1276805 b·於该暫時基板上名虫刻出一開口； C.以微影、輯與平坦鱗製縣該暫雜 電層及該針尖部； 衣乍该等導 d·製備該本體，再將該暫時基板之各該導電層與 互接合，各該導電層與該本體之間具有一介電層； —目 e•移去該暫時基板；以及 f.以半導體勤m程加I該本體，紗成形岭懸臂摔。

10 27.依申請專利細第26項所述之製法，其_該暫時基板 係為非導體材質，於電鑄該暫板之前先於該暫時基板沈積 一導電種子層。 28·依申明專利範圍第26項所述之製法，於該步驟b之後 <進步鋪叹-犧牲層再接續該步驟c，當進行至該步騍e 時’可利祕_齡層私移去簡雜板。 25