CN110739269A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN110739269A CN110739269A CN201911024520.5A CN201911024520A CN110739269A CN 110739269 A CN110739269 A CN 110739269A CN 201911024520 A CN201911024520 A CN 201911024520A CN 110739269 A CN110739269 A CN 110739269A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- hole
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 120
- 239000002184 metal Substances 0.000 claims abstract description 120
- 230000004888 barrier function Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000004140 cleaning Methods 0.000 claims abstract description 5
- 238000004891 communication Methods 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 20
- 229910052802 copper Inorganic materials 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- -1 tungsten nitride Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000009623 Bosch process Methods 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910001362 Ta alloys Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 150000003304 ruthenium compounds Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 150000003482 tantalum compounds Chemical class 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 150000003609 titanium compounds Chemical class 0.000 description 2
- 150000003658 tungsten compounds Chemical class 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件及其形成方法，包括：提供衬底；刻蚀第一介质层和阻挡层暴露出第一金属层，以形成开关孔；刻蚀清理所述开关孔，同时开关孔暴露出的第一金属层被侧向刻蚀；形成绝缘层，所述绝缘层至少覆盖开关孔表面和填充第一金属层被侧向刻蚀的区域；第一金属层被侧向刻蚀的区域由绝缘层填充，避免形成间隙，提高了开关孔中的接触电阻的稳定性以及可靠性。开关孔的侧壁的绝缘层隔开了开关孔底部周圈的第一金属层避免其受损伤，且所述绝缘层覆盖所述开关孔的侧壁，使开关孔的平整度高，从而提高在开关孔中薄膜沉积以及金属层填充开关孔的均匀性，使热膨胀和应力均匀。
Description
技术领域
本发明属于集成电路制造技术领域，具体涉及一种半导体器件及其形成方法。
背景技术
金属互连技术是集成电路(IC)制造的重要技术之一，铝(Al)易于形成图案，已被广泛用于集成电路的金属布线。铜(Cu)具有导电性好、电阻率低、较好的抗电迁移能力和无应力迁移的特性。采用在铝金属层上淀积铜金属层，实现铜电连接铝，将铜和铝组合使用且分布在各自合适位置作为集成电路的互连线，取铜和铝二者的优点，避开铝抗电迁移能力差等的缺点和铜不易图案化的缺点。
在实际工艺中，通常采用Bosch工艺形成硅通孔(TSV)，也可称为开关孔。一方面，开关孔暴露出铝金属层及清洗工艺中会造成铝金属层侧向刻蚀，后续铜金属层填充在开关孔中并与铝金属层电连接。如图1所示，铜金属层002填充开关孔的工艺中，由于开关孔底部的铝金属层001侧向刻蚀，而侧向刻蚀的区域不易被铜金属层002填充满，导致位于开关孔底部侧壁周圈的铜金属层002和铝金属层001连接处存在间隙003，此间隙003影响整个开关孔的接触电阻以及半导体器件的可靠性。
另一方面，如图2所示，采用Bosch工艺形成硅通孔004，Bosch工艺带来较差的侧壁平整度，即硅通孔004(开关孔)的内壁(侧面)平整度较差(例如波浪形)，这会造成后续在硅通孔004(开关孔)中薄膜沉积以及金属层填充(例如铜金属层填充)开关孔的不均匀以及热膨胀和应力的不均匀。
发明内容
本发明的目的在于，避免形成两金属层连接处的间隙，提高开关孔中的接触电阻的稳定性以及半导体器件的可靠性。
本发明的另一目的在于，提高开关孔的侧壁平整度，从而提高在开关孔中薄膜沉积以及金属层填充开关孔的均匀性，使热膨胀和应力均匀。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：
提供衬底，所述衬底上形成有介质层，所述介质层中嵌设有第一金属层，所述第一金属层的表面形成有阻挡层；
刻蚀所述第一介质层和所述阻挡层暴露出所述第一金属层，以形成开关孔；
刻蚀清理所述开关孔，同时所述开关孔暴露出的所述第一金属层被侧向刻蚀；
形成绝缘层，所述绝缘层至少覆盖所述开关孔表面和填充所述第一金属层被侧向刻蚀的区域；
刻蚀部分厚度的所述介质层形成键合孔，所述键合孔位于所述开关孔上方且与所述开关孔连通；同时刻蚀位于所述开关孔底部的所述绝缘层以暴露出所述第一金属层；
形成第二金属层，所述第二金属层填充所述键合孔和所述开关孔并与所述第一金属层电连接。
进一步的，所述第一金属层包括：铝。
进一步的，所述第二金属层包括：铜、钨、铜合金、铜的氧化物及铜合金的氧化物中的任意一种或两种以上的组合。
进一步的，所述绝缘层包括：氧化硅层和/或氮化硅层。
进一步的，刻蚀所述阻挡层之后，位于所述开关孔的底部周圈的所述阻挡层有残留。
进一步的，所述键合孔与所述开关孔对应设置，每个所述键合孔和每个所述开关孔各自包括多个间隔分布的孔。
进一步的，所述阻挡层包括：氮化钛、氮化钨、氮化钽中的任意一种。
进一步的，在垂直于所述衬底的截面上，所述开关孔的截面形状为矩形，所述键合孔的截面形状为倒梯形或矩形。
进一步的，形成第二金属层之前，还包括：在所述键合孔的内壁和底部形成第二阻挡层。
本发明还提供一种半导体器件，包括：
衬底，所述衬底上形成有介质层，所述介质层中嵌设有第一金属层，所述第一金属层的表面形成有阻挡层；
连通孔，所述连通孔至少贯穿所述介质层和所述阻挡层并暴露出所述第一金属层，且所述连通孔的底部周圈向外侧向延伸；
绝缘层，所述绝缘层至少覆盖所述连通孔靠近所述第一金属层一侧的周圈侧壁，且所述绝缘层填充所述连通孔的底部周圈向外侧向延伸的区域；
第二金属层，所述第二金属层填充于所述连通孔中且与所述第一金属层电连接。
与现有技术相比，本发明具有如下有益效果：
本发明提供的半导体器件的形成方法中，所述绝缘层至少覆盖所述开关孔表面和填充所述第一金属层被侧向刻蚀的区域，即所述第一金属层被侧向刻蚀的区域由所述绝缘层填充，避免了所述第一金属层被侧向刻蚀的区域形成间隙，提高了开关孔中的接触电阻的稳定性以及半导体器件的可靠性。
刻蚀位于所述开关孔底部的所述绝缘层以暴露出所述第一金属层，开关孔的侧壁的绝缘层隔开了开关孔底部周圈的第一金属层避免其受损伤，且所述绝缘层覆盖所述开关孔的侧壁，使开关孔的平整度高，从而提高在开关孔中薄膜沉积以及金属层填充开关孔的均匀性，使热膨胀和应力均匀。
本发明提供的半导体器件中，所述绝缘层填充所述连通孔的底部周圈向外侧向延伸的区域，即所述第一金属层被侧向刻蚀的区域由所述绝缘层填充，避免了所述第一金属层被侧向刻蚀的区域形成间隙，提高了连通孔中的接触电阻的稳定性以及半导体器件的可靠性。
所述绝缘层至少覆盖所述连通孔靠近所述第一金属层一侧的周圈侧壁，所述绝缘层隔开了连通孔底部周圈的第一金属层避免其受损伤，且使连通孔的平整度高，从而提高在连通孔中薄膜沉积以及金属层填充连通孔的均匀性，使热膨胀和应力均匀。
附图说明
图1为一种半导体器件的铝金属层和铜金属层互连出现间隙的示意图；
图2为一种半导体器件的硅通孔示意图；
图3为本发明实施例的半导体器件的形成方法流程示意图；
图4至图9为本发明实施例的半导体器件的形成方法各步骤示意图。
其中，附图标记如下：
001-铝金属层；002-铜金属层；003-间隙；
101-衬底；102-介质层；103-第一金属层；104-阻挡层；105-隔离层；106-绝缘层；107-第二金属层；201-开关孔；202-键合孔。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供一种半导体器件的形成方法，如图3所示，包括：
提供衬底，所述衬底上形成有介质层，所述介质层中嵌设有第一金属层，所述第一金属层的表面形成有阻挡层；
刻蚀所述第一介质层和所述阻挡层暴露出所述第一金属层，以形成开关孔；
刻蚀清理所述开关孔，同时所述开关孔暴露出的所述第一金属层被侧向刻蚀；
形成绝缘层，所述绝缘层至少覆盖所述开关孔表面和填充所述第一金属层被侧向刻蚀的区域；
刻蚀部分厚度的所述介质层形成键合孔，所述键合孔位于所述开关孔上方且与所述开关孔连通；同时刻蚀位于所述开关孔底部的所述绝缘层以暴露出所述第一金属层；
形成第二金属层，所述第二金属层填充所述键合孔和所述第一开关孔并与所述第一金属层电连接。
本发明实施例中，所述第一金属层被侧向刻蚀的区域由所述绝缘层填充，避免了所述第一金属层被侧向刻蚀的区域形成间隙，提高了开关孔中的接触电阻的稳定性以及半导体器件的可靠性。开关孔的侧壁的绝缘层隔开了开关孔底部周圈的第一金属层避免其受损伤，且所述绝缘层覆盖所述开关孔的侧壁，使开关孔的平整度高，从而提高在开关孔中薄膜沉积以及金属层填充开关孔的均匀性，使热膨胀和应力均匀。
下面结合图4至图9详细介绍本发明实施例的半导体器件的形成方法。
如图4所示，提供衬底101，所述衬底101上形成有介质层102，所述介质层102中嵌设有第一金属层103，所述第一金属层103的表面形成有阻挡层104，进一步的，对所述半导体器件表面平坦化处理，通过沉积工艺在所述介质层102的表面形成隔离层105用于键合。所述第一金属层103例如为铝。
衬底101可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。衬底101也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线和通孔等等。
为了防止第一金属层103向介质层102中扩散，以及为了提高介质层102与第一金属层103的粘附性，形成阻挡层104。阻挡层104的组成优选钛、氮化钛、钛合金等钛化合物，钨、氮化钨、钨合金等钨化合物，钽、氮化钽、钽合金等钽化合物，钌、钌化合物中的物质阻挡层。阻挡层104可以是由这些物质中的一种构成的单层构造，也可以是由两种以上构成的叠层构造。
如图5所示，刻蚀所述第一介质层102和所述阻挡层104暴露出所述第一金属层103，以形成开关孔201，刻蚀所述阻挡层104(例如氮化钛)过程中形成有聚合物，而且聚合物较厚重，这会导致阻挡层104在开关孔201底部周圈很难被刻蚀掉，导致位于所述开关孔的底部周圈的所述阻挡层有残留，即所述开关孔的底部周圈形成凸出的阻挡层104。
如图6所示，刻蚀清理所述开关孔，具体为去除所述聚合物，同时所述开关孔201的底部周圈形成凸出的阻挡层104会导致所述开关孔201暴露出的所述第一金属层103被侧向刻蚀。
如图6和图7所示，形成绝缘层106，所述绝缘层106至少覆盖所述开关孔201表面和填充所述第一金属层103被侧向刻蚀的区域。具体的，所述绝缘层106覆盖所述隔离层105的表面、所述开关孔201的侧壁和底部以及所述第一金属层103被所述开关孔201暴露出的区域(包含所述第一金属层103被侧向刻蚀的区域)。所述绝缘层106例如为氧化硅层和/或氮化硅层。所述绝缘层106也可为ONO膜层，即依次层叠的氧化硅层、氮化硅层和氧化硅层的多层结构。所述绝缘层106有较好的阶梯覆盖性，能将所述第一金属层103被侧向刻蚀的区域充分填充。
如图7和图8所示，刻蚀部分厚度的所述介质层102形成键合孔202，所述键合孔202位于所述开关孔201上方且与所述开关孔201连通；同时刻蚀位于所述开关孔201底部的所述绝缘层106以暴露出所述第一金属层103。具体的，在垂直于所述衬底的截面上，所述开关孔的截面形状为矩形，所述键合孔的截面形状为倒梯形或矩形。所述开关孔201的侧壁为绝缘层106，所述绝缘层106保护住所述第一金属层103被侧向刻蚀的区域，所述绝缘层106覆盖所述开关孔201的侧壁，平整度高，从而提高在开关孔201中薄膜沉积以及金属层填充开关孔201的均匀性，使热膨胀和应力均匀。所述键合孔202和所述开关孔201连通为一体的孔称为连通孔。
如图8和图9所示，形成第二金属层之前，还包括：在所述键合孔202的内壁和底部形成第二阻挡层(未示出)。第二阻挡层用于防止后续形成的第二金属层107向介质层102中扩散，以及为了提高介质层102与第二金属层107的粘附性。第二阻挡层的组成优选钛、氮化钛、钛合金等钛化合物，钨、氮化钨、钨合金等钨化合物，钽、氮化钽、钽合金等钽化合物，钌、钌化合物中的物质。第二阻挡层可以是由这些物质中的一种构成的单层构造，也可以是由两种以上构成的叠层构造。
如图9所示，形成第二金属层107，所述第二金属层107填充所述键合孔202和所述开关孔201并与所述第一金属层103电连接。第二金属层107包括铜、铜合金、铜的氧化物及铜合金的氧化物中的任意一种或两种以上的组合，铜可通过电镀形成。第二金属层107也可包括钨，钨具有高传导性和较高的填孔能力，可采用蒸发、溅射或化学气相沉积(CVD)工艺形成，优选CVD法进行钨沉积，CVD钨具有低电阻率、对电迁移的高抵抗力以及填充小通孔时的优异的平整性。在填充过程中，第二金属层107还会覆盖绝缘层106的表面，可采用CMP或回刻蚀工艺将绝缘层106表面的第二金属层107去除且平坦化表面，留下所述键合孔202和所述开关孔201中的第二金属层107。
所述键合孔202和所述开关孔201连通为一体的孔称为连通孔。所述键合孔202与所述开关孔201对应设置，每个键合孔202和每个开关孔201还可各自包括多个间隔分布的孔，即，每个键合孔202和每个开关孔201均是由多个孔组成的阵列孔组。相应的，连通孔包括多个孔组成的阵列孔组。如此一来，所述半导体器件与具有对应分布的另一半导体器件键合时，键和面采用介质层对介质层、金属层对金属层的混合键合，相键合的两半导体器件，阵列孔组中的金属层对金属层相接触键合，增加互连可靠性的同时间隔设置降低互连层工作中产生的热量。而且，多个间隔分布的孔可以做到尺寸更小、密度更大，从而还能满足某些特定用途的产品互连需求，例如需互连引出的信号为密度高且电流低的信号，相应的孔以及孔中的互连层均需尺寸更小、密度更大。
本发明还提供一种半导体器件，包括：
衬底，所述衬底上形成有介质层，所述介质层中嵌设有第一金属层，所述第一金属层的表面形成有阻挡层；
连通孔，所述连通孔至少贯穿所述介质层和所述阻挡层并暴露出所述
第一金属层，且所述连通孔的底部周圈向外侧向延伸；
绝缘层，所述绝缘层至少覆盖所述连通孔靠近所述第一金属层一侧的周圈侧壁，且所述绝缘层填充所述连通孔的底部周圈向外侧向延伸的区域；
第二金属层，所述第二金属层填充于所述连通孔中且与所述第一金属层电连接。
综上所述，本发明提供的半导体器件的形成方法中，所述绝缘层至少覆盖所述开关孔表面和填充所述第一金属层被侧向刻蚀的区域，即所述第一金属层被侧向刻蚀的区域由所述绝缘层填充，避免了所述第一金属层被侧向刻蚀的区域形成间隙，提高了开关孔中的接触电阻的稳定性以及半导体器件的可靠性。
刻蚀位于所述开关孔底部的所述绝缘层以暴露出所述第一金属层，开关孔的侧壁的绝缘层隔开了开关孔底部周圈的第一金属层避免其受损伤，且所述绝缘层覆盖所述开关孔的侧壁，使开关孔的平整度高，从而提高在开关孔中薄膜沉积以及金属层填充开关孔的均匀性，使热膨胀和应力均匀。
本发明提供的半导体器件中，所述绝缘层填充所述连通孔的底部周圈向外侧向延伸的区域，即所述第一金属层被侧向刻蚀的区域由所述绝缘层填充，避免了所述第一金属层被侧向刻蚀的区域形成间隙，提高了连通孔中的接触电阻的稳定性以及半导体器件的可靠性。
所述绝缘层至少覆盖所述连通孔靠近所述第一金属层一侧的周圈侧壁，所述绝缘层隔开了连通孔底部周圈的第一金属层避免其受损伤，且使连通孔的平整度高，从而提高在连通孔中薄膜沉积以及金属层填充连通孔的均匀性，使热膨胀和应力均匀。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有介质层，所述介质层中嵌设有第一金属层，所述第一金属层的表面形成有阻挡层；
刻蚀所述第一介质层和所述阻挡层暴露出所述第一金属层，以形成开关孔；
刻蚀清理所述开关孔，同时所述开关孔暴露出的所述第一金属层被侧向刻蚀；
形成绝缘层，所述绝缘层至少覆盖所述开关孔表面和填充所述第一金属层被侧向刻蚀的区域；
刻蚀部分厚度的所述介质层形成键合孔，所述键合孔位于所述开关孔上方且与所述开关孔连通；同时刻蚀位于所述开关孔底部的所述绝缘层以暴露出所述第一金属层；
形成第二金属层，所述第二金属层填充所述键合孔和所述开关孔并与所述第一金属层电连接。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一金属层包括：铝。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二金属层包括：铜、钨、铜合金、铜的氧化物及铜合金的氧化物中的任意一种或两种以上的组合。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述绝缘层包括：氧化硅层和/或氮化硅层。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀所述阻挡层之后，位于所述开关孔的底部周圈的所述阻挡层有残留。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述键合孔与所述开关孔对应设置，每个所述键合孔和每个所述开关孔各自包括多个间隔分布的孔。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层包括：氮化钛、氮化钨、氮化钽中的任意一种。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，在垂直于所述衬底的截面上，所述开关孔的截面形状为矩形，所述键合孔的截面形状为倒梯形或矩形。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，形成第二金属层之前，还包括：在所述键合孔的内壁和底部形成第二阻挡层。
10.一种半导体器件，其特征在于，包括：
衬底，所述衬底上形成有介质层，所述介质层中嵌设有第一金属层，所述第一金属层的表面形成有阻挡层；
连通孔，所述连通孔至少贯穿所述介质层和所述阻挡层并暴露出所述第一金属层，且所述连通孔的底部周圈向外侧向延伸；
绝缘层，所述绝缘层至少覆盖所述连通孔靠近所述第一金属层一侧的周圈侧壁，且所述绝缘层填充所述连通孔的底部周圈向外侧向延伸的区域；
第二金属层，所述第二金属层填充于所述连通孔中且与所述第一金属层电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911024520.5A CN110739269B (zh) | 2019-10-25 | 2019-10-25 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911024520.5A CN110739269B (zh) | 2019-10-25 | 2019-10-25 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110739269A true CN110739269A (zh) | 2020-01-31 |
| CN110739269B CN110739269B (zh) | 2020-11-20 |
Family
ID=69271426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911024520.5A Active CN110739269B (zh) | 2019-10-25 | 2019-10-25 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110739269B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161372A (zh) * | 2021-03-04 | 2021-07-23 | 合肥维信诺科技有限公司 | 半导体器件及其制备方法、阵列基板 |
| CN113707641A (zh) * | 2021-08-25 | 2021-11-26 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| CN114156296A (zh) * | 2021-12-08 | 2022-03-08 | 武汉新芯集成电路制造有限公司 | Bsi图像传感器及其制作方法 |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224194A (ja) * | 1993-01-26 | 1994-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| CN1168739A (zh) * | 1994-10-17 | 1997-12-24 | 英特尔公司 | 新型通孔外形及其制造方法 |
| US6194309B1 (en) * | 1998-08-10 | 2001-02-27 | Samsung Electronics Co., Ltd. | Method for forming contact |
| US20020175420A1 (en) * | 1999-04-21 | 2002-11-28 | Fernand Dorleans | Method of reducing junction spiking through a wall surface of an overetched contact via |
| CN1452234A (zh) * | 2002-04-12 | 2003-10-29 | 台湾积体电路制造股份有限公司 | 阻绝气体释放及凸出结构产生的双镶嵌方法 |
| US20060003577A1 (en) * | 2004-07-01 | 2006-01-05 | Semiconductor Leading Edge Technologies, Inc. | Method of manufacturing a semiconductor device |
| CN1779961A (zh) * | 2004-10-26 | 2006-05-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101924095A (zh) * | 2009-06-16 | 2010-12-22 | 南亚科技股份有限公司 | 集成电路的内连线结构及其制作方法 |
| CN102403269A (zh) * | 2011-11-30 | 2012-04-04 | 上海华力微电子有限公司 | 干法刻蚀第一金属层的方法 |
| CN102844856A (zh) * | 2010-02-25 | 2012-12-26 | Spts科技有限公司 | 在通孔和刻蚀结构中形成并图案化共形绝缘层的方法 |
| US8394718B1 (en) * | 2011-09-12 | 2013-03-12 | International Business Machines Corporation | Methods of forming self-aligned through silicon via |
| CN103021934A (zh) * | 2012-12-20 | 2013-04-03 | 中微半导体设备(上海)有限公司 | 一种通孔或接触孔的形成方法 |
| CN103904020A (zh) * | 2012-12-24 | 2014-07-02 | 上海华虹宏力半导体制造有限公司 | 优化自对准接触孔底部金属硅化物形貌的方法 |
| CN104576506A (zh) * | 2013-10-22 | 2015-04-29 | 中微半导体设备(上海)有限公司 | 一种刻蚀硅通孔的方法 |
| CN104835780A (zh) * | 2014-02-07 | 2015-08-12 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN107564850A (zh) * | 2016-07-01 | 2018-01-09 | 中芯国际集成电路制造(北京)有限公司 | 互连结构及其制造方法 |
| CN109148361A (zh) * | 2018-08-28 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN109166822A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法及半导体器件 |
| CN109860152A (zh) * | 2017-11-30 | 2019-06-07 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
-
2019
- 2019-10-25 CN CN201911024520.5A patent/CN110739269B/zh active Active
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224194A (ja) * | 1993-01-26 | 1994-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| CN1168739A (zh) * | 1994-10-17 | 1997-12-24 | 英特尔公司 | 新型通孔外形及其制造方法 |
| US6194309B1 (en) * | 1998-08-10 | 2001-02-27 | Samsung Electronics Co., Ltd. | Method for forming contact |
| US20020175420A1 (en) * | 1999-04-21 | 2002-11-28 | Fernand Dorleans | Method of reducing junction spiking through a wall surface of an overetched contact via |
| CN1452234A (zh) * | 2002-04-12 | 2003-10-29 | 台湾积体电路制造股份有限公司 | 阻绝气体释放及凸出结构产生的双镶嵌方法 |
| US20060003577A1 (en) * | 2004-07-01 | 2006-01-05 | Semiconductor Leading Edge Technologies, Inc. | Method of manufacturing a semiconductor device |
| CN1779961A (zh) * | 2004-10-26 | 2006-05-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101924095A (zh) * | 2009-06-16 | 2010-12-22 | 南亚科技股份有限公司 | 集成电路的内连线结构及其制作方法 |
| CN102844856A (zh) * | 2010-02-25 | 2012-12-26 | Spts科技有限公司 | 在通孔和刻蚀结构中形成并图案化共形绝缘层的方法 |
| US8394718B1 (en) * | 2011-09-12 | 2013-03-12 | International Business Machines Corporation | Methods of forming self-aligned through silicon via |
| CN102403269A (zh) * | 2011-11-30 | 2012-04-04 | 上海华力微电子有限公司 | 干法刻蚀第一金属层的方法 |
| CN103021934A (zh) * | 2012-12-20 | 2013-04-03 | 中微半导体设备(上海)有限公司 | 一种通孔或接触孔的形成方法 |
| CN103904020A (zh) * | 2012-12-24 | 2014-07-02 | 上海华虹宏力半导体制造有限公司 | 优化自对准接触孔底部金属硅化物形貌的方法 |
| CN104576506A (zh) * | 2013-10-22 | 2015-04-29 | 中微半导体设备(上海)有限公司 | 一种刻蚀硅通孔的方法 |
| CN104835780A (zh) * | 2014-02-07 | 2015-08-12 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN107564850A (zh) * | 2016-07-01 | 2018-01-09 | 中芯国际集成电路制造(北京)有限公司 | 互连结构及其制造方法 |
| CN109860152A (zh) * | 2017-11-30 | 2019-06-07 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
| CN109148361A (zh) * | 2018-08-28 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN109166822A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法及半导体器件 |
Non-Patent Citations (1)
| Title |
|---|
| 於广军,杨彦涛,闻永祥,李志栓,方佼,马志坚: "深槽刻蚀侧壁平坦化技术", 《半导体技术》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161372A (zh) * | 2021-03-04 | 2021-07-23 | 合肥维信诺科技有限公司 | 半导体器件及其制备方法、阵列基板 |
| CN113161372B (zh) * | 2021-03-04 | 2024-04-02 | 合肥维信诺科技有限公司 | 半导体器件及其制备方法、阵列基板 |
| CN113707641A (zh) * | 2021-08-25 | 2021-11-26 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| CN113707641B (zh) * | 2021-08-25 | 2023-10-24 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| CN114156296A (zh) * | 2021-12-08 | 2022-03-08 | 武汉新芯集成电路制造有限公司 | Bsi图像传感器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110739269B (zh) | 2020-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100801077B1 (ko) | 웨이퍼 표면 상에 균일한 도금을 제공하기 위한 임베디드전기도금 전류 경로를 갖는 반도체 웨이퍼 | |
| US20220208749A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| KR100385227B1 (ko) | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 | |
| JP3887282B2 (ja) | 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法 | |
| CN101091243B (zh) | 单掩模通孔的方法和装置 | |
| TWI483312B (zh) | 使用電鍍之導電通孔之形成 | |
| KR20220036996A (ko) | 상호연결부를 위한 확산 배리어 칼라 | |
| CN109390305B (zh) | 一种键合晶圆及其制备方法 | |
| CN110739269B (zh) | 半导体器件及其形成方法 | |
| US7781892B2 (en) | Interconnect structure and method of fabricating same | |
| US7074716B2 (en) | Method of manufacturing a semiconductor device | |
| US6087251A (en) | Method of fabricating a dual damascene structure | |
| US7154181B2 (en) | Semiconductor device and method of manufacturing the same | |
| US11211348B2 (en) | First wafer, fabricating method thereof and wafer stack | |
| US6297144B1 (en) | Damascene local interconnect process | |
| KR20010009036A (ko) | 반도체장치의 배선 및 그 연결부 형성방법 | |
| US20180005954A1 (en) | Through-silicon via with insulator fill | |
| KR101069167B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100557612B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR20020078885A (ko) | 반도체 소자의 비어콘택 형성방법 | |
| KR100628222B1 (ko) | 구리 다마신 형성 방법 | |
| KR100212005B1 (ko) | 반도체 소자의 다중 금속층 형성방법 | |
| US7851917B2 (en) | Wiring structure and method of manufacturing the same | |
| KR100428878B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2004072018A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |