KR100428878B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100428878B1
KR100428878B1 KR1019970030244A KR19970030244A KR100428878B1 KR 100428878 B1 KR100428878 B1 KR 100428878B1 KR 1019970030244 A KR1019970030244 A KR 1019970030244A KR 19970030244 A KR19970030244 A KR 19970030244A KR 100428878 B1 KR100428878 B1 KR 100428878B1
Authority
KR
South Korea
Prior art keywords
metal wiring
contact hole
via contact
forming
metal line
Prior art date
Application number
KR1019970030244A
Other languages
English (en)
Other versions
KR19990006022A (ko
Inventor
정병현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970030244A priority Critical patent/KR100428878B1/ko
Publication of KR19990006022A publication Critical patent/KR19990006022A/ko
Application granted granted Critical
Publication of KR100428878B1 publication Critical patent/KR100428878B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 제1금속배선을 노출시키는 제1비아콘택홀이 형성된 제1평탄화절연막을 형성하고, 상기 제1금속배선에 접속되는 제1알루미늄합금을 증착한 다음, 평탄화식각하고 상기 제1알루미늄합금 상부에 티타늄이나 티타늄질화막을 형성하는 형성한 다음, 상기 티타늄이나 티타늄질화막 상부에 제2알루미늄합금을 형성하여 제1알루미늄합금, 티타늄이나 티타늄질화막 및 제2알루미늄합금으로 형성된 제2금속배선을 형성한 다음, 상기 제2금속배선 상부에 제2평탄화절연막을 형성하고 상기 제1비아콘택홀 상측에 제2비아콘택홀이 형성된 제2평탄화절연막을 형성한 다음, 상기 제2비아콘택홀을 통하여 상기 제2금속배선에 접속되는 제3금속배선을 형성하는 공정으로 다층 금속배선을 용이하게 형성함으로써 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 금속배선 형성방법
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 다층 금속배선 형성시 콘택홀 상부에 비아콘택홀이 형성되는 경우 유발되는 콘택홀 매립의 어려움을 해결할 수 있도록 하는 기술에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고 후속공정을 거쳐 이루어지며, 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배선재료로 하여 물리기상증착 ( Physical Vapor Deposition, 이하에서 PVD 라 함 ) 방법의 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법이 가장 널리 이용되고 있다.
그리고, 상기 금속배선은 다층으로 형성하는 경우가 발생하게 되었다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도로서, 반도체소자의 고집적화로 인하여 다층 금속배선의 콘택홀과 비아콘택홀이 같은 위치에 형성된 경우를 도시한다.
먼저, 소자분리막, 워드라인, 비트라인, 캐패시터 및 제1금속배선이 형성된 반도체기판(41) 상부에 제1평탄화절연막(43)을 형성하고, 비아콘택마스크(도시안됨)를 이용한 식각공정으로 제1비아콘택홀(45)을 형성한다. 이때, 상기 식각공정은 등방성 및 이방성으로 실시된 것이다.
그 다음에, 상기 제1비아콘택홀(45)을 통하여 상기 반도체기판(41)에 접속되는 제2금속배선(47)을 형성한다.
그리고, 상기 제2금속배선(47) 상부를 평탄화시키는 제2평탄화절연막(49)을형성하고, 제3금속배선을 형성하기 위한 비아콘택마스크(도시안됨)를 이용한 등방성 및 이방성식각공정으로 상기 제2금속배선(47)을 노출시키는 제2비아콘택홀(51)을 형성한다.
다음, 상기 제2비아콘택홀(51)을 통하여 상기 제1금속배선(47)과 접속되는 제3금속배선(53)을 형성한다.
그러나, 상기 제2금속배선(47) 형성시 콘택홀(45)이 형성된 부분 상부의 제2금속배선(47)이 오목하게 형성되고, 그 상부에 제2비아콘택홀(51)이 형성되어 상기 제2비아콘택홀(51)을 완전히 매립하지 못하고 보이드(55)가 유발된다.
상기한 바와 같이 종래기술에 따른 반도체소자의 금속배선 형성방법은, 비아콘택홀을 통한 제3금속배선이나 제4금속배선과 같은 다층 금속배선의 형성공정시 보이드가 유발되어 소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 수율 및 생산성을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 비아콘택홀의 매립을 가능하게 하고, 일렉트로마이그레이션 ( electromigration, EM ) 과 스트레스마이그레이션 ( stressmigration, SM ) 에 의한 배선의 단선을 방지할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2a 내지 도 2e 는 본 발명의 실시예에 반도체소자의 금속배선 형성방법을 도시한 단면도.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
11,41 : 반도체기판 13,43 : 제1평탄화절연막
15,45 : 제1비아콘택홀 17 : 제1알루미늄합금
9 : 티타늄, 티타늄질화막 21 : 제2알루미늄합금
23,49 : 제2평탄화절연막 25,51 : 제2비아콘택홀
27,53 : 제3금속배선 29 : 결정립계
31 : EM 이나 SM 에 의한 보이드 47 : 제2금속배선
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
제1금속배선을 노출시키는 제1비아콘택홀이 형성된 제1평탄화절연막을 형성하는 공정과,
상기 제1금속배선에 접속되는 제1알루미늄합금을 증착하고 평탄화식각하는 공정과,
상기 제1알루미늄합금 상부에 티타늄이나 티타늄질화막을 형성하는 공정과,
상기 티타늄이나 티타늄질화막 상부에 제2알루미늄합금을 형성하여 제1알루미늄합금, 티타늄이나 티타늄질화막 및 제2알루미늄합금으로 형성된 제2금속배선을 형성하는 공정과,
상기 제2금속배선 상부에 제2평탄화절연막을 형성하는 공정과,
상기 제1비아콘택홀 상측에 제2비아콘택홀이 형성된 제2평탄화절연막을 형성하는 공정과,
상기 제2비아콘택홀을 통하여 상기 제2금속배선에 접속되는 제3금속배선을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a를 참조하며, 반도체기판(11) 상부를 평탄화시키는 제1평탄화절연막(13)을 형성한다. 이때, 상기 반도체기판(11)은 소자분리막, 워드라인, 비트라인, 캐패시터 및 제1금속배선이 형성된 것이다.
그 다음에, 비아 콘택마스크(도시안됨)를 이용한 등방성 및 이방성식각공정으로 상기 제1평탄화절연막(13)을 식각하여 상기 반도체기판(11)을 노출시키는 제1비아콘택홀(15)을 형성한다.
그리고, 상기 제1비아콘택홀(15)을 통하여 상기 반도체기판(11)에 접속되는 제1알루미늄합금(17)을 증착한다. 이때, 상기 제1알루미늄합금(17)은 400 ∼ 500 ℃ 정도의 고온 챔버에서 5000 ∼ 10000 Å 정도의 두께로 증착하되, 상기 제1비아콘택홀(15)이 형성된 부분은 오목한 형상으로 형성된다.
그 다음에, 상기 제1알루미늄합금(17)을 화학기계연마 ( Chemical Mechanical Polishing, 이하에서 CMP 라 함 ) 방법으로 평탄화식각하여 상기 오목한 부분이 제거되도록 식각한다. 이때, 상기 제1비아콘택홀(15)의 크기와 제1알루미늄합금(17)의 두께에 따라 3000 ∼ 5000 Å 정도의 두께를 평탄화식각한다.
도 2b를 참조하면, 상기 제1알루미늄합금(17) 표면에 500 ~ 1000 Å 정도 두께의 티타늄 또는 티타늄질화막(19)을 증착한다.
도 2c를 참조하면, 상기 티타늄 또는 티타늄질화막(19) 상부에 제2알루미늄합금(21)을 일정두께 증착하여 상기 제1알루미늄합금(17)/티타늄질화막(19)/제2알루미늄합금(21) 적층구조 제2금속배선을 형성하되, 상기 제2금속배선의 전체두께가 5000 ∼ 10000 Å 정도가 되도록 한다.
도 2d 및 도 2e 를 참조하면, 상기 제2알루미늄합금(21) 상부에 제2평탄화절연막(23)을 형성하고, 이를 비아콘택마스크(도시안됨)를 이용한 등방성 및 이방성식각공정으로 식각하여 제2금속배선을 노출시키는 제2비아콘택홀(25)을 형성한다.그리고, 상기 제2비아콘택홀(25)을 완전히 매립하며 상기 제2금속배선에 접속되는 제3금속배선(27)을 형성한다.
여기서, 상기 티타늄막이나 티타늄질화막(19)은, 제1알루미늄합금(17)과 제2알루미늄합금(21)의 결정립계(29,31)의 연속성을 방해하여 결정립계를 따라 배선의 단선이 발생되는 EM 이나 SM 을 억제한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 다층 금속배선 형성시 유발되는 보이드를 억제하는 동시에 EM 과 SM 특성을 향상시킬 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (3)

  1. 제1금속배선을 노출시키는 제1비아콘택홀이 형성된 제1평탄화절연막을 형성하는 공정과,
    상기 제1금속배선에 접속되는 제1알루미늄합금을 증착하고 평탄화식각하는 공정과,
    상기 제1알루미늄합금 상부에 티타늄이나 티타늄질화막을 형성하는 공정과,
    상기 타타늄이나 티타늄질화막 상부에 제2알루미늄합금을 형성하여 제1알루미늄합금, 티타늄이나 티타늄질화막 및 제2알루미늄합금으로 형성된 제2금속배선을 형성하는 공정과,
    상기 제2금속배선 상부에 제2평탄화절연막을 형성하는 공정과,
    상기 제1비아콘택홀 상측에 제2비아콘택홀이 형성된 제2평탄화절연막을 형성하는 공정과,
    상기 제2비아콘택홀을 통하여 상기 제2금속배선에 접속되는 제3금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 청구항 1 에 있어서,
    상기 티타늄이나 티타늄질화막은 500 ∼ 1000 Å 의 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 청구항 1 에 있어서,
    상기 제2금속배선은 5000 ∼ 10000 Å 의 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1019970030244A 1997-06-30 1997-06-30 반도체소자의금속배선형성방법 KR100428878B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030244A KR100428878B1 (ko) 1997-06-30 1997-06-30 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030244A KR100428878B1 (ko) 1997-06-30 1997-06-30 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19990006022A KR19990006022A (ko) 1999-01-25
KR100428878B1 true KR100428878B1 (ko) 2004-07-30

Family

ID=37335214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030244A KR100428878B1 (ko) 1997-06-30 1997-06-30 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100428878B1 (ko)

Also Published As

Publication number Publication date
KR19990006022A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US6110648A (en) Method of enclosing copper conductor in a dual damascene process
KR100219508B1 (ko) 반도체장치의 금속배선층 형성방법
US7279733B2 (en) Dual damascene interconnection with metal-insulator-metal-capacitor and method of fabricating the same
US6830970B2 (en) Inductance and via forming in a monolithic circuit
US7074716B2 (en) Method of manufacturing a semiconductor device
JPH09306908A (ja) 半導体装置の金属配線およびその形成方法
JPH09135005A (ja) 半導体装置の配線形成方法
JPH11251316A (ja) マルチチップ半導体装置の製造方法
KR20030027817A (ko) 마스크 층 및 집적 회로 장치의 듀얼 대머신 상호 연결구조물 형성 방법과 집적 회로 장치 상에서 상호 연결구조물을 형성하는 방법
US6211569B1 (en) Interconnection lines for improving thermal conductivity in integrated circuits and method for fabricating the same
US20040251552A1 (en) Semiconductor device and manufacturing method the same
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
US20020127849A1 (en) Method of manufacturing dual damascene structure
KR100428878B1 (ko) 반도체소자의금속배선형성방법
JP3415081B2 (ja) 半導体装置及び半導体装置の製造方法
KR100380280B1 (ko) 반도체장치의 배선 및 배선연결부 및 그 제조방법
KR100462762B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR20030064257A (ko) 반도체 장치
US6297144B1 (en) Damascene local interconnect process
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
KR100834283B1 (ko) 금속 배선 형성 방법
KR20090065529A (ko) 반도체장치 및 반도체장치의 제조방법
JP2003031574A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee