KR20040105922A - 나노 리소그래피용 병렬 프로브 제조 방법 - Google Patents

나노 리소그래피용 병렬 프로브 제조 방법 Download PDF

Info

Publication number
KR20040105922A
KR20040105922A KR1020030037078A KR20030037078A KR20040105922A KR 20040105922 A KR20040105922 A KR 20040105922A KR 1020030037078 A KR1020030037078 A KR 1020030037078A KR 20030037078 A KR20030037078 A KR 20030037078A KR 20040105922 A KR20040105922 A KR 20040105922A
Authority
KR
South Korea
Prior art keywords
wafer
cantilever
probe
piezoelectric actuator
silicon
Prior art date
Application number
KR1020030037078A
Other languages
English (en)
Other versions
KR100493203B1 (ko
Inventor
성우경
김원효
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR10-2003-0037078A priority Critical patent/KR100493203B1/ko
Publication of KR20040105922A publication Critical patent/KR20040105922A/ko
Application granted granted Critical
Publication of KR100493203B1 publication Critical patent/KR100493203B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 나노 리소그래피용 병렬 프로브 제조 방법에 관한 것으로, 내부에 전도성 금속이 채워진 비아홀 그룹들을 제 1 웨이퍼를 관통하여 일정간격으로 형성하는 단계와; 상기 제 1 웨이퍼의 비아홀 그룹들 각각의 사이에 위치하는 영역에 탐침을 갖는 캔틸레버를 형성하여 어레이시키고, 상기 각각의 캔틸레버를 구동시키는 신호선을 상기 비아홀 그룹들의 전도성 금속과 전기적으로 연결하는 단계와; 상기 각각의 캔틸레버들을 구동시키기 위한 CMOS 회로부들을 제 2 웨이퍼에 형성하는 단계와; 상기 제 2 웨이퍼의 CMOS 회로부들의 신호선과 상기 비아홀 그룹들의 전도성 금속이 전기적으로 연결되도록, 상기 제 2 웨이퍼 상부에 상기 제 1 웨이퍼를 본딩 또는 언더필(Underfill)하는 단계를 포함하여 구성된다.
따라서, 본 발명은 CMOS 회로가 집적화된 기판과 병렬프로브 어레이가 형성된 기판을 전기적으로 접착시켜, 종래 기술보다 제한된 면적에 많은 개수의 프로브를 형성할 수 있는 효과가 있다.
더불어, 많은 개수의 프로브가 어레이되어, 나노리소그래피의 시간 효율 및 생산성 향상에 크게 기여할 수 있는 효과가 있다.
또한, 각각의 캔틸레버의 변위센서와 압전 엑츄에이터를 각각 구동할 수 있는 CMOS 회로부가 인터커넥션 되어 있으므로, 각각의 프로브(탐침)를 독립적으로 구동 및 제어 할 수 있는 효과가 있다.

Description

나노 리소그래피용 병렬 프로브 제조 방법{Method of manufacturing parallel probe for nano lithography}
본 발명은 나노 리소그래피용 병렬 프로브 제조 방법에 관한 것으로, 보다상세하게는 CMOS 회로가 집적화된 기판과 병렬프로브 어레이가 형성된 기판을 전기적으로 접착시켜, 종래 기술보다 제한된 면적에 많은 개수의 프로브를 형성할 수 있어, 나노리소그래피의 시간 효율 및 생산성 향상에 크게 기여할 수 있는 나노 리소그래피용 병렬 프로브 제조 방법에 관한 것이다.
현재, 반도체 산업 등에 이용되고 있는 광학적인 리소그래피의 경우 약 100nm 정도 선폭까지 가공 공정이 가능하지만, 그 이하로는 불가능한 것으로 생각되어지고 있다.
이러한 것을 극복하고자 많은 연구기관 등에서 프로브를 이용한 나노리소그래피에 대한 연구가 많이 이루어지고 있다.
지금까지, 제시되고 있는 나노 리소그래피의 방법들은 프로브와 실리콘 시편 사이에 전압을 인가하여 발생되는 강한 전기장으로 실리콘 표면을 국부적으로 산화시켜 식각마스크로 사용하는 전기장 인가 산화(Electric-field enhanced oxidation)방식, 유기 박막이나 단층 레지스트(Monolayer resist)와 같은 레지스트(Resist) 물질에 금속도금을 한 캔틸레버 프로브를 이용하여 프로브 끝단에서 나오는 전류를 일정하게 컨트롤함으로써 감광막이 코팅된 웨이퍼를 나노 리소그래피하여 패턴을 형성하는 방법, 전자를 조사하여 레지스트의 화학적 성질을 변화시켜 나노 리소그래피 하는 방식과 원하는 물질 구조를 시편 상부에 직접적으로 패터닝할 수 있는 딥펜(Dip pen) 방식 등이 있다.
그리고, 캔틸레버와 웨이퍼와의 거리 제어는 분할된 포토다이오드를 이용하여 광학 레버 검출(Optical lever detection) 방식을 이용하며, 캔틸레버의 구동은외부의 미세 구동 엑츄에이터에 의해 구동된다.
그러나, 전술된 방법은 하나의 캔틸레버 프로브를 사용함으로써, 웨이퍼를 나노 리소그래피하기 위해서는 많은 스캐닝 시간이 요구되는 단점이 있다.
따라서, 나노 리소그래피 시간 및 생산성을 향상시키기 위해 복수개의 캔틸레버들을 어레이 형식으로 배열시킨 병렬프로브가 제안되었고, 이를 이용한 나노 리소그래피에 대한 연구가 많이 이루어지고 있다.
예를 들어, AFM이나 STM 기술을 이용하여 하나의 프로브가 패턴을 만들어 주기 위하여 웨이퍼 전면을 스캐닝할 경우, 리소그래피 시간은 매우 큰 시간인 't'가 걸린다면, 여러 개(n 개)의 병렬 프로브가 동시에 동작하면, 't/n'의 시간으로 줄어들게 된다.
즉, 병렬 프로브를 이용하여 스캐닝 프로브 나노 리소그래피를 하면 프로브의 개수에 비례하여 생산성이 향상되는 것이다.
그러나, 광학 레버 검출(Optical lever detection) 방식으로는 병렬프로브에 있는 각각의 캔틸레버를 웨이퍼와의 일정한 거리 유지 및 제어를 하는데 일정한 한계가 있으며, 또한 각각의 캔틸레버를 미세 구동 엑츄에이터로 제어하는 것도 시스템의 크기 등의 문제에 있어서도 상당한 어려움이 있다.
그러므로, 각각의 프로브에 프로브와 웨이퍼 사이의 간격을 감지할 수 있는 광학적인 방법이 아닌 마이크로 변위 센서와 감지된 신호로써 캔틸레버의 간격을 일정하게 유지할 수 있는 마이크로 엑츄에이터가 집적화 되어야 하며, 센싱과 구동을 처리할 수 있는 회로도 구성되어야 한다.
그러나, 제한된 면적에 여러 가지 구성요소들이 집적화되면, 프로브의 개수는 줄어들게 된다.
또한, 센서와 엑츄에이터를 집적화하여 마이크로 구조물을 만들더라도 센서의 신호를 읽고, 엑츄에이터를 구동하고, 리소그래피를 하기 위한 형성되는 신호선들은 프로브의 개수를 증가할 때마다 증가되는 문제점이 발생한다.
한편, 미국의 스탠포드대학에서는 일차원 어레이의 1x10의 나노 리소그래피용 병렬프로브를 제작을 하였으나, 프로브와 웨이퍼 사이의 간격 및 마이크로 엑츄에이터의 구동에 관련된 전기 신호선 처리 등의 문제로 인해 이차원 방식으로 제작은 하지 못한 상태이며, IBM의 경우 나노 리소그래피용은 아니지만 정보저장 장치용으로 32 x 32의 이차원 병렬프로브 어레이를 제작하였으나, 각각의 캔틸레버에는 엑츄에이터가 내장되어 있지 않은 형태이다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, CMOS 회로가 집적화된 기판과 병렬프로브 어레이가 형성된 기판을 전기적으로 접착시켜, 종래 기술보다 제한된 면적에 많은 개수의 프로브를 형성할 수 있어, 나노리소그래피의 시간 효율 및 생산성 향상에 크게 기여할 수 있는 나노 리소그래피용 병렬 프로브 제조 방법을 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 내부에 전도성 금속이 채워진 비아홀 그룹들을 제 1 웨이퍼를 관통하여 일정간격으로 형성하는 단계와;
상기 제 1 웨이퍼의 비아홀 그룹들 각각의 사이에 위치하는 영역에 탐침을 갖는 캔틸레버를 형성하여 어레이시키고, 상기 각각의 캔틸레버를 구동시키는 신호선을 상기 비아홀 그룹들의 전도성 금속과 전기적으로 연결하는 단계와;
상기 각각의 캔틸레버들을 구동시키기 위한 CMOS 회로부들을 제 2 웨이퍼에 형성하는 단계와;
상기 제 2 웨이퍼의 CMOS 회로부들의 신호선과 상기 비아홀 그룹들의 전도성 금속이 전기적으로 연결되도록, 상기 제 2 웨이퍼 상부에 상기 제 1 웨이퍼를 본딩 또는 언더필(Underfill)하는 단계를 포함하여 구성된 나노 리소그래피용 병렬 프로브 제조 방법이 제공된다.
도 1a와 1b는 본 발명에 따른 실리콘 웨이퍼를 이용하여 변위 센서 및 압전 엑츄에이터를 내장한 캔틸레버를 제조하는 공정도
도 2는 도 1a와 1b의 공정을 수행하여 제조된 일차원 병렬프로브의 상면도
도 3a 내지 3c는 본 발명에 따른 SOI(Silicon On Insulator) 웨이퍼를 이용하여 변위 센서 및 압전 엑츄에이터를 내장한 캔틸레버를 제조하는 공정도
도 4a와 4b는 본 발명에 따른 TWV(Through Wafer Via)를 이용한 실리콘 웨이퍼를 인터 커넥션하는 방법을 도시한 도면
도 5는 본 발명에 따른 비아홀에 신호선이 전기적으로 연결된 상태를 도시한 도면
도 6a와 6b는 본 발명에 따른 TWV(Through Wafer Via)를 이용한 SOI 웨이퍼를 인터 커넥션하는 방법을 도시한 도면
도 7은 본 발명에 따른 SOI 기판에 형성된 병렬프로브를 CMOS 회로가 형성된 기판과 전기적으로 연결시키는 공정을 도시한 도면
도 8은 본 발명에 따른 리소그래피용 캔틸레버를 구동시키기 위한 CMOS 회로부의 구성도를 도시한 도면
<도면의 주요부분에 대한 부호의 설명>
100 : 실리콘 웨이퍼 110,212 : 실리콘 산화막
111,113 : 실리콘 질화막 112 : 희생층
114,214 : 압전 엑츄에이터 115,115a,115b,215 : 변위센서
120 : 탐침 131 : 캔틸레버
140 : 지지부 150 : 전도성 금속
151 : 비아홀 그룹 170 : 리소그래피를 수행할 기판
181 : 신호선 200 : SOI 웨이퍼
211,213 : 실리콘층 310 : 전류 구동부
320 : 센싱부 330 : 센서증폭기
340 : 신호처리부 341 : ADC
342 : DSP 343 : DAC
350 : 엑츄에이터 구동부 500 : 웨이퍼
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
본 발명에서 제안된 병렬프로브는 마이크로 변위 센서와 마이크로 엑츄에이터가 내장된 것으로써 실리콘 웨이퍼와 SOI 웨이퍼를 이용하여 제조될 수 있다.
또한, 마이크로 센서 및 마이크로 엑츄에이터의 구동, 신호 감지, 처리 및 탐침에 전류를 공급하기 위한 신호선을 TWV(Through Wafer Via) 방식을 이용하여 간단하게 직접화하고, 그 후, CMOS회로와 인터커넥션 함으로써 종래의 기술에서 어려웠던 이차원 어레이로도 제조할 수 있다.
도 1a와 1b는 본 발명에 따른 실리콘 웨이퍼를 이용하여 변위 센서 및 압전 엑츄에이터를 내장한 캔틸레버를 제조하는 공정도로서, 먼저, 실리콘 웨이퍼(100)상부에 실리콘 산화막(110), 제 1 실리콘 질화막(111), 희생층(112)과 제 2 실리콘 질화막(113)을 순차적으로 적층하고, 상기 제 2 실리콘 질화막(113) 상부에 압전 엑츄에이터(114)를 형성하고, 상기 압전 엑츄에이터(114)와 이격된 상기 제 2 실리콘 질화막(113)에 변위센서(115)를 형성한다.
여기서, 상기 변위센서(115)는 폴리실리콘막을 얇게 상기 제 2 실리콘 질화막(113) 상부에 형성한 후, 상기 폴리실리콘막에 이온을 도핑하여 변위센서(115)를 형성한다.
상기 희생층(112)은 폴리실리콘, 실리콘 산화막과 PSG(Phosphosilicate glass) 중 선택된 어느 하나로 형성한다.
그 후, 상기 변위센서(115)와 이격된 상기 제 2 실리콘 질화막(113) 상부에 탐침(120)을 형성하고, 상기 압전 엑츄에이터(114), 변위센서(115), 탐침(120)의 하부 영역에 해당하는 희생층(112)을 제거하여 상기 제 2 실리콘 질화막(113)을 제 1 실리콘 질화막(111)으로부터 부상시킨다.(도 1b)
도 2는 도 1a와 1b의 공정을 수행하여 제조된 일차원 병렬프로브의 상면도로서, 웨이퍼에 형성된 지지부(140)에 복수개의 캔틸레버(131)들이 병렬로 연장되어 상기 웨이퍼 상부에 형성된 제 1 실리콘 질화막(111)으로부터 부상되어 있다.
여기서, 상기 캔틸레버(131)의 양측에 한 쌍의 변위센서(115a,115b)를 형성할 수도 있다.
도 3a 내지 3c는 본 발명에 따른 SOI(Silicon On Insulator) 웨이퍼를 이용하여 변위 센서 및 압전 엑츄에이터를 내장한 캔틸레버를 제조하는 공정도로서, 도3a에 도시된 바와 같이, 제 1 실리콘층(211), 실리콘 산화막(212)과 제 2 실리콘층(213)이 순차적으로 적층된 SOI(Silicon On Insulator) 웨이퍼(200)를 준비한다.
그 후, 상기 SOI 웨이퍼(200)의 제 2 실리콘층(213)에 탐침(220)을 형성하고(도 3b), 상기 탐침(220)과 이격된 영역의 상기 제 2 실리콘층(213)에 변위센서(215)를 형성하고, 상기 변위센서(215)와 이격된 영역의 상기 제 2 실리콘층(213) 상부에 압전 엑츄에이터(214)를 형성한다. 그 다음, 상기 탐침(220), 변위센서(215)와 압전 엑츄에이터(214)를 포함하는 영역의 하부에 있는 실리콘 산화막(212)을 식각하여, 상기 제 2 실리콘층(213)을 부상시켜 캔틸레버를 형성시킨다.(도 3c)
도 4a와 4b는 본 발명에 따른 TWV(Through Wafer Via)를 이용한 실리콘 웨이퍼를 인터 커넥션하는 방법을 도시한 도면으로서, 실리콘 웨이퍼(100) 상부에 실리콘 산화막(110), 제 1 실리콘 질화막(111), 희생층(112)과 제 2 실리콘 질화막(113)이 순차적으로 적층하고, 일정한 간격으로 상기 제 2 실리콘 질화막(113)에서 실리콘 웨이퍼(100)를 관통하는 복수개의 비아홀(Via Hole) 그룹(151)들을 형성하고, 각각의 비아홀 내부에 전도성 금속(150)을 채운다.(도 4a)
여기서, 하나의 비아홀 그룹(151)은 하나의 캔틸레버에 형성된 변위 센서, 압전 액츄에이터를 구동 및 리소그래피를 위해 탐침에 전류를 공급하기 위한 복수개의 신호선을 위한 것이다.
그리고, 상기 비아홀 내부에 전도성 금속을 채우는 방법은, 도금 또는 아주 가는 바늘을 이용하여 금속 페이스트를 떨어뜨려 자외선이나 자연경화 방법으로 관통된 비아홀에 금속으로 채워서 신호선을 쉽게 처리할 수 있다.
그 후, 전술된 도 1a와 1b의 공정과 같이, 상기 비아홀들(151) 사이 각각의 상기 제 2 실리콘 질화막(113) 상부에 압전 엑츄에이터(114)를 형성하고, 상기 압전 엑츄에이터(114)와 이격된 상기 제 2 실리콘 질화막(113)에 변위센서(115)를 형성하고, 상기 변위센서(115)와 이격된 상기 제 2 실리콘 질화막(113) 상부에 탐침(120)을 형성한 다음, 상기 압전 엑츄에이터(114), 변위센서(115), 탐침(120)의 하부 영역에 해당하는 희생층(112)을 제거하여 상기 비아홀 그룹(151)들 사이 각각에 있는 상기 제 2 실리콘 질화막(113)을 제 1 실리콘 질화막(111)으로부터 부상시켜, 복수개의 캔틸레버(131)들을 형성시키고, 상기 각각의 비아홀 그룹(151)들 내부에 있는 메탈과 상기 복수개의 캔틸레버(131)들을 각각 동작시키는 신호선과 전기적으로 연결시킨다.(도 4b)
도 5는 본 발명에 따른 비아홀에 신호선이 전기적으로 연결된 상태를 도시한 도면으로서, 웨이퍼상에 형성된 지지부(140)에는 캔틸레버(131)를 구동시키 위한 신호선(181)과 전기적으로 연결된 비아홀 그룹(151)이 형성되어 있다.
이 비아홀 그룹(151)은 다수의 비아홀들이 구성된다.
도 6a와 6b는 본 발명에 따른 TWV(Through Wafer Via)를 이용한 SOI 웨이퍼를 인터 커넥션하는 방법을 도시한 도면으로서, SOI 웨이퍼(200)를 관통하는 복수개의 비아홀(Via Hole) 그룹(151)들을 형성하고, 각각의 비아홀 내부에 전도성 금속(150)을 채운다.(도 6a)
연이어, 전술된 도 3a 내지 3c의 공정과 같이, 상기 비아홀 그룹(151)들 사이 각각의 제 2 실리콘층(213)에 탐침(220)을 형성하고, 상기 탐침(220)과 이격된 영역의 상기 제 2 실리콘층(213)에 변위센서(215)를 형성하고, 상기 변위센서(215)와 이격된 영역의 상기 제 2 실리콘층(213) 상부에 압전 엑츄에이터(214)를 형성하고, 상기 탐침(220), 변위센서(215)와 압전 엑츄에이터(214)를 포함하는 영역의 하부에 있는 실리콘 산화막(212)을 식각하여, 상기 제 2 실리콘층(213)을 부상시켜 복수개의 캔틸레버(131)들을 형성시키고, 상기 각각의 비아홀 그룹(151)들 내부에 있는 메탈과 상기 복수개의 캔틸레버(131)들을 각각 동작시키는 신호선들과 전기적으로 연결시킨다.(도 6b)
도 7은 본 발명에 따른 병렬프로브가 형성된 SOI 웨이퍼를 CMOS 회로가 형성된 웨이퍼와 전기적으로 연결시키는 공정을 도시한 도면으로서, 전술된 공정으로 형성된 각각의 캔틸레버들을 구동시키기 위한 복수개의 CMOS 회로부들을 웨이퍼(500)상에 형성하고, 이 CMOS 회로부들과 각각 연결된 전극패드(510)들(신호선)에 비아홀 그룹(151)들의 전도성 금속과 전기적으로 연결시키며, 복수개의 캔틸레버들이 형성된 SOI 웨이퍼(200)를 상기 CMOS 회로부들이 형성된 웨이퍼(500)에 본딩 또는 언더필(Underfill)한다.
즉, 본 발명의 나노 리소그래피용 병렬 프로브 제조 방법은 제 1 웨이퍼를 관통하며, 내부에 전도성 금속이 채워진 비아홀 그룹들을 일정간격으로 형성하는 단계와; 상기 비아홀 그룹들의 사이 각각의 웨이퍼 영역에 탐침을 갖는 캔틸레버를형성하여 어레이시키고, 상기 각각의 캔틸레버를 구동시키는 신호선을 상기 비아홀 그룹들의 전도성 금속과 전기적으로 연결하는 단계와; 상기 각각의 캔틸레버들을 구동시키기 위한 CMOS 회로부들을 제 2 웨이퍼에 형성하는 단계와; 상기 제 2 웨이퍼의 CMOS 회로부들의 신호선과 상기 비아홀 그룹들의 전도성 금속이 전기적으로 연결되도록, 상기 제 2 웨이퍼 상부에 상기 제 1 웨이퍼를 본딩 또는 언더필(Underfill)하는 단계로 구성된다.
도 8은 본 발명에 따른 리소그래피용 캔틸레버를 구동시키기 위한 CMOS 회로부의 구성도를 도시한 도면으로서, CMOS 회로부에는 리소그래피를 수행하기 위하여 탐침(120)에 전류를 주입하는 전류구동부(310)와; 상기 캔틸레버의 변위센서로부터 캔틸레버의 위치를 감지하는 센싱부(320)와; 상기 센싱부(320)의 감지신호를 증폭하는 센서증폭기(330)와; 상기 센서증폭기(330)에서 증폭된 신호를 피드백시켜 주기 위해 처리하는 신호처리부(340)와; 상기 신호처리부(340)에서 처리된 신호로 캔틸레버(131)의 압전 엑츄에이터(114)를 구동시키는 엑츄에이터 구동부(350)가 형성되어 있다.
여기서, 상기 전류구동부(310)는 캔틸레버(131)의 선단에 있는 탐침(120)에 전류를 주입하여, 탐침(120)으로 하여금 리소그래피를 수행할 기판(170) 상부에 있는 감광막의 성질을 변환시켜 나노 리소그래피 패턴을 형성하게 된다.
그리고, 센싱부(320), 센서증폭기(330), 신호처리부(340)와 엑츄에이터 구동부(350)는 리소그래피를 수행할 기판(170)과 탐침(120) 사이의 간격을 일정하게 하기 위한 구성요소로서, 캔틸레버의 위치를 변위센서로부터 상기 센싱부(320)에서는검출하고, 상기 센서증폭기(330)에서 증폭되어, 신호처리부(340)의 ADC(341)에서 아날로그 신호를 디지털 신호로 변환시킨다.
그리고, ADC(341)에서 변환된 디지털 신호는 신호처리부(340)의 DSP(Digital Signal Processing)(342)에서 처리되고, DAC(343)에서 디지털 신호가 아날로그 신호로 변환되어, 엑츄에이터 구동부(350)로 입력되면, 엑츄에이터 구동부(350)는 캔틸레버(131)의 압전 엑츄에이터(114)를 구동시켜, 리소그래피를 수행할 기판(170)과 탐침(120) 사이의 간격을 일정하게 한다.
이러한 신호 흐름의 피드백을 통해 압전 액츄에이터가 내장된 캔틸레버는 샘플(리소그래피를 수행할 기판)과의 거리를 일정하게 유지하면서, 나노 리소그래피를 수행할 수 있다.
여기서, 변위 센서는 센싱부(320)의 휘트스톤 브릿지 회로를 사용하여 캔틸레버 탐침과 리소그래피를 수행할 기판(170) 상부에 있는 감광막과의 분자력에 의해 캔틸레버의 변형정도에 따라 변위 센서의 변화되는 저항값으로 캔틸레버의 변위 정도를 감지한다.
이와 같이 제조된 본 발명에 따른 병렬 프로브는 기판 상부에 감광막이 형성되어 있지 않고, 기판이 실리콘 기판이거나 기판 상부에 금속층이 형성되어 있는 경우, 실리콘 기판 또는 금속층에 강한 전기장이 인가된 팁으로 패턴이 형성될 영역을 산화시켜 나노 리소그래피 패턴을 형성할 수도 있다.
또한, 기판 상부에 감광막이 형성되어 있지 않은 경우는, 병렬 프로브의 팁들 중, 나노 리소그래피 패턴을 그릴 탐침에 감광 용액을 묻혀 기판에 나노 리소그래피 패턴을 형성할 수도 있다.
한편, 탐침 위에 부가적으로 탄소 나노튜브(CNT)를 증착함으로써, 나노리소그래피의 성능을 향상시킬 수 있다.
따라서, 본 발명은 TWV 방식을 이용하여, 병렬프로브의 복잡한 신호선을 CMOS 회로부가 형성된 기판으로 인출함으로써, 종래에 제조된 면적에서 형성되는 프로브의 개수보다 많은 개수의 프로브를 형성할 수 있게 되는 장점이 있다.
이와 더불어, 종래의 기술로는 병렬프로브를 이차원 어레이가 어려웠으나, 본 발명의 방법으로는 캔틸레버 영역만 어레이시키면 됨으로, 이차원 어레이도 가능한 장점이 있다.
이상 상술한 바와 같이, 본 발명은 CMOS 회로가 집적화된 기판과 병렬프로브 어레이가 형성된 기판을 전기적으로 접착시켜, 종래 기술보다 제한된 면적에 많은 개수의 프로브를 형성할 수 있는 효과가 있다.
더불어, 많은 개수의 프로브가 어레이되어, 나노리소그래피의 시간 효율 및 생산성 향상에 크게 기여할 수 있는 효과가 있다.
또한, 각각의 캔틸레버의 변위센서와 압전 엑츄에이터를 각각 구동할 수 있는 CMOS 회로부가 인터커넥션 되어 있으므로, 각각의 프로브(탐침)를 독립적으로 구동 및 제어 할 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며,이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (10)

  1. 내부에 전도성 금속이 채워진 비아홀 그룹들을 제 1 웨이퍼를 관통하여 일정간격으로 형성하는 단계와;
    상기 제 1 웨이퍼의 비아홀 그룹들 각각의 사이에 위치하는 영역에 탐침을 갖는 캔틸레버를 형성하여 어레이시키고, 상기 각각의 캔틸레버를 구동시키는 신호선을 상기 비아홀 그룹들의 전도성 금속과 전기적으로 연결하는 단계와;
    상기 각각의 캔틸레버들을 구동시키기 위한 CMOS 회로부들을 제 2 웨이퍼에 형성하는 단계와;
    상기 제 2 웨이퍼의 CMOS 회로부들의 신호선과 상기 비아홀 그룹들의 전도성 금속이 전기적으로 연결되도록, 상기 제 2 웨이퍼 상부에 상기 제 1 웨이퍼를 본딩 또는 언더필(Underfill)하는 단계를 포함하여 구성된 나노 리소그래피용 병렬 프로브 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 웨이퍼의 각각의 캔틸레버에는,
    압전 엑츄에이터와 이 압전 엑츄에이터와 이격된 변위센서가 더 형성된 것을 특징으로 하는 나노 리소그래피용 병렬 프로브 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 1 웨이퍼는,
    상부에 실리콘 산화막, 제 1 실리콘 질화막, 희생층과 제 2 실리콘 질화막이 순차적으로 적층된 실리콘 웨이퍼인 것을 특징으로 하는 나노 리소그래피용 병렬 프로브 제조 방법.
  4. 제 3 항에 있어서,
    상기 캔틸레버에는,
    상기 비아홀 그룹들의 사이 각각의 상기 제 2 실리콘 질화막 영역에 압전 엑츄에이터와 상기 압전 엑츄에이터와 이격된 변위센서가 더 형성되어 있으며,
    상기 캔틸레버를 형성하는 것은,
    상기 탐침, 변위센서와 압전 엑츄에이터를 포함하는 영역의 하부에 있는 희생층을 식각하여, 상기 제 2 실리콘 질화막을 부상시켜 캔틸레버를 형성하는 것을 특징으로 하는 나노 리소그래피용 병렬 프로브 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 희생층은,
    폴리실리콘, 실리콘 산화막과 PSG(Phosphosilicate glass) 중 선택된 어느 하나인 것을 특징으로 하는 나노 리소그래피용 병렬 프로브 제조 방법.
  6. 제 2 항에 있어서,
    상기 제 1 웨이퍼는,
    제 1 실리콘층, 실리콘 산화막과 제 2 실리콘층이 순차적으로 적층된 SOI(Silicon On Insulator) 웨이퍼인 것을 특징으로 하는 나노 리소그래피용 병렬 프로브 제조 방법.
  7. 제 6 항에 있어서,
    상기 캔틸레버에는,
    상기 비아홀 그룹들의 사이 각각의 상기 제 2 실리콘층 영역에 압전 엑츄에이터와 상기 압전 엑츄에이터와 이격된 변위센서가 더 형성되어 있으며,
    상기 캔틸레버를 형성하는 것은,
    상기 탐침, 변위센서와 압전 엑츄에이터를 포함하는 영역의 하부에 있는 실리콘 산화막을 식각하여, 상기 제 2 실리콘층을 부상시켜 캔틸레버를 형성하는 것을 특징으로 하는 나노 리소그래피용 병렬 프로브 제조 방법.
  8. 제 1 항에 있어서,
    상기 CMOS 회로부에는,
    리소그래피를 수행하기 위하여 상기 탐침에 전류를 주입하는 전류구동부가 형성되어 있는 것을 특징으로 하는 나노 리소그래피용 병렬 프로브 제조 방법.
  9. 제 2 항에 있어서,
    상기 CMOS 회로부에는,
    리소그래피를 수행하기 위하여 상기 탐침에 전류를 주입하는 전류구동부와; 상기 캔틸레버의 변위센서로부터 캔틸레버의 위치를 감지하는 센싱부와; 상기 센싱부의 감지신호를 증폭하는 센서증폭기와; 상기 센서증폭기에서 증폭된 신호를 피드백시켜 주기 위해 처리하는 신호처리부와; 상기 신호처리부에서 처리된 신호로 캔틸레버의 압전 엑츄에이터를 구동시키는 엑츄에이터 구동부가 형성되어 있는 것을 특징으로 하는 나노 리소그래피용 병렬 프로브 제조 방법.
  10. 제 1 항에 있어서,
    상기 탐침에는,
    탄소 나노튜브(CNT)가 더 증착되어 있는 것을 특징으로 하는 나노 리소그래피용 병렬 프로브 제조 방법.
KR10-2003-0037078A 2003-06-10 2003-06-10 나노 리소그래피용 병렬 프로브 제조 방법 KR100493203B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0037078A KR100493203B1 (ko) 2003-06-10 2003-06-10 나노 리소그래피용 병렬 프로브 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0037078A KR100493203B1 (ko) 2003-06-10 2003-06-10 나노 리소그래피용 병렬 프로브 제조 방법

Publications (2)

Publication Number Publication Date
KR20040105922A true KR20040105922A (ko) 2004-12-17
KR100493203B1 KR100493203B1 (ko) 2005-06-02

Family

ID=37380673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0037078A KR100493203B1 (ko) 2003-06-10 2003-06-10 나노 리소그래피용 병렬 프로브 제조 방법

Country Status (1)

Country Link
KR (1) KR100493203B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744736B1 (ko) * 2005-11-10 2007-08-01 엠제이씨 프로브 인코포레이션 탐침 카드의 탐침 및 그 제조 방법
KR101322264B1 (ko) * 2007-05-22 2013-10-25 주식회사 코리아 인스트루먼트 프로브 카드용 전기접촉소자 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744736B1 (ko) * 2005-11-10 2007-08-01 엠제이씨 프로브 인코포레이션 탐침 카드의 탐침 및 그 제조 방법
KR101322264B1 (ko) * 2007-05-22 2013-10-25 주식회사 코리아 인스트루먼트 프로브 카드용 전기접촉소자 제조 방법

Also Published As

Publication number Publication date
KR100493203B1 (ko) 2005-06-02

Similar Documents

Publication Publication Date Title
KR100961448B1 (ko) 나노리소그래피용의 개별적으로 어드레스 지정 가능한병렬 프로브
US5235187A (en) Methods of fabricating integrated, aligned tunneling tip pairs
EP0582376A1 (en) Displacement element, cantilever probe and information processing apparatus using cantilever probe
US8562795B2 (en) Nanoscale electric lithography
JPH05187867A (ja) 探針駆動機構、その製造方法、並びに該機構を用いたトンネル電流検出装置、情報処理装置、圧電式アクチュエータ及びその製造方法
CN1935632A (zh) 制造纳米线器件的方法
JPH0721968A (ja) カンチレバー型変位素子、及びこれを用いたカンチレバー型プローブ、及びこれを用いた走査型探針顕微鏡並びに情報処理装置
KR100493203B1 (ko) 나노 리소그래피용 병렬 프로브 제조 방법
JPH10313008A (ja) 微細パターンの形成方法及び該微細パターンを有する電気素子
JP4310997B2 (ja) 半導体物理量センサ
JP3305304B2 (ja) 探針駆動機構並びに該機構を用いた圧電式アクチュエータの製造方法
KR100396760B1 (ko) 원자력 현미경용 캔틸레버 및 그 제조방법
GB2267997A (en) Atomic scale devices
KR20030069551A (ko) 압전 구동형 트래킹(Ｔｒａｃｋｉｎｇ)장치 및 그의 제조방법
US10221066B2 (en) Process for manufacturing a microelectromechanical interaction system for a storage medium
JPH06258017A (ja) 微小変位素子及びそれを用いたマルチ微小変位素子、トンネル電流検出装置、情報処理装置
Kumar et al. Microelectromechanical parallel scanning nanoprobes for nanolithography
JPH0875761A (ja) 走査型プローブ顕微鏡ならびに該顕微鏡を用いた加工装置および情報処理装置
JP3044424B2 (ja) 情報処理装置及び微小ティップの製造方法
JPH06317404A (ja) カンチレバー型アクチュエータ及びそれを用いた走査型探針顕微鏡並びに情報処理装置
KR100477366B1 (ko) 스캐닝 프로브용 컨틸레버 어레이 및 그 제조 방법
KR100522140B1 (ko) 병렬 프로브로 리소그래피하는 방법
KR100498988B1 (ko) 병렬 프로브를 이용하여 패터닝하는 방법
KR100439994B1 (ko) 켄티레버의 듀얼 액츄에이터 구조 및 그 제조방법
JPH06302874A (ja) 微小変位素子及びその製造方法、及びそれを用いたトンネル電流検出装置、情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee