JP2008085373A - プリント配線板およびその製造方法 - Google Patents
プリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP2008085373A JP2008085373A JP2007327239A JP2007327239A JP2008085373A JP 2008085373 A JP2008085373 A JP 2008085373A JP 2007327239 A JP2007327239 A JP 2007327239A JP 2007327239 A JP2007327239 A JP 2007327239A JP 2008085373 A JP2008085373 A JP 2008085373A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- conductive
- conductive layer
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 特に上層におけるパターンの精細度を向上させ,高密度LSIとの接続性を良くしたプリント配線板およびその製造方法を提供すること。
【解決手段】 一般的な製法で製造されたベース基板1上に,半導体技術の手法を使用して上層部分6を積層する。すなわち,ベース基板1上に,スピンコート法により上層絶縁層2を形成し,パターン加工する。そして,PVDおよび湿式めっきにより上層導電層を形成する。これによりパターン4とスルーホール3とが同時に形成される。そして,精密研磨により上層導電層の余分な部分を除去し,パターン4を分離する。
【選択図】 図6
【解決手段】 一般的な製法で製造されたベース基板1上に,半導体技術の手法を使用して上層部分6を積層する。すなわち,ベース基板1上に,スピンコート法により上層絶縁層2を形成し,パターン加工する。そして,PVDおよび湿式めっきにより上層導電層を形成する。これによりパターン4とスルーホール3とが同時に形成される。そして,精密研磨により上層導電層の余分な部分を除去し,パターン4を分離する。
【選択図】 図6
Description
本発明は,導電層と絶縁層とを交互に積層してなるプリント配線板に関する。さらに詳細には,飛躍的な高密度化により,集積回路チップとの接続を容易化したプリント配線板およびその製造方法に関するものである。
プリント配線板の製造において従来から用いられている技術要素には,次のような各種のものがある。すなわち,ラミネーティング,液状樹脂の塗布,湿式金属めっき,印刷,ドリリング,レーザ加工,フォトリソグラフィ,エッチング等である。これらの技術の組み合わせにより,導電層と絶縁層とが交互に積層されるとともに,各導電層が適宜の回路パターンをなし,随所に層間接続箇所が設けられたプリント配線板が製造されるのである。
しかしながら,前記した従来の技術には,次のような問題点があった。すなわち,内層から上層まで,パターンの精細度にあまり差がないのである。これは,内層から上層まで同じような手法で形成されているためである。その一方で近年では,プリント配線板に搭載される実装部品であるLSIの高密度化が進行して来ている。このために,プリント配線板とLSIとの接続箇所において,サイズの整合を図りにくくなってきているのである。
本発明は,前記した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは,特に上層におけるパターンの精細度を向上させ,高密度LSIとの接続性を良くしたプリント配線板およびその製造方法を提供することにある。
この課題の解決を目的としてなされた本発明のプリント配線板は,導電層と絶縁層とを交互に積層してなる積層体と,前記積層体上に位置し,導電層と絶縁層とを交互に積層してなる上層部とを有するプリント配線板であって,積層体では,導電層が絶縁層の表面に対して外側に突出し,上層部では,導電層が絶縁層の表面に対して内側に埋め込まれ,上層部の最上層の表面は,導電層の最表面の厚さ方向の位置と絶縁層の最表面の厚さ方向の位置とが等しい研磨面であり,少なくとも一面側の少なくとも最上の絶縁層の厚さが,他の絶縁層の厚さの1/4(好ましくは1/10,さらに好ましくは1/20)を超えないことを特徴としている。
このプリント配線板では,少なくとも一面側の少なくとも最上の絶縁層が,他の絶縁層より非常に薄い。このため,当該一面側の最上の導体層において,非常に精細度の高い配線パターンを実現できる。絶縁層が薄いと,層間接続構造のサイズを小さくでき,また,その位置精度も高くできるからである。
このプリント配線板の製造においては,「少なくとも最上の絶縁層」の中の少なくとも1つの絶縁層を,スピンコート法により形成するとよい。スピンコート法によれば,ラミネーティングその他の従来法による絶縁層より著しく薄い絶縁層を形成できる。また,表面の平坦性にも優れる。これにより,上層の精細度の向上に寄与できる。
本発明の他の態様のプリント配線板は,導電層と絶縁層とを交互に積層してなる積層体と,前記積層体上に位置し,導電層と絶縁層とを交互に積層してなる上層部とを有するプリント配線板であって,積層体では,導電層が絶縁層の表面に対して外側に突出し,上層部では,導電層が絶縁層の表面に対して内側に埋め込まれ,上層部の最上層の表面は,導電層の最表面の厚さ方向の位置と絶縁層の最表面の厚さ方向の位置とが等しい研磨面であり,少なくとも一面側の少なくとも最上の導電層における配線幅が,他の導電層における配線幅の1/5(好ましくは1/10,より好ましくは1/30,さらに好ましくは1/100,さらに好ましくは1/300)を超えないことを特徴としている。このプリント配線板では,少なくとも一面側の少なくとも最上の導電層が,他の導電層より非常に精細な配線幅を有している。このため,当該一面側の最上の導体層において,非常に集積度の高い配線パターンを実現できる。また,高密度なLSI等との接続が容易である。
このプリント配線板においては,「少なくとも最上の導電層」の中の少なくとも1つの導電層が,乾式成膜層とその上の湿式成膜層との2層構造を有し,層間接続穴およびパターン溝が形成された絶縁層上に形成され,層間接続およびパターン以外の部分が精密研磨により除去されたものであることが望ましい。すなわち,このプリント配線板の製造においては,当該導電層の直下の絶縁層に層間接続穴およびパターン溝を形成しておくのである。そして,まず乾式成膜法で当該導電層の初期層を成膜し,ついでその上に湿式成膜法で成膜するのである。そして精密研磨により,層間接続およびパターン以外の部分の導電層を除去するのである。このようにすると,穴埋めのための導体形成と配線パターンのための導体形成とを同時に行うことができる。また,層間導通部分の穴径が小さくても確実な導通がとられる。これにより,上層の精細度の向上に寄与できる。また,表面のコプラナリティーにも優れる。
また,本発明のプリント配線板の製造方法は,導電層と絶縁層とを交互に積層してなるプリント配線板を製造する方法であって,ラミネーティング,印刷,液状樹脂の塗布,湿式金属めっき,フォトリソグラフィ,エッチングからなる要素技術群を用い,導電層が絶縁層の表面に対して外側に突出している積層体を製造し,その後その積層体の少なくとも一面に,スピンコート,乾式成膜,フォトリソグラフィ,精密研磨からなる要素技術群を用い,導電層が絶縁層の表面に対して内側に埋め込まれている上層部を積層し,上層部の精密研磨では,当該上層部の最上層に対し,導電層の最表面の厚さ方向の位置と絶縁層の最表面の厚さ方向の位置とが等しくなるように研磨することを特徴としている。
本発明によれば,特に上層におけるパターンの精細度を向上させ,高密度LSIとの接続性を良くしたプリント配線板およびその製造方法が提供されている。
以下,本発明を具体化した実施の形態について,添付図面を参照しつつ詳細に説明する。
まず,プリント配線板の製造過程を説明する。本実施の形態では,図1に示すようなベース基板1を出発材とする。図1に示すベース基板1は,4層の導電層と,それらの間の絶縁層とを有している。各導電層には,適宜のパターン加工が施されている。また,導電層間の導通をとる層間接続箇所が,随所に設けられている。図中には外層から外層に至る層間接続箇所しか描かれていないが,内層同士の間の層間接続箇所や,外層とその直下の内層との間の層間接続箇所も存在する。図1に示すベース基板1は,ラミネーティング,印刷,液状樹脂の塗布,湿式金属めっき,フォトリソグラフィ,エッチング,ドリリング,レーザ穴開け加工等の工法により製造されたものである。これらの工法はいずれも,プリント配線板の製造過程で一般的に使用されているものである。すなわちベース基板1は,一般的な製法により製造されたものである。ベース基板1中の各絶縁層の厚さは,30〜100μm程度である。また,各導電層における配線幅は,30μm以上である。
そして,ベース基板1上に上層絶縁層2を形成する(図2)。上層絶縁層2の形成は,スピンコート法による。スピンコート法は,図3に概念的に示すように,板状体50(ベース基板1に相当)上に少量の原料液51を滴下して,板状体50を高速回転させることによる薄膜の形成方法である。すなわち,回転の遠心力により原料液51が板状体50の表面上に均一に広がるので,広がった状態で原料液51を固形化させて薄膜52(絶縁層2に相当)とするのである。この手法を使うことにより,ベース基板1中の絶縁層より非常に薄い上層絶縁層2が形成される。また,上層絶縁層2の表面は,平坦性も優れている。
なお図2中では,上層絶縁層2の厚さがベース基板1中の絶縁層と大差ないように描かれているが,これは図の見やすさを優先したためである(他の図についても同様)。上層絶縁層2の実際の厚さは,0.5〜5μm程度であり,ベース基板1中の絶縁層の厚さの1/60〜1/20程度にすぎない。上層絶縁層2の形成のための原料液としては,例えばハネウェル社製「SOG T−11」が使用可能である。上層絶縁層2の形成時のベース基板1の回転速度は,300〜400rpm程度である。
次に,上層絶縁層2のパターン加工を行い,図4の状態とする。図4の状態では,上層絶縁層2に,貫通穴3やパターン溝4が形成されている。ここでいう「貫通」とは,上層絶縁層2を貫通しているという意味である。貫通穴3の底部では,ベース基板1の外層導電層が露出している。貫通穴3は,ベース基板1の外層導電層と,上層絶縁層2の上にこれから形成される導電層との導通箇所となる穴である。パターン溝4は,上層絶縁層2の上にこれから形成される導電層の配線パターンをなしている。なお,貫通穴3の周囲には,パターン溝4と同じ深さのランド部が形成されている。
この加工はフォトリソグラフィおよびエッチングにより行う。すなわち,上層絶縁層2の上にネガパターンのレジストを露光および現像により形成し,そしてエッチングして上層絶縁層2を部分的に溶解させるのである。ここで,貫通穴3の形成と,その周囲のランド部およびパターン溝4の形成とは別々に行う。そして,ランド部およびパターン溝4の形成の際のエッチングは,エッチング時間のコントロールによるハーフエッチングとする。これにより,ランドの箇所やパターン溝4の箇所で下層が露出しないようにする。このフォトリソグラフィの際,LSI製造プロセス用のステッパーを用いることにより,0.1μm程度の線幅のパターン溝4を形成することができる。すなわち,ベース基板1中の導電層における配線幅の1/300程度の線幅を実現できるのである。
次に,上層導電層5を形成する(図5)。上層導電層5の形成は,図4の状態の基板の表面(図中上側の面)上に,銅等の金属の薄膜を形成することにより行う。具体的には,まずPVD(スパッタリング,蒸着など)等の乾式成膜法で厚さ2〜600nm程度の極薄膜を形成し,次いでその上に湿式めっき法によりめっき層を形成するのである。これにより,上層絶縁層2上に上層導電層5が形成される。その厚さは,パターン溝4等以外の箇所で0.5〜5μm程度である。よって,上層導電層5は,実は2層構造なのである。また,パターン溝4や貫通穴3およびそのランドは,めっき金属により充填される。なお,上層導電層5のうち乾式成膜法で形成された極薄膜は,非常に薄いものであるため,図中には示していない。
次に,精密研磨を行う。これにより,図6に示す状態とする。図6の状態では,パターン4等以外の箇所ではもはや上層導電層5が残存していない。精密研磨により除去されたからである。このため,各パターン4やスルーホール3が互いに分離されている。精密検査は,図7に示すようなCMP(Chemical Mechanical
Polishing:化学的機械的研磨)装置を用いて行う。CMP装置は,軸周りに回転可能なポリシングプレート10と,その中心からオフセットした位置に設けられたワークチャック11とを有している。ポリシングプレート10の上面には,研磨パッド12が設けられている。ワークチャック11は,研磨対象物13(ここでは図5の状態の基板)を保持するものであり,それ自身も軸周りに回転可能である。また,研磨パッド12上にはスラリー液が滴下されるようになっている。
Polishing:化学的機械的研磨)装置を用いて行う。CMP装置は,軸周りに回転可能なポリシングプレート10と,その中心からオフセットした位置に設けられたワークチャック11とを有している。ポリシングプレート10の上面には,研磨パッド12が設けられている。ワークチャック11は,研磨対象物13(ここでは図5の状態の基板)を保持するものであり,それ自身も軸周りに回転可能である。また,研磨パッド12上にはスラリー液が滴下されるようになっている。
図5の状態の基板の精密研磨は,次のようにして行う。すなわち,基板をワークチャック11に,上層導電層5の面が下向きになるように取り付ける。そして,ポリシングプレート10およびワークチャック11をそれぞれ軸回りに回転させながら,基板を研磨パッド12に接触させる。このとき,研磨パッド12上にスラリー液を流しておく。すると,基板における上層導電層5の側の面が,スラリー液に含まれるシリカ粒子により研磨される。研磨時間は,パターン4等以外の箇所の上層導電層5が消失し,かつ,パターン4やスルーホール3のランドが消失しない程度とする。これにより図6の状態の基板が得られる。
このように本実施の形態では,CMP装置を用いた精密研磨により上層導電層5の面を研磨している。このため,図6の状態の基板は,その上側の面のコプラナリティーが非常によい。パターン4等の箇所と上層絶縁層2との段差もほとんどない。その後,必要に応じて上層を積層する(図8)。上層の積層は,スピンコート法による絶縁層の形成から精密研磨までを繰り返すことによる。
かくして製造された本形態に係るプリント配線板(図6または図8)では,ベース基板1の部分と上層部分6との間に種々の違いがある。まず,製造プロセスが異なっている。すなわち,ベース基板1の部分は,従来からプリント配線板の製造に一般的に用いられている手法により製造されたものである。これに対し上層部分6は,スピンコート,PVD,精密研磨といった,半導体装置の製造に用いられる手法を取り入れて製造されたものである。
そしてそのことにより,ベース基板1の部分と上層部分6とでは,絶縁層の厚さも異なっている。すなわち,ベース基板1の部分の絶縁層(フィルムラミネーティング等による)は,30〜100μm程度である。これに対し,上層部分6の絶縁層(スピンコート法による)は,0.5〜5μm程度でしかない。これは,ベース基板1の部分の絶縁層の厚さの1/60〜1/20程度にすぎない。また,導電層のパターンの精細度にも差がある。すなわち,ベース基板1の部分の配線幅は,30μm以上である。これに対し,上層部分6の配線幅は0.1μm程度でしかない。これは,ベース基板1の部分の配線幅の1/300程度にすぎない。層間接続穴の径も同様に,ベース基板1の部分より上層部分6で小さい。また,表面のコプラナリティーにも差がある。すなわち,上層部分6の表面は,精密研磨面であり,Rmax値でわずか0.4nm程度しかない。これに対し,ベース基板1の部分の表面(図1の上側の絶縁層の表面)は,Rmax値で1〜2μm程度もある。このように本形態のプリント配線板は,上層部分6の精細度およびコプラナリティーが非常に優れている。このため,パッケージレスで高密度LSIを搭載することも可能である。
以上詳細に説明したように本実施の形態では,一般的な製法で製造されたベース基板1上に,半導体技術の手法を使用して上層部分6を積層することとしている。これにより,上層部分6の精細度やコプラナリティーがベース基板1の部分より飛躍的に優れたプリント配線板およびその製造方法が実現されている。特に,上層絶縁層2の形成手法として,スピンコート法を用いている。このことが,上層絶縁層2の薄層化に寄与している。さらにこれにより,上層部分6のスルーホールの小径化に寄与している。また,上層部分6の導体層およびそのパターン4の形成手法として,パターン加工した絶縁層2上に乾式法と湿式法とで相次いで成膜する手法を採用している。これにより,配線とスルーホールとの同時形成を可能としている。また,その後のパターン4の分離に,精密研磨を使用している。これにより,表面のコプラナリティーに貢献している。そして,本形態のプリント配線板は,ワイヤやバンプを介さずに直接に高密度LSIと接続することも可能である。また,本発明の応用により,プリント配線板中に集積回路そのものを作り込む技術への発展も可能である。
なお,本実施の形態は単なる例示にすぎず,本発明を何ら限定するものではない。したがって本発明は当然に,その要旨を逸脱しない範囲内で種々の改良,変形が可能である。例えば,本実施の形態では,ベース基板1の片面にのみ上層部分6を積層したが,両面に上層部分6を積層してもよい。また,上層絶縁層2のパターニングは,上層絶縁層2上にレジスト形成する代わりに,感光性を有する上層絶縁層2を用い,直接これを露光することにより行ってもよい。また,上層導電層5の形成において,PVDの代わりにCVDを用いてもよい。
1 ベース基板
2 上層絶縁層
4 パターン
6 上層部分
2 上層絶縁層
4 パターン
6 上層部分
Claims (3)
- 導電層と絶縁層とを交互に積層してなるプリント配線板を製造する方法において,
ラミネーティング,印刷,液状樹脂の塗布,湿式金属めっき,フォトリソグラフィ,エッチングからなる要素技術群を用い,導電層が絶縁層の表面に対して外側に突出している積層体を製造し,
その後その積層体の少なくとも一面に,スピンコート,乾式成膜,フォトリソグラフィ,精密研磨からなる要素技術群を用い,導電層が絶縁層の表面に対して内側に埋め込まれている上層部を積層し,
前記上層部の精密研磨では,当該上層部の最上層に対し,導電層の最表面の厚さ方向の位置と絶縁層の最表面の厚さ方向の位置とが等しくなるように研磨することを特徴とするプリント配線板の製造方法。 - 導電層と絶縁層とを交互に積層してなる積層体と,前記積層体上に位置し,導電層と絶縁層とを交互に積層してなる上層部とを有するプリント配線板において,
前記積層体では,導電層が絶縁層の表面に対して外側に突出し,
前記上層部では,導電層が絶縁層の表面に対して内側に埋め込まれ,
前記上層部の最上層の表面は,導電層の最表面の厚さ方向の位置と絶縁層の最表面の厚さ方向の位置とが等しい研磨面であり,
少なくとも一面側の少なくとも最上の絶縁層の厚さが,他の絶縁層の厚さの1/4を超えないことを特徴とするプリント配線板。 - 導電層と絶縁層とを交互に積層してなる積層体と,前記積層体上に位置し,導電層と絶縁層とを交互に積層してなる上層部とを有するプリント配線板において,
前記積層体では,導電層が絶縁層の表面に対して外側に突出し,
前記上層部では,導電層が絶縁層の表面に対して内側に埋め込まれ,
前記上層部の最上層の表面は,導電層の最表面の厚さ方向の位置と絶縁層の最表面の厚さ方向の位置とが等しい研磨面であり,
少なくとも一面側の少なくとも最上の導電層における配線幅が,他の導電層における配線幅の1/5を超えないことを特徴とするプリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327239A JP2008085373A (ja) | 2007-12-19 | 2007-12-19 | プリント配線板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327239A JP2008085373A (ja) | 2007-12-19 | 2007-12-19 | プリント配線板およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002080871A Division JP2003283127A (ja) | 2002-03-22 | 2002-03-22 | プリント配線板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008085373A true JP2008085373A (ja) | 2008-04-10 |
Family
ID=39355819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007327239A Pending JP2008085373A (ja) | 2007-12-19 | 2007-12-19 | プリント配線板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008085373A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102006723A (zh) * | 2009-08-31 | 2011-04-06 | 三星电机株式会社 | 一种具有凸块的印刷电路板及其制造方法 |
JP2014204005A (ja) * | 2013-04-05 | 2014-10-27 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
US9307641B2 (en) | 2014-03-03 | 2016-04-05 | Shinko Electric Industries Co., Ltd. | Wiring substrate and semiconductor device |
US11521922B2 (en) | 2020-06-30 | 2022-12-06 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0779078A (ja) * | 1993-09-08 | 1995-03-20 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
JPH1197851A (ja) * | 1997-09-17 | 1999-04-09 | Kyocera Corp | 多層配線基板 |
JP2000165049A (ja) * | 1998-11-27 | 2000-06-16 | Shinko Electric Ind Co Ltd | 多層回路基板の製造方法 |
-
2007
- 2007-12-19 JP JP2007327239A patent/JP2008085373A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0779078A (ja) * | 1993-09-08 | 1995-03-20 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
JPH1197851A (ja) * | 1997-09-17 | 1999-04-09 | Kyocera Corp | 多層配線基板 |
JP2000165049A (ja) * | 1998-11-27 | 2000-06-16 | Shinko Electric Ind Co Ltd | 多層回路基板の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102006723A (zh) * | 2009-08-31 | 2011-04-06 | 三星电机株式会社 | 一种具有凸块的印刷电路板及其制造方法 |
JP2014204005A (ja) * | 2013-04-05 | 2014-10-27 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
US9681546B2 (en) | 2013-04-05 | 2017-06-13 | Shinko Electric Industries Co., Ltd. | Wiring substrate and semiconductor device |
US9307641B2 (en) | 2014-03-03 | 2016-04-05 | Shinko Electric Industries Co., Ltd. | Wiring substrate and semiconductor device |
US11521922B2 (en) | 2020-06-30 | 2022-12-06 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4716819B2 (ja) | インターポーザの製造方法 | |
JP4250154B2 (ja) | 半導体チップ及びその製造方法 | |
US10930625B2 (en) | Semiconductor package and method of fabricating the same | |
TWI405321B (zh) | 三維多層堆疊半導體結構及其製造方法 | |
KR100941691B1 (ko) | 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩 | |
US9240373B2 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
US9684237B2 (en) | Circuit board formation using organic substrates | |
JP2015035570A (ja) | ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ | |
US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
TWI711126B (zh) | 使用平面及成形的通孔之改良式封裝體電力輸送技術 | |
CN108369940A (zh) | 用于多芯片封装的无机中介件 | |
JP2008085373A (ja) | プリント配線板およびその製造方法 | |
JP2020129576A (ja) | 半導体パッケージ基板の製造方法 | |
US8519524B1 (en) | Chip stacking structure and fabricating method of the chip stacking structure | |
TW202011557A (zh) | 具有內埋基板的線路載板及其製作方法與晶片封裝結構 | |
JP6264597B2 (ja) | 多層電子支持構造体の層間の位置合わせ | |
US20140042122A1 (en) | Method of manufacturing printed circuit board | |
JP2004505448A (ja) | 半導体ウェハに位置合わせ用マーキングを施す方法 | |
TWI685939B (zh) | 封裝基板及其製法 | |
CN108054137B (zh) | 金属互连结构及其制作方法 | |
JP2003283127A (ja) | プリント配線板およびその製造方法 | |
TWI576977B (zh) | 中介層結構與其製造方法 | |
JP5906812B2 (ja) | 配線構造、半導体装置及び配線構造の製造方法 | |
TW200931490A (en) | Semiconductor structure having alignment marks and method of forming the same | |
TWI598014B (zh) | 電路板結構與其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20100216 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
A02 | Decision of refusal |
Effective date: 20100525 Free format text: JAPANESE INTERMEDIATE CODE: A02 |