JP2003283127A - プリント配線板およびその製造方法 - Google Patents
プリント配線板およびその製造方法Info
- Publication number
- JP2003283127A JP2003283127A JP2002080871A JP2002080871A JP2003283127A JP 2003283127 A JP2003283127 A JP 2003283127A JP 2002080871 A JP2002080871 A JP 2002080871A JP 2002080871 A JP2002080871 A JP 2002080871A JP 2003283127 A JP2003283127 A JP 2003283127A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- printed wiring
- insulating layer
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 特に上層におけるパターンの精細度を向上さ
せ，高密度ＬＳＩとの接続性を良くしたプリント配線板
およびその製造方法を提供すること。 【解決手段】 一般的な製法で製造されたベース基板１
上に，半導体技術の手法を使用して上層部分６を積層す
る。すなわち，ベース基板１上に，スピンコート法によ
り上層絶縁層２を形成し，パターン加工する。そして，
ＰＶＤおよび湿式めっきにより上層導電層を形成する。
これによりパターン４とスルーホール３とが同時に形成
される。そして，精密研磨により上層導電層の余分な部
分を除去し，パターン４を分離する。
せ，高密度ＬＳＩとの接続性を良くしたプリント配線板
およびその製造方法を提供すること。 【解決手段】 一般的な製法で製造されたベース基板１
上に，半導体技術の手法を使用して上層部分６を積層す
る。すなわち，ベース基板１上に，スピンコート法によ
り上層絶縁層２を形成し，パターン加工する。そして，
ＰＶＤおよび湿式めっきにより上層導電層を形成する。
これによりパターン４とスルーホール３とが同時に形成
される。そして，精密研磨により上層導電層の余分な部
分を除去し，パターン４を分離する。
Description
【０００１】
【発明の属する技術分野】本発明は，導電層と絶縁層と
を交互に積層してなるプリント配線板に関する。さらに
詳細には，飛躍的な高密度化により，集積回路チップと
の接続を容易化したプリント配線板およびその製造方法
に関するものである。
を交互に積層してなるプリント配線板に関する。さらに
詳細には，飛躍的な高密度化により，集積回路チップと
の接続を容易化したプリント配線板およびその製造方法
に関するものである。
【０００２】
【従来の技術】プリント配線板の製造において従来から
用いられている技術要素には，次のような各種のものが
ある。すなわち，ラミネーティング，液状樹脂の塗布，
湿式金属めっき，印刷，ドリリング，レーザ加工，フォ
トリソグラフィ，エッチング等である。これらの技術の
組み合わせにより，導電層と絶縁層とが交互に積層され
るとともに，各導電層が適宜の回路パターンをなし，随
所に層間接続箇所が設けられたプリント配線板が製造さ
れるのである。
用いられている技術要素には，次のような各種のものが
ある。すなわち，ラミネーティング，液状樹脂の塗布，
湿式金属めっき，印刷，ドリリング，レーザ加工，フォ
トリソグラフィ，エッチング等である。これらの技術の
組み合わせにより，導電層と絶縁層とが交互に積層され
るとともに，各導電層が適宜の回路パターンをなし，随
所に層間接続箇所が設けられたプリント配線板が製造さ
れるのである。
【０００３】
【発明が解決しようとする課題】しかしながら，前記し
た従来の技術には，次のような問題点があった。すなわ
ち，内層から上層まで，パターンの精細度にあまり差が
ないのである。これは，内層から上層まで同じような手
法で形成されているためである。その一方で近年では，
プリント配線板に搭載される実装部品であるＬＳＩの高
密度化が進行して来ている。このために，プリント配線
板とＬＳＩとの接続箇所において，サイズの整合を図り
にくくなってきているのである。
た従来の技術には，次のような問題点があった。すなわ
ち，内層から上層まで，パターンの精細度にあまり差が
ないのである。これは，内層から上層まで同じような手
法で形成されているためである。その一方で近年では，
プリント配線板に搭載される実装部品であるＬＳＩの高
密度化が進行して来ている。このために，プリント配線
板とＬＳＩとの接続箇所において，サイズの整合を図り
にくくなってきているのである。
【０００４】本発明は，前記した従来の技術が有する問
題点を解決するためになされたものである。すなわちそ
の課題とするところは，特に上層におけるパターンの精
細度を向上させ，高密度ＬＳＩとの接続性を良くしたプ
リント配線板およびその製造方法を提供することにあ
る。
題点を解決するためになされたものである。すなわちそ
の課題とするところは，特に上層におけるパターンの精
細度を向上させ，高密度ＬＳＩとの接続性を良くしたプ
リント配線板およびその製造方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】この課題の解決を目的と
してなされた本発明のプリント配線板は，導電層と絶縁
層とを交互に積層してなるプリント配線板であって，少
なくとも一面側の少なくとも最上の絶縁層の厚さが，他
の絶縁層の厚さの１/４（好ましくは１/１０，さらに好
ましくは１/２０）を超えないようにしたものである。
してなされた本発明のプリント配線板は，導電層と絶縁
層とを交互に積層してなるプリント配線板であって，少
なくとも一面側の少なくとも最上の絶縁層の厚さが，他
の絶縁層の厚さの１/４（好ましくは１/１０，さらに好
ましくは１/２０）を超えないようにしたものである。
【０００６】このプリント配線板では，少なくとも一面
側の少なくとも最上の絶縁層が，他の絶縁層より非常に
薄い。このため，当該一面側の最上の導体層において，
非常に精細度の高い配線パターンを実現できる。絶縁層
が薄いと，層間接続構造のサイズを小さくでき，また，
その位置精度も高くできるからである。
側の少なくとも最上の絶縁層が，他の絶縁層より非常に
薄い。このため，当該一面側の最上の導体層において，
非常に精細度の高い配線パターンを実現できる。絶縁層
が薄いと，層間接続構造のサイズを小さくでき，また，
その位置精度も高くできるからである。
【０００７】このプリント配線板の製造においては，
「少なくとも最上の絶縁層」の中の少なくとも１つの絶
縁層を，スピンコート法により形成するとよい。スピン
コート法によれば，ラミネーティングその他の従来法に
よる絶縁層より著しく薄い絶縁層を形成できる。また，
表面の平坦性にも優れる。これにより，上層の精細度の
向上に寄与できる。
「少なくとも最上の絶縁層」の中の少なくとも１つの絶
縁層を，スピンコート法により形成するとよい。スピン
コート法によれば，ラミネーティングその他の従来法に
よる絶縁層より著しく薄い絶縁層を形成できる。また，
表面の平坦性にも優れる。これにより，上層の精細度の
向上に寄与できる。
【０００８】本発明の他の態様のプリント配線板は，少
なくとも一面側の少なくとも最上の導電層における配線
幅が，他の導電層における配線幅の１/５（好ましくは
１/１０，より好ましくは１/３０，さらに好ましくは１
/１００，さらに好ましくは１／３００）を超えないよ
うにしたものである。このプリント配線板では，少なく
とも一面側の少なくとも最上の導電層が，他の導電層よ
り非常に精細な配線幅を有している。このため，当該一
面側の最上の導体層において，非常に集積度の高い配線
パターンを実現できる。また，高密度なＬＳＩ等との接
続が容易である。
なくとも一面側の少なくとも最上の導電層における配線
幅が，他の導電層における配線幅の１/５（好ましくは
１/１０，より好ましくは１/３０，さらに好ましくは１
/１００，さらに好ましくは１／３００）を超えないよ
うにしたものである。このプリント配線板では，少なく
とも一面側の少なくとも最上の導電層が，他の導電層よ
り非常に精細な配線幅を有している。このため，当該一
面側の最上の導体層において，非常に集積度の高い配線
パターンを実現できる。また，高密度なＬＳＩ等との接
続が容易である。
【０００９】このプリント配線板においては，「少なく
とも最上の導電層」の中の少なくとも１つの導電層が，
乾式成膜層とその上の湿式成膜層との２層構造を有し，
層間接続穴およびパターン溝が形成された絶縁層上に形
成され，層間接続およびパターン以外の部分が精密研磨
により除去されたものであることが望ましい。すなわ
ち，このプリント配線板の製造においては，当該導電層
の直下の絶縁層に層間接続穴およびパターン溝を形成し
ておくのである。そして，まず乾式成膜法で当該導電層
の初期層を成膜し，ついでその上に湿式成膜法で成膜す
るのである。そして精密研磨により，層間接続およびパ
ターン以外の部分の導電層を除去するのである。このよ
うにすると，穴埋めのための導体形成と配線パターンの
ための導体形成とを同時に行うことができる。また，層
間導通部分の穴径が小さくても確実な導通がとられる。
これにより，上層の精細度の向上に寄与できる。また，
表面のコプラナリティーにも優れる。
とも最上の導電層」の中の少なくとも１つの導電層が，
乾式成膜層とその上の湿式成膜層との２層構造を有し，
層間接続穴およびパターン溝が形成された絶縁層上に形
成され，層間接続およびパターン以外の部分が精密研磨
により除去されたものであることが望ましい。すなわ
ち，このプリント配線板の製造においては，当該導電層
の直下の絶縁層に層間接続穴およびパターン溝を形成し
ておくのである。そして，まず乾式成膜法で当該導電層
の初期層を成膜し，ついでその上に湿式成膜法で成膜す
るのである。そして精密研磨により，層間接続およびパ
ターン以外の部分の導電層を除去するのである。このよ
うにすると，穴埋めのための導体形成と配線パターンの
ための導体形成とを同時に行うことができる。また，層
間導通部分の穴径が小さくても確実な導通がとられる。
これにより，上層の精細度の向上に寄与できる。また，
表面のコプラナリティーにも優れる。
【００１０】そして，本発明のプリント配線板の製造方
法では，ラミネーティング，印刷，液状樹脂の塗布，湿
式金属めっき，フォトリソグラフィ，エッチングからな
る要素技術群を用いて内層の導電層および絶縁層の積層
体を製造し，その後その積層体の少なくとも一面に，ス
ピンコート，乾式成膜，フォトリソグラフィ，精密研磨
からなる要素技術群を用いて上層の導電層および絶縁層
を積層し，もって導電層と絶縁層とが交互に積層された
プリント配線板を製造する。このため，上層の精細度が
非常に高いプリント配線板が得られる。
法では，ラミネーティング，印刷，液状樹脂の塗布，湿
式金属めっき，フォトリソグラフィ，エッチングからな
る要素技術群を用いて内層の導電層および絶縁層の積層
体を製造し，その後その積層体の少なくとも一面に，ス
ピンコート，乾式成膜，フォトリソグラフィ，精密研磨
からなる要素技術群を用いて上層の導電層および絶縁層
を積層し，もって導電層と絶縁層とが交互に積層された
プリント配線板を製造する。このため，上層の精細度が
非常に高いプリント配線板が得られる。
【００１１】
【発明の実施の形態】以下，本発明を具体化した実施の
形態について，添付図面を参照しつつ詳細に説明する。
形態について，添付図面を参照しつつ詳細に説明する。
【００１２】まず，プリント配線板の製造過程を説明す
る。本実施の形態では，図１に示すようなベース基板１
を出発材とする。図１に示すベース基板１は，４層の導
電層と，それらの間の絶縁層とを有している。各導電層
には，適宜のパターン加工が施されている。また，導電
層間の導通をとる層間接続箇所が，随所に設けられてい
る。図中には外層から外層に至る層間接続箇所しか描か
れていないが，内層同士の間の層間接続箇所や，外層と
その直下の内層との間の層間接続箇所も存在する。図１
に示すベース基板１は，ラミネーティング，印刷，液状
樹脂の塗布，湿式金属めっき，フォトリソグラフィ，エ
ッチング，ドリリング，レーザ穴開け加工等の工法によ
り製造されたものである。これらの工法はいずれも，プ
リント配線板の製造過程で一般的に使用されているもの
である。すなわちベース基板１は，一般的な製法により
製造されたものである。ベース基板１中の各絶縁層の厚
さは，３０〜１００μｍ程度である。また，各導電層に
おける配線幅は，３０μｍ以上である。
る。本実施の形態では，図１に示すようなベース基板１
を出発材とする。図１に示すベース基板１は，４層の導
電層と，それらの間の絶縁層とを有している。各導電層
には，適宜のパターン加工が施されている。また，導電
層間の導通をとる層間接続箇所が，随所に設けられてい
る。図中には外層から外層に至る層間接続箇所しか描か
れていないが，内層同士の間の層間接続箇所や，外層と
その直下の内層との間の層間接続箇所も存在する。図１
に示すベース基板１は，ラミネーティング，印刷，液状
樹脂の塗布，湿式金属めっき，フォトリソグラフィ，エ
ッチング，ドリリング，レーザ穴開け加工等の工法によ
り製造されたものである。これらの工法はいずれも，プ
リント配線板の製造過程で一般的に使用されているもの
である。すなわちベース基板１は，一般的な製法により
製造されたものである。ベース基板１中の各絶縁層の厚
さは，３０〜１００μｍ程度である。また，各導電層に
おける配線幅は，３０μｍ以上である。
【００１３】そして，ベース基板１上に上層絶縁層２を
形成する（図２）。上層絶縁層２の形成は，スピンコー
ト法による。スピンコート法は，図３に概念的に示すよ
うに，板状体５０（ベース基板１に相当）上に少量の原
料液５１を滴下して，板状体５０を高速回転させること
による薄膜の形成方法である。すなわち，回転の遠心力
により原料液５１が板状体５０の表面上に均一に広がる
ので，広がった状態で原料液５１を固形化させて薄膜５
２（絶縁層２に相当）とするのである。この手法を使う
ことにより，ベース基板１中の絶縁層より非常に薄い上
層絶縁層２が形成される。また，上層絶縁層２の表面
は，平坦性も優れている。
形成する（図２）。上層絶縁層２の形成は，スピンコー
ト法による。スピンコート法は，図３に概念的に示すよ
うに，板状体５０（ベース基板１に相当）上に少量の原
料液５１を滴下して，板状体５０を高速回転させること
による薄膜の形成方法である。すなわち，回転の遠心力
により原料液５１が板状体５０の表面上に均一に広がる
ので，広がった状態で原料液５１を固形化させて薄膜５
２（絶縁層２に相当）とするのである。この手法を使う
ことにより，ベース基板１中の絶縁層より非常に薄い上
層絶縁層２が形成される。また，上層絶縁層２の表面
は，平坦性も優れている。
【００１４】なお図２中では，上層絶縁層２の厚さがベ
ース基板１中の絶縁層と大差ないように描かれている
が，これは図の見やすさを優先したためである（他の図
についても同様）。上層絶縁層２の実際の厚さは，０．
５〜５μｍ程度であり，ベース基板１中の絶縁層の厚さ
の１/６０〜１/２０程度にすぎない。上層絶縁層２の形
成のための原料液としては，例えばハネウェル社製「Ｓ
ＯＧ Ｔ−１１」が使用可能である。上層絶縁層２の形
成時のベース基板１の回転速度は，３００〜４００ｒｐ
ｍ程度である。
ース基板１中の絶縁層と大差ないように描かれている
が，これは図の見やすさを優先したためである（他の図
についても同様）。上層絶縁層２の実際の厚さは，０．
５〜５μｍ程度であり，ベース基板１中の絶縁層の厚さ
の１/６０〜１/２０程度にすぎない。上層絶縁層２の形
成のための原料液としては，例えばハネウェル社製「Ｓ
ＯＧ Ｔ−１１」が使用可能である。上層絶縁層２の形
成時のベース基板１の回転速度は，３００〜４００ｒｐ
ｍ程度である。
【００１５】次に，上層絶縁層２のパターン加工を行
い，図４の状態とする。図４の状態では，上層絶縁層２
に，貫通穴３やパターン溝４が形成されている。ここで
いう「貫通」とは，上層絶縁層２を貫通しているという
意味である。貫通穴３の底部では，ベース基板１の外層
導電層が露出している。貫通穴３は，ベース基板１の外
層導電層と，上層絶縁層２の上にこれから形成される導
電層との導通箇所となる穴である。パターン溝４は，上
層絶縁層２の上にこれから形成される導電層の配線パタ
ーンをなしている。なお，貫通穴３の周囲には，パター
ン溝４と同じ深さのランド部が形成されている。
い，図４の状態とする。図４の状態では，上層絶縁層２
に，貫通穴３やパターン溝４が形成されている。ここで
いう「貫通」とは，上層絶縁層２を貫通しているという
意味である。貫通穴３の底部では，ベース基板１の外層
導電層が露出している。貫通穴３は，ベース基板１の外
層導電層と，上層絶縁層２の上にこれから形成される導
電層との導通箇所となる穴である。パターン溝４は，上
層絶縁層２の上にこれから形成される導電層の配線パタ
ーンをなしている。なお，貫通穴３の周囲には，パター
ン溝４と同じ深さのランド部が形成されている。
【００１６】この加工はフォトリソグラフィおよびエッ
チングにより行う。すなわち，上層絶縁層２の上にネガ
パターンのレジストを露光および現像により形成し，そ
してエッチングして上層絶縁層２を部分的に溶解させる
のである。ここで，貫通穴３の形成と，その周囲のラン
ド部およびパターン溝４の形成とは別々に行う。そし
て，ランド部およびパターン溝４の形成の際のエッチン
グは，エッチング時間のコントロールによるハーフエッ
チングとする。これにより，ランドの箇所やパターン溝
４の箇所で下層が露出しないようにする。このフォトリ
ソグラフィの際，ＬＳＩ製造プロセス用のステッパーを
用いることにより，０．１μｍ程度の線幅のパターン溝
４を形成することができる。すなわち，ベース基板１中
の導電層における配線幅の１/３００程度の線幅を実現
できるのである。
チングにより行う。すなわち，上層絶縁層２の上にネガ
パターンのレジストを露光および現像により形成し，そ
してエッチングして上層絶縁層２を部分的に溶解させる
のである。ここで，貫通穴３の形成と，その周囲のラン
ド部およびパターン溝４の形成とは別々に行う。そし
て，ランド部およびパターン溝４の形成の際のエッチン
グは，エッチング時間のコントロールによるハーフエッ
チングとする。これにより，ランドの箇所やパターン溝
４の箇所で下層が露出しないようにする。このフォトリ
ソグラフィの際，ＬＳＩ製造プロセス用のステッパーを
用いることにより，０．１μｍ程度の線幅のパターン溝
４を形成することができる。すなわち，ベース基板１中
の導電層における配線幅の１/３００程度の線幅を実現
できるのである。
【００１７】次に，上層導電層５を形成する（図５）。
上層導電層５の形成は，図４の状態の基板の表面（図中
上側の面）上に，銅等の金属の薄膜を形成することによ
り行う。具体的には，まずＰＶＤ（スパッタリング，蒸
着など）等の乾式成膜法で厚さ２〜６００ｎｍ程度の極
薄膜を形成し，次いでその上に湿式めっき法によりめっ
き層を形成するのである。これにより，上層絶縁層２上
に上層導電層５が形成される。その厚さは，パターン溝
４等以外の箇所で０．５〜５μｍ程度である。よって，
上層導電層５は，実は２層構造なのである。また，パタ
ーン溝４や貫通穴３およびそのランドは，めっき金属に
より充填される。なお，上層導電層５のうち乾式成膜法
で形成された極薄膜は，非常に薄いものであるため，図
中には示していない。
上層導電層５の形成は，図４の状態の基板の表面（図中
上側の面）上に，銅等の金属の薄膜を形成することによ
り行う。具体的には，まずＰＶＤ（スパッタリング，蒸
着など）等の乾式成膜法で厚さ２〜６００ｎｍ程度の極
薄膜を形成し，次いでその上に湿式めっき法によりめっ
き層を形成するのである。これにより，上層絶縁層２上
に上層導電層５が形成される。その厚さは，パターン溝
４等以外の箇所で０．５〜５μｍ程度である。よって，
上層導電層５は，実は２層構造なのである。また，パタ
ーン溝４や貫通穴３およびそのランドは，めっき金属に
より充填される。なお，上層導電層５のうち乾式成膜法
で形成された極薄膜は，非常に薄いものであるため，図
中には示していない。
【００１８】次に，精密研磨を行う。これにより，図６
に示す状態とする。図６の状態では，パターン４等以外
の箇所ではもはや上層導電層５が残存していない。精密
研磨により除去されたからである。このため，各パター
ン４やスルーホール３が互いに分離されている。精密検
査は，図７に示すようなＣＭＰ(Chemical MechanicalPo
lishing:化学的機械的研磨)装置を用いて行う。ＣＭＰ
装置は，軸周りに回転可能なポリシングプレート１０
と，その中心からオフセットした位置に設けられたワー
クチャック１１とを有している。ポリシングプレート１
０の上面には，研磨パッド１２が設けられている。ワー
クチャック１１は，研磨対象物１３（ここでは図５の状
態の基板）を保持するものであり，それ自身も軸周りに
回転可能である。また，研磨パッド１２上にはスラリー
液が滴下されるようになっている。
に示す状態とする。図６の状態では，パターン４等以外
の箇所ではもはや上層導電層５が残存していない。精密
研磨により除去されたからである。このため，各パター
ン４やスルーホール３が互いに分離されている。精密検
査は，図７に示すようなＣＭＰ(Chemical MechanicalPo
lishing:化学的機械的研磨)装置を用いて行う。ＣＭＰ
装置は，軸周りに回転可能なポリシングプレート１０
と，その中心からオフセットした位置に設けられたワー
クチャック１１とを有している。ポリシングプレート１
０の上面には，研磨パッド１２が設けられている。ワー
クチャック１１は，研磨対象物１３（ここでは図５の状
態の基板）を保持するものであり，それ自身も軸周りに
回転可能である。また，研磨パッド１２上にはスラリー
液が滴下されるようになっている。
【００１９】図５の状態の基板の精密研磨は，次のよう
にして行う。すなわち，基板をワークチャック１１に，
上層導電層５の面が下向きになるように取り付ける。そ
して，ポリシングプレート１０およびワークチャック１
１をそれぞれ軸回りに回転させながら，基板を研磨パッ
ド１２に接触させる。このとき，研磨パッド１２上にス
ラリー液を流しておく。すると，基板における上層導電
層５の側の面が，スラリー液に含まれるシリカ粒子によ
り研磨される。研磨時間は，パターン４等以外の箇所の
上層導電層５が消失し，かつ，パターン４やスルーホー
ル３のランドが消失しない程度とする。これにより図６
の状態の基板が得られる。
にして行う。すなわち，基板をワークチャック１１に，
上層導電層５の面が下向きになるように取り付ける。そ
して，ポリシングプレート１０およびワークチャック１
１をそれぞれ軸回りに回転させながら，基板を研磨パッ
ド１２に接触させる。このとき，研磨パッド１２上にス
ラリー液を流しておく。すると，基板における上層導電
層５の側の面が，スラリー液に含まれるシリカ粒子によ
り研磨される。研磨時間は，パターン４等以外の箇所の
上層導電層５が消失し，かつ，パターン４やスルーホー
ル３のランドが消失しない程度とする。これにより図６
の状態の基板が得られる。
【００２０】このように本実施の形態では，ＣＭＰ装置
を用いた精密研磨により上層導電層５の面を研磨してい
る。このため，図６の状態の基板は，その上側の面のコ
プラナリティーが非常によい。パターン４等の箇所と上
層絶縁層２との段差もほとんどない。その後，必要に応
じて上層を積層する（図８）。上層の積層は，スピンコ
ート法による絶縁層の形成から精密研磨までを繰り返す
ことによる。
を用いた精密研磨により上層導電層５の面を研磨してい
る。このため，図６の状態の基板は，その上側の面のコ
プラナリティーが非常によい。パターン４等の箇所と上
層絶縁層２との段差もほとんどない。その後，必要に応
じて上層を積層する（図８）。上層の積層は，スピンコ
ート法による絶縁層の形成から精密研磨までを繰り返す
ことによる。
【００２１】かくして製造された本形態に係るプリント
配線板（図６または図８）では，ベース基板１の部分と
上層部分６との間に種々の違いがある。まず，製造プロ
セスが異なっている。すなわち，ベース基板１の部分
は，従来からプリント配線板の製造に一般的に用いられ
ている手法により製造されたものである。これに対し上
層部分６は，スピンコート，ＰＶＤ，精密研磨といっ
た，半導体装置の製造に用いられる手法を取り入れて製
造されたものである。
配線板（図６または図８）では，ベース基板１の部分と
上層部分６との間に種々の違いがある。まず，製造プロ
セスが異なっている。すなわち，ベース基板１の部分
は，従来からプリント配線板の製造に一般的に用いられ
ている手法により製造されたものである。これに対し上
層部分６は，スピンコート，ＰＶＤ，精密研磨といっ
た，半導体装置の製造に用いられる手法を取り入れて製
造されたものである。
【００２２】そしてそのことにより，ベース基板１の部
分と上層部分６とでは，絶縁層の厚さも異なっている。
すなわち，ベース基板１の部分の絶縁層（フィルムラミ
ネーティング等による）は，３０〜１００μｍ程度であ
る。これに対し，上層部分６の絶縁層（スピンコート法
による）は，０．５〜５μｍ程度でしかない。これは，
ベース基板１の部分の絶縁層の厚さの１/６０〜１/２０
程度にすぎない。また，導電層のパターンの精細度にも
差がある。すなわち，ベース基板１の部分の配線幅は，
３０μｍ以上である。これに対し，上層部分６の配線幅
は０．１μｍ程度でしかない。これは，ベース基板１の
部分の配線幅の１／３００程度にすぎない。層間接続穴
の径も同様に，ベース基板１の部分より上層部分６で小
さい。また，表面のコプラナリティーにも差がある。す
なわち，上層部分６の表面は，精密研磨面であり，Ｒｍ
ａｘ値でわずか０．４ｎｍ程度しかない。これに対し，
ベース基板１の部分の表面（図１の上側の絶縁層の表
面）は，Ｒｍａｘ値で１〜２μｍ程度もある。このよう
に本形態のプリント配線板は，上層部分６の精細度およ
びコプラナリティーが非常に優れている。このため，パ
ッケージレスで高密度ＬＳＩを搭載することも可能であ
る。
分と上層部分６とでは，絶縁層の厚さも異なっている。
すなわち，ベース基板１の部分の絶縁層（フィルムラミ
ネーティング等による）は，３０〜１００μｍ程度であ
る。これに対し，上層部分６の絶縁層（スピンコート法
による）は，０．５〜５μｍ程度でしかない。これは，
ベース基板１の部分の絶縁層の厚さの１/６０〜１/２０
程度にすぎない。また，導電層のパターンの精細度にも
差がある。すなわち，ベース基板１の部分の配線幅は，
３０μｍ以上である。これに対し，上層部分６の配線幅
は０．１μｍ程度でしかない。これは，ベース基板１の
部分の配線幅の１／３００程度にすぎない。層間接続穴
の径も同様に，ベース基板１の部分より上層部分６で小
さい。また，表面のコプラナリティーにも差がある。す
なわち，上層部分６の表面は，精密研磨面であり，Ｒｍ
ａｘ値でわずか０．４ｎｍ程度しかない。これに対し，
ベース基板１の部分の表面（図１の上側の絶縁層の表
面）は，Ｒｍａｘ値で１〜２μｍ程度もある。このよう
に本形態のプリント配線板は，上層部分６の精細度およ
びコプラナリティーが非常に優れている。このため，パ
ッケージレスで高密度ＬＳＩを搭載することも可能であ
る。
【００２３】以上詳細に説明したように本実施の形態で
は，一般的な製法で製造されたベース基板１上に，半導
体技術の手法を使用して上層部分６を積層することとし
ている。これにより，上層部分６の精細度やコプラナリ
ティーがベース基板１の部分より飛躍的に優れたプリン
ト配線板およびその製造方法が実現されている。特に，
上層絶縁層２の形成手法として，スピンコート法を用い
ている。このことが，上層絶縁層２の薄層化に寄与して
いる。さらにこれにより，上層部分６のスルーホールの
小径化に寄与している。また，上層部分６の導体層およ
びそのパターン４の形成手法として，パターン加工した
絶縁層２上に乾式法と湿式法とで相次いで成膜する手法
を採用している。これにより，配線とスルーホールとの
同時形成を可能としている。また，その後のパターン４
の分離に，精密研磨を使用している。これにより，表面
のコプラナリティーに貢献している。そして，本形態の
プリント配線板は，ワイヤやバンプを介さずに直接に高
密度ＬＳＩと接続することも可能である。また，本発明
の応用により，プリント配線板中に集積回路そのものを
作り込む技術への発展も可能である。
は，一般的な製法で製造されたベース基板１上に，半導
体技術の手法を使用して上層部分６を積層することとし
ている。これにより，上層部分６の精細度やコプラナリ
ティーがベース基板１の部分より飛躍的に優れたプリン
ト配線板およびその製造方法が実現されている。特に，
上層絶縁層２の形成手法として，スピンコート法を用い
ている。このことが，上層絶縁層２の薄層化に寄与して
いる。さらにこれにより，上層部分６のスルーホールの
小径化に寄与している。また，上層部分６の導体層およ
びそのパターン４の形成手法として，パターン加工した
絶縁層２上に乾式法と湿式法とで相次いで成膜する手法
を採用している。これにより，配線とスルーホールとの
同時形成を可能としている。また，その後のパターン４
の分離に，精密研磨を使用している。これにより，表面
のコプラナリティーに貢献している。そして，本形態の
プリント配線板は，ワイヤやバンプを介さずに直接に高
密度ＬＳＩと接続することも可能である。また，本発明
の応用により，プリント配線板中に集積回路そのものを
作り込む技術への発展も可能である。
【００２４】なお，本実施の形態は単なる例示にすぎ
ず，本発明を何ら限定するものではない。したがって本
発明は当然に，その要旨を逸脱しない範囲内で種々の改
良，変形が可能である。例えば，本実施の形態では，ベ
ース基板１の片面にのみ上層部分６を積層したが，両面
に上層部分６を積層してもよい。また，上層絶縁層２の
パターニングは，上層絶縁層２上にレジスト形成する代
わりに，感光性を有する上層絶縁層２を用い，直接これ
を露光することにより行ってもよい。また，上層導電層
５の形成において，ＰＶＤの代わりにＣＶＤを用いても
よい。
ず，本発明を何ら限定するものではない。したがって本
発明は当然に，その要旨を逸脱しない範囲内で種々の改
良，変形が可能である。例えば，本実施の形態では，ベ
ース基板１の片面にのみ上層部分６を積層したが，両面
に上層部分６を積層してもよい。また，上層絶縁層２の
パターニングは，上層絶縁層２上にレジスト形成する代
わりに，感光性を有する上層絶縁層２を用い，直接これ
を露光することにより行ってもよい。また，上層導電層
５の形成において，ＰＶＤの代わりにＣＶＤを用いても
よい。
【００２５】
【発明の効果】以上の説明から明らかなように本発明に
よれば，特に上層におけるパターンの精細度を向上さ
せ，高密度ＬＳＩとの接続性を良くしたプリント配線板
およびその製造方法が提供されている。
よれば，特に上層におけるパターンの精細度を向上さ
せ，高密度ＬＳＩとの接続性を良くしたプリント配線板
およびその製造方法が提供されている。
【図１】出発状態のベース基板を示す断面図である。
【図２】スピンコート法により上層絶縁層を形成した状
態を示す断面図である。
態を示す断面図である。
【図３】スピンコート法を簡単に説明する概念図であ
る。
る。
【図４】上層絶縁層をパターン加工した状態を示す断面
図である。
図である。
【図５】導電層を形成した状態を示す断面図である。
【図６】精密研磨した状態を示す断面図である。
【図７】ＣＭＰ装置を簡単に説明する概念図である。
【図８】さらに上層を積層した状態を示す断面図であ
る。
る。
１ ベース基板
２ 上層絶縁層
４ パターン
６ 上層部分
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 1/09 Ｈ０５Ｋ 1/09 Ｃ
Ｆターム(参考） 4E351 BB01 BB35 CC01 CC03 CC06
DD02 DD04 GG20
5E346 AA12 AA15 AA32 AA43 CC08
CC31 CC32 DD02 DD03 DD12
DD16 DD17 DD25 DD32 DD33
EE01 EE34 EE39 FF04 FF07
FF17 GG07 GG10 GG15 GG17
HH22 HH24 HH25 HH26 HH31
HH40
Claims (5)
- 【請求項１】 導電層と絶縁層とを交互に積層してなる
プリント配線板において，少なくとも一面側の少なくと
も最上の絶縁層の厚さが，他の絶縁層の厚さの１／４を
超えないことを特徴とするプリント配線板。 - 【請求項２】 請求項１に記載するプリント配線板にお
いて，前記「少なくとも最上の絶縁層」の中の少なくと
も１つの絶縁層が，スピンコート法により形成されたも
のであることを特徴とするプリント配線板。 - 【請求項３】 導電層と絶縁層とを交互に積層してなる
プリント配線板において，少なくとも一面側の少なくと
も最上の導電層における配線幅が，他の導電層における
配線幅の１／５を超えないことを特徴とするプリント配
線板。 - 【請求項４】 請求項３に記載するプリント配線板にお
いて，前記「少なくとも最上の導電層」の中の少なくと
も１つの導電層が，乾式成膜層とその上の湿式成膜層と
の２層構造を有し，層間接続穴およびパターン溝が形成
された絶縁層上に形成され，層間接続およびパターン以
外の部分が精密研磨により除去されたものであることを
特徴とするプリント配線板。 - 【請求項５】 導電層と絶縁層とを交互に積層してなる
プリント配線板を製造する方法において，ラミネーティ
ング，印刷，液状樹脂の塗布，湿式金属めっき，フォト
リソグラフィ，エッチングからなる要素技術群を用いて
内層の導電層および絶縁層の積層体を製造し，その後そ
の積層体の少なくとも一面に，スピンコート，乾式成
膜，フォトリソグラフィ，精密研磨からなる要素技術群
を用いて上層の導電層および絶縁層を積層することを特
徴とするプリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080871A JP2003283127A (ja) | 2002-03-22 | 2002-03-22 | プリント配線板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002080871A JP2003283127A (ja) | 2002-03-22 | 2002-03-22 | プリント配線板およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007327239A Division JP2008085373A (ja) | 2007-12-19 | 2007-12-19 | プリント配線板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003283127A true JP2003283127A (ja) | 2003-10-03 |
Family
ID=29229724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002080871A Pending JP2003283127A (ja) | 2002-03-22 | 2002-03-22 | プリント配線板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003283127A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100428873C (zh) * | 2003-11-28 | 2008-10-22 | 株式会社东芝 | 多层印刷线路板以及用于制造该多层印刷线路板的方法 |
-
2002
- 2002-03-22 JP JP2002080871A patent/JP2003283127A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100428873C (zh) * | 2003-11-28 | 2008-10-22 | 株式会社东芝 | 多层印刷线路板以及用于制造该多层印刷线路板的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4716819B2 (ja) | インターポーザの製造方法 | |
| KR100687126B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3486184B2 (ja) | チップキャリヤ基板 | |
| KR100941691B1 (ko) | 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩 | |
| KR101215648B1 (ko) | 반도체 칩 및 그 제조방법 | |
| JP2007012854A (ja) | 半導体チップ及びその製造方法 | |
| JPH0423390A (ja) | 多層配線基板の製造方法 | |
| US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
| JP2001320150A (ja) | スタンパを使った配線基板の製造方法及び配線基板 | |
| JPH0519818B2 (ja) | ||
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| JP2777020B2 (ja) | 配線層の平坦化方法 | |
| JP4022180B2 (ja) | 多層配線基板の製造方法 | |
| JP2008085373A (ja) | プリント配線板およびその製造方法 | |
| US20140042122A1 (en) | Method of manufacturing printed circuit board | |
| JP2836616B2 (ja) | 導体配線パターンの形成方法 | |
| JP2003283127A (ja) | プリント配線板およびその製造方法 | |
| TWI685939B (zh) | 封裝基板及其製法 | |
| US20030215566A1 (en) | Fine patterning and fine solid via process for multi-layer substrate | |
| JP2005167048A (ja) | 多層配線基板 | |
| JP6812678B2 (ja) | 配線板の製造方法 | |
| JP4153422B2 (ja) | プリント配線板の製造方法 | |
| KR102412292B1 (ko) | 패키징 기판 및 이를 포함하는 반도체 장치 | |
| US20150129291A1 (en) | Printed circuit board and method of manufacturing printed circuit board | |
| JPH10214832A (ja) | 多層配線構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Written amendment |
Effective date: 20070611 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |