JP2007012854A - 半導体チップ及びその製造方法 - Google Patents

半導体チップ及びその製造方法 Download PDF

Info

Publication number
JP2007012854A
JP2007012854A JP2005191407A JP2005191407A JP2007012854A JP 2007012854 A JP2007012854 A JP 2007012854A JP 2005191407 A JP2005191407 A JP 2005191407A JP 2005191407 A JP2005191407 A JP 2005191407A JP 2007012854 A JP2007012854 A JP 2007012854A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor chip
wiring pattern
hole
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005191407A
Other languages
English (en)
Other versions
JP4250154B2 (ja
Inventor
Hiroshi Murayama
啓 村山
Mitsutoshi Azuma
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005191407A priority Critical patent/JP4250154B2/ja
Priority to KR1020060058088A priority patent/KR101178823B1/ko
Priority to US11/427,562 priority patent/US7843068B2/en
Priority to EP06013661A priority patent/EP1739747A3/en
Publication of JP2007012854A publication Critical patent/JP2007012854A/ja
Application granted granted Critical
Publication of JP4250154B2 publication Critical patent/JP4250154B2/ja
Priority to US12/901,028 priority patent/US8338289B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】 本発明は、外部接続端子と電気的に接続される貫通ビアを配設するための貫通孔を容易に形成して、製造コストを低減することのできる半導体チップ及びその製造方法を提供することを課題とする。
【解決手段】 半導体基板１１と、半導体基板１１を貫通する貫通孔１７に設けられた貫通ビア１２と、半導体基板１１上に積層された絶縁層２１−１〜２１−３、第１の配線パターン２２、及び第２の配線パターン２３を備えた多層配線構造体１４と、多層配線構造体１４の最上層に設けられた外部接続端子１５とを有し、第２の配線パターン２３により貫通ビア１２と外部接続端子１５との間を電気的に接続した。
【選択図】 図７

Description

本発明は、半導体チップ及びその製造方法に係り、特に複数の半導体チップを積み重ねて電気的に接続する半導体チップ及びその製造方法に関する。
従来、実装密度の向上を図るために、複数の半導体チップを積み重ねて電気的に接続することが行なわれている。これら複数の半導体チップには、半導体チップを貫通すると共に、半導体チップに設けられた外部接続端子と電気的に接続された貫通ビアが形成されている（図１参照）。
図１は、貫通ビアを備えた従来の半導体チップの断面図である。
図１を参照するに、半導体チップ１００は、半導体基板１０１と、絶縁膜１０２，１０５，１０８と、多層配線構造体１０３と、外部接続端子１０４と、貫通孔１０７と、貫通ビア１０９とを有する。
絶縁膜１０２は、薄板化された半導体基板１０１上に設けられている。絶縁膜１０２は、多層配線構造体１０３に設けられた配線１１２と半導体基板１０１との間を絶縁する。多層配線構造体１０３は、複数の積層された絶縁層１１１、配線１１２、及びビア１１３から構成されている。
外部接続端子１０４は、多層配線構造体１０３の最上層に設けられている。絶縁膜１０５は、外部接続端子１０４を露出すると共に、多層配線構造体１０３の上面を覆うように設けられている。
貫通孔１０７は、半導体基板１０１と多層配線構造体１０３とを貫通すると共に、外部接続端子１０４を露出するように形成されている。絶縁膜１０８は、貫通孔１０７の側面を覆うように設けられている。絶縁膜１０８は、貫通ビア１０９と半導体基板１０１との間を絶縁するためのものである。貫通ビア１０９は、絶縁膜１０８が形成された貫通孔１０７に設けられている。貫通ビア１０９は、半導体基板１０１の裏面１０１Ｂと外部接続端子１０４との間を電気的に接続する。
図２〜図６は、従来の半導体チップの製造工程を示す図である。図２〜図６において、図１で説明した半導体チップ１００と同一構成部分には同一符号を付す。
次に、図２〜図６を参照して、半導体チップ１００の製造方法について説明する。始めに、図２の工程では、半導体基板１０１上に、絶縁膜１０２，１０５と、多層配線構造体１０３と、外部接続端子１０４とを形成し、その後、半導体基板１０１を裏面１０１Ｂ側から薄板化する。
次いで、図３の工程では、ドライエッチング法により、半導体基板１０１の裏面１０１Ｂ側から外部接続端子１０４を露出する貫通孔１０７を形成する。次いで、図４の工程では、貫通孔１０７に絶縁膜１０８を形成する。続いて、図５の工程では、外部接続端子１０４に設けられた不要な絶縁膜１０８を除去する。その後、図６の工程では、絶縁膜１０８が設けられた貫通孔１０７に貫通ビア１０９を形成する。これにより、半導体チップ１００が製造される（例えば、特許文献１参照。）。
特開２００１−６０６５４号公報
しかしながら、従来の半導体チップ１００では、貫通孔１０７を形成する際、複数の異なる材料（例えば、絶縁膜１０２、絶縁層１１１、及び配線１１２等）をエッチングしなければならないため、貫通孔１０７を形成することが困難であった。
また、半導体基板１０１、絶縁膜１０２、絶縁層１１１、配線１１２毎にエッチングを行って貫通孔１０７を形成した場合には、製造工程が煩雑となり、半導体チップ１００の製造コストが増加するという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、外部接続端子と電気的に接続される貫通ビアを配設するための貫通孔を容易に形成して、製造コストを低減することのできる半導体チップ及びその製造方法を提供することを目的とする。
本発明の一観点によれば、半導体基板と、前記半導体基板上に積層された複数の絶縁層と、該複数の絶縁層に設けられた第１の配線パターンとを備えた多層配線構造体と、前記多層配線構造体の最上層に外部接続端子とを有する半導体チップにおいて、前記半導体基板を貫通する貫通孔に貫通ビアを設け、前記複数の絶縁層に貫通ビアと外部接続端子との間を電気的に接続する第２の配線パターンを設けたことを特徴とする半導体チップが提供される。
本発明によれば、複数の絶縁層に貫通ビアと外部接続端子との間を電気的に接続する第２の配線パターンを設けることにより、貫通ビアが配設される貫通孔は、半導体基板のみを貫通するように形成すればよくなるため、従来よりも貫通孔を容易に形成して、半導体チップの製造コストを低減することができる。
本発明の他の観点によれば、半導体基板と、該半導体基板上に積層された複数の絶縁層と該複数の絶縁層に設けられた第１の配線パターンとを備えた多層配線構造体と、該多層配線構造体の最上層に設けられた外部接続端子と、該半導体基板を貫通する貫通孔に設けられた貫通ビアと、該複数の絶縁層に貫通ビアと外部接続端子との間を電気的に接続する第２の配線パターンとを有する半導体チップの製造方法であって、前記半導体基板上に、前記第１の配線パターンと第２の配線パターンとを同時に形成する第１及び第２の配線パターン形成工程と、前記半導体基板に前記第２の配線パターンを露出する貫通孔を形成する貫通孔形成工程と、前記貫通孔の側面に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜が形成された貫通孔に前記貫通ビアを形成する貫通ビア形成工程とを設けたことを特徴とする半導体チップの製造方法が提供される。
本発明によれば、貫通孔は半導体基板のみを貫通する貫通孔であるため、一度のエッチングで容易に貫通孔を形成することが可能となり、半導体チップの製造コストを低減することができる。また、外部接続端子と貫通ビアとの間を電気的に接続する第２の配線パターンを第１の配線パターンと同時に形成することで、製造コストの増加を抑制することができる。
本発明によれば、外部接続端子と電気的に接続される貫通ビアを配設するための貫通孔を容易に形成して、製造コストを低減することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
図７は、本発明の本実施の形態に係る半導体チップの断面図である。
図７を参照するに、半導体チップ１０は、半導体基板１１と、貫通ビア１２と、絶縁膜１３，１８と、多層配線構造体１４と、外部接続端子１５、保護膜１６と、トランジスタ等からなる複数の半導体素子（図示せず）とを有する。
半導体基板１１は、薄板化されており、貫通ビア１２を配設するための貫通孔１７が形成されている。半導体基板１１としては、一例としてシリコン基板を用いることができる。また、半導体基板１１としては、シリコン基板以外にＧａＡｓ等の化合物半導体を用いてもよい。半導体基板１１の厚さＭ１は、例えば、２００μｍとすることができる。
貫通ビア１２は、一例として、ＳｉＯ2からなる絶縁膜１８を介して貫通孔１７に配設されている。貫通ビア１２は、半導体基板１１を貫通しており、一方の端部が半導体基板１１の裏面１１Ｂから露出され、他方の端部が後述する第２の配線パターン２３と電気的に接続されている。貫通ビア１２の材料としては、例えば、Ｃｕを用いることができる。また、貫通ビア１２の直径Ｒ１は、例えば、５０μｍとすることができる。
絶縁膜１３は、例えばＳｉＯ2からなり、半導体基板１１の表面１１Ａを覆うように設けられている。貫通ビア１２と対向する絶縁膜１３には、貫通ビア１２を露出する開口部１３Ａが形成されている。開口部１３Ａの直径Ｒ２は、貫通ビア１２の直径Ｒ１よりも大きく設定されている。開口部１３Ａの直径Ｒ２は、例えば、７０μｍとすることができる。
多層配線構造体１４は、半導体基板１１の表面１１Ａ上に設けられており、複数（本実施の形態の場合は３つ）の積層された絶縁層２１−１〜２１−３と、第１の配線パターン２２と、第２の配線パターン２３とを有する。
絶縁層２１−１〜２１−３は、半導体基板１１の表面１１Ａに絶縁層２１−１、絶縁層２１−２、絶縁層２１−３の順に積層されている。絶縁層２１−１〜２１−３としては、例えば、無機絶縁膜を用いることができ、具体的にはＳｉＯ2膜を用いることができる。
第１の配線パターン２２は、絶縁層２１−１〜２１−３に設けられており、複数の配線２５及びビア２６が電気的に接続された状態で、交互に積層された構成とされている。第１の配線パターン２２は、従来から半導体チップ１０に設けられており、半導体チップ１０の高集積化を行うための配線パターンである。また、第１の配線パターンは、トランジスタ等からなる複数の半導体素子間（図示せず）を電気的に接続して半導体回路を構成する。
第２の配線パターン２３は、貫通ビア１２と絶縁層２１−３上に形成された外部接続端子１５との間を電気的に接続するように絶縁膜１３及び絶縁層２１−１〜２１−３に設けられている。第２の配線パターン２３は、ビア２８Ａ、配線２９、ビア２８Ｂ、配線２９、ビア２８Ｂ、配線２９、ビア２８Ｃが順次積層された構成とされており、ビア２８Ａとビア２８Ｃとの間が電気的に接続されている。また、図示していないが第２の配線パターンは、第１の配線パターンと電気的に接続してもよい。
ビア２８Ａは、絶縁膜１３に形成された開口部１３Ａに設けられており、貫通ビア１２と電気的に接続されている。ビア２８Ｃは、外部接続端子１５と電気的に接続されている。ビア２８Ａ〜２８Ｃ及び配線２９の材料としては、例えば、ＣｕやＡｌ等を用いることができる。
このように、貫通ビア１２と外部接続端子１５との間を電気的に接続する第２の配線パターン２３を設けることにより、貫通ビア１２が配設される貫通孔１７は、半導体基板１１のみを貫通するように形成すればよくなるため、従来よりも貫通孔１１を容易に形成して、半導体チップ１０の製造コストを低減することができる。
外部接続端子１５は、ビア２８Ｃの形成位置に対応する絶縁層２１−３上に設けられている。外部接続端子１５は、ビア２８Ｃと電気的に接続されている。外部接続端子１５の材料としては、例えば、ＣｕやＡｌ等を用いることができる。また、外部接続端子１５の厚さは、例えば、０．５μｍとすることができる。
保護膜１６は、外部接続端子１５を露出させた状態で、絶縁層２１−３を覆うように設けられている。保護膜１６としては、例えば、ＳｉＯ2膜、ＳｉＮ膜、ポリイミド系樹脂等を用いることができる。
本実施の形態の半導体チップによれば、貫通ビア１２と外部接続端子１５との間を電気的に接続する第２の配線パターン２３を設けることにより、貫通ビア１２が配設される貫通孔１７は、半導体基板１１のみを貫通するように形成すればよくなるため、従来よりも貫通孔１１を容易に形成して、半導体チップ１０の製造コストを低減することができる。
図８〜図２２は、本実施の形態に係る半導体チップの製造工程を示す図である。図８〜図２２において、図７で説明した半導体チップ１０と同一構成部分には同一符号を付す。
始めに、図８の工程では、薄板化する前の半導体基板１１上に、絶縁膜１３と、ビア２８Ａの形状に対応する開口部３２Ａを有したレジスト膜３２とを順次形成する。半導体基板１１としては、例えば、シリコンウエハを用いることができる。絶縁膜１３としては、例えば、ＳｉＯ2膜を用いることができる。
次いで、図９の工程では、レジスト膜３２をマスクとするエッチングにより、絶縁膜１３に半導体基板１１を露出する開口部１３Ａを形成する。開口部１３Ａの直径Ｒ２は、例えば、７０μｍとすることができる。また、レジスト膜３２は、開口部１３Ａを形成後にレジスト剥離液により除去する。
次いで、図１０の工程では、開口部１３Ａに対応する半導体基板１１上及び絶縁膜１３上にシード層３３を形成する。シード層３３としては、例えば、スパッタ法、蒸着法、無電解めっき法等の方法により、Ｔｉ層とＣｕ層とを順次積層させたＴｉ／Ｃｕ積層膜を用いることができる。
続いて、シード層３３上に、第１の配線パターン２２の形成領域（この場合は配線２５の形成領域）を露出する開口部３４Ａと、第２の配線パターン２３の形成領域（この場合はビア２８Ａ及び配線２９の形成領域）を露出する開口部３４Ｂとを有するレジスト膜３４を形成する。
次いで、図１１の工程では、電解めっき法により、シード層３３上にめっき膜を析出させて、開口部３４Ａに対応するシード層３３上に配線２５（第１の配線パターン２２）と、開口部３４Ｂに対応するシード層３３上にビア２８Ａ及び配線２９（第２の配線パターン２３）とを同時に形成する。配線２５，２９及びビア２８Ａとしては、例えば、Ｃｕめっき膜を用いることができる。
次いで、図１２の工程では、レジスト膜３４をレジスト剥離液により除去する。次いで、図１３の工程では、図１２に示した構造体上を覆うと共に、配線２５を露出する開口部３５Ａと、配線２９を露出する開口部３５Ｂとを有した絶縁層２１−１を形成する。
続いて、先に説明した図１０〜図１２の工程と同様な手法により、図１４に示すように、絶縁膜２１−１にビア２８Ｂ，２６及び配線２５，２９（第１及び第２の配線パターン２２，２３）を同時に形成する。次いで、図１３の工程と同様な手法により絶縁層２１−２を形成後、図１０〜図１３の工程を繰り返し行なうことで、図１５に示すように、積層された絶縁層２１−１〜２１−３と、第１の配線パターン２２と、第２の配線パターン２３とを有する多層配線構造体１４が形成される。ビア２８Ｂ，２６としては、例えば、Ｃｕめっき膜を用いることができる。また、絶縁層２１−１〜２１−３としては、例えば、ＣＶＤ法により形成されたＳｉＯ2膜を用いることができる。
このように、第１の配線パターン２２と第２の配線パターン２３とを同時に形成することで、第２の配線パターン２３を形成するための工程を別途設ける必要がなくなるため、製造コストの増加を抑制することができる。
次いで、図１６の工程では、ビア２８Ｃの形成位置に対応する絶縁層２１−３上に外部接続端子１５を形成し、続いて、外部接続端子１５を露出すると共に、絶縁層２１−３の上面を覆う保護膜１６を形成する。具体的には、例えば、スパッタ法により外部接続端子１５となるＡｌ膜（厚さ０．５μｍ）を成膜し、その後、スピンコート法、スプレー法、ディップ法等により保護膜１６となるポリイミド系樹脂を形成する。
次いで、図１７の工程では、半導体基板１１の裏面１１Ｂ側から半導体基板１１を薄板化する（半導体基板薄板化工程）。半導体基板１１の薄板化には、例えば、バックサイドグラインダーを用いることができる。薄板化された半導体基板１１の厚さＭ１は、例えば、２００μｍとすることができる。
このように、半導体基板１１を薄板化することにより、貫通孔１７のアスペクト比（半導体基板１１の厚さＭ１／貫通孔１７の直径）を小さくして、貫通孔１７を精度良く形成することができる。なお、グラインダー以外の研削法を用いて、半導体基板１１の薄板化を行なってもよい。
次いで、図１８の工程では、薄板化された半導体基板１１の裏面１１Ｂに、貫通ビア１２の形成位置に対応する半導体基板１１を露出する開口部３６Ａを有したレジスト層３６を形成する。
次いで、図１９の工程では、レジスト層３６をマスクとするドライエッチング法により、半導体基板１１を貫通し、第２の配線パターン２３のビア２８Ａを露出する貫通孔１７を形成する（貫通孔形成工程）。レジスト層３６は、貫通孔１７を形成後、レジスト剥離液により除去する。
このように、半導体基板１１のみを貫通する貫通孔１７を一度のエッチングで容易に形成することで、半導体チップ１０の製造コストを低減させることができる。
次いで、図２０の工程では、貫通孔１７に絶縁膜１８を形成する（絶縁膜形成工程）。具体的には、例えば、ＣＶＤ法によりＳｉＯ2膜を形成する。次いで、図２１の工程では、ビア２８Ａに設けられた絶縁膜１８を除去する。絶縁膜１８の除去には、例えば、ドライエッチング法やウエットエッチング法等を用いることができる。ウエットエッチング法のエッチング液としては、例えば、ＫＯＨ溶液を用いることができる。
次いで、図２２の工程では、絶縁膜１８が設けられた貫通孔１７に導電材料を充填して、貫通ビア１２を形成する（貫通ビア形成工程）。具体的には、図２１に示した構造体の下面と絶縁膜１８が設けられた貫通孔１７とを覆うように、スパッタ法によりシード層となるＴｉ／Ｃｕ積層膜を形成し、貫通孔１７が露出する開口部を有したレジスト膜を図２１に示した構造体の下面に形成し、シード層からの給電による電解めっき法により導電材料を貫通孔１７に充填し、次いで、レジスト膜と、不要なＴｉ／Ｃｕ積層膜とを順次除去する。
この際、貫通孔１７の周囲の絶縁膜１８が露出するように上記レジスト膜の開口部を形成することで、貫通ビア１２の端部にパッドを形成したり、レジスト膜に配線の形状に対応する開口部を形成して、図２１に示した構造体の下面に貫通ビア１２と電気的に接続された配線を形成してもよい。
なお、シード層は、スパッタ法以外に蒸着法や無電解めっき法により形成してもよい。また、導電材料としては、例えば、Ｃｕを用いることができる。貫通ビア１２の直径Ｒ１は、例えば、５０μｍとすることができる。
本実施の形態の半導体チップの製造方法によれば、半導体基板１１のみを貫通する貫通孔１７を、一度のエッチングで容易に形成して、半導体チップ１０の製造コストを低減することができる。また、外部接続端子１５と貫通ビア１２との間を電気的に接続する第２の配線パターン２３を第１の配線パターン２２と同時に形成することで、製造コストの増加を抑制することができる。
図２３は、本実施の形態の第１変形例に係る半導体チップの断面図である。図２３において、本実施の形態の半導体チップ１０と同一構成部分には同一符号を付し、その説明を省略する。
図２３を参照するに、半導体チップ４０は、貫通ビア１２を外部接続端子１５の略直下に位置する半導体基板１１に設け、複数のビア２８Ａ〜２８Ｃを貫通ビア１２と外部接続端子１５との間に位置する複数の絶縁層２１−１〜２１−３に半導体基板１１の面と略直交するように配置した以外は半導体チップ１０と同様に構成される。
このように、複数のビア２８Ａ〜２８Ｃを貫通ビア１２と外部接続端子１５との間に位置する複数の絶縁層２１−１〜２１−３に半導体基板１１の面と略直交するように配置することにより、外部接続端子１５と貫通ビア１２との間を接続する第２の配線パターン２３の配線長を短くして、半導体チップ４０を高速で動作させることができる。なお、半導体チップ４０は、先に説明した半導体チップ１０と同様な手法により製造することができる。
図２４は、本実施の形態の第２変形例に係る半導体チップの断面図である。図２４において、本実施の形態の半導体チップ１０と同一構成部分には同一符号を付し、その説明を省略する。
図２４を参照するに、半導体チップ５０は、貫通ビア１２及び第２の配線パターン２３の代わりに、貫通ビア５２及び第２の配線パターン５３を設けた以外は半導体チップ１０と同様に構成される。
貫通ビア５２は、薄板化された半導体基板１１と絶縁膜１３とを貫通する貫通孔５１に設けられている。貫通孔５１は、絶縁膜１３上に設けられた配線２９を露出する。貫通ビア５２の材料としては、貫通ビア１２と同様な材料を用いることができる。
第２の配線パターン５３は、先に説明した第２の配線パターン２３の構成からビア２８Ａを取り除いた以外は第２の配線パターン２３と同様に構成される。絶縁膜１３上に設けられた配線２９は、貫通ビア５２と電気的に接続されている。
このような構成とされた半導体チップ５０においても、本実施の形態の半導体チップ１０と同様な効果を得ることができる。
図２５〜図２７は、本実施の形態の第２変形例に係る半導体チップの製造工程を示す図である。図２５〜図２７において、図２４で説明した半導体チップ５０と同一構成部分には同一符号を付す。
始めに、図２５の工程では、半導体基板１１上に、絶縁膜１３、第１及び第２の配線パターン２２，５３、絶縁層２１−１〜２１−３、外部接続端子１５、及び保護膜１６を形成する（第１及び第２の配線パターン形成工程を含む）。続いて、厚さＭ１になるまで半導体基板１１を薄板化する（半導体基板薄板化工程）。第１及び第２の配線パターン２２，５３は、先に説明した図１０〜図１５に示す工程と同様な手法により形成する。
次いで、図２６の工程では、半導体基板１１の裏面１１Ｂに、貫通ビア５２の形成位置に対応する位置に開口部５６Ａを有したレジスト層５６を形成する。続いて、レジスト層５６をマスクとして、ドライエッチング法により、半導体基板１１をエッチングして絶縁膜１３を露出する開口部５７を形成する。
次いで、図２７の工程では、半導体基板１１から露出された絶縁膜１３を除去して、配線２９を露出する貫通孔５１を形成する。絶縁膜１３の除去には、例えば、ドライエッチング法、ウエットエッチング法、レーザ法等を用いることができる。その後、図２０〜図２２の工程と同様な手法により、貫通孔５１の側面及び半導体基板１１の裏面１１Ｂを覆う絶縁膜１３を形成し、続いて、絶縁膜１３が形成された貫通孔５１に貫通ビア５２を形成する（貫通ビア形成工程）ことで、半導体チップ５０が製造される。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、外部接続端子と電気的に接続される貫通ビアを配設するための貫通孔を容易に形成して、製造コストを低減することのできる半導体チップ及びその製造方法に適用できる。
貫通ビアを備えた従来の半導体チップの断面図である。 従来の半導体チップの製造工程を示す図（その１）である。 従来の半導体チップの製造工程を示す図（その２）である。 従来の半導体チップの製造工程を示す図（その３）である。 従来の半導体チップの製造工程を示す図（その４）である。 従来の半導体チップの製造工程を示す図（その５）である。 本発明の本実施の形態に係る半導体チップの断面図である。 本実施の形態に係る半導体チップの製造工程を示す図（その１）である。 本実施の形態に係る半導体チップの製造工程を示す図（その２）である。 本実施の形態に係る半導体チップの製造工程を示す図（その３）である。 本実施の形態に係る半導体チップの製造工程を示す図（その４）である。 本実施の形態に係る半導体チップの製造工程を示す図（その５）である。 本実施の形態に係る半導体チップの製造工程を示す図（その６）である。 本実施の形態に係る半導体チップの製造工程を示す図（その７）である。 本実施の形態に係る半導体チップの製造工程を示す図（その８）である。 本実施の形態に係る半導体チップの製造工程を示す図（その９）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１０）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１１）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１２）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１３）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１４）である。 本実施の形態に係る半導体チップの製造工程を示す図（その１５）である。 本実施の形態の第１変形例に係る半導体チップの断面図である。 本実施の形態の第２変形例に係る半導体チップの断面図である。 本実施の形態の第２変形例に係る半導体チップの製造工程を示す図（その１）である。 本実施の形態の第２変形例に係る半導体チップの製造工程を示す図（その２）である。 本実施の形態の第２変形例に係る半導体チップの製造工程を示す図（その３）である。
符号の説明
１０，４０，５０ 半導体チップ
１１ 半導体基板
１１Ａ 表面
１１Ｂ 裏面
１２，５２ 貫通ビア
１３，１８ 絶縁膜
１３Ａ，３２Ａ，３４Ａ，３４Ｂ，３５Ａ，３５Ｂ，３６Ａ，５６Ａ 開口部
１４ 多層配線構造体
１５ 外部接続端子
１６ 保護膜
１７，５１ 貫通孔
２１−１〜２１−３ 絶縁層
２２ 第１の配線パターン
２３，５３ 第２の配線パターン
２５，２９ 配線
２６，２８Ａ〜２８Ｃ ビア
３２，３４，３６，５６ レジスト膜
３３ シード層
Ｍ１ 厚さ
Ｒ１，Ｒ２ 直径

Claims (4)

  1. 半導体基板と、
    前記半導体基板上に積層された複数の絶縁層と、該複数の絶縁層に設けられた第１の配線パターンとを備えた多層配線構造体と、
    前記多層配線構造体の最上層に外部接続端子とを有する半導体チップにおいて、
    前記半導体基板を貫通する貫通孔に貫通ビアを設け、
    前記複数の絶縁層に貫通ビアと外部接続端子との間を電気的に接続する第２の配線パターンを設けたことを特徴とする半導体チップ。
  2. 前記第２の配線パターンは、複数のビア及び配線を有し、
    前記貫通ビアを外部接続端子の略直下に位置する半導体基板に設け、
    前記複数のビアは、貫通ビアと外部接続端子との間に位置する複数の絶縁層に、半導体基板の面と略直交するように配置されていることを特徴とする請求項１に記載の半導体チップ。
  3. 半導体基板と、該半導体基板上に積層された複数の絶縁層と該複数の絶縁層に設けられた第１の配線パターンとを備えた多層配線構造体と、該多層配線構造体の最上層に設けられた外部接続端子と、該半導体基板を貫通する貫通孔に設けられた貫通ビアと、該複数の絶縁層に貫通ビアと外部接続端子との間を電気的に接続する第２の配線パターンとを有する半導体チップの製造方法であって、
    前記半導体基板上に、前記第１の配線パターンと第２の配線パターンとを同時に形成する第１及び第２の配線パターン形成工程と、
    前記半導体基板に前記第２の配線パターンを露出する貫通孔を形成する貫通孔形成工程と、
    前記貫通孔の側面に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜が形成された貫通孔に前記貫通ビアを形成する貫通ビア形成工程とを設けたことを特徴とする半導体チップの製造方法。
  4. 前記貫通孔形成工程の前に、前記半導体基板を薄板化する半導体基板薄板化工程をさらに設けたことを特徴とする半導体チップの製造方法。
JP2005191407A 2005-06-30 2005-06-30 半導体チップ及びその製造方法 Active JP4250154B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005191407A JP4250154B2 (ja) 2005-06-30 2005-06-30 半導体チップ及びその製造方法
KR1020060058088A KR101178823B1 (ko) 2005-06-30 2006-06-27 반도체 칩 및 그 제조 방법
US11/427,562 US7843068B2 (en) 2005-06-30 2006-06-29 Semiconductor chip and method of manufacturing the same
EP06013661A EP1739747A3 (en) 2005-06-30 2006-06-30 Semiconductor chip and method of manufacturing the same
US12/901,028 US8338289B2 (en) 2005-06-30 2010-10-08 Method of manufacturing a semiconductor chip including a semiconductor substrate and a through via provided in a through hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005191407A JP4250154B2 (ja) 2005-06-30 2005-06-30 半導体チップ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007012854A true JP2007012854A (ja) 2007-01-18
JP4250154B2 JP4250154B2 (ja) 2009-04-08

Family

ID=37054435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005191407A Active JP4250154B2 (ja) 2005-06-30 2005-06-30 半導体チップ及びその製造方法

Country Status (4)

Country Link
US (2) US7843068B2 (ja)
EP (1) EP1739747A3 (ja)
JP (1) JP4250154B2 (ja)
KR (1) KR101178823B1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210952A (ja) * 2007-02-26 2008-09-11 Sanyo Electric Co Ltd 半導体装置の製造方法、シリコンインターポーザの製造方法および半導体モジュールの製造方法
JP2010166052A (ja) * 2009-01-13 2010-07-29 Taiwan Semiconductor Manufacturing Co Ltd 低ｋ誘電体ライナーを有するシリコン貫通ビア
JP2010205921A (ja) * 2009-03-03 2010-09-16 Olympus Corp 半導体装置および半導体装置の製造方法
JP2010232400A (ja) * 2009-03-27 2010-10-14 Panasonic Corp 半導体基板と半導体基板の製造方法および半導体パッケージ
JP2011171567A (ja) * 2010-02-19 2011-09-01 Elpida Memory Inc 基板構造物の製造方法及び半導体装置の製造方法
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
US8436448B2 (en) 2008-12-31 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with air gap
US8513058B2 (en) 2010-02-03 2013-08-20 Renesas Electronics Corporation Semiconductor device and method for producing the same
WO2013145043A1 (ja) * 2012-03-27 2013-10-03 パナソニック株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
JP2013251511A (ja) * 2012-06-04 2013-12-12 Macronix Internatl Co Ltd ３ｄ積層マルチチップモジュールの製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809308B2 (ja) * 2007-09-21 2011-11-09 新光電気工業株式会社 基板の製造方法
KR101374338B1 (ko) 2007-11-14 2014-03-14 삼성전자주식회사 관통 전극을 갖는 반도체 장치 및 그 제조방법
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
KR101458958B1 (ko) * 2008-06-10 2014-11-13 삼성전자주식회사 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법
US8227889B2 (en) * 2008-12-08 2012-07-24 United Microelectronics Corp. Semiconductor device
JP5412316B2 (ja) * 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
JP2011238742A (ja) * 2010-05-10 2011-11-24 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
US8338294B2 (en) * 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8587127B2 (en) * 2011-06-15 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same
US9111998B2 (en) 2012-04-04 2015-08-18 Samsung Electronics Co., Ltd Multi-level stack having multi-level contact and method
US9287162B2 (en) 2013-01-10 2016-03-15 Samsung Austin Semiconductor, L.P. Forming vias and trenches for self-aligned contacts in a semiconductor structure
JP6120964B2 (ja) * 2013-07-05 2017-04-26 株式会社日立製作所 半導体装置およびその製造方法
KR102094473B1 (ko) 2013-10-15 2020-03-27 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
JP2016058628A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置、及び半導体装置の製造方法
JP2017009704A (ja) * 2015-06-18 2017-01-12 キヤノン株式会社 多層膜を用いた光学素子、光学系および光学機器
KR20210120399A (ko) 2020-03-26 2021-10-07 삼성전자주식회사 관통 실리콘 비아를 포함하는 집적 회로 반도체 소자

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423564A (en) 1987-07-17 1989-01-26 Sharp Kk Space type semiconductor device
JPH0533645Y2 (ja) 1987-07-31 1993-08-26
JPH0529483A (ja) 1991-07-19 1993-02-05 Rohm Co Ltd 半導体集積装置
JPH0964050A (ja) 1995-08-29 1997-03-07 Hitachi Ltd 半導体素子およびその製造方法
JP3184493B2 (ja) 1997-10-01 2001-07-09 松下電子工業株式会社 電子装置の製造方法
JP3563604B2 (ja) * 1998-07-29 2004-09-08 株式会社東芝 マルチチップ半導体装置及びメモリカード
JP3726579B2 (ja) 1999-08-20 2005-12-14 セイコーエプソン株式会社 半導体装置およびその製造方法
US6882045B2 (en) 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
JP3779524B2 (ja) * 2000-04-20 2006-05-31 株式会社東芝 マルチチップ半導体装置及びメモリカード
JP4123682B2 (ja) 2000-05-16 2008-07-23 セイコーエプソン株式会社 半導体装置及びその製造方法
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
KR100364635B1 (ko) * 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
US6495912B1 (en) * 2001-09-17 2002-12-17 Megic Corporation Structure of ceramic package with integrated passive devices
EP1351288B1 (en) * 2002-04-05 2015-10-28 STMicroelectronics Srl Process for manufacturing an insulated interconnection through a body of semiconductor material and corresponding semiconductor device
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
JP4327644B2 (ja) 2004-03-31 2009-09-09 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2007250561A (ja) 2004-04-12 2007-09-27 Japan Science & Technology Agency 半導体素子および半導体システム
JPWO2005101476A1 (ja) 2004-04-16 2008-03-06 独立行政法人科学技術振興機構 半導体素子及び半導体素子の製造方法
JP3897036B2 (ja) 2004-07-27 2007-03-22 株式会社ザイキューブ 半導体集積回路装置およびその製造方法
JP5354765B2 (ja) 2004-08-20 2013-11-27 カミヤチョウ アイピー ホールディングス 三次元積層構造を持つ半導体装置の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210952A (ja) * 2007-02-26 2008-09-11 Sanyo Electric Co Ltd 半導体装置の製造方法、シリコンインターポーザの製造方法および半導体モジュールの製造方法
US8436448B2 (en) 2008-12-31 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with air gap
JP2010166052A (ja) * 2009-01-13 2010-07-29 Taiwan Semiconductor Manufacturing Co Ltd 低ｋ誘電体ライナーを有するシリコン貫通ビア
US11600551B2 (en) 2009-01-13 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with low-K dielectric liner
US10707149B2 (en) 2009-01-13 2020-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with low-K dielectric liner
US8399354B2 (en) 2009-01-13 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with low-K dielectric liner
US9064940B2 (en) 2009-01-13 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with low-K dielectric liner
US8890322B2 (en) 2009-03-03 2014-11-18 Olympus Corporation Semiconductor apparatus and method of manufacturing semiconductor apparatus
JP2010205921A (ja) * 2009-03-03 2010-09-16 Olympus Corp 半導体装置および半導体装置の製造方法
JP2010232400A (ja) * 2009-03-27 2010-10-14 Panasonic Corp 半導体基板と半導体基板の製造方法および半導体パッケージ
US8513058B2 (en) 2010-02-03 2013-08-20 Renesas Electronics Corporation Semiconductor device and method for producing the same
JP2011171567A (ja) * 2010-02-19 2011-09-01 Elpida Memory Inc 基板構造物の製造方法及び半導体装置の製造方法
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
WO2013145043A1 (ja) * 2012-03-27 2013-10-03 パナソニック株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
JPWO2013145043A1 (ja) * 2012-03-27 2015-08-03 パナソニックＩｐマネジメント株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
US9236338B2 (en) 2012-03-27 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Built-up substrate, method for manufacturing same, and semiconductor integrated circuit package
JP2013251511A (ja) * 2012-06-04 2013-12-12 Macronix Internatl Co Ltd ３ｄ積層マルチチップモジュールの製造方法

Also Published As

Publication number Publication date
KR20070003591A (ko) 2007-01-05
KR101178823B1 (ko) 2012-09-03
EP1739747A2 (en) 2007-01-03
US8338289B2 (en) 2012-12-25
US7843068B2 (en) 2010-11-30
JP4250154B2 (ja) 2009-04-08
EP1739747A3 (en) 2007-08-01
US20110027990A1 (en) 2011-02-03
US20070001312A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
JP4250154B2 (ja) 半導体チップ及びその製造方法
US7830018B2 (en) Partitioned through-layer via and associated systems and methods
KR100641696B1 (ko) 반도체 장치 제조방법
JP5222459B2 (ja) 半導体チップの製造方法、マルチチップパッケージ
JP4716819B2 (ja) インターポーザの製造方法
JP5596919B2 (ja) 半導体装置の製造方法
JP2009027174A (ja) システムインパッケージ及びその製造方法
US20110283535A1 (en) Wiring board and method of manufacturing the same
KR20170009128A (ko) 회로 기판 및 그 제조 방법
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
JP2009272490A (ja) 半導体装置および半導体装置の製造方法
JP2011142291A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP5119623B2 (ja) インターポーザ基板の製造方法
US8519524B1 (en) Chip stacking structure and fabricating method of the chip stacking structure
US20140042122A1 (en) Method of manufacturing printed circuit board
TWI662662B (zh) 晶片封裝結構及其製造方法
EP1768177B1 (en) Method of manufacturing semiconductor chip
JP2010141164A (ja) 多層配線基板の製造方法
JP2006049557A (ja) 半導体装置
JP7077005B2 (ja) 配線基板及びその製造方法
JP5834563B2 (ja) 半導体装置の製造方法
TW201611695A (zh) 無核心層封裝基板與其製造方法
JP6112857B2 (ja) 配線基板及びその製造方法
JP2011238742A (ja) 配線基板の製造方法及び配線基板
JP4580752B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4250154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5