TWI576977B - 中介層結構與其製造方法 - Google Patents
中介層結構與其製造方法 Download PDFInfo
- Publication number
- TWI576977B TWI576977B TW103131179A TW103131179A TWI576977B TW I576977 B TWI576977 B TW I576977B TW 103131179 A TW103131179 A TW 103131179A TW 103131179 A TW103131179 A TW 103131179A TW I576977 B TWI576977 B TW I576977B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- patterned metal
- dielectric
- metal layer
- substrate
- Prior art date
Links
Description
本發明是有關於一種中介層結構與其製造方法。
中介層結構(Interposer)是一種連接於晶片(Die)和封裝之間的晶片整合結構,它可使晶片上的焊墊間距(Pad Pitch)減少。具體而言,中介層結構是一個電子的佈線介面介於晶片和底座(Socket)之間,其目的在於散佈一個連接點到更寬的間距或重佈一個連接點至另一個的線路。中介層結構之材質可以為矽、玻璃或陶瓷。
另外,中介層結構裡可放置內埋元件的薄膜層,像是一些被動元件、齊納二極體(Zener Diodes)及一些電晶體如電平轉換(Level Shifting)或緩衝器(Buffering)。
為了進一步改善中介層結構的各項特性,相關領域莫不費盡心思開發。如何能提供一種具有較佳特性的中介層結構,實屬當前重要研發課題之一,亦成為當前相關領域亟需改進的目標。
本發明提供一種中介層結構與其製造方法,用以以較低製造成本製造符合微小間距要求的中介層結構(Interposer)。
根據本發明一實施方式,一種中介層結構的製造方法包含以下步驟。首先,形成圖案化金屬層於基板上,並形成介電預備層於圖案化金屬層與基板上,其中介電預備層之材質為玻璃膠。接著,燒結基板、圖案化金屬層以及介電預備層,使介電預備層成為介電層,其中介電層之材質為玻璃或玻璃陶瓷。最後,平坦化介電層並裸露出圖案化金屬層,且移除基板並於介電層之另一側裸露出圖案化金屬層,而形成中介層結構。
於本發明之一或多個實施方式中,中介層結構的製造方法更包含在形成圖案化金屬層之前,形成第一導電晶種層於基板上。
於本發明之一或多個實施方式中,第一導電晶種層之材質為銅,基板之材質為金屬。
於本發明之一或多個實施方式中,中介層結構的製造方法更包含在形成圖案化金屬層之前,形成第二導電晶種層於第一導電晶種層上。
於本發明之一或多個實施方式中,第一導電晶種層之材質為鈦,第二導電晶種層之材質為銅,基板之材質為金屬、矽或玻璃。
於本發明之一或多個實施方式中,其中形成圖案化
金屬層的步驟包含以下細部步驟。首先,形成光阻層於基板上。接著,圖案化光阻層以形成複數個開口。然後,電鍍形成圖案化金屬層於基板上與開口中。最後,移除光阻層。
於本發明之一或多個實施方式中,其中圖案化金屬層之材質為銅。
於本發明之一或多個實施方式中,中介層結構的製造方法更包含在形成介電預備層之前,形成阻隔層於圖案化金屬層與基板上。
於本發明之一或多個實施方式中,阻隔層之材質為鈦、氮化鈦或鉭。
於本發明之一或多個實施方式中,中介層結構的製造方法更包含在形成介電預備層之前,形成氧化層於圖案化金屬層與基板上,其中氧化層之材質為二氧化矽。
於本發明之一或多個實施方式中,形成介電預備層的方法為塗佈玻璃膠於圖案化金屬層與基板上。
於本發明之一或多個實施方式中,其中形成介電預備層的步驟包含以下細部步驟。首先,放置玻璃薄膜(Glass Film)於圖案化金屬層與基板上,其中玻璃薄膜之材質為玻璃膠。接者,按壓玻璃薄膜,以形成介電預備層於圖案化金屬層與基板上。
於本發明之一或多個實施方式中,其中燒結基板、圖案化金屬層以及介電預備層的溫度至少約為攝氏700度。
於本發明之一或多個實施方式中,其中燒結基板、
圖案化金屬層以及介電預備層的時間至少約為2小時。
於本發明之一或多個實施方式中,其中移除基板之方法為蝕刻製程或者平坦化製程。
根據本發明另一實施方式,一種中介層結構,包含介電層以及圖案化金屬層。介電層之材質為矽氧化合物,且介電層具有複數個導通孔。圖案化金屬層設置於導通孔中。
於本發明之一或多個實施方式中,中介層結構更包含氧化金屬層,設置於圖案化金屬層與介電層之間。
於本發明之一或多個實施方式中,圖案化金屬層之材質為銅,且氧化金屬層之材質為氧化銅。
於本發明之一或多個實施方式中,中介層結構更包含阻隔層,設置於圖案化金屬層與介電層之間,阻隔層之材質為鈦、氮化鈦或鉭。
於本發明之一或多個實施方式中,中介層結構更包含氧化層,設置於圖案化金屬層與介電層之間,氧化層之材質為二氧化矽。
本發明上述實施方式藉由先形成圖案化金屬層再形成介電層的製造流程,因而以電鍍製程製造出具有微小間距的圖案化金屬層。相較於傳統使用蝕刻方式來形成圖案化金屬層的製程,以電鍍製程製造中介層結構的設備成本將遠低於傳統製程所需的設備成本,因而大幅降低製造成本。
100、101‧‧‧中介層結構
110‧‧‧基板
122‧‧‧第一導電晶種層
124‧‧‧第二導電晶種層
130‧‧‧圖案化金屬層
132‧‧‧氧化金屬層
142‧‧‧阻隔層
144‧‧‧氧化層
152‧‧‧介電預備層
154‧‧‧介電層
156‧‧‧導通孔
第1圖至第5A圖與第6圖至第11圖繪示依照本發明一實施方式之中介層結構的製程各步驟的剖面圖
第5B圖繪示第5A圖的局部上視圖。
第12圖繪示依照本發明另一實施方式之中介層結構的剖面圖。
以下將以圖式揭露本發明之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
為了滿足半導體元件高積集度(Integration)以及微型化(Miniaturization)的要求,中介層結構(Interposer)的間距(Pitch)要求亦越來越小,然而這可能會造成中介層結構製程上的困難或者提高製造成本。本發明不同實施方式提供一種中介層結構的製造方法,以解決相關問題。
第1圖至第5A圖與第6圖至11圖繪示依照本發明一實施方式之中介層結構100的製程各步驟的剖面圖。本發明不同實施方式之中介層結構100之厚度小於約150微米或者小於約100微米。
如第1圖所繪示,首先提供基板110。具體而言,基板110之材質可為金屬、矽或玻璃。
如第2圖所繪示,形成第一導電晶種層122於基板110上,然後再形成第二導電晶種層124於第一導電晶種層122上。具體而言,第一導電晶種層122之材質為鈦,第二導電晶種層124之材質為銅。其中第二導電晶種層124之功用為在後續的電鍍製程中方便電鍍形成結構於其上,第一導電晶種層122之功用為接合基板110與第二導電晶種層124。
在另一種實施方式中,當基板110之材料為金屬時,第一導電晶種層122與第二導電晶種層124為選擇性地形成於基板110上,例如可以僅形成第一導電晶種層122於基板110上,而沒有形成第二導電晶種層124於第一導電晶種層122上。或者,基板110上甚至可以不需要設置有第一導電晶種層122與第二導電晶種層。
如第3圖、第4圖以及第5A圖所繪示,形成圖案化金屬層130於基板110上。
具體而言,如第3圖所繪示,首先形成光阻層910於第二導電晶種層124上(或者說形成光阻層910於基板110上方),然後再圖案化光阻層910以形成複數個開口912。
接著,如第4圖所繪示,電鍍形成圖案化金屬層130於第二導電晶種層124上與開口912中。
最後,如第5A圖所繪示,移除光阻層910。
圖案化金屬層130的間距(Pitch)範圍可以在10微米(μm)與500微米(μm)之間。
具體而言,圖案化金屬層130為導體柱,但並不限於此。在其他實施方式中,圖案化金屬層130可以為導線結構(Traces)。
第5B圖繪示第5A圖的局部上視圖。如第5B圖所繪示,導體柱為圓柱狀,間隔設置於第二導電晶種層124上。
導體柱的直徑可為約5微米、10、25或者50微米。應了解到,以上所舉之導體柱的直徑僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇導體柱的直徑。
如第3圖與第4圖所繪示,光阻層910可為乾膜(Dry Film)或濕膜(Wet Film)。應了解到,以上所舉之光阻層910的具體實施方式僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇光阻層910的具體實施方式。
需要注意的是,如第5A圖所繪示,在沒有形成第二導電晶種層124的實施方式中,圖案化金屬層130為形成於第一導電晶種層122上與開口912中。在沒有形成第一導電晶種層122與第二導電晶種層124的實施方式中,圖案化金屬層130為形成於基板110上與開口912中。
圖案化金屬層130之材質可與第二導電晶種層124之材質相同。舉例來說,當第二導電晶種層124為銅時,
圖案化金屬層130之材質亦為銅。另外,在沒有形成第二導電晶種層124的實施方式中,圖案化金屬層130之材質可與第一導電晶種層122之材質相同,在沒有形成第一導電晶種層122與第二導電晶種層124的實施方式中,圖案化金屬層130之材質可與基板110之材質相同。
如第6圖所繪示,形成阻隔層142於圖案化金屬層130與第二導電晶種層124上。在其他實施方式中,可以選擇不形成阻隔層142。
需要注意的是,在沒有形成第二導電晶種層124的實施方式中,阻隔層142為形成於圖案化金屬層130與第一導電晶種層122上。在沒有形成第一導電晶種層122與第二導電晶種層124的實施方式中,阻隔層142為形成於圖案化金屬層130與基板110上。
如第7圖所繪示,形成氧化層144於阻隔層142上。在其他實施方式中,可以選擇不形成氧化層144。
需要注意的是,在沒有形成阻隔層142的實施方式中,氧化層144為形成於圖案化金屬層130與第二導電晶種層124上。在沒有形成阻隔層142與第二導電晶種層124的實施方式中,氧化層144為形成於圖案化金屬層130與第一導電晶種層122上。在沒有形成阻隔層142、第一導電晶種層122與第二導電晶種層124的實施方式中,氧化層144為形成於圖案化金屬層130與基板110上。
具體而言,阻隔層142之材質為鈦、氮化鈦或鉭,氧化層144之材質為二氧化矽。阻隔層142與氧化層144
的功能為協助接合圖案化金屬層130與介電層154(如第11圖所繪示)。
如第8圖所繪示,形成介電預備層152於氧化層144上,其中介電預備層152之材質為玻璃膠。
需要注意的是,在沒有形成氧化層144的實施方式中,介電預備層152為形成於阻隔層142上。在沒有形成阻隔層142與氧化層144的實施方式中,介電預備層152為形成於圖案化金屬層130與第二導電晶種層124上。在沒有形成阻隔層142、氧化層144與第二導電晶種層124的實施方式中,介電預備層152為形成於圖案化金屬層130與第一導電晶種層122上。在沒有形成阻隔層142、氧化層144、第一導電晶種層122與第二導電晶種層124的實施方式中,介電預備層152為形成於圖案化金屬層130與基板110上。
具體而言,形成介電預備層152的方法為塗佈玻璃膠於氧化層144上。或者,形成介電預備層152的方法為首先放置玻璃薄膜(Glass Film)於氧化層144上,接著按壓玻璃薄膜,以形成介電預備層152於氧化層144上。玻璃薄膜之材質為玻璃膠。
如第8圖與第9圖所繪示,燒結基板110、第一導電晶種層122、第二導電晶種層124、圖案化金屬層130、阻隔層142、氧化層144以及介電預備層152,使介電預備層152成為介電層154。
具體而言,燒結基板110、第一導電晶種層122、
第二導電晶種層124、圖案化金屬層130、阻隔層142、氧化層144以及介電預備層152的時間至少約為2小時,且燒結溫度至少約為攝氏700度。當燒結溫度小於約900度時,介電層154之材質將燒結為玻璃。當燒結溫度大於約900度時,介電層154之材質將燒結為玻璃陶瓷。
為了符合介電層所需的物性與化性,介電層之材質通常選用單晶矽或者玻璃,然而單晶矽必須在特殊的製程中才能形成,因此必須形成於其他結構之前,因為介電層154是在圖案化金屬層130形成之後才形成,因此介電層154之材質無法為單晶矽。另外,使用玻璃材料形成的介電層154有硬度高、化學特性穩定以及耐高溫等優點。
如第10圖所繪示,平坦化介電層154並裸露出圖案化金屬層130。具體而言,平坦化介電層154的方法可為化學機械平坦化製程(Chemical-Mechanical Planarization Polishing,CMP)。
如第11圖所繪示,移除基板110並於介電層154之另一側裸露出圖案化金屬層130,而形成中介層結構100。
具體而言,移除基板110之方法為蝕刻製程或者平坦化製程。應了解到,以上所舉之移除基板110之方法僅為例示,並非用以限制本發明,本發明所屬技術領域中具有通常知識者,應視實際需要,彈性選擇移除基板110之方法。
如第11圖所繪示,本發明一實施方式提供一種中介層結構100。中介層結構100包含介電層154以及圖案化
金屬層130。介電層154之材質為矽氧化合物(具體而言,玻璃或者玻璃陶瓷),且介電層154具有複數個導通孔156。圖案化金屬層130設置於導通孔156中。
具體而言,中介層結構100更包含阻隔層142與氧化層144,設置於圖案化金屬層130與介電層154之間。更具體地說,阻隔層142為設置於圖案化金屬層130與氧化層144之間,氧化層144為設置於阻隔層142與介電層154之間。
第12圖繪示依照本發明另一實施方式之中介層結構101的剖面圖。如第12圖所繪示,本發明另一實施方式提供另一種中介層結構101。中介層結構101與中介層結構100大致相同,主要差異在於中介層結構101沒有阻隔層142與氧化層144,並且中介層結構101更包含氧化金屬層132,設置於圖案化金屬層130與介電層154之間。
具體而言,氧化金屬層132之材質為氧化銅。如第5A圖所繪示,在形成圖案化金屬層130之後,因為圖案化金屬層130在製程中將會接觸到氧氣,因此會形成氧化金屬層132於圖案化金屬層130的表面,而前述敘述為了方便討論所以沒有描述氧化金屬層132。氧化金屬層132可以幫助接合介電層154與圖案化金屬層130。
本發明上述實施方式藉由先形成圖案化金屬層130再形成介電層154的製造流程,因而以電鍍製程製造出具有微小間距的圖案化金屬層130。相較於傳統使用蝕刻方式來形成圖案化金屬層130的製程,以電鍍製程製造中介層
結構100的設備成本將遠低於傳統製程所需的設備成本,因而大幅降低製造成本。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧中介層結構
130‧‧‧圖案化金屬層
142‧‧‧阻隔層
144‧‧‧氧化層
154‧‧‧介電層
156‧‧‧導通孔
Claims (9)
- 一種中介層結構的製造方法,包含:形成一圖案化金屬層於一基板上;形成一介電預備層於該圖案化金屬層與該基板上,其中該介電預備層之材質為玻璃膠;燒結該基板、該圖案化金屬層以及該介電預備層,使該介電預備層成為一介電層,其中該介電層之材質為玻璃或玻璃陶瓷;平坦化該介電層並裸露出該圖案化金屬層;以及移除該基板並於該介電層之另一側裸露出該圖案化金屬層,因而形成該中介層結構。
- 如請求項1所述之製造方法,更包含:在形成該圖案化金屬層之前,形成一第一導電晶種層於該基板上。
- 如請求項2所述之製造方法,其中該第一導電晶種層之材質為銅,該基板之材質為金屬。
- 如請求項2所述之製造方法,更包含:在形成該圖案化金屬層之前,形成一第二導電晶種層於該第一導電晶種層上。
- 如請求項4所述之製造方法,其中該第一導電晶種 層之材質為鈦,該第二導電晶種層之材質為銅,該基板之材質為金屬、矽或玻璃。
- 如請求項1所述之製造方法,更包含:在形成該介電預備層之前,形成一阻隔層於該圖案化金屬層與該基板上,其中該阻隔層之材質為鈦、氮化鈦或鉭。
- 如請求項1所述之製造方法,更包含:在形成該介電預備層之前,形成一氧化層於該圖案化金屬層與該基板上,其中該氧化層之材質為二氧化矽。
- 如請求項1所述之製造方法,其中形成該介電預備層的方法為塗佈玻璃膠於該圖案化金屬層與該基板上。
- 一種中介層結構,包含:一介電層,其中該介電層之材質為矽氧化合物,且該介電層具有複數個導通孔;一圖案化金屬層,設置於該些導通孔中;一阻隔層,設置於該圖案化金屬層與該介電層之間,該阻隔層之材質為鈦、氮化鈦或鉭;以及一氧化層,設置於該阻隔層與該介電層之間,該氧化層之材質為二氧化矽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103131179A TWI576977B (zh) | 2014-09-10 | 2014-09-10 | 中介層結構與其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103131179A TWI576977B (zh) | 2014-09-10 | 2014-09-10 | 中介層結構與其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201611222A TW201611222A (zh) | 2016-03-16 |
TWI576977B true TWI576977B (zh) | 2017-04-01 |
Family
ID=56085257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103131179A TWI576977B (zh) | 2014-09-10 | 2014-09-10 | 中介層結構與其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI576977B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102455427B1 (ko) * | 2017-12-20 | 2022-10-17 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201250955A (en) * | 2011-06-03 | 2012-12-16 | Taiwan Semiconductor Mfg | Interposer structure and semiconductor package structure |
TW201330201A (zh) * | 2012-01-04 | 2013-07-16 | Mediatek Inc | 成型中介層封裝及其製造方法 |
TW201409658A (zh) * | 2012-08-31 | 2014-03-01 | 矽品精密工業股份有限公司 | 半導體堆疊單元、半導體封裝件及其製法 |
-
2014
- 2014-09-10 TW TW103131179A patent/TWI576977B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201250955A (en) * | 2011-06-03 | 2012-12-16 | Taiwan Semiconductor Mfg | Interposer structure and semiconductor package structure |
TW201330201A (zh) * | 2012-01-04 | 2013-07-16 | Mediatek Inc | 成型中介層封裝及其製造方法 |
TW201409658A (zh) * | 2012-08-31 | 2014-03-01 | 矽品精密工業股份有限公司 | 半導體堆疊單元、半導體封裝件及其製法 |
Non-Patent Citations (1)
Title |
---|
M. Quirk, "Semiconductor Manufacturing Technology," p.537. * |
Also Published As
Publication number | Publication date |
---|---|
TW201611222A (zh) | 2016-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10304765B2 (en) | Semiconductor device package | |
US11837595B2 (en) | Semiconductor device structure and method for manufacturing the same | |
CN106206509B (zh) | 电子封装件及其制法与基板结构 | |
TWI524505B (zh) | 半導體裝置及其製造方法 | |
CN106206535B (zh) | 半导体装置及半导体装置的制造方法 | |
TWI550737B (zh) | 晶片封裝體及其製造方法 | |
TW201906021A (zh) | 半導體封裝結構及其製造方法 | |
TWI503936B (zh) | 封裝結構之連線構件及其製法 | |
TWI641880B (zh) | 在相同晶片上之電性與光學通孔連接 | |
CN104051424B (zh) | 用于连接管芯的互连结构及其制造方法 | |
US7759165B1 (en) | Nanospring | |
US20210061643A1 (en) | Semiconductor sensor and method of manufacturing the same | |
TWI576977B (zh) | 中介層結構與其製造方法 | |
TW201438107A (zh) | 半導體裝置及其製造方法 | |
TWI437689B (zh) | 半導體裝置 | |
TWI705536B (zh) | 載板結構及其製作方法 | |
CN112397445A (zh) | Tsv导电结构、半导体结构及制备方法 | |
JP2010129952A (ja) | 貫通電極配線の製造方法 | |
JP2002110897A (ja) | 半導体装置およびその製造方法 | |
TW201642391A (zh) | 半導體裝置之製造方法及半導體裝置 | |
KR20060054690A (ko) | 후면 입출력 단자를 갖는 반도체 장치 및 그 제조방법 | |
CN108054137B (zh) | 金属互连结构及其制作方法 | |
TWI607678B (zh) | 中介層結構及其製作方法 | |
WO2010119570A1 (ja) | 積層半導体装置及び積層半導体装置の製造方法 | |
US10872869B2 (en) | Semiconductor devices and methods of manufacturing the same |