TW201438107A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201438107A
TW201438107A TW102140887A TW102140887A TW201438107A TW 201438107 A TW201438107 A TW 201438107A TW 102140887 A TW102140887 A TW 102140887A TW 102140887 A TW102140887 A TW 102140887A TW 201438107 A TW201438107 A TW 201438107A
Authority
TW
Taiwan
Prior art keywords
metal
film
cap
metal cap
barrier
Prior art date
Application number
TW102140887A
Other languages
English (en)
Other versions
TWI543263B (zh
Inventor
Tsuyoshi Kanki
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201438107A publication Critical patent/TW201438107A/zh
Application granted granted Critical
Publication of TWI543263B publication Critical patent/TWI543263B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置包括一銅互連線設置於在一絕緣薄膜中之一溝渠內、一金屬薄膜設置於沿著介於在該絕緣薄膜與該銅互連線之間之一邊界該絕緣薄膜上、一障壁金屬設置在該溝渠之內壁與該銅互連線之間且其在該金屬層之上延伸、一第一金屬帽蓋用以覆蓋位於該金屬薄膜之上之障壁金屬與銅互連線、及一第二金屬帽蓋用以連續地覆蓋該第一金屬帽蓋、該障壁金屬與該金屬薄膜。

Description

半導體裝置及其製造方法 發明領域
本發明係有關於一種半導體裝置及一種半導體裝置製造方法。
發明背景
在這些年來由於微型與高性能電子設備的持續增加需求，半導體晶片與電路板的尺寸是變得越來越小，而且電極的數目與層的數目是持續增加。電子組件在一電路板上的封裝密度也持續增加。在電極之數目上的增加與在電極間之間距上的縮減引致在電路板或封裝體中所使用之重佈互連線之微型化的另一需求。緣是，用於重佈互連線的微-製造技術是正吸晴。
很多類型的電路板，包括封裝基板、晶圓級封裝體(WLP)和矽中介板(silicon interposer)，是眾所周知的。在複數個晶片是經由一矽中介板來連接至一封裝基板的一種結構中，在該矽中介板中之重佈互連線(即，晶片-至-晶片互連線)的線寬是越益變小。至於製造技術，一鑲嵌製程(damascene process)是取代一習知半-加成製程(semi-additive process)。
通常，用於堆積(built-up)(半複合(sub-composite))基板的重佈互連線或者在一晶圓級封裝體中的重佈互連線是由半-加成製程製成。然而，對於半-加成製程來說是難以控制一銅(Cu)種子層與一鈦(Ti)膠層(或障壁金屬層)的蝕刻線寬和黏著強度。據此，當製造具有相等於或者小於5μm之線寬與空間寬度的微細互連線圖案時，一鑲嵌製程是較佳的。
圖1A描繪一鑲嵌製程，在那裡，一溝渠是形成於一絕緣薄膜101中而一由一鈦薄膜與一銅薄膜形成的層堆疊(Cu/Ti堆疊)是以濺鍍來形成於該溝渠內。Ti是作用為一障壁金屬103而Cu是作用為一電鍍種子金屬。該溝渠是以一電解銅電鍍層104填充。多餘的銅是以化學機械研磨(CMP)移除。然後，餘留在該基板101之表面上的障壁金屬103是以CMP或濕蝕刻移除俾可提供一鑲嵌互連線。(見，例如，表列在下面的專利文件1和2)。
一金屬帽蓋106通常是使用鈷(Co)、鎳(Ni)等等來被設置在該鑲嵌互連線的表面上之上作為一帽蓋障壁層，因為該互連線的後-CMP表面是在沒有一障壁之下被露出。然後，一絕緣薄膜102是形成在該基板101之上。
先前技藝文件
專利文件1：日本早期公開專利公告第2000-260769號案
專利文件2：日本早期公開專利公告第2007-73974號案
專利文件3：日本早期公開專利公告第2012-9804號案
發明概要
如果該金屬帽蓋106是以無電電鍍形成的話，該金屬帽蓋106的材料不沉積在該由鈦等等形成的障壁金屬103之上。緣是，在該Cu層104、該障壁金屬103、與該金屬帽蓋106之間的邊界”A”是薄弱的(feeble)。由於銅從該邊界的擴散，成品的可靠度與耐久度是降級的。
有鑑於以上所述的問題，本發明提供一種防止自一埋藏互連線之銅擴散的半導體裝置及其製造方法。
在本發明之一特徵中，一種半導體裝置包括一設置於一位於一絕緣薄膜中之溝渠內的銅互連線，一沿著一在該絕緣薄膜與該銅互連線之間之邊界設置於該絕緣薄膜上的金屬薄膜，一設置在該溝渠之內壁與該銅互連線之間並且在該金屬薄膜之上延伸的障壁金屬，一覆蓋位在該金屬薄膜之上之障壁金屬與銅互連線的第一金屬帽蓋，及一連續地覆蓋該第一金屬帽蓋、該障壁金屬與該金屬薄膜的第二金屬帽蓋。
在本發明的另一特徵中，一種半導體裝置的製造方法是被提供。該方法包括形成一金屬光罩於一絕緣薄膜之上，利用該金屬光罩來形成一溝渠於該絕緣薄膜中，形成一障壁金屬於該金屬光罩之上以及於該溝渠的內壁之上，經由該障壁金屬來形成一銅互連線於該溝渠內，以無電電鍍形成一第一金屬帽蓋於該銅互連線之上俾可允許該第一金屬帽蓋伸展到該障壁金屬的一部份上，在保持該障壁金屬的該部份與該金屬薄膜的一部份位在該第一金屬帽蓋下方時，利用該第一金屬帽蓋作為光罩，把該金屬光罩與該障壁金屬的餘下部份移除，及以無電電鍍形成一第二金屬帽蓋於該第一金屬帽蓋之上俾可連續地覆蓋該第一金屬帽蓋、該障壁金屬的該部份與該金屬光罩的該部份。
在一具有埋藏互連線的半導體裝置中銅擴散能夠被防止，而且該裝置的可靠度與耐久度被改進。
1‧‧‧裝置
2‧‧‧封裝基板
3a‧‧‧半導體晶片
3b‧‧‧半導體晶片
4‧‧‧外部電極
5‧‧‧外部電極
10‧‧‧繼電器板
12a‧‧‧重佈互連線
12b‧‧‧重佈互連線
12c‧‧‧重佈互連線
14‧‧‧電極墊
21‧‧‧絕緣薄膜
22‧‧‧絕緣薄膜
23‧‧‧障壁金屬
24‧‧‧Cu互連線層
25‧‧‧金屬薄膜
26‧‧‧第一金屬帽蓋
27‧‧‧第二金屬帽蓋
28‧‧‧互連線結構
31‧‧‧金屬薄膜
32‧‧‧光阻
33‧‧‧開孔
34‧‧‧溝渠
35‧‧‧銅種子層
36‧‧‧Cu層
41‧‧‧絕緣薄膜
42‧‧‧銅互連線
44‧‧‧電極墊
45‧‧‧介層孔-接觸插塞
51‧‧‧矽基體
52‧‧‧貫孔插塞
53‧‧‧互連線
54‧‧‧樹脂薄膜
61‧‧‧介層孔
62‧‧‧層堆疊
63‧‧‧銅薄膜
64‧‧‧介層孔插塞
65‧‧‧銅薄膜
66‧‧‧層堆疊
67‧‧‧層堆疊
71‧‧‧多層互連線
101‧‧‧基板
102‧‧‧絕緣薄膜
103‧‧‧障壁金屬
104‧‧‧電解銅電鍍層
106‧‧‧金屬帽蓋
113‧‧‧障壁金屬
116‧‧‧金屬帽蓋
圖1A是為一說明發生在一習知鑲嵌製程中之問題的示意圖；圖1B描繪在一導致本發明之製程期間所構想之鑲嵌互連線的結構；圖2描繪一實施例之互連線的結構； 圖3描繪一實施例之互連線的製程；圖4描繪該實施例在圖3之製程後面之互連線的製程；圖5是為一應用該實施例之結構與方法之半導體裝置的示意圖；圖6A描繪該互連線之可靠度之評估的測量模型；圖6B描繪在該評估中所使用的互連線圖案；圖7描繪該實施例之互連線結構的優點；圖8描繪一半導體裝置的製程；圖9描繪在圖8之製程後面之半導體裝置的製程；圖10描繪在圖9之製程後面之半導體裝置的製程；圖11描繪在圖10之製程後面之半導體裝置的製程；圖12描繪在圖11之製程後面之半導體裝置的製程；圖13描繪在圖12之製程後面之半導體裝置的製程；圖14描繪在圖13之製程後面之半導體裝置的製程圖15描繪在圖14之製程後面之半導體裝置的製程；及圖16描繪在圖15之製程後面之半導體裝置的製程。
較佳實施例之詳細說明
如業已在以上所說明，關於在圖1A中所示的結構，銅(Cu)從在障壁金屬103、Cu層104與金屬帽蓋106之間的邊界”A”擴散出來。為了克服這問題，在圖1B中所示的結構會被構想出來。在圖1B中，存在於該絕緣薄膜101之上之障壁金屬113的一部份被維持而一金屬帽蓋116是形成在該Cu層104之上以致於該金屬帽蓋116延展或溢出到該障壁金屬113上。
然後，由於以無電電鍍形成的金屬帽蓋116不在由鈦(Ti)等等製成的障壁金屬113之上長成，在金屬帽蓋116與位在絕緣薄膜101上之障壁金屬之間的界面”B”是薄弱的。這結構是不足以防止銅擴散。
圖2是為一描繪一實施例之互連線結構28的示意圖。該互連線結構28強化產生在圖1B之結構中的界面”B”。
該互連線結構28具有一填充在一位於一絕緣薄膜21中之溝渠34內的銅(Cu)互連線層24。一金屬薄膜25是沿著在邊界區域”C”中之溝渠34的邊緣設置在該絕緣薄膜21之上。設置在該溝渠34之內壁與該Cu互連線層24之間的一障壁金屬23從該溝渠34的頂端向外延伸俾可覆蓋該金屬薄膜25的上表面。
一第一金屬帽蓋26是被設置俾可覆蓋該Cu互連線層24和該障壁金屬23的上表面。一第二金屬帽蓋27是被設置俾可連續地覆蓋該第一金屬帽蓋26、該障壁金屬23的端表面與該金屬薄膜25的端表面。
在該絕緣薄膜21之上的金屬薄膜25是為一用來形成位於該絕緣薄膜21中之溝渠34之金屬光罩的殘餘物。該金屬薄膜25，與該第二金屬帽蓋27一起，強化該在障壁金屬23與第一金屬帽蓋26之間的界面。在這方面，該金屬薄膜25於此後可以被稱為一”輔助金屬25”。
通常，當以無電電鍍形成該第一金屬帽蓋26時，該第一金屬帽蓋26的材料僅在該Cu互連線層24之上長成，而它不會長成在該障壁金屬23上。在該實施例中，連續地覆蓋該第一金屬帽蓋26、該障壁金屬23之端表面與該輔助金屬25之端表面 之間的第二金屬帽蓋27是被設置俾強化該在障壁金屬23與第一金屬帽蓋26之間的界面。
該第二金屬帽蓋27在該第一金屬帽蓋26與該輔助金屬25之上長成，雖然它不在該障壁金屬23之上長成。藉由以該第二金屬帽蓋27與該輔助金屬25整個地覆蓋該第一金屬帽蓋26和該障壁金屬23，自該Cu互連線層24的銅擴散能夠被防止。
該輔助金屬25的材料是為允許該第二金屬帽蓋長成且能夠被使用作為一用於形成該溝渠34之金屬光罩的一種材料。例如，鈷(Co)、鎳(Ni)、鉻(Cr)、鐵(Fe)、鉑金(Pt)、或金(Au)是可以被使用來形成該輔助金屬25。
該障壁金屬23的材料是為具有低電阻且能增強在銅與絕緣薄膜21之間之黏著的一種材料。例如，鈦(Ti)、鉭(Ta)、鎢(W)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、以及這些材料的合金是可以被使用來形成該障壁金屬23。該障壁金屬23的材料與該輔助金屬25的材料是彼此不同的。
該第一金屬帽蓋26防止銅從該Cu互連線24之上表面到一絕緣薄膜22的擴散。該第一金屬帽蓋26是由一具備對該Cu互連線層24與該絕緣薄膜22之優良黏著力的低電阻薄膜形成。例如，鈷(Co)、鎳(Ni)、鎳-磷(NiP)合金、鎢-磷(WP)合金、鎳-鎢-磷(NiWP)、鈷-鎢-磷(CoWP)等等是可以被使用來形成該第一金屬帽蓋26。
該第二金屬帽蓋27的材料可以是與該第一金屬帽蓋26的材料相同或者不相同。除了被使用於該第一金屬帽蓋26的那些之外，該第二金屬帽蓋27的材料包括金(Au)。
關於圖2的結構，從以鑲嵌製程形成之Cu互連線層24的銅擴散是被防止，而裝置可靠度與裝置耐久度是被改進。
圖3和圖4描繪圖2之互連線結構28的製程。
首先，在圖3的步驟(A)中，一金屬薄膜31是形成在該絕緣薄膜21之上俾製成一金屬光罩。該金屬薄膜31的厚度是為30nm到70nm。在這範例中，一具備50nm之厚度的鉻薄膜31是被形成。
在圖3的步驟(B)中，一光阻32是施加到該金屬薄膜31上達2μm的厚度，而且它是被加工成一個具備一規定開孔33的圖案。該開孔33對應於一個具備1μm之線寬的溝渠。該金屬薄膜31是利用該圖案化光阻32作為光罩來被蝕刻。該蝕刻可以是使用由CF4、CHF3、O2、或Cl2形成之蝕刻氣體中之一者或混合物的乾蝕刻。或者，離子研磨或濕蝕刻是可以被使用。在圖3的範例中，一乾製程是被使用來蝕刻該金屬薄膜31。
在圖3的步驟(C)中，該光阻32是在該金屬薄膜31的蝕刻之後被移除。諸如丙酮或N-甲基吡咯烷酮(Methylpyrrolidone(NMP))般的有機溶劑是被使用來移除該光阻32。然後，該絕緣薄膜21是使用該圖案化金屬薄膜31作為光罩來被蝕刻俾形成一具有1μm之深度的溝渠34。該絕緣薄膜21可以使用由CF4或O2形成的單一氣體，或者它們的混合物來被蝕刻。
在圖3的步驟(D)中，一具備20nm至30nm之厚度的障壁金屬23與一具備80nm到150nm之厚度的銅(Cu)種子層35是形成在該包括該溝渠34之內壁的表面上。該障壁金屬23的材 料是被選擇俾可是與該金屬薄膜(金屬光罩)31的材料不同。在圖3的範例中，具備100nm之厚度的Cu種子層35是形成在該具備30nm之厚度的Ti障壁金屬23之上。
在圖3的步驟(E)中，一Cu層36是使用一酸性硫酸銅電鍍溶液來被長成達3μm的厚度俾填充該溝渠34。
在圖3的步驟(F)中，剩餘的Cu層36是以化學機械研磨(CMP)來移除俾露出該障壁金屬23。因此，一Cu互連線層24是形成在該溝渠34中。
在圖4的步驟(A)中，一具備50nm到150nm之厚度的第一金屬帽蓋26是以無電電鍍形成在該Cu互連線層24之上。該第一金屬帽蓋26的材料包括Co-W-P、Co-P、Ni-P、Ni-W-P等等。在這範例中，一具備150nm之厚度的鎳(Ni)薄膜是形成作為該第一金屬帽蓋26。該第一金屬帽蓋26長成俾可覆蓋該Cu互連線層24的上表面並延伸或溢出到該障壁金屬23的一部份上。
在圖4的步驟(B)中，該障壁金屬23是利用該第一金屬帽蓋26作為蝕刻光罩來被蝕刻。該蝕刻可以是使用CF4單一氣體或由CF4與O2形成之混合氣體的乾蝕刻，或是使用氟化銨等等的濕蝕刻。透過該蝕刻，僅位於該第一金屬帽蓋26正下方的障壁金屬23被維持。
在圖4的步驟(C)中，該金屬薄膜(金屬光罩)31是使用由第一金屬帽蓋26與障壁金屬23形成之堆疊作為蝕刻光罩來被蝕刻。在這範例中，該金屬薄膜31是為一鉻薄膜，而且它是以使用二硝酸鈰銨(di-ammonium cerium nitrate)的濕蝕刻加工。透過該蝕刻製程，大部份的金屬薄膜31是從絕緣薄膜21的 上表面移除，除了位在該由第一金屬帽蓋26與障壁金屬23形成之堆疊下方沿著溝渠34之輪廓定位的之外。餘下的金屬薄膜31是作用為一輔助金屬25。
在圖4的步驟(D)中，一第二金屬帽蓋27是由，例如，Co-W-P、Co-P、Ni-P、Ni-W-P、Au、Co、Ni等等形成。該第二金屬帽蓋27具有一個40nm至100nm的厚度而且它完全地覆蓋由第一金屬帽蓋26、障壁金屬23與輔助金屬25形成的堆疊。因此，該互連線結構28被完成。然後，一絕緣薄膜22是被沉積在該整個表面之上。
藉著這結構，在該位於銅互連線層24與絕緣薄膜21之間之邊界區域C中在該第一金屬帽蓋26與該障壁金屬23之間的界面是被夾在該第二金屬帽蓋27與該輔助金屬25之間。據此，從該銅互連線層24至該絕緣薄膜21或絕緣薄膜22內的銅擴散是被充分地防止。
圖5是為一應用圖2之互連線結構28之裝置1的示意圖。該半導體裝置1包括一封裝基板2、一諸如一中間板般的繼電器板10、及複數個半導體晶片3a和3b。該繼電器板10是經由外部電極5電氣地連接至該封裝基板2。該等半導體晶片3a和3b是經由諸如微凸塊般的外部電極4連接至電極墊14。
在圖2中所示的互連線結構28能夠被應用到重佈互連線12a和12b。該等重佈互連線12a和12b是被用來連接該半導體晶片3a和該半導體晶片3b。該互連線結構28也能夠被應用到形成於一矽基體51中的貫孔插塞52。使用圖2的結構以及在圖3與圖4中所示製程，銅擴散能夠被防止且成品的可靠度與耐久 度能夠被維持，縱使該等重佈互連線12a和12b是藉著鑲嵌製程以高密度製成。
該實施例的結構與方法能夠被應用到連接在半導體晶片3a和3b中之電路區塊之全域(global)互連線(圖中未示)的製造。在這情況中，互連線可靠度被改進，而低電阻與高速全域互連線能夠被實現。該等實施例的結構與方法也能夠被應用到形成於該繼電器板10之矽基體51上之多層互連線之個別層的佈線互連線。
圖6A描繪一個對該實施例之互連線結構28執行可靠度評估測試的測量模型。為了製造一樣品，一銅互連線42是依據在圖3和圖4中所示的製程來形成在一絕緣薄膜41中。然後，介層孔-接觸插塞45與電極墊44是被製成以供電氣特性的評估用。該銅互連線42是由一對如在圖6B中所示的交錯梳子圖案構成。
為了比較目的，一個具有圖1A之互連線結構的樣品(“比較樣品1”)與一個具有圖1B之互連線結構的樣品(“比較樣品2”)也被製成。每一種類型的互連線是有二十個樣品被製成。在所有的樣品中，銅互連線42的厚度t1是為1μm，銅互連線42的長度L1是為1000μm，介層孔-接觸插塞45的高度h1是為5μm，電極墊44的厚度t2是為5μm，而從電極墊44之上表面到絕緣薄膜41之上表面的厚度d1是為5μm。介層孔-接觸插塞45的直徑是為1μm，而電極墊44的直徑是為90μm。
在該實施例的樣品中，該銅互連線42的上表面是由該第一金屬帽蓋26與該第二金屬帽蓋27覆蓋(見圖2)，除了在介 層孔-接觸插塞45之間的接面區域之外，而該輔助金屬25是形成在該絕緣薄膜41中沿著該銅互連線42之最上面部份的輪廓。相對地，在具備圖1A之結構的比較樣品1中，僅銅互連線104的上表面是由一金屬帽蓋106覆蓋，而一間隙是產生在金屬帽蓋106與障壁金屬103之間。在該具備圖1B之結構的比較樣品中，該銅互連線104的上表面是由延伸的金屬帽蓋116覆蓋，但是在該金屬帽蓋116與該障壁金屬113之間的界面未被充分保護。
為了評估，高加速應力測試(HAST)是對該三種類型的樣品執行，而具有超過1.0*10-6之漏電流的樣品是被視為有缺陷。從該測試開始到150小時之後每種類型之樣品之二十個樣品的缺陷率是被顯示在圖7中。
在圖7中，具有圖1A之結構之比較樣品1的缺陷率是為80%，而具有圖1B之結構之比較樣品2的缺陷率是為60%。相對地，該實施例之樣品的缺陷率是為0%。以該實施例之製程製成的樣品具有較長的持續時間才故障，而成品可靠度是被改進。
圖8至圖17描繪該半導體裝置1的製程。在圖8的步驟(A)中，一具有200μm之輕徑與500μm之深度的接觸介層孔插塞是形成在一矽基體51中。然後，該矽基體51的背面是以化學機械研磨(CMP)研磨來形成一貫孔插塞52。一互連線53是以電解電鍍形成在該貫孔插塞52之上。然後，一樹脂薄膜54是形成在整個表面之上。該樹脂薄膜54是使用具有氧化鋁研磨粒的研磨漿以CMP研磨直到該互連線53的上表面被露出為止。在研磨 之後該樹脂薄膜的厚度是大約10μm。一絕緣薄膜21是形成在該樹脂薄膜54之上。該絕緣薄膜21是由，例如，1-μm-厚的永久抗蝕感光性樹脂形成。
一金屬薄膜31是形成在該絕緣薄膜21之上俾製成一金屬光罩。該金屬薄膜21可以是一以濺鍍形成之具有50nm之厚度的鉻(Cr)薄膜。
在圖8的步驟(B)中，一具有3μm之厚度的光阻是施加到該金屬薄膜31上，而一個具有孔洞33的光阻光罩是藉著圖案-轉移曝光與顯影來產生。
在圖8的步驟(C)中，該金屬薄膜31是利用該光阻光罩32以乾蝕刻加工。加工過的金屬薄膜31是被使用作為該金屬光罩31。
在圖9的步驟(A)中，該光阻光罩32被移除，而一溝渠34是利用該金屬光罩31來被形成於該絕緣薄膜21中。該溝渠34是利用諸如CF4、Cl2、O2等等般之適當的蝕刻氣體以乾蝕刻形成。在這製程中，該互連線53的上表面是在溝渠34的底部露出。
在圖9的步驟(B)中，一具有20nm之厚度的鈦(Ti)薄膜23是以濺鍍形成在整個表面之上。該鈦薄膜23作用為一障壁金屬23。該障壁金屬23是形成在該金屬光罩31與該溝渠34的內壁之上。
在圖9的步驟(C)中，100nm厚的一銅(Cu)種子層(圖中未示)是形成在該鈦薄膜23之上，而然後一銅電鍍薄膜36是以電解電鍍長成達3μm的厚度。
在圖10的步驟(A)中，該銅電鍍薄膜36的剩餘部份(例如，2-μm-厚度)是以CMP移除直到該障壁金屬23在該晶圓表面露出為止。在這CMP製程中，一銅互連線層24是形成於該溝渠34中。該銅研磨劑是為，例如，含有過氧化氫(H2O2)或過硫酸銨作為氧化劑的研磨漿。
在圖10的步驟(B)中，一第一金屬帽蓋26是以無電電鍍形成在該銅互連線層24之上。該第一金屬帽蓋26從該銅互連線層24的表面延伸或溢出到該障壁金屬23上俾可覆蓋該障壁金屬23的一部份。該第一金屬帽蓋26的厚度是，例如，50nm，而且它是由一Co-W-P合金、一Co-P合金、一Ni-P合金、一Ni-W-P合金等等形成。
在圖10的步驟(C)中，該障壁金屬23的露出部份是利用該第一金屬帽蓋26作為蝕刻光罩以蝕刻移除。如果該障壁金屬23是由鈦(Ti)形成的話，使用氟化銨的濕蝕刻或使用CF4氣體或由CF4與O2形成之混合氣體的乾蝕刻是可以被使用。藉著該蝕刻，在該絕緣薄膜21之上的金屬光罩31被露出。
在圖11的步驟(A)中，露出的金屬光罩31是利用該第一金屬帽蓋26作為蝕刻光罩以蝕刻移除。如果該金屬光罩31是由鉻(Cr)形成的話，使用二硝酸鈰銨的濕蝕刻或使用Cl2氣體、CF4氣體、O2氣體、或由CF4與O2氣體形成之混合物的乾蝕刻是可以被使用。由於該蝕刻，位於該第一金屬帽蓋26下方的金屬光罩31是被留下作為該輔助金屬25。
在圖11的步驟(B)中，一第二金屬帽蓋27是由無電電鍍材料形成。該第二金屬帽蓋27的材料可以是與該第一金屬帽 蓋26的材料相同或者不同。例如，Co-W-P、Co-P、Ni-P、Ni-W-P或Au的無電電鍍溶液是可以被使用來形成該第二金屬帽蓋27達50nm的厚度。該第二金屬帽蓋27是長成俾可覆蓋該第一金屬帽蓋26的上表面和側表面並且延伸或沉積到該障壁金屬23的端表面與該輔助金屬25的端表面上，藉此連續地覆蓋該輔助金屬25、該障壁金屬23與該第一金屬帽蓋26的全部露出表面。因此，該互連線結構28被製成。
在圖11的步驟(C)中，一絕緣薄膜22是藉由施加，例如，一永久抗蝕感光性樹脂到5μm的厚度來形成在整個表面之上。
在圖12的步驟(A)中，該絕緣薄膜22是藉曝光與顯影來被圖案化俾可形成一到達該互連線結構28的介層孔61。然後，一個由銅在鈦之上形成的層堆疊62(Cu(100nm)/Ti(30nm)薄膜62)是以濺鍍形成在整個表面之上。
在圖12的步驟(B)中，一個銅(Cu)薄膜63是以電解電鍍形成到10μm的厚度。
在圖12的步驟(C)中，該銅薄膜63是以CMP平坦化直到該絕緣薄膜22是露出俾形成一介層孔插塞64為止。該銅薄膜63是使用含過氧化氫(H2O2)或過硫酸銨作為氧化劑的研磨漿來被研磨。然後，該Ti薄膜是使用含H2O2與二氧化矽研磨粒的研磨漿以研磨移除。
在圖13的步驟(A)中，圖8的步驟(A)到圖12的步驟(C)被重覆來製造一多層互連線71。該多層互連線71包括用於在半導體晶片3a與3b間之連接的重佈互連線12a和12b，和一用於在 後面之製程中連接貫穿孔52的重佈互連線12c。該等重佈互連線12a,12b和12c具有該等互連線結構28。
在圖13的步驟(B)中，一個由銅在鈦之上形成的層堆疊67(Cu/Ti薄膜67)是形成在整個表面之上，而然後光阻塗層是施加到10μm的厚度。圖案化與曝光是對該光阻塗層執行俾可形成一光阻光罩64。
在圖14的步驟(A)中，一銅(Cu)薄膜65是以電解電鍍形成到5μm的厚度。該銅薄膜65是被使用作為一電極層65。
在圖14的步驟(B)中，該光阻光罩64是被移除而留在絕緣薄膜22之上之剩餘的Cu/Ti薄膜67是被移除。該Cu/Ti薄膜67的銅可以使用硫酸鉀、過硫酸銨等等來被蝕刻。該Cu/Ti薄膜67的鈦可以使用氟化銨以濕蝕刻或者使用由CF4與O2形成之混合氣體以乾蝕刻移除。
在圖15的步驟(A)中，一個由鎳磷與金形成的層堆疊66(Ni-P(200nm)/Au(500nm))是形成作為一凸塊下金屬(UBM)66俾可製成該繼電路基板(或中間板)10的電極墊14。
在圖15的步驟(B)中，該等半導體晶片3a和3b的突出電極4是連接到該中間板10的電極墊14上。
在圖16的步驟中，在它上面安裝有複數個半導體晶片3a和3b的中間板10是安裝在該封裝基板2上俾可製造一半導體裝置1。因為形成於該中間板10中的互連線使用該能夠有效地防止銅擴散的互連線結構28，該半導體裝置1的可靠度與耐久度是被改進。該互連線結構28是如上所述可以被應用到在該等半導體晶片3a和3b中的全域互連線。
在這說明書與申請專利範圍中，當使用表示位置關係的介系詞時，相對於基板堆疊之層的方向是向上。
21‧‧‧絕緣薄膜
22‧‧‧絕緣薄膜
23‧‧‧障壁金屬
24‧‧‧Cu互連線層
25‧‧‧金屬薄膜
26‧‧‧第一金屬帽蓋
27‧‧‧第二金屬帽蓋
28‧‧‧互連線結構
34‧‧‧溝渠
C‧‧‧邊界區域

Claims (15)

  1. 一種半導體裝置，包含：一銅互連線設置於在一絕緣薄膜中之一溝渠；一金屬薄膜設置於沿著介於該絕緣薄膜與該銅互連線之間之一邊界的該絕緣薄膜上；一障壁金屬設置於該溝渠之內壁與該銅互連線之間，且其在該金屬薄膜之上延伸；一第一金屬帽蓋用以覆蓋位於該金屬薄膜之上之障壁金屬與銅互連線；及一第二金屬帽蓋用以連續地覆蓋該第一金屬帽蓋、該障壁金屬與該金屬薄膜。
  2. 如請求項1之半導體裝置，其中該金屬薄膜係用來形成於該絕緣薄膜中的該溝渠之金屬光罩的一殘餘物。
  3. 如請求項1之半導體裝置，其中該金屬薄膜、該障壁金屬、該第一金屬帽蓋與該第二金屬帽蓋係沿著介於該銅互連線與該絕緣薄膜之間的該邊界以此順序層疊於該絕緣薄膜上，而該第二金屬帽蓋係連續地覆蓋該第一金屬帽蓋的一端表面、該障壁金屬的一端表面、以及該金屬薄膜的一端表面。
  4. 如請求項1之半導體裝置，其中該金屬薄膜是由與該障壁金屬不同的一種材料形成。
  5. 如請求項1之半導體裝置，其中該金屬薄膜是由允許該第二金屬帽蓋被沉積的一種材料形成。
  6. 如請求項1之半導體裝置，其中該金屬薄膜的材料係選自於Co、Ni、Cr、Fe、Pt、或Au。
  7. 如請求項1所述之半導體裝置，其中，該第二金屬帽蓋的材料係選自於Co、Ni、W-P、Ni-P、Ni-W-P、Co-W-P、或Au。
  8. 如請求項1之半導體裝置，其中該銅互連線係形成於一基體上的一重佈互連線，一半導體晶片是安裝在該基體上。
  9. 如請求項1之半導體裝置，其中該銅互連線是為形成於一半導體晶片中的一全域互連線。
  10. 一種半導體裝置的製造方法，包含：形成一金屬光罩於一絕緣薄膜之上，使用該金屬光罩於該絕緣薄膜中形成一溝渠；於該溝渠的內壁之上以及於該金屬光罩之上形成一障壁金屬；經由該障壁金屬於該溝渠內形成一銅互連線；以無電電鍍於該銅互連線之上形成一第一金屬帽蓋俾可允許該第一金屬帽蓋延伸到該障壁金屬的一部份上；在維持該障壁金屬的該部份與位於該第一金屬帽蓋下方之金屬薄膜的一部份時，使用該第一金屬帽蓋作為光罩而移除該障壁金屬的餘下部份與該金屬光罩；及以無電電鍍於該第一金屬帽蓋之上形成一第二金屬帽蓋俾可連續地覆蓋該第一金屬帽蓋、該障壁金屬 的該部份以及該金屬光罩的該部份。
  11. 如請求項10之方法，其中該障壁金屬的餘下部份是使用該第一金屬帽蓋作為光罩而被移除，且接著位於該絕緣薄膜上的金屬光罩是使用由該第一金屬帽蓋與該金屬光罩之該部份形成的一個堆疊作為光罩而被移除。
  12. 如請求項10之方法，其中該障壁金屬的材料係不同於該金屬光罩的材料。
  13. 如請求項10之方法，其中該金屬光罩的材料允許該第二金屬帽蓋被沉積在該金屬光罩上。
  14. 如請求項10之方法，其中，該金屬光罩的材料係選自於Co、Ni、Cr、Fe、Pt、或Au。
  15. 如請求項10之方法，其中，該第二金屬帽蓋的材料係選自於Co、Ni、W-P、Ni-P、Ni-W-P、Co-W-P、或Au。
TW102140887A 2013-03-18 2013-11-11 半導體裝置及其製造方法 TWI543263B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013055671A JP6186780B2 (ja) 2013-03-18 2013-03-18 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201438107A true TW201438107A (zh) 2014-10-01
TWI543263B TWI543263B (zh) 2016-07-21

Family

ID=51523914

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140887A TWI543263B (zh) 2013-03-18 2013-11-11 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US9196526B2 (zh)
JP (1) JP6186780B2 (zh)
CN (1) CN104064550B (zh)
TW (1) TWI543263B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613856B1 (en) 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102334181B1 (ko) * 2016-03-25 2021-12-03 쇼와덴코머티리얼즈가부시끼가이샤 유기 인터포저 및 유기 인터포저의 제조 방법
US10347825B2 (en) * 2017-02-17 2019-07-09 International Business Machines Corporation Selective deposition and nitridization of bottom electrode metal for MRAM applications
CN106887424B (zh) * 2017-03-17 2020-11-24 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置
JP7154913B2 (ja) * 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519632B2 (ja) 1999-03-11 2004-04-19 株式会社東芝 半導体装置の製造方法
JP2003179057A (ja) 2001-12-12 2003-06-27 Sony Corp 半導体装置及びその製造方法
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
CN101427351B (zh) 2002-07-22 2011-12-21 Acm研究公司 抛光形成在半导体晶片上的金属层的方法及系统
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
JP3647853B1 (ja) * 2003-10-24 2005-05-18 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
US7319071B2 (en) * 2004-01-29 2008-01-15 Micron Technology, Inc. Methods for forming a metallic damascene structure
JP2006041453A (ja) * 2004-06-22 2006-02-09 Ebara Corp 配線形成方法及び配線形成装置
JP2009164175A (ja) * 2007-12-28 2009-07-23 Toshiba Corp 半導体装置の製造方法
JP5417754B2 (ja) * 2008-07-11 2014-02-19 東京エレクトロン株式会社 成膜方法及び処理システム
JP2010157558A (ja) * 2008-12-26 2010-07-15 Toshiba Corp 半導体装置およびその製造方法
US20100176513A1 (en) * 2009-01-09 2010-07-15 International Business Machines Corporation Structure and method of forming metal interconnect structures in ultra low-k dielectrics
JP5498808B2 (ja) * 2010-01-28 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012009804A (ja) 2010-05-28 2012-01-12 Toshiba Corp 半導体装置及びその製造方法
US8232200B1 (en) * 2011-03-18 2012-07-31 International Business Machines Corporation Methods of forming integrated circuit devices having damascene interconnects therein with metal diffusion barrier layers and devices formed thereby

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613856B1 (en) 2015-09-18 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
US10163786B2 (en) 2015-09-18 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
US10714424B2 (en) 2015-09-18 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection
US11715689B2 (en) 2015-09-18 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal interconnection

Also Published As

Publication number Publication date
JP2014183127A (ja) 2014-09-29
US9196526B2 (en) 2015-11-24
US20140264875A1 (en) 2014-09-18
JP6186780B2 (ja) 2017-08-30
CN104064550A (zh) 2014-09-24
TWI543263B (zh) 2016-07-21
CN104064550B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
US20230230962A1 (en) 3d integrated circuit (3dic) structure
CN107039380B (zh) 接合结构及其形成方法
US9449875B2 (en) Wafer backside interconnect structure connected to TSVs
CN101719484B (zh) 具有再分布线的tsv的背连接
TWI397985B (zh) 積體電路結構
TWI464848B (zh) 積體電路結構與形成積體電路結構的方法
US9633929B2 (en) TSV formation
TWI543263B (zh) 半導體裝置及其製造方法
US9418933B2 (en) Through-substrate via formation with improved topography control
KR102687428B1 (ko) 평탄한 상부 표면을 갖는 패시베이션 구조물
US20020047218A1 (en) Bond pad of semiconductor device and method of fabricating the same
US11315802B2 (en) Method for manufacturing semiconductor package having redistribution layer
US8697565B2 (en) Shallow via formation by oxidation
US9312207B2 (en) Semiconductor device
JP5118614B2 (ja) 半導体装置の製造方法
US10134670B2 (en) Wafer with plated wires and method of fabricating same
US10872869B2 (en) Semiconductor devices and methods of manufacturing the same
KR20110126994A (ko) 반도체 소자 및 반도체 소자의 형성방법
CN113363174A (zh) 半导体器件及其形成方法
JP2005011833A (ja) 半導体装置およびその製造方法