CN106887424B - 导电图案结构及其制备方法、阵列基板和显示装置 - Google Patents

导电图案结构及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN106887424B
CN106887424B CN201710161607.1A CN201710161607A CN106887424B CN 106887424 B CN106887424 B CN 106887424B CN 201710161607 A CN201710161607 A CN 201710161607A CN 106887424 B CN106887424 B CN 106887424B
Authority
CN
China
Prior art keywords
metal
metal layer
layer
silver
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710161607.1A
Other languages
English (en)
Other versions
CN106887424A (zh
Inventor
汪建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710161607.1A priority Critical patent/CN106887424B/zh
Publication of CN106887424A publication Critical patent/CN106887424A/zh
Priority to US15/802,540 priority patent/US10394098B2/en
Application granted granted Critical
Publication of CN106887424B publication Critical patent/CN106887424B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Abstract

本公开提供一种导电图案结构，该导电图案结构包括：依次层叠设置的第一金属层和第二金属层，其中，所述第二金属层覆盖所述第一金属层的上表面和全部侧表面；所述第一金属层的材料的金属活性比所述第二金属层的材料的金属活性强。本公开根据金属活动顺序表中金属还原性强弱的顺序，采用常规的置换反应，在第一金属层上形成包覆于其上表面和全部侧表面的第二金属层，从而降低了导电图案结构制作工艺的复杂性，且避免了低电阻金属中的金属离子扩散至有源层中破坏显示器件稳定性的问题，进而避免了产品良率下降的问题，除此之外，由于置换反应对设备和外界环境的要求较低，从而可以降低生产成本。

Description

导电图案结构及其制备方法、阵列基板和显示装置
技术领域
本发明的实施例涉及一种导电图案结构及其制备方法、阵列基板和显示装置。
背景技术
目前，制作薄膜晶体管液晶显示器(TFT-LCD)的栅线、栅极、源极、漏极和数据线的材料一般选择化学性质比较稳定但电阻率比较高的Ta、Cr、Mo等金属或者上述金属形成的合金。由于TFT-LCD器件的尺寸较小、分辨率比较低，栅极信号的延迟比较小，对器件的显示效果的影响不明显。随着TFT-LCD的尺寸和分辨率不断地提高，栅线长度也随着增大，信号延迟时间也随之增大，信号延迟增加到一定的程度，一些像素得不到充分的充电，可能造成亮度不均匀，使TFT-LCD的对比度下降，严重地影响了图像的显示质量。为此，可以采用低电阻金属制作栅线、栅极、源极、漏极和数据线来解决这一问题。
当采用低电阻金属制作的金属线或者金属电极处于高温条件下时，低电阻金属离子容易扩散到半导体层中，使得薄膜晶体管的性能恶化，严重影响了TFT产品性能。
发明内容
本发明至少一实施例提供一种导电图案结构，该导电图案结构包括：依次层叠设置的第一金属层和第二金属层，其中，所述第二金属层覆盖所述第一金属层的上表面和全部侧表面；所述第一金属层的材料的金属活性比所述第二金属层的材料的金属活性强。
例如，在本发明至少一实施例提供的导电图案结构中，所述第一金属层的材料包括铜基金属和银基金属中的至少之一。
例如，在本发明至少一实施例提供的导电图案结构中，当所述第一金属层的材料为铜基金属时，所述第二金属层的材料包括金、银、铂和钯中的至少之一；当所述第一金属层的材料为银基金属时，所述第二金属层的材料包括铂和钯中的至少之一。
例如，在本发明至少一实施例提供的导电图案结构中，所述铜基金属包括Cu、CuMo、CuTi、CuMoW、CuMoNb或者CuMoTi；所述银基金属包括Ag、AgMo、AgTi、AgMoW、AgMoNb或者AgMoTi。
例如，在本发明至少一实施例提供的导电图案结构中，在所述铜基金属中，铜的质量百分含量为90wt％～100wt％；在所述银基金属中，银的质量百分含量为90wt％～100wt％。
例如，本发明至少一实施例提供的导电图案结构还包括缓冲层，其中，所述第一金属层设置在所述缓冲层上，所述缓冲层的材料包括Mo、Nb、Ti、MoW、MoNb、MoTi、WNb、WTi、TiNb、氮化硅、氧化硅和氮氧化硅中的至少之一。
例如，在本发明至少一实施例提供的导电图案结构中，所述缓冲层的厚度为20～30nm，所述第一金属层的厚度为200～400nm，所述第二金属层的厚度为10～50nm。
本发明至少一实施例还提供一种阵列基板，包括上述任一导电图案结构。
本发明至少一实施例还提供一种显示装置，包括上述任一阵列基板。
本发明至少一实施例还提供一种导电图案结构的制备方法，该制备方法包括：在衬底基板上沉积第一金属层薄膜；对所述第一金属层薄膜进行图案化处理，以形成第一金属层；将形成有所述第一金属层的衬底基板置于包含第二金属离子的化合物溶液中，以形成包覆所述第一金属层的上表面和全部侧表面的第二金属层。
例如，在本发明至少一实施例提供的制备方法中，所述第一金属层的材料包括铜基金属和银基金属中的至少之一。
例如，在本发明至少一实施例提供的制备方法中，当所述第一金属层的材料为铜基金属时，所述第二金属层的材料包括金、银、铂和钯中的至少之一；当所述第一金属层的材料为银基金属时，所述第二金属层的材料包括铂和钯中的至少之一。
例如，在本发明至少一实施例提供的制备方法中，当所述第一金属层的材料为铜基金属时，所述包含第二金属离子的化合物溶液包括铂的氯化物、硝酸盐或者硫酸盐溶液或者钯的氯化物、硝酸盐或者硫酸盐溶液，或者硝酸银溶液或者三氯化金溶液；当所述第一金属层的材料为银基金属时，所述包含第二金属离子的化合物溶液包括铂的氯化物、硝酸盐或者硫酸盐溶液或者钯的氯化物、硝酸盐或者硫酸盐溶液。
例如，本发明至少一实施例提供的制备方法，在衬底基板上沉积第一金属层薄膜之前，还包括采用磁控溅射的方法或者化学气相沉积的方法形成缓冲层薄膜，并采用构图工艺形成缓冲层。
例如，在本发明至少一实施例提供的制备方法中，所述缓冲层的材料包括Mo、Nb、Ti、MoW、MoNb、MoTi、WNb、WTi、TiNb、氮化硅、氧化硅和氮氧化硅中的至少之一。
本发明的实施例根据金属活动顺序表中金属还原性强弱的顺序，采用常规的置换反应，在第一金属层上形成包覆于其上表面和全部侧表面的第二金属层，从而降低了导电图案结构制作工艺的复杂性，且避免了低电阻金属中的金属离子扩散至有源层中破坏显示器件稳定性的问题，进而避免了产品良率的下降的问题，除此之外，由于置换反应对设备和外界环境的要求较低，从而可以降低生产成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为一种导电图案结构的截面结构示意图；
图2为本发明一实施例提供的一种导电图案结构的截面结构示意图；
图3为本发明一实施例提供的另一种导电图案结构的截面结构示意图；
图4为本发明一实施例提供的一种阵列基板的截面结构示意图；
图5为本发明一实施例提供的一种显示装置的框图；
图6为本发明一实施例提供的一种导电图案结构的制备方法的流程图。
附图标记：
101-第一缓冲层；102-低电阻金属；103-第二缓冲层；20-导电图案结构；201-第一金属层；202-第二金属层；203-缓冲层；30-阵列基板；301-衬底基板；302-栅极；303-栅绝缘层；304-有源层；305-第一源漏电极；306-第二源漏电极；307-有机绝缘层；308-钝化层；309-第一电极；310-第一绝缘层；311-第二电极；312-公共电极线；40-显示装置。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在显示器件的制作过程中，目前已实现产业化的薄膜晶体管(Thin FilmTransistor,TFT)主要包括使用非晶硅、多晶硅、单晶硅、金属氧化物或碳纳米管等作为有源层材料的TFT。上述各种类型的薄膜晶体管通常采用低电阻金属作为导线或者金属电极的材料。当低电阻的金属配线或者金属电极处于高温条件下时，低电阻的金属离子容易扩散到半导体层中，使得薄膜晶体管的性能恶化，严重影响到TFT产品性能，除此之外，低电阻金属也极易被氧化，从而影响金属配线和金属电极的导电性能。对于金属氧化物薄膜晶体管，上述金属离子扩散和金属被氧化的现象尤其严重。
通常，在低电阻金属的上下两侧分别形成第一缓冲层和第二缓冲层，来减少金属离子向半导体层中扩散的现象，以及防止低电阻金属被氧化。例如，图1为一种导电图案结构的截面结构示意图。如图1所示，在低电阻金属102的上下两侧分别形成第一缓冲层101和第二缓冲层103后，在后续对第一缓冲层/金属/第二缓冲层的三层结构进行构图工艺时，由于上层的第二缓冲层103与光刻胶的粘附能力差，会出现光刻胶易从上层的第二缓冲层103上脱落的问题，还易出现刻蚀液流入第二缓冲层103和光刻胶之间导致第二缓冲层103缩进的问题，如果刻蚀液进一步流入第二缓冲层103和低电阻金属102之间，还可能导致低电阻金属102缩进以及金属线断线的问题。
本发明至少一实施例提供一种导电图案结构，该导电图案结构包括：依次层叠设置的第一金属层和第二金属层，其中，第二金属层覆盖第一金属层的上表面和全部侧表面；第一金属层的材料的金属活性比第二金属层的材料的金属活性强。
本发明的实施例根据金属活动顺序表中金属还原性强弱的顺序，采用常规的置换反应，在第一金属层的上表面和全部侧表面上覆盖第二金属层，从而降低了导电图案结构制作工艺的复杂性，且避免了低电阻金属中的金属离子易扩散至有源层中破坏器件的稳定性进而导致产品良率的下降的问题，除此之外，还可以避免第二金属层缩进的问题，降低了第一金属层缩进以及金属线断线的风险。
下面通过几个实施例进行说明。
实施例一
本实施例提供一种导电图案结构，例如，图2为本实施例提供的一种导电图案结构的截面结构示意图。该导电图案结构20包括：依次层叠设置的第一金属层201和第二金属层202，第二金属层202覆盖第一金属层201的上表面和全部侧表面；第一金属层201的材料的金属活性比第二金属层202的材料的金属活性强。
需要说明的是，金属活性是指金属被置换出来的灵活程度，根据金属活动顺序表中金属排布的顺序，从前往后金属活性逐渐降低，第一金属层的材料在金属活性顺序表中的位置比第二金属层的位置更靠前。
例如，第二金属层202覆盖第一金属层201的上表面和全部侧表面，以将第一金属层201与外界完全隔绝，进一步防止了第一金属层201被氧化，从而增强了第一金属层201的导电性。
例如，第一金属层的材料为低电阻金属材料，该低电阻金属材料包括铜基金属和银基金属中的至少之一，即可以仅包括铜基金属，也可以仅包括银基金属，还可以同时包括铜和银。
例如，铜基金属包括Cu、CuMo、CuTi、CuMoW、CuMoNb或者CuMoTi；银基金属包括Ag、AgMo、AgTi、AgMoW、AgMoNb或者AgMoTi。
例如，在铜基金属中，铜的质量百分含量为90wt％～100wt％，例如，90wt％、92wt％、94wt％、96wt％、98wt％或者100wt％；在银基金属中，银的质量百分含量为90wt％～100wt％，例如，90wt％、92wt％、94wt％、96wt％、98wt％或者100wt％。
例如，根据金属活动顺序表的顺序，当第一金属层的材料为铜基金属时，第二金属层的材料包括金、银、铂和钯中的至少之一；当第一金属层的材料为银基金属时，第二金属层的材料包括铂和钯中的至少之一。
例如，部分铜金属单质或者银金属单质可以把铂或者钯金属单质从铂的氯化物、硝酸盐或者硫酸盐溶液或者钯的氯化物、硝酸盐或者硫酸盐溶液等中置换出来，并将置换出的铂金属单质或者钯金属单质沉积在第一金属层的上表面和全部侧表面。该铂的氯化物、硝酸盐或者硫酸盐溶液或者钯的氯化物、硝酸盐或者硫酸盐溶液，例如为PtCl3、PtCl4、Pt(NO3)2或者Pt(SO4)2的水溶液，或者PdCl3、PdCl4、Pd(NO3)2或者Pd(SO4)2的水溶液。铂或者钯是化学性质很稳定的金属材料，其不溶于强酸、强碱溶液，且在空气中也不易氧化。当该导电图案结构应用于阵列基板中时，在制作阵列基板的过程中，在后续的化学气相沉积和退火工艺中铂或者钯不易被氧化，也不易被腐蚀，从而可以有效防止铜金属材料或者银金属材料形成的第一金属层被氧化和被腐蚀带来的良率下降的问题。
当然，当第一金属层的材料为铜时，第二金属层的材料还可以选择金属活性相对较弱的银金属层或者金金属层，相应的盐溶液可以为AgNO3的水溶液或者AuCl3的水溶液，银金属层或者金金属层对第一金属层具有很好的保护作用。
除此之外，在常规的工艺中，形成第二金属层需要通过磁控溅射的方式沉积金属薄膜，需要昂贵的设备成本，且需要在真空腔室中完成该过程。用本实施例提供的置换反应的方法在第一金属层的表面和全部侧面形成第二金属层的制作过程简单，且不需要苛刻的外界条件，从而节省了制作成本。
例如，图3为本实施例提供的另一种导电图案结构的截面结构示意图。如图3所示，该导电图案结构20还包括缓冲层203，第一金属层201形成在缓冲层203之上，该缓冲层203的材料包括不容易产生离子扩散现象的金属材料或者无机非金属材料。例如，该金属材料包括Mo、Nb、Ti、MoW、MoNb、MoTi、WNb、WTi或者TiNb，该无机非金属材料包括氮化硅、氧化硅和氮氧化硅中的至少之一。如图所示，第二金属层202还可以形成在缓冲层203的侧面上。
例如，该缓冲层的厚度为20～30nm，例如，20nm、25nm或者30nm。
例如，该第一金属层的厚度为200～400nm，例如，200nm、250nm、300nm、350nm或者400nm。
例如，该第二金属层的厚度为10～50nm，例如，10nm、20nm、25nm、30nm、35nm、40nm或者50nm。
实施例二
本实施例提供一种阵列基板，该阵列基板包括实施例一中任一导电图案结构。
例如，该导电图案结构可以为阵列基板中的栅极、栅线、第一源漏电极、第二源漏电极、数据线和公共电极线中的至少之一。
例如，设置在阵列基板上的薄膜晶体管主要包括非晶硅薄膜晶体管、多晶硅薄膜晶体管、单晶硅薄膜晶体管、金属氧化物薄膜晶体管或碳纳米管薄膜晶体管等。用于制备显示器件的阵列基板使用较多的是金属氧化物薄膜晶体管。金属氧化物薄膜晶体管具有载流子迁移率高的优点，这样，薄膜晶体管可以做得很小，从而可以提高平板显示器的分辨率，改善显示器件的显示效果；同时金属氧化物薄膜晶体管还具有特性不均现象少、材料和工艺成本低、工艺温度低、可利用涂布工艺、半导体层透明度高、带隙大等优点。以下以阵列基板中的薄膜晶体管为金属氧化物薄膜晶体管且为底栅型薄膜晶体管为例加以说明。
例如，图4为本实施例提供的一种阵列基板的截面结构示意图。如图4所示，该阵列基板30包括：衬底基板301、设置在衬底基板301上的栅极302、栅绝缘层303、有源层304、第一源漏电极305、第二源漏电极306、有机绝缘层307、钝化层308、第一电极309、第一绝缘层310、第二电极311和公共电极线312。
例如，该阵列基板30中的栅极302、栅线(未示出)、第一源漏电极305、第二源漏电极306、数据线(未示出)和公共电极线312可以为实施例一中任一项导电图案结构，这样，通过在第一金属层(例如，铜金属层或者银金属层)的上表面和全部侧表面上形成金属活性相对较弱的第二金属层(例如，铂金属层或者钯金属层)，可以有效防止铜或者银材料形成的第一金属层被氧化和被腐蚀带来的良率下降的问题。例如，铂或者钯是化学性质很稳定的金属材料，其不溶于强酸、强碱溶液，且在空气中也不易氧化，在制作阵列基板的过程中，在后续的化学气相沉积和退火工艺中也不易被氧化和被腐蚀，对第一金属层具有很好的保护作用。除此之外，第二金属层的制作成本低，对制作环境要求低，可以节约生产成本。
当然，当第一金属层的材料为铜时，第二金属层的材料还可以选择金属活性相对较弱的银金属层或者金金属层，相应的盐溶液可以为AgNO3的水溶液或者AuCl3的水溶液，银金属层或者金金属层对第一金属层具有很好的保护作用。
例如，有源层304为金属氧化物半导体，该有源层304的材料包括IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb或者Cd-Sn-O。
例如，本实施例中栅极绝缘层303的材料包括氧化硅、氮化硅和氮氧化硅中的至少之一，栅极绝缘层303的材料还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料。
例如，衬底基板301包括透明绝缘基板，其材料可以是玻璃、石英、塑料或其他适合的材料。
例如，有机绝缘层307的材料包括聚酰亚胺、四氟乙烯-全氟烷氧基乙烯基醚共聚物、丙烯酸树脂或者聚对苯二甲酸乙二醇酯中的一种或多种。
例如，钝化层308的材料包括氮化硅、氧化硅、氮氧化硅、二氧化钛和三氧化二铝中的一种或多种。
例如，该第一电极309为像素电极，第二电极311为公共电极；或者，第一电极309为公共电极，第二电极311为像素电极。
例如，该第一电极309和第二电极311可以由透明导电材料或金属材料形成，例如，该透明导电材料包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In2O3)、氧化铝锌(AZO)和碳纳米管等。该金属材料包括银、铝等。
例如，该第一电极309和第二电极311的形成顺序可以调换，即第二电极311可以位于第一电极309之上，第一电极309也可以位于第二电极311之上，在此不作限制。
实施例三
本实施例提供一种显示装置，该显示装置包括实施例二中的任一阵列基板。例如，图5为本实施例提供的一种显示装置的框图。如图5所示，该显示装置40包括阵列基板30。
该显示装置40的一个示例为液晶显示装置，其中，阵列基板与对置基板彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个子像素的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。在一些示例中，该液晶显示装置还包括为阵列基板提供背光的背光源。
该显示装置的其他示例可以为有机发光二极管(OLED)显示装置或电子纸显示装置等。
例如，该显示装置40中的其他结构可参见常规设计。该显示装置例如可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述有机电致发光器件的实施例，重复之处不再赘述。
实施例四
本实施例提供一种导电图案结构的制备方法，例如，图6为本实施例提供的一种导电图案结构的制备方法的流程图。例如，该制备方法包括：
S101：在衬底基板上沉积第一金属层薄膜。
例如，该衬底基板可以是透明绝缘基板，其材料可以是玻璃、石英、塑料或者其他适合的材料。
例如，采用溅射或热蒸发的方法，连续沉积厚度为200～400nm的第一金属层薄膜。例如，该第一金属层的厚度为200nm、250nm、300nm、350nm或者400nm。
例如，第一金属层薄膜的材料为低电阻金属材料，该低电阻金属材料包括铜基金属和银基金属中的至少之一，即可以仅包括铜基金属，也可以仅包括银基金属，还可以同时包括铜和银。
例如，铜基金属包括Cu、CuMo、CuTi、CuMoW、CuMoNb或者CuMoTi；银基金属包括Ag、AgMo、AgTi、AgMoW、AgMoNb或者AgMoTi。
例如，在铜基金属中，铜的质量百分含量为90wt％～100wt％；在银基金属中，银的质量百分含量为90wt％～100wt％，例如，90wt％、92wt％、94wt％、96wt％、98wt％或者100wt％。
S102：对第一金属层薄膜进行图案化处理，以形成第一金属层。
例如，对第一金属层薄膜进行构图的过程包括：在第一金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于第一金属层(例如，阵列基板中栅极、栅线、第一源漏电极、第二源漏电极、数据线或者公共电极线)所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的第一金属层薄膜，剥离剩余的光刻胶，形成第一金属层。
S103：将形成有第一金属层的衬底基板置于包含第二金属离子的化合物溶液中，以形成包覆第一金属层的上表面和全部侧表面的第二金属层。
例如，第二金属层包覆第一金属层的上表面和全部侧表面可以将第一金属层与外界完全隔绝，进一步防止了第一金属层被氧化，从而增强了第一金属层导电性。
例如，根据金属活动顺序表的顺序，当第一金属层的材料为铜基金属时，第二金属层的材料包括金、银、铂和钯中的至少之一；当第一金属层的材料为银基金属时，第二金属层的材料包括铂和钯中的至少之一。
例如，部分铜金属单质或者银金属单质可以把铂或者钯金属单质从铂的氯化物、硝酸盐或者硫酸盐溶液或者钯的氯化物、硝酸盐或者硫酸盐溶液中置换出来，并沉积在第一金属层的上表面和全部侧表面。例如，该铂的氯化物、硝酸盐或者硫酸盐溶液或者钯的氯化物、硝酸盐或者硫酸盐溶液，即PtCl3、PtCl4、Pt(NO3)2或者Pt(SO4)2的水溶液或者PdCl3、PdCl4、Pd(NO3)2或者Pd(SO4)2的水溶液。铂或者钯是化学性质很稳定的金属材料，其不溶于强酸、强碱溶液，且在空气中也不易氧化。当该导电图案结构应用于阵列基板中时，在制作阵列基板的过程中，在后续的化学气相沉积和退火工艺中也不易被氧化和被腐蚀，从而可以有效防止铜或者银材料形成的第一金属层被氧化和被腐蚀带来的良率下降的问题。
当然，当第一金属层的材料为铜时，第二金属层的材料还可以选择金属活性相对较弱的银金属层或者金金属层，相应的盐溶液可以为AgNO3的水溶液或者AuCl3的水溶液，银金属层或者金金属层对第一金属层具有很好的保护作用。
除此之外，通常形成第二金属层需要通过磁控溅射的方式沉积金属薄膜，需要昂贵的设备成本，且需要在真空腔室中完成该过程。用本实施例中置换反应的方法在第一金属层的表面和全部侧面形成第二金属层的制作过程简单，且不需要苛刻的外界条件，从而节省了制作成本。
例如，在衬底基板上沉积第一金属层薄膜之前，还包括采用磁控溅射的方法或者化学气相沉积的方法形成缓冲层薄膜，并采用构图工艺形成缓冲层。
例如，沉积缓冲层薄膜的过程包括通过PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积)方法连续沉积氧化物、氮化物或者氧氮化合物的膜层，然后刻蚀形成缓冲层。对应的反应气体可以为SiH4、NH3、N2、SiH2Cl2或N2。采用PECVD方法沉积具有基本温度低、沉积速率快、成膜质量好、针孔较少以及不易龟裂的优点。
例如，缓冲层的材料包括Mo、Nb、Ti、MoW、MoNb、MoTi、WNb、WTi、TiNb、氮化硅、氧化硅和氮氧化硅中的至少之一。
例如，本实施例提供的阵列基板中的薄膜晶体管可以为底栅型薄膜晶体管，例如，ES(刻蚀阻挡层)结构的薄膜晶体管或者BCE(背沟道刻蚀)结构的薄膜晶体管，还可以为顶栅型薄膜晶体管或者双栅型薄膜晶体管。
本发明的实施例提供的导电图案结构及其制备方法、阵列基板和显示装置具有以下至少一项有益效果：根据金属活动顺序表中金属还原性强弱的顺序，采用常规的置换反应，在第一金属层上形成包覆于其上表面和全部侧表面上的第二金属层，从而降低了导电图案结构制作工艺的复杂性，且避免了低电阻金属中的金属离子扩散至有源层中破坏显示器件稳定性的问题，进而避免了产品良率的下降的问题，除此之外，由于置换反应对设备和外界环境的要求较低，从而可以降低生产成本。
有以下几点需要说明：
(1)本发明实施例附图只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(3)在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种导电图案结构，包括：依次层叠设置的第一金属层、第二金属层和缓冲层，
其中，所述第二金属层覆盖所述第一金属层的上表面和全部侧表面；
所述第一金属层的材料的金属活性比所述第二金属层的材料的金属活性强；
所述第一金属层设置在所述缓冲层上，所述第二金属层覆盖所述缓冲层的侧表面；
所述缓冲层的材料包括氮化硅、氧化硅和氮氧化硅中的至少之一。
2.根据权利要求1所述的导电图案结构，其中，所述第一金属层的材料包括铜基金属和银基金属中的至少之一。
3.根据权利要求2所述的导电图案结构，其中，当所述第一金属层的材料为铜基金属时，所述第二金属层的材料包括金、银、铂和钯中的至少之一；当所述第一金属层的材料为银基金属时，所述第二金属层的材料包括铂和钯中的至少之一。
4.根据权利要求3所述的导电图案结构，其中，所述铜基金属包括Cu、CuMo、CuTi、CuMoW、CuMoNb或者CuMoTi；所述银基金属包括Ag、AgMo、AgTi、AgMoW、AgMoNb或者AgMoTi。
5.根据权利要求4所述的导电图案结构，其中，在所述铜基金属中，铜的质量百分含量为90wt％～100wt％；在所述银基金属中，银的质量百分含量为90wt％～100wt％。
6.根据权利要求1所述的导电图案结构，其中，所述缓冲层的厚度为20～30nm，所述第一金属层的厚度为200～400nm，所述第二金属层的厚度为10～50nm。
7.一种阵列基板，包括权利要求1-6中任一项所述的导电图案结构。
8.一种显示装置，包括权利要求7所述的阵列基板。
9.一种导电图案结构的制备方法，包括：
在衬底基板上形成缓冲层，其中，所述缓冲层的材料包括氮化硅、氧化硅和氮氧化硅中的至少之一；
在所述缓冲层上沉积第一金属层薄膜；
对所述第一金属层薄膜进行图案化处理，以形成第一金属层；
将形成有所述第一金属层和所述缓冲层的衬底基板置于包含第二金属离子的化合物溶液中，以形成包覆所述第一金属层的上表面和全部侧表面以及所述缓冲层的侧表面的第二金属层，其中，所述第一金属层的材料的金属活性比所述第二金属层的材料的金属活性强。
10.根据权利要求9所述的制备方法，其中，所述第一金属层的材料包括铜基金属和银基金属中的至少之一。
11.根据权利要求10所述的制备方法，其中，当所述第一金属层的材料为铜基金属时，所述第二金属层的材料包括金、银、铂和钯中的至少之一；当所述第一金属层的材料为银基金属时，所述第二金属层的材料包括铂和钯中的至少之一。
12.根据权利要求11所述的制备方法，其中，当所述第一金属层的材料为铜基金属时，所述包含第二金属离子的化合物溶液包括铂的氯化物、硝酸盐或者硫酸盐溶液，或者钯的氯化物、硝酸盐或者硫酸盐溶液，或者硝酸银溶液或者三氯化金溶液；当所述第一金属层的材料为银基金属时，所述包含第二金属离子的化合物溶液包括铂的氯化物、硝酸盐或者硫酸盐溶液或者钯的氯化物、硝酸盐或者硫酸盐溶液。
13.根据权利要求9-12中任一项所述的制备方法，所述在衬底基板上形成缓冲层，包括：
采用磁控溅射的方法或者化学气相沉积的方法形成缓冲层薄膜，并采用构图工艺形成所述缓冲层。
CN201710161607.1A 2017-03-17 2017-03-17 导电图案结构及其制备方法、阵列基板和显示装置 Expired - Fee Related CN106887424B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710161607.1A CN106887424B (zh) 2017-03-17 2017-03-17 导电图案结构及其制备方法、阵列基板和显示装置
US15/802,540 US10394098B2 (en) 2017-03-17 2017-11-03 Conductive pattern structure and its array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710161607.1A CN106887424B (zh) 2017-03-17 2017-03-17 导电图案结构及其制备方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN106887424A CN106887424A (zh) 2017-06-23
CN106887424B true CN106887424B (zh) 2020-11-24

Family

ID=59180741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710161607.1A Expired - Fee Related CN106887424B (zh) 2017-03-17 2017-03-17 导电图案结构及其制备方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US10394098B2 (zh)
CN (1) CN106887424B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316815B (zh) * 2017-06-30 2019-12-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107369651B (zh) * 2017-07-17 2020-03-27 京东方科技集团股份有限公司 互补场效应晶体管及其制备方法和像素电路
CN107928720B (zh) * 2017-12-27 2019-10-11 海盐纵诚物资有限公司 外科手术用工具
US11398505B2 (en) 2019-06-27 2022-07-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, display panel, and display device
CN110890323A (zh) * 2019-11-27 2020-03-17 京东方科技集团股份有限公司 源漏层引线结构及其制备方法、阵列基板和显示面板
CN111341826B (zh) * 2020-05-21 2020-08-25 京东方科技集团股份有限公司 显示面板和显示装置
CN112732115B (zh) * 2020-12-30 2023-03-24 武汉华星光电半导体显示技术有限公司 触控显示面板及触控显示面板的制备方法
CN113495388B (zh) * 2021-06-30 2023-12-01 Tcl华星光电技术有限公司 显示面板及显示面板的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101137272A (zh) * 2006-08-30 2008-03-05 日东电工株式会社 布线电路基板及其制造方法
CN102959756A (zh) * 2010-06-24 2013-03-06 默克专利股份有限公司 改性有机电子器件中的电极的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055319B2 (ja) * 2000-02-18 2008-03-05 ソニー株式会社 半導体装置の製造方法
US20120273963A1 (en) * 2005-10-06 2012-11-01 Uri Mirsky Microelectronic interconnect substrate and packaging techniques
KR100755147B1 (ko) * 2006-08-31 2007-09-04 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
TW200938660A (en) * 2007-11-22 2009-09-16 Idemitsu Kosan Co Etching solution composition
EP2416356A1 (en) * 2009-03-30 2012-02-08 Tokuyama Corporation Process for producing metallized substrate and metallized substrate
KR101583602B1 (ko) * 2009-07-23 2016-01-11 엘지디스플레이 주식회사 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판
KR101108784B1 (ko) * 2010-06-21 2012-02-24 삼성전기주식회사 도전성 전극 패턴 및 이를 구비하는 태양전지
CN102485959A (zh) * 2010-12-01 2012-06-06 鸿富锦精密工业（深圳）有限公司 金属多孔材料的制备方法及由该方法制得的金属多孔材料
CN102691092A (zh) * 2011-03-23 2012-09-26 鸿富锦精密工业（深圳）有限公司 金属多孔材料的制备方法及由该方法制得的金属多孔材料
JP6186780B2 (ja) * 2013-03-18 2017-08-30 富士通株式会社 半導体装置およびその製造方法
CN103698921A (zh) * 2013-12-23 2014-04-02 深圳市华星光电技术有限公司 显示装置及其制作方法
KR20150084670A (ko) * 2014-01-14 2015-07-22 가부시키가이샤 에스에이치 카퍼프로덕츠 스퍼터링 타겟재, 스퍼터링 타겟재의 제조 방법 및 배선 적층체
CN103928400A (zh) * 2014-03-31 2014-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9633957B2 (en) * 2014-11-28 2017-04-25 Infineon Technologies Ag Semiconductor device, a power semiconductor device, and a method for processing a semiconductor device
KR102346643B1 (ko) * 2015-06-30 2022-01-03 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
US20170117503A1 (en) * 2015-10-22 2017-04-27 Universal Display Corporation Buffer layer for organic light emitting devices and method of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101137272A (zh) * 2006-08-30 2008-03-05 日东电工株式会社 布线电路基板及其制造方法
CN102959756A (zh) * 2010-06-24 2013-03-06 默克专利股份有限公司 改性有机电子器件中的电极的方法

Also Published As

Publication number Publication date
US20180267376A1 (en) 2018-09-20
US10394098B2 (en) 2019-08-27
CN106887424A (zh) 2017-06-23

Similar Documents

Publication Publication Date Title
CN106887424B (zh) 导电图案结构及其制备方法、阵列基板和显示装置
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
CN110462830B (zh) 显示基板及其制备方法、显示面板和显示装置
US9632382B2 (en) Array substrate comprising a barrier layer pattern and the method for manufacturing the same, and liquid crystal display device
US20160233250A1 (en) Array substrate, method for manufacturing the same and display device
US10290822B2 (en) Thin film transistor including recessed gate insulation layer and its manufacturing method, array substrate, and display device
US10192907B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US20140124784A1 (en) Conductive structure and method for manufacturing the same, thin film transistor, array substrate and display device
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
EP2863435A1 (en) Array substrate, manufacturing method of same, and display device
US10114245B2 (en) Array substrate having metallic electrodes for light reflection and manufacturing method for array substrate having metallic electrodes for light reflection
US9620729B2 (en) Organic thin film transistor and method of manufacturing the same, array substrate and display device
US9165954B2 (en) Array substrate and method for manufacturing the same, and display device
JP7074683B2 (ja) 導電パターン構造及びその製造方法、アレイ基板、表示装置
US20200203391A1 (en) Array Substrate, Display Device, Thin Film Transistor, and Method for Manufacturing Array Substrate
US10304866B1 (en) FFS type TFT array substrate and the manufacturing method thereof
US9847400B2 (en) Array substrate and manufacturing method thereof, and display device
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device
US9735177B2 (en) Array substrate, method for manufacturing the same and display device
CN202678317U (zh) 导电结构、薄膜晶体管、阵列基板和显示装置
WO2022247148A1 (zh) 薄膜晶体管及其制备方法、阵列基板
US20230343837A1 (en) Display panel and display device
US10319749B1 (en) Array substrate, fabricating method for the same and display device
CN201117660Y (zh) 有源元件阵列基板
CN101118912A (zh) 薄膜晶体管阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201124

CF01 Termination of patent right due to non-payment of annual fee