CN101427351B - 抛光形成在半导体晶片上的金属层的方法及系统 - Google Patents

抛光形成在半导体晶片上的金属层的方法及系统 Download PDF

Info

Publication number
CN101427351B
CN101427351B CN038174197A CN03817419A CN101427351B CN 101427351 B CN101427351 B CN 101427351B CN 038174197 A CN038174197 A CN 038174197A CN 03817419 A CN03817419 A CN 03817419A CN 101427351 B CN101427351 B CN 101427351B
Authority
CN
China
Prior art keywords
electrobrightening
metal level
wafer
thickness
end point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN038174197A
Other languages
English (en)
Other versions
CN101427351A (zh
Inventor
王晖
穆罕莫德·阿法恩
佩哈尔·耶海
戴蒙·L·科勒尔
于朝智(音译)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ACM Research Inc
Original Assignee
ACM Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ACM Research Inc filed Critical ACM Research Inc
Publication of CN101427351A publication Critical patent/CN101427351A/zh
Application granted granted Critical
Publication of CN101427351B publication Critical patent/CN101427351B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
    • B23H5/00—Combined machining
    • B23H5/06—Electrochemical machining combined with mechanical working, e.g. grinding or honing
    • B23H5/08—Electrolytic grinding
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

形成在半导体晶片上的金属层被抛光，其中金属层被形成在屏障层上，所述屏障层形成在具有凹进区域和非凹进区域的介电层上，并且其中金属层覆盖介电层的凹进区域和非凹进区域。金属层被抛光以便于移除覆盖非凹进区域的金属层。凹进区域的金属层被抛光到非凹进区域以下的高度，其中所述高度等于或大于所述屏障层的厚度。

Description

抛光形成在半导体晶片上的金属层的方法及系统
相关申请的交叉参考 
本申请要求先前申请的2002年7月22日所申请的标题为METHOD FOR ELECTROPOLISHING METAL FILM ON SUBSTRATE的临时申请美国系列号No.60/397,941以及2002年8月17日所申请的标题为METHOD FOR BARRIER AND SACRIFICAL LAYER REMOVAL的临时申请美国系列号No.60/403,996的优先权，这里合并参考其全部内容。 
发明背景 
1.本发明的领域 
本申请涉及电解抛光形成在衬底上的金属膜，更具体地说，本发明涉及使用金属膜的厚度测量适当地电解抛光形成在半导体晶片上的金属膜。本申请还涉及在抛光和等离子体蚀刻程期间去除屏障层和牺牲层。 
2.现有技术 
使用多个不同处理步骤将半导体器件制造或形成在半导体晶片上以便于产生晶体管和互连元件。为了形成晶体管和/或互连元件，半导体晶片可经历例如掩模、蚀刻和淀积程序以便于形成半导体器件的期望电子电路。具体地，在波纹(Damascene)处理中，可执行多个掩膜和蚀刻步骤以便于在用作半导体晶片上的介电层中形成用作用于互连的沟槽和通路的凹进区域的图案。然后可执行淀积程序以便于将金属层淀积在半导体晶片上从而将金属淀积在沟槽和通路中以及淀积在半导体晶片的非凹进区域上。为了隔离互连部分(诸如形成图案的沟槽和通路)，将淀积在半导体晶片的非凹进区域上的金属层移除。 
然而，如果移除了过度或不足量的金属层的话，那么晶体管和/或互连元件可能出现故障。例如，如果从形成互连部分的沟槽中移除 了过度量的金属的话，那么互连部分可能不会适当地传输电信号。 
因此，已将具有低介电常数(低-k介电)介电材料的使用引进作为减小导体互连部分处的信号延迟的方法。然而，由于低-k介电材料具有多孔性微观结构，与其他介电材料相比较它们还具有低机械完整性和热传导性。因此，在传统波纹处理中，低-k介电材料通常不能经受施加于其上的应力和压力。 
在传统波纹处理中，在金属或低-k介电材料上通常可形成有屏障层。由于屏障层通常是由诸如TaN、Ta、Ti、TiN等坚硬并且化学惰性材料制成的，因此，除在CMP期间使用更高的垫压力或使用电解抛光的高电压以外，难于使用CMP或电解抛光移除所述屏障层。在CMP的情况下，更高的垫压力可增加表面缺陷密度，或甚至层离低-k电介质。在电解抛光的情况下，较高的抛光电压可移除过度量的金属，这可增加线路电阻。当使用传统等离子体蚀刻移除屏障层时，必须进行过度蚀刻以便于确保非凹进区域上的所有屏障层都被移除。然而，当淀积下一层覆盖层时过度蚀刻可导致空隙。金属原子可从所述空隙中扩散出来并且甚至可扩散到器件栅极区中，这可导致半导体器件出现故障。 
发明内容
在一个示范性实施例中，形成在半导体晶片上的金属层被适当地电解抛光。一部分金属层被电解抛光，而金属层多个部分被独立地电解抛光。在电解抛光所述部分之前，确定所要电解抛光的金属层部分的厚度测量。根据所述厚度测量调节所要电解抛光的部分的量。 
在另一个示范性实施例中，形成在半导体晶片上的金属层被抛光，其中金属层被形成在屏障层上，所述屏障层形成在具有凹进区域和非凹进区域的介电层上，并且其中金属层覆盖介电层的凹进区域和非凹进区域。金属层被抛光以便于移除覆盖非凹进区域的金属层。凹进区域的金属层被抛光到非凹进区域以下的高度，其中所述高度等于或大于所述屏障层的厚度。 
附图说明
参照结合附图所作出的以下说明可更好地理解本发明，其中用相似的附图标记表示相似的零件： 
图1示出了示范性的电解抛光模块； 
图2A示出了形成在半导体晶片上的金属层的示范性厚度图； 
图2B和2C示出了图2A中所示的图的一部分； 
图3示出了各种图方案； 
图4示出了与多个示范性电解抛光模块相连接的示范性控制系统； 
图5示出了提供多个子系统与多个示范性电解抛光模块相连接的示范性控制系统； 
图6A到6D示出了示范性波纹处理； 
图7A到7D示出了另一个示范性波纹处理； 
图8A到8D示出了另一个示范性波纹处理；以及 
图9A到9D示出了另一个示范性波纹处理。 
具体实施方式
以下的描述陈述了多个特定结构、参数等。然而，应该明白的是，所述描述不应被认为是本发明保护范围的限制，而只是作为示范性实施例而提供的。 
I.自适应电解抛光 
如先前所述的，在半导体晶片上形成晶体管和互连元件期间，金属被淀积在所述半导体晶片上并从其上移除。更具体地说，使用诸如化学气相淀积(CVD)、物理气相淀积(PVD)、原子层淀积(ALD)、电镀、化学镀等淀积工艺在所述半导体晶片上形成一层金属(即，金属层)。然后使用诸如化学机械抛光(CMP)电解抛光等蚀刻或抛光工艺移除所述金属层 
参照图1，在一个示范性实施例中，可使用电解抛光模块100移除/抛光形成在半导体晶片102上的金属层。在该示范性实施例中，晶片102由晶片夹112支撑，所述晶片夹112使得晶片102关于角θ转动并且使得晶片102横向平移，诸如图1中x方向所示的。当晶片102由晶片夹112 使之转动并且平移时，通过喷嘴108和/或喷嘴110将电解液施加到形成在晶片102上的金属层中。如图1中所示的，喷嘴108可被构造成用于比喷嘴110供应更细的电解液流。因此，喷嘴108可用于比喷嘴110更精细的抛光。例如，喷嘴110可用于初始粗抛光，其中从晶片102的表面抛光掉初始金属层量，而喷嘴108可用于随后的精细抛光，其中与初始粗抛光相比较，对金属层进行更均匀的抛光。在该示范性实施例中，端点检测器106可用于测量晶片102表面上的金属层的厚度。在图1中，端点检测器106、喷嘴108、喷嘴110被示为彼此相邻地布置在喷嘴板104上。然而，应该理解的是，端点检测器106、喷嘴108、喷嘴110可以各种结构被布置并以各种方式被安装。另外，应该理解的是，任何数量的喷嘴(包括一个喷嘴)都可用于电解抛光晶片102上的金属层。而且，应该理解的是，取代或辅助使用晶片夹112使得晶片102平移，端点检测器106、喷嘴108和/或喷嘴110可平移。 
对于示范性电解抛光工艺和系统的更详细的描述，见1999年7月2日所申请的标题为METHODS AND APPARATUS FOR ELECTROPOLISHING  METAL  INTERCONNECTIONS ON SEMICONDUCTOR DEVICES的美国专利No.6,394,152B1；标题为METHODS AND APPARATUS FOR HOLDING AND POSITIONING SEMICONDUCTOR WORKPIECES DURING ELECTROPOLISHING AND/OR ELECTROPLATING OF THEWORKPIECES的美国专利No.6,248,222B1；以及2002年4月14日所申请的标题为METHODS AND APPARATUS FOR ELECTROPOLISHING AND/OR ELECTROPLATING的美国临时专利申请系列号No.60/372,566，在这里合并参考以上所述专利申请的全部内容。对于示范性端点检测器的更详细的描述，见2000年5月12日所申请的标题为METHODS AND APPARATUS FOR END-POINT DETECTION的美国专利申请No.6447688，在这里合并参考所述专利申请的全部内容。 
在本实施例中，通常使用包括诸如液体流动速率、电流或电压调 定点、中心-边缘距离、初始转动速度、抛光持续时间、中心抛光转动速度、喷嘴类型、电流或电压表、用于恒定电流的体积比表、重复设定等各种处理参数的方法处理晶片。由于使用相同淀积程序所处理的晶片将通常具有相似的金属层厚度外形，因此可使用相似的抛光方法对所述晶片进行初始抛光。 
然而，如上所述的，在对形成在晶片上的金属层进行抛光时，金属层的抛光过多和过少都可导致半导体器件出现故障。因此，在该示范性实施例中，晶片上的金属层的厚度用于自适应地电解抛光金属层。更具体地，在电解抛光形成在晶片上的金属层的一部分之前，确定待电解抛光的部分的厚度，并且根据所确定的厚度调节被抛光部分的量。 
例如，控制系统114可与晶片夹112和喷嘴108及喷嘴110相连接。根据晶片夹112的位置，控制系统114可确定待电解抛光的晶片102上的金属层部分的位置。控制系统114确定待电解抛光的金属层部分的厚度，并且调节由喷嘴108和/或喷嘴110电解抛光的部分的量。 
在一个示范性实施例中，在电解抛光模块100中处理晶片102之前，衬底厚度度量工具116用于测量和图示晶片102上的金属层的厚度。参照图2A，度量工具116(图1)可提供晶片102上各个位置202处的厚度测量。应该注意的是，可使用各种坐标系统图示这些位置202。例如，如图2A中所示的，可使用简单的x和y坐标轴。或者，可使用径向射线和与晶片102的转动角相对应的角θ。然后在电解抛光金属层部分之前控制系统114(图1)可使用晶片102上的金属层的厚度图示而获得金属层部分的厚度。 
如图2A中所示的，晶片102上的金属层的厚度图示可包括间隙，是指不知道金属层厚度的位置。更具体地，如图2A中所示的，晶片102的转动和平移导致由喷嘴108(图1)和/或喷嘴110(图1)供给的电解液以螺旋路径204的形式流动。也如图2A中所示的，电解液流可被供给到位置206中，位置206处金属层厚度为未知的。因此，在本示范性实施例中，来自于金属层厚度为已知的两个或多个位置202的厚度测量用于确定位置206中的金属层厚度。 
例如，如图2B中所示的，根据位置202A、202B、202C和202D处的金属层厚度确定位置206处的金属层厚度。应该注意的是，根据图2A中所使用的x和y坐标系统，位置206对应于位置(x，y)，而位置202A、202B、202C和202D分别对应于位置(xi，yj+1)、(xi+1，yj+1)、(xi+1，yj)、和(xi，yj)。图2C示出了透视图中金属层厚度上的变化。 
在本示例中，假定位置206处的金属层厚度由以下公式表示： 
T＝Ax+By+Cxy+D    (1) 
另外，假定由以下公式表示(xi，yj)处的厚度Ti，j、(xi，yj+1)处的厚度Ti，j+1、(xi+1，yj)处的厚度Ti+1，j以及(xi+1，Yj+1)处的厚度Ti+1，j+1： 
Ti，j＝Axi+Byj+Cxiyj+D          (2) 
Ti，j+1＝Axi+Byj+1+CxiYj+1+D    (3) 
Ti+1，j＝Axi+1+Byj+Cxi+1Yj+D    (4) 
Ti+1，j+i＝Axi+1+Byj+1+C        (5) 
然后通过以以下方式求解等式(2)-(5)可获得A、B、C和D的数值： 
C＝(Ti，j-Ti，j+1-Ti+1，j+Ti+1，j+1)/[(xi-xi+1)＊(yj-Yj+1)] 
B＝(Ti，j-Ti，j+1)/(yj-Yj+1)-xi＊D 
A＝(Ti，j-Ti+1，j)/(xi-xi+1)-yj＊D 
D＝Ti，j-xi＊B-yj＊[(Ti，j-Ti，j+1)/(yj-yj+1)] 
应该理解的是其金属层厚度为已知的任何数量的位置202都可用于确定位置206处的金属层厚度。例如，对于壁上述更为精确的内插法来说，可通过以下公式假定出位置206处的金属层厚度： 
T＝Ax2+By2+Cxy+Dx+Ey+F        (6) 
可使用最接近于位置206的6个位置通过内插法计算出(x，y)处的厚度T，并且可通过以与上述使用四个位置求解恒量A、B、C和D时相同的方式求解6个等式获得恒量A、B、C、D、E和F。 
再参照图1，在本示范性实施例中，可使用端点检测器106获得晶片102上的金属层的厚度测量。更具体地说，可以与使用喷嘴108和/ 或喷嘴110对晶片102电解抛光时相同的方式使得晶片102在端点检测器106附近转动和平移。这样，可沿与使用喷嘴108和/或喷嘴110对晶片102电解抛光时所遵循的相同路径204(图2)获得晶片102上的金属层的厚度测量。 
例如，当端点检测器106为光学传感器时，当晶片102转动和平移时可记录端点检测器106附近的晶片102的表面反射系数。然后可使用以下公式计算一个位置处的金属层的厚度(诸如位置206(图2))： 
T(x，y)＝P(T)＊R(x，y)        (7) 
其中R(x，y)是由端点检测器106测量的位置206(图2)处的金属膜的反射系数，而P(T)是反射系数与厚度的转换因数，其中它本身为厚度的函数。可使用已知具有不同厚度的一组金属层确定P(T)，然后使已知厚度与金属层的反射系数相互关联。然后可使用所确定的转换因数P(T)确定与具有未知厚度的金属层的反射系数相对应的厚度。 
或者，可将已知厚度和相对应的反射系数储存在诸如控制系统114中的电脑中的查阅表中。例如，查阅表可包括如下储存在电脑存储器中的厚度矩阵： 
T1，1T1，2T1，3......T1，m
T2，1T2，2T2，3......T2，m
T3，1T3，2T3，3......T3，m
…… 
Tn，1Tn，2Tn，3......Tn，m
其中厚度矩阵中的每个厚度都具有相对应的反射系数。 
在使用端点检测器106测量位置206(图2)处的反射系数之后，控制系统可诸如使用转换因数P(T)或查阅表确定厚度T(x，y)。然后可使用厚度测量对金属层进行电解抛光。可重复该程序直到由端点检测器106记录的反射系数处在预定范围内。应该注意的是，反射系数的预定范围可取决于各种因素，诸如金属图案厚度、过度抛光范围等。通常A图案厚度越小，反射系数的预定越低。另外，预定反射系 数可基于图案厚度改变。可基于掩模的图案厚度计算或由具有最小金属凹槽的一个抛光晶片测量预定反射系数。对于计算预定反射系数的更详细的描述，见2000年5月12日所申请的标题为METHODS AND APPARATUS FOR END-POINT DETECTION的美国专利No.6,447,668，在这里合并参考所述专利申请的全部内容。 
应该明白的是，端点检测器106可为各种类型的传感器。例如，端点检测器106可为涡流传感器。因此，端点检测器106用于测量涡流而不是用于测量反射系数，并且基于所测量的涡流而不是基于所测量的反射系数确定金属层的恒速。 
虽然使用端点检测器106所获得的厚度测量可遵循与当金属层被电解抛光时所遵循的路径相同的路径，但是间隙可仍存在于厚度测量(值)中。例如，为了增强生产量可间隔地而表示连续地进行厚度测量，当间隙存在于厚度测量中时，上述内插程序可用于获得其厚度测量未知的位置中的厚度测量。 
另外，在本示范性实施例中，栅极-栅极成像可用于图示和定位晶片上的任何位置。更具体地说，晶片的表面可被映入到象点间隔中，其中每个象点间隔都对应于可使用端点检测器106(图1)测量的领域。图3示出了各种示范性象点间隔。端点检测器106(图1)可测量从晶片的中心到边缘或从边缘到中心的给定位置(x，y)或象点(最好具有2.5mm×2.5mm的尺寸)的反射系数。端点检测器106(图1)每次可从一个象点处移动并且为每个象点记录反射系数数据直到所有象点都被记录，诸如直到为200mm晶片记录了11,494个象点(即，πR2/(2.5)2)。 
在本示范性实施例中，在对晶片进行电解抛光之前，使用从衬底厚度度量工具中所获得的初始厚度测量，执行最初的粗电解抛光。在完成了最初粗电解抛光之后，例如使用端点检测器获得了金属层的中间厚度测量。然后使用中间厚度测量再次对金属层进行电解抛光。当金属层的厚度处于阈值厚度(诸如约 )以下时可完成最初粗电解抛光。然而，应该明白的是，在没有中间厚度测量的情况下可基于初始厚度测量对金属层进行电解抛光。或者，在没有初始厚度测量的 情况下可基于例如使用端点检测器获得的厚度测量，对金属层进行电解抛光。 
如上所述的，在本示范性实施例中，基于该部分的厚度测量调节电解抛光的金属层部分的量。可通过改变供给到施加于该部分的电解液流上的电流和/或电压调节电解抛光的金属层的部分。例如，可基于厚度如下确定所供给的抛光电流： 
I＝kT(x，y)                (7) 
其中k是有关于抛光速率的因数。除改变供给到电解液流上的电流和/或电压以外，应该明白的是，可基于该部分的厚度测量调节施加到关闭阀的电解液流的时间量(例如，抛光持续时间)。而且，可基于该部分的厚度测量调节电流、电压和抛光持续时间的任何组合。 
因此，参照图1，在本示范性实施例中，控制系统114确定所要电解抛光的金属层的部分的厚度测量，然后基于所确定的厚度测量调节抛光的部分的量。如上所述的，控制系统114可调节供给到由喷嘴108和/或喷嘴110供给的电解液流上的电流和/或电压。控制系统114也可通过控制晶片夹112的转动和/或平移速率调节抛光持续时间。 
在本示范性实施例中，从当控制系统114确定出进行调节的时间和当执行调节时的延迟量(即，Δt)用作当控制系统确定将在对所述部分进行电解抛光之前对金属层控制系统114的部分作出调节时之前的偏移时间。例如，当将要为金属层的一部分调节供给到由喷嘴108供给到电解液流上的电流时，控制系统114预先通过至少喷嘴108的偏移时间(即，Δt)确定所要供给的到达待电解抛光部分的电流。 
现在参照图4，控制系统114可与多个电解抛光模块100(例如，处理腔室1(PC1)、PC2和PC3)连接。如图4中所示的，控制系统114对每个电解抛光模块100执行程序控制。例如，控制系统114对每个电解抛光模块100执行抛光处理、记录厚度测量(例如，反射系数数据)、处理厚度测量并更新金属膜厚度剖面、调节电解抛光(例如，调节供给到由喷嘴供给到电解液流上的电流或电压)，以及为待电解抛光的每个晶片重复抛光处理。控制系统114还执行各种辅助任务，诸如图形 用户界面、晶片处理、警告信息等。 
然而，控制系统114需要的处理和计算载荷可减少任务(诸如读出、电输出和机械运动)的响应时间。增加控制系统114所需处理的载荷数量可减少每种载荷的完成时间。因此，在本示范性实施例中，控制系统114包括多个分布式子系统，其中任务定向功能被卸载给各个子系统，诸如运动服务器块控制器。 
更具体地，参照图5，一个子系统502用于一个电解抛光模块100(例如，PC1、PC2和PC3)。图5中所示的分布子系统减小了可与图4中所示的中心系统相关的时滞。在图5中所示的示范性实施例中，基于PC的控制系统114接收数据并使用器件间输送媒介504(诸如RS-485、DeviceNet等)将数据输送给每个子系统502。 
例如，每个子系统502为每个电解抛光模块100执行相同的任务组。如图5中所示的，一个子系统502用于操作所述夹、马达驱动、喷嘴和端点检测器，并且用于为PC1处理用于数字IO和模拟IO的数据。同时，其他子系统502可用于它们的相应的电解抛光模块100。例如，另一个子系统502可用于操作所述夹、马达驱动、喷嘴和端点检测器，并且用于为PC2处理用于数字IO和模拟IO的数据。 
在分布式布置下，每个子系统500可在机械和电力性能(即，记录转动角和具有残余金属层的晶片位置两者，并且基于在4毫秒内或更佳地为给定位置记录的反射系数控制喷嘴功能)中发挥更好和更精细的控制。在每个子系统502具有增强处理能力的情况下，本示范性实施例可基于反射系数数据加入或外推其他数值或表以便于实现抛光的更精细控制。 
而且，作为用于子系统502的晶片电解抛光要求的分配处理，控制系统114和子系统502可具有更可用的处理能力以操作或执行其他任务。具体地，在不减小速度或所述工具结构的实用性的前提下，可将辅助工具和/或应用加入到抛光程序中。例如，可添加串联(inline)度量工具以便于在将晶片装载到电解抛光模块之前测量每个晶片的形状。串联度量工具可为子系统502和控制系统114测量晶片上的金属层 的厚度以便于确定所需电流输出从而获得更平坦均匀的金属表面。然后子系统502或控制系统114可产生具有数据的新表，诸如距离对比使用者限定调定点的电流速率时间。 
II.移除屏障层和牺牲层 
图6A到6D示出了可用于在半导体器件中形成互连的示范性波纹处理。具体地，参照图6A，半导体器件可包括具有凹进区域606和非凹进区域610的介电材料608，其中凹进区域606可为诸如宽沟槽、大矩形结构等结构。可通过任何传统淀积方法(诸如CVD、PVD、ALD等)将屏障层604淀积在介电材料608上，以使得屏障层604覆盖凹进区域606和非凹进区域610两者。对于介电材料和屏障层的更详细的描述，见2003年3月14日所申请的标题为METHODS FOR INTEGRATING COPPER WITH ULTRA-LOW K DIELECTRICS的美国专利申请No.10/380,848；2002年3月27日所申请的标题为ELECTROPOLISHING METAL LAYERS ON WAFERS HAVING TRENCHES OR VIAS WITH DUMMY STRUCTURES的美国专利申请系列号No.10/108,614，所述专利申请要求2001年4月24日所申请的早期申请的美国临时申请系列号No.60/286,273的优先权。在这里合并参考以上所述专利申请的全部内容。 
在本示范性程序中，参照图6B，可通过任何传统方法(诸如PVD、CVD、ALD、电镀、化学镀层等)将金属层612淀积在屏障层604上。接下来，参照图6C，使用CMP、电解抛光等对金属层612进行深抛光，以便于从非凹进区域610处移除金属层612，同时使得金属层612留在凹进区域606中。金属层612可包括各种导电材料，诸如铜、铝、镍、铬、锌、镉、银、金、铑、钯、铂、锡、铅、铁、铟、超导体材料等。金属层612还可包括各种导电材料中任何材料的合金，或超导体材料的合成物。金属层612最好包括铜及其合金。 
现在，参照图6D，在将金属层612从非凹进区域610处移除之后，可通过任何传统方法(诸如湿法蚀刻、干式化学蚀刻、等离子体干法蚀刻等)将屏障层604从非凹进区域610处移除。为了完全移除非凹进 区域610上的屏障层604，需要进行过度蚀刻。然而，如图6D中所示的，过度蚀刻可产生凹口614。当在本示范性程序中淀积接下来的覆盖层(诸如SiN等)时，该凹口614可变成孔隙，所述孔隙可导致金属渗漏。渗出的金属可通过介电材料608扩散并且降至器件栅极区，导致半导体器件出现故障。 
如图7A-7D中所示的，使用电解抛光的过度抛光和等离子体蚀刻的组合可用于解决这个问题。在本示范性程序中，参照图7A，使用电解抛光、湿法蚀刻等对凹进区域606中的金属层612过度抛光，从而在屏障层604的顶部与凹进区域606中的金属层612的表面之间存在h微米的高度，其中高度h等于或大于屏障层604的厚度。应该明白的是，电解抛光可具有更好的控制，因此与湿法蚀刻方法相比较在试图对凹进区域606中的金属层612过度抛光时产生更少的处理问题。对于电解抛光的描述，见1999年7月2日所申请的标题为METHODS AND APPARATUS FOR ELECTROPOLISHING METAL INTERCONNECTIONS ON SEMICONDUCTOR DEVICES的美国专利No.6,395,152，这里合并参考所述专利申请的全部内容。 
接下来，参照图7B，将诸如CF4/O2、SF6/O2等添加剂加入到蚀刻气体Ta、C和F中，从而在屏障层604和凹进区域606中的金属层612上形成残余物702。如图7C中所示的，当将屏障层604蚀刻掉以后，残余物702的存在可防止介电材料608与凹进区域606中的金属层612之间的屏障层604被过度蚀刻。 
下表，即，表1提供了可在等离子体干法蚀刻程序中用于移除屏障层604的参数的示范性范围： 
表1 
  等离子体功率： 500到2000W
  真空： 30到100mTorr
  晶片的温度： 大约20℃
  气体和流动速度： SF6＝50sccm、CF4＝50sccm、或者O2＝10sccm
  气体压力： 0.1到50mTorr
  TaN的移除速率： 250nm/min
  TiN的移除速率： 300nm/min
  SiO2的移除速率： 200-400nm/min
这些参数导致TaN和TiN的移除速率、两个可行屏障层604材料接近于SiO2的移除速率、可行介电材料608的材料。可以在移除屏障层604期间减小对于下部介电材料608的蚀刻或损伤这样一种方式选择该选项。然而，应该注意的是，通过改变参数也可获得其他选项。 
现在参照图7D，使用等离子体蚀刻工艺、或干式化学清洁或任何其他传统工艺可移除大约为Δd的凹进区域606和非凹进区域610的一部分。应将屏障层604的蚀刻速率设定得等于或低于介电材料608的蚀刻速率，从而确保屏障层604的高度等于或高于介电材料608。因此，当淀积接下来的顶层时将不会形成空隙。 
在图8A-8D中，示出了另一个示范性程序。除在晶片经历形成诸如606的凹进区域的蚀刻和淀积程序之前将硬掩模层802淀积在介电材料608上之外，图8A-8D中所示的示范性程序在许多方面与图7A-7D中所示的示范性程序都相似。如所示的，硬掩模层802可避免屏障层移除程序期间硬掩模层802下面的介电材料608的蚀刻，从而避免电介质的性能退化，尤其是低-k电介质。凹进h应小于屏障层604的厚度与硬掩模层802的厚度的总和。 
在图9A-9D中，示出了另一个示范性程序。与图8A-8D相似，除了除硬掩模层802外还将牺牲层902淀积在硬掩模层802上之外，图9A-9D中所示的示范性程序在许多方面与图8A-8D中所示的示范性程序都相似。虽然硬掩模层802具有比屏障层604更低的移除速率，但是 在该示范性程序中，使用具有等于或大于屏障层604的移除速率的牺牲层902。 
在图8A-8D和图9A-9D中，可从SiN、SiC、SiO2、SiON、金刚石膜等中选择硬掩模层802。可从SiN、SiO2、SiON等中选择牺牲层902。 
尽管已描述了示范性实施例，但是在不脱离本发明的精神和/或保护范围的前提下可作出各种修正。因此，不应认为本发明局限于附图中和以上描述中所示的具体形式。 
附图标记： 
图1——θ。 
图4——114：用于PC1的程序控制：1.执行方法、2.记录反射系数、3.处理数据/更新形状、4.调节喷嘴、5.重复方法；用于PC2的程序控制：1.执行方法、2.记录反射系数、3.处理数据/更新形状、4.调节喷嘴、5.重复方法；用于PC3的程序控制：1.执行方法、2.记录反射系数、3.处理数据/更新形状、4.调节喷嘴、5.重复方法。 
图5——114：CPU要求：GUI、晶片处理、警告信息及其他；502：CPU：用于PC1的程序控制：1.执行方法、2.记录反射系数、3.处理数据/更新形状、4.调节喷嘴、5.重复方法；CPU：用于PC2的程序控制：1.执行方法、2.记录反射系数、3.处理数据/更新形状、4.调节喷嘴、5.重复方法；CPU：用于PC3的程序控制：1.执行方法、2.记录反射系数、3.处理数据/更新形状、4.调节喷嘴、5.重复方法。 

Claims (28)

1.一种自适应电解抛光形成在半导体晶片上的金属层的方法，所述方法包括以下步骤：
电解抛光金属层的一部分，其中金属层的多个部分被独立地电解抛光；
在电解抛光所述部分之前，确定所要电解抛光的金属层部分的厚度测量；
根据所述厚度测量调节所要电解抛光的部分的量。
2.权利要求1的方法，其中电解抛光金属层的一部分的步骤包括：
通过金属层该部分附近的喷嘴将电解液流供给到金属层的该部分。
3.权利要求2的方法，其中使用晶片夹使得晶片被保持、转动和平移，同时在金属层附近使得喷嘴保持固定。
4.权利要求2的方法，其中使用晶片夹使得晶片被保持和转动，同时在金属层附近使得喷嘴平移。
5.权利要求2的方法，其中调节所要电解抛光的部分的量的步骤包括：
调节供给到电解液流上的抛光电流或电压。
6.权利要求2的方法，其中调节所要电解抛光的部分的量的步骤包括：
调节所述部分的抛光持续时间。
7.权利要求1的方法，其中确定厚度测量的步骤包括：
使用厚度度量工具获得所确定的金属层的厚度测量的图示。
8.权利要求7的方法，其中确定厚度测量的步骤还包括：
使用端点检测器测量金属层的厚度测量；以及
其中调节所要电解抛光的部分的量的步骤包括：
在使用通过使用厚度度量工具获得所确定的金属层的厚度测量的图示的初始抛光期间，调节所要电解抛光的部分的量；以及 
在使用端点检测器所测量的厚度测量的随后抛光期间调节所要电解抛光的部分的量。
9.权利要求7的方法，还包括以下步骤：
根据图示上具有厚度测量的多个金属层部分的多个厚度测量，通过内插法计算出图示上不具有厚度测量的金属层部分的厚度测量。
10.权利要求1的方法，其中确定厚度测量的步骤包括：
使用金属层附近的端点检测器测量金属层的厚度测量。
11.权利要求10的方法，其中使用晶片夹使得晶片被保持、转动和平移，同时在金属层附近使得端点检测器保持固定。
12.权利要求10的方法，其中使用多个象点间隔图示厚度测量，其中象点位置与可使用端点检测器测量的领域相对应。
13.权利要求10的方法，还包括以下步骤：
根据晶片上的图案的金属密度确定抛光所述部分的端点。
14.权利要求10的方法，其中端点检测器为光学传感器。
15.权利要求10的方法，其中端点检测器为涡流传感器。
16.一种用于自适应电解抛光形成在半导体晶片上的金属层的系统，所述系统包括：
被构造成用于分别地电解抛光金属层多个部分的电解抛光模块；
控制系统，被构造成用于：
在电解抛光金属层的一部分之前，确定所要电解抛光的金属层部分的厚度测量；以及
根据所述厚度测量调节所要电解抛光的所述部分的量。
17.权利要求16的系统，其中电解抛光模块包括：
被构造成用于将电解液流供给到金属层的所述部分的喷嘴。
18.权利要求17的系统，还包括：
晶片夹，被构造成用于保持、转动并且平移晶片，同时使喷嘴在金属层附近保持固定。
19.权利要求17的系统，其中喷嘴被构造成可平移，并且该系统还包括： 
晶片夹，被构造成用于保持和转动晶片。
20.权利要求17的系统，其中控制系统被构造成用于调节供给到电解液流上的抛光电流或电压或调节所述部分的抛光持续时间。
21.权利要求16的系统，其中控制系统被构造成用于将所述调节量确定为在电解抛光该部分之前偏移时间的被电解抛光的部分的量。
22.权利要求16的系统，还包括：
厚度度量工具，其中控制系统从厚度度量工具中获得金属层的厚度测量的图示。
23.权利要求16的系统，其中电解抛光模块包括：
被构造成用于测量金属层的厚度的端点检测器。
24.权利要求23的系统，其中电解抛光模块还包括：
晶片夹，被构造成用于保持、转动和平移晶片，同时使端点检测器在金属层附近保持固定。
25.权利要求23的系统，其中电解抛光模块还包括：
晶片夹，被构造成用于保持和转动晶片，同时使端点检测器平移。
26.权利要求23的系统，其中端点检测器为光学传感器或涡流传感器。
27.权利要求23的系统，其中端点检测器被构造成根据晶片上的图案的金属密度确定抛光所述部分的端点。
28.权利要求16的系统，其中电解抛光模块包括：
第一处理腔室；
第一子系统，被构造成用于控制第一处理腔室；
第二处理腔室；以及
第二子系统，被构造成用于控制第二处理腔室，
其中控制系统与第一和第二子系统相连接。 
CN038174197A 2002-07-22 2003-07-22 抛光形成在半导体晶片上的金属层的方法及系统 Expired - Fee Related CN101427351B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US39794102P 2002-07-22 2002-07-22
US60/397,941 2002-07-22
US40399602P 2002-08-17 2002-08-17
US60/403,996 2002-08-17
PCT/US2003/022928 WO2004010477A2 (en) 2002-07-22 2003-07-22 Adaptive electropolishing using thickness measurements and removal of barrier and sacrificial layers

Publications (2)

Publication Number Publication Date
CN101427351A CN101427351A (zh) 2009-05-06
CN101427351B true CN101427351B (zh) 2011-12-21

Family

ID=30773050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038174197A Expired - Fee Related CN101427351B (zh) 2002-07-22 2003-07-22 抛光形成在半导体晶片上的金属层的方法及系统

Country Status (9)

Country Link
US (1) US20050245086A1 (zh)
EP (1) EP1573783A2 (zh)
JP (2) JP2006511699A (zh)
KR (1) KR101151456B1 (zh)
CN (1) CN101427351B (zh)
AU (1) AU2003256673A1 (zh)
CA (1) CA2491951A1 (zh)
TW (2) TW200409223A (zh)
WO (1) WO2004010477A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200845162A (en) * 2006-05-02 2008-11-16 Acm Res Inc Removing barrier layer using an eletro-polishing process
US7667835B2 (en) * 2006-08-28 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for preventing copper peeling in ECP
US20090133908A1 (en) * 2007-11-28 2009-05-28 Goodner Michael D Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same
US8598039B2 (en) 2008-08-20 2013-12-03 Acm Research (Shanghai) Inc. Barrier layer removal method and apparatus
CN102601471B (zh) * 2012-03-28 2013-07-24 华南理工大学 一种空间曲线啮合齿轮机构的精加工方法
WO2013173998A1 (en) * 2012-05-24 2013-11-28 Acm Research (Shanghai) Inc. Method and apparatus for pulse electrochemical polishing
JP6186780B2 (ja) 2013-03-18 2017-08-30 富士通株式会社 半導体装置およびその製造方法
CN104952787B (zh) * 2014-03-26 2020-03-27 盛美半导体设备(上海)股份有限公司 径向厚度自动修整方法
KR102247940B1 (ko) * 2014-07-08 2021-05-07 에이씨엠 리서치 (상하이) 인코포레이티드 금속 상호접속을 형성하는 방법
TWI697593B (zh) 2014-10-31 2020-07-01 美商維克儀器公司 用於執行濕蝕刻製程的系統及方法
CN105300324B (zh) * 2015-09-16 2018-06-01 浙江工业大学 一种脆性材料表面在抛光前的评价方法
TWI738757B (zh) * 2016-04-05 2021-09-11 美商維克儀器公司 經由化學的適應性峰化來控制蝕刻速率的裝置和方法
EP3590128A1 (en) 2017-03-03 2020-01-08 Veeco Precision Surface Processing LLC An apparatus and method for wafer thinning in advanced packaging applications
KR102301933B1 (ko) * 2018-12-26 2021-09-15 한양대학교 에리카산학협력단 반도체 소자의 제조 방법
CN113604864A (zh) * 2021-06-29 2021-11-05 晋西工业集团有限责任公司 一种深度可控的电解剥层方法
EP4299800A1 (de) * 2022-07-01 2024-01-03 Technische Universität Bergakademie Freiberg Vorrichtung und verfahren zur plasmaelektrolytischen bearbeitung der elektrisch leitfähigen oberfläche eines werkstücks durch elektrolytstrahlen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6234870B1 (en) * 1999-08-24 2001-05-22 International Business Machines Corporation Serial intelligent electro-chemical-mechanical wafer processor
CN1318207A (zh) * 1998-07-09 2001-10-17 Acm研究公司 电抛光半导体器件上金属互连的方法和装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6447668B1 (en) * 1998-07-09 2002-09-10 Acm Research, Inc. Methods and apparatus for end-point detection
CN1191605C (zh) * 1998-11-28 2005-03-02 Acm研究公司 在电镀和/或电抛光期间装载和定位半导体工件的方法与设备
US6284622B1 (en) * 1999-10-25 2001-09-04 Advanced Micro Devices, Inc. Method for filling trenches
JP2002093761A (ja) * 2000-09-19 2002-03-29 Sony Corp 研磨方法、研磨装置、メッキ方法およびメッキ装置
CN100497748C (zh) * 2001-11-13 2009-06-10 Acm研究公司 电解抛光组件以及对导电层执行电解抛光的方法
US6884146B2 (en) * 2002-02-04 2005-04-26 Kla-Tencor Technologies Corp. Systems and methods for characterizing a polishing process
US6861354B2 (en) * 2002-02-04 2005-03-01 Asm Nutool Inc Method and structure to reduce defects in integrated circuits and substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1318207A (zh) * 1998-07-09 2001-10-17 Acm研究公司 电抛光半导体器件上金属互连的方法和装置
US6234870B1 (en) * 1999-08-24 2001-05-22 International Business Machines Corporation Serial intelligent electro-chemical-mechanical wafer processor

Also Published As

Publication number Publication date
JP2007073974A (ja) 2007-03-22
AU2003256673A8 (en) 2008-11-20
WO2004010477A3 (en) 2008-10-30
EP1573783A2 (en) 2005-09-14
WO2004010477A2 (en) 2004-01-29
CA2491951A1 (en) 2004-01-29
CN101427351A (zh) 2009-05-06
US20050245086A1 (en) 2005-11-03
TW200409223A (en) 2004-06-01
KR101151456B1 (ko) 2012-06-04
KR20050021553A (ko) 2005-03-07
JP2006511699A (ja) 2006-04-06
TW200949918A (en) 2009-12-01
AU2003256673A1 (en) 2004-02-09

Similar Documents

Publication Publication Date Title
CN101427351B (zh) 抛光形成在半导体晶片上的金属层的方法及系统
US6395152B1 (en) Methods and apparatus for electropolishing metal interconnections on semiconductor devices
US6808617B2 (en) Electrolytic polishing method
US7083495B2 (en) Advanced process control approach for Cu interconnect wiring sheet resistance control
US6428673B1 (en) Apparatus and method for electrochemical processing of a microelectronic workpiece, capable of modifying processing based on metrology
US7161689B2 (en) Apparatus and method for processing a microelectronic workpiece using metrology
CN1685086B (zh) 电抛光和电镀方法
US8323471B2 (en) Automatic deposition profile targeting
US6489240B1 (en) Method for forming copper interconnects
JP2000208443A (ja) 電子装置の製造方法および製造装置
US7899570B2 (en) Advanced automatic deposition profile targeting and control by applying advanced polish endpoint system feedback
US20050014299A1 (en) Control of metal resistance in semiconductor products via integrated metrology
US20060226014A1 (en) Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing
CN100477120C (zh) 抛光工艺的控制方法
US7202161B2 (en) Substrate processing method and apparatus
JP4593882B2 (ja) デュアル配向多結晶材料の化学機械研磨
KR20060090822A (ko) 기판 표면상의 금속의 도금 동안 멀티-애노드 구성의 전류분포를 자동으로 제어하는 방법 및 시스템
US20030168345A1 (en) In-situ monitor seed for copper plating
DeBear et al. Spin-etch planarization for dual damascene interconnect structures
CN1373901A (zh) 无凹陷铜镶嵌结构的制造工艺
US20040224509A1 (en) Method to remove copper without pattern density effect
Rhoades Outsourced CMP for rapid development and efficient manufacturing
CN1447391A (zh) 一种改善化学机械抛光不均匀度的方法
Borucki Taking on the multiscale challenge

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111221

Termination date: 20180722

CF01 Termination of patent right due to non-payment of annual fee