CN1685086B - 电抛光和电镀方法 - Google Patents

电抛光和电镀方法 Download PDF

Info

Publication number
CN1685086B
CN1685086B CN038081660A CN03808166A CN1685086B CN 1685086 B CN1685086 B CN 1685086B CN 038081660 A CN038081660 A CN 038081660A CN 03808166 A CN03808166 A CN 03808166A CN 1685086 B CN1685086 B CN 1685086B
Authority
CN
China
Prior art keywords
current density
groove
groove area
layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN038081660A
Other languages
English (en)
Other versions
CN1685086A (zh
Inventor
王晖
王坚
易培豪
吴辉全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ACM Research Inc
Original Assignee
ACM Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ACM Research Inc filed Critical ACM Research Inc
Publication of CN1685086A publication Critical patent/CN1685086A/zh
Application granted granted Critical
Publication of CN1685086B publication Critical patent/CN1685086B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

在本发明的一个方案中，提供了示例性方法以在晶片上电镀导电膜。方法包括第一密度的凹槽区上金属层平坦之前在第一电流密度范围内在具有凹槽区和非凹槽区上的半导体结构上电镀金属层，凹槽区上的金属层平坦之后在第二电流密度范围内电镀。第二电流密度范围大于第一电流密度范围。在一个例子中，方法还包括在第二电流密度范围内电镀直到第二密度的凹槽区之上的金属层平坦，第二密度大于第一密度，此后在第三电流密度范围内电镀。

Description

电抛光和电镀方法
相关申请的交叉参考
本申请要求以下较早申请的临时申请的优先权：2002年4月12日申请的U.S.申请No.60/372,263，题目为“ENHANCING SURFACEROUGHNESS AFTER ELECTROPOLISHING”；2002年5月21日申请的No.60/382,133，题目为“METHOD FOR REDUCING RECESSIN COPPER ELECTROPOLISHING”；2002年6月8日申请的No.60/387,826，题目为“METHOD TO PLATE PLANAR EMTALFILM ON SEMICONDUCTOR WAFERS”；2002年7月24日申请的No.60/398,316，题目为“METHOD FOR REDUCING RECESSNON-UNIFORMITY ON PATTERNED TRENCH OR PAD AREA INELECTROPOLISHING PROCESS”，这里引入其全部内容作为参考。
发明的背景
1.领域
本发明总体涉及半导体处理方法，特别涉及用于在半导体器件上电抛光和电镀导电层的电抛光和电镀方法。
2.现有技术说明
使用许多不同的处理步骤在半导体晶片上产生晶体管和互连部件，制造或制备了半导体器件。要电连接与半导体晶片相关联的晶体管端子，导电(例如，金属)沟槽、通孔等形成在介质材料中作为半导体器件的一部分。沟槽和通孔耦合晶体管、半导体器件的内部电路以及半导体器件外部电路之间的电信号和功率。
形成互连部件期间，半导体晶片会经受例如，掩模、蚀刻以及淀积工艺以形成半导体器件需要的电子电路。特别是，进行多个掩模和蚀刻以在半导体晶片上的介质层形成凹槽区的图形，作为用于互连的沟槽和通孔。可以进行淀积工艺以在半导体晶片上淀积金属层，由此在半导体晶片的沟槽和通孔以及非凹槽的区域中淀积金属层。要隔离互连，例如构图的沟槽和通孔，需要除去半导体晶片的非凹槽区上淀积的金属。
除去在半导体晶片上介质层的非凹槽区上淀积的金属膜的常规方法包括例如化学机械抛光(CMP)。CMP方法广泛地用在半导体工业中以抛光和平面化沟槽和通孔内以及介质层的非凹槽区上的金属层，以便形成互连线路。
在CMP工艺中，晶片组件设置在CMP垫上，CMP垫位于台板(platen)或坯料(web)上。晶片组件包括具有一层或多层的衬底和/或结构，例如形成在介质层中的互连元件。然后施加力以将晶片组件压向CMP垫。CMP垫和衬底组件相向移动并相对移动，同时施加力以抛光和平面化晶片的表面。经常称做抛光浆料的抛光溶液分散在CMP垫上以帮助抛光。抛光浆料通常含有磨料并化学地反应，以便选择性地比其它材料(例如介质材料)明显快地从晶片上除去不需要的材料(例如金属层)。
然而，由于涉及到较强的机械力，CMP法对下面的半导体结构具有几个有害作用。例如，随着互连的几何尺寸发展到0.13微米及以下，如铜的导电材料和典型镶嵌工艺中使用的低k膜的机械特性之间存在大的差异。例如，低k膜的杨氏模量比铜低大于10的数量级。因此，在CMP工艺中施加在介质膜和铜上的较强机械力会在半导体结构上造成于应力有关的缺陷，包括分层剥离、碟状沉陷、腐蚀、膜剥离、划痕等。
除去淀积在介质层的非凹槽区上的金属膜的另一方法包括电抛光。然而，由于电抛光的各向同性和较差的平面化效率，金属膜形貌的表面需要平坦以防止凹陷等降低器件性能。
需要新的淀积和除去金属层的处理技术。例如，可以使用电镀或电抛光从晶片上淀积或除去金属层。一般来说，在电镀或电抛光工艺中，待镀或抛光的那部分晶片浸在电解液内，然后电荷施加到晶片。这些条件造成根据相对的电荷，铜淀积到晶片或从晶片上除去。
发明概述
在本发明的一个方案中，提供一种在晶片上电镀导电膜的实例性方法。一个示例性方法包括在具有凹槽区和非凹槽区上的半导体结构上电镀金属层。方法包括第一密度的凹槽区上金属层平坦之前在第一电流密度范围内电镀。而且，凹槽区上的金属层平坦之后在第二电流密度范围内电镀，其中第二电流密度范围大于第一电流密度范围。在一个例子中，方法还包括在第二电流密度范围内电镀直到第二密度的凹槽区之上的金属层平坦，第二密度大于第一密度，此后在第三电流密度范围内电镀。
通过考虑了下面结合附图的详细说明可以更好低理解本发明。
附图简介
图1A和1B示出了金属电镀和电抛光之后的互连结构的剖面图；
图2A-2C示出了示例性电镀工艺期间金属膜轮廓的剖面图；
图3示出了隆起尺寸、平整剂浓度以及电镀电流之间的示例性关系；
图4示出了具有和不具有平整剂的电镀电流和隆起尺寸之间的关系；
图5A-5C示出了示例性的金属电镀工艺期间金属膜轮廓的剖面图；
图6A-6C示出了示例性的金属电镀工艺期间金属膜轮廓的剖面图；
图7A-7C示出了示例性的金属电镀工艺期间金属膜轮廓的剖面图；
图8A-8C示出了示例性的金属电镀工艺期间金属膜轮廓的剖面图；
图9示出了具有虚拟结构的互连结构的剖面图；
图10A和10B示出了示例性的金属电镀工艺期间金属膜轮廓的剖面图；
图11A和11B示出了示例性的金属电镀工艺期间金属膜轮廓的剖面图；
图12A-12C示出了示例性的金属电镀工艺期间金属膜轮廓的剖面图；
图13A-13H示出了示例性电镀电流顺序；
图14A-14C示出了多种示例性虚拟结构的平面图；
图15A-15C示出了多种示例性虚拟结构的平面图；
图16A-16C示出了多种示例性虚拟结构的平面图；
图17A-17C示出了多种示例性虚拟结构的平面图；
图18A和18B示出了示例性的金属电镀工艺期间金属膜轮廓的剖面图；
图19A-19F示出了双镶嵌结构的示例性电抛光工艺；
图20A-20D示出了半导体结构的示例性电抛光工艺；
图21A-21D示出了在半导体结构上形成的不同晶粒尺寸的示例性金属层；
图22A-22C示出了具有较大晶粒尺寸的铜层的多种示例性图像；
图23A-23C示出了具有较大晶粒尺寸的铜层的多种示例性图像；
图24示出了电抛光之后铜层的晶粒尺寸和表面粗糙度之间的关系曲线；
图25A-25D示出了金属层晶粒尺寸相对于时间的变化；
图26示出了金属层晶粒尺寸相对于时间的总的关系曲线；
图27示出了晶粒生长速率相对于退火温度的总的关系曲线；
图28A示出了示例性的电抛光装置；
图28B示出了电抛光晶片的示例性工艺；
图29A-29D示出了电抛光一部分晶片的示例性工艺；
图30A-30D示出了电抛光半导体结构的示例性工艺；
图30E示出了具有铜凹槽的示例性电抛光半导体结构；
图31示出了用于电抛光法的示例性正向和反向脉冲波形；
图32A-32F示出了包括正向和反向脉冲波形的示例性电抛光工艺；以及
图32G示出了具有正向和反向脉冲波形的示例性半导体结构。
详细说明
为了更彻底地理解本发明，下面的说明陈述了大量的具体细节，例如具体的材料、参数等。然而，应该知道说明书不是对本发明的范围进行限定，相反是为了更好地说明示例性实施例。
I.电镀平面金属膜的方法
根据一个方案，介绍了一种在半导体结构上电镀平面的金属膜的示例性方法。示例性电镀方法包括电镀金属膜，增加了半导体晶片上形成的互连结构的平面性，减少了隆起或过镀覆和碟状沉陷。介绍了多种示例性电镀方法，通过组合使用化学试剂、电镀工艺顺序和/或在互连结构内填加虚拟结构，在构图的半导体结构上形成改进的平面金属膜。
半导体工艺在镶嵌工艺中通常使用铜，以在半导体器件中形成金属互连。镶嵌工艺将具有凹槽区和非凹槽区的介质材料构图称对应于所需互连的渠形沟槽和/或通孔。阻挡和籽晶层可以淀积在介质材料结构上，随后在阻挡和/或籽晶层上镀铜。通常通过化学机械抛光(CMP)抛掉非凹槽区上的铜。CMP包括化学(离子交换)和机械(应力)工艺，以除去非凹槽区上的铜层，仅留下沟槽和/或通孔、即凹槽区中的铜。施加在抛光表面上的应力会导致氧化物损失、腐蚀、金属分层脱离以及介质剥离。
为了获得显著的更高速性能，需要铜与低k介质并优选超低k介质(k＜2.5)结合在一起。目前通常使用的低k介质实施战略正逐渐由氧化物(k＝4.0)迁移为氟化氧化物(k＝3.5)，然后为成功地具有3.0，2.6，2.2的更低k值的低k介质，最后为小于2.0的k值。以上介绍的多步骤低k实施战略高成本、高风险并为IC制造商成功地制造器件增加了许多不确定性。由于每代低k介质具有自身的机械特性和集成特性，因此当由一代转变为下一代时，IC制造商需要开发新的CMP和其它相关的工艺。由于每代具有新的制造模式，因此工具和工艺的扩充性、制造成品率以及器件可靠性变成主要考虑因素，IC制造商必须改变低k介质材料和工艺。
减少对低k介质结构的机械损伤的示例性工艺包括电抛光。示例性电抛光工艺介绍在1999年7月2日申请的U.S.专利No.6,395,152中，题目为“METHODS AND APPARATUS FORELECTROPOLISHING METAL INTERCONNECTIONS ONSEMICONDUCTOR DEVICE”，这里引入整个内容作为参考。然而，要改进电抛光工艺，需要增加淀积的金属膜的平面性。
在镶嵌结构上通过常规的镀覆工艺镀覆的铜膜104的示例性轮廓显示在图1A中。半导体结构包括在晶片100上或预先形成的半导体器件结构上形成的介质层108。结构还包括阻挡层106和现有技术中公知的其它材料。结构包括对应于由介质层108分开的沟槽和/或通孔的凹槽区101r和非凹槽区101n的图形。金属或铜层104形成在填充凹槽区101r的结构上并形成在非凹槽区101n上。下面的结构通常导致位于介质层108中结构上铜层104的非平面的表面形貌。例如，非平面的形貌可以包括隆起102和凹槽110，总体分别对应于下面致密间隔的凹槽区101r和宽开口凹槽区。电镀工艺中的电镀化学试剂会造成隆起102、凹槽110和其它非平面特征。
图1B示出了电抛光工艺之后图1A的结构。金属层104通常深抛光到非凹槽区的表面，以使凹槽区101r、即沟槽和通孔内的金属层104与相邻的凹槽区101r隔离。如图1B所示，隆起102会部分留在密集的图形区域，由于电抛光的各向同性，电抛光之后凹槽区110所示的碟状沉陷仍会保留。隆起和凹槽会降低形成器件的性能。例如，留在密集间隔的凹槽或通孔上的隆起会引起相邻线之间的电短路，凹槽会造成形成的互连线的电导降低。平面的金属层104可以减少隆起和凹槽并提高器件性能。
图2A-2C示出了在介质层208上电镀铜层204不同时间的示例性电镀工艺，介质层208具有多个密集间隔的凹槽区210r和非凹槽区210n。一般来说，电镀浴槽包括三种主要添加剂，例如促进剂、抑制剂和平整剂(leverler)。促进剂的主要功能是增强凹槽区内的电镀工艺；抑制剂的主要功能是抑制凹槽区肩部上的电镀工艺；平整剂的主要功能是平整镀膜的表面轮廓，主要平整隆起202。促进剂和抑制剂的组合导致超填充或底部填充，如图2A所示。更具体地，沟槽或凹槽区210r底部的电镀速率显著高于凹槽区210r顶部和肩部的电镀速率。然而，当沟槽或通孔被填满时，沟槽区中的化学物质将继续增强电镀速率，导致图2B所示的隆起202，随着时间的推移形成图2C所示的隆起。
图3示出了在增加电镀电流394，392以及390的情况下平整剂浓度和相对隆起高度之间的关系(通常称做“过电镀负荷”)。该关系显示出平整剂浓度充足，隆起尺寸减小，随着平整剂浓度增加，电镀电流增加，如曲线所示。
图4进一步示出了具有平整剂498和不具有平整剂496的电镀电流和隆起尺寸之间的关系。可以看出，具有平整剂498的情况中，在大部分电镀电流下隆起尺寸减小。然而，在大的电镀电流下，尽管具有平整剂498，但是仍然存在隆起。而且，没有平整剂496时，在所有的电流下，隆起尺寸都较大。
图5A-5C示出了在较小的电镀电流I1下示例性电镀工艺期间，随着时间金属膜504的轮廓。示例性工艺包括在固定晶片的旋转夹盘处导向电解液，但是应该理解，可以使用如浸泡等的其它方法。旋转夹盘以例如50-200rpm范围内的速度旋转，优选125rpm。可以在下面的示例性工艺条件下镀平面的金属膜504。
化学试剂：电解液，如Enthone-OMI制造的ViaForm
促进剂：1.5到2.5ml/升，优选2ml/升
抑制剂：7到9ml/升，优选8ml/升
平整剂：1.25到1.75ml/升，优选1.5ml/升
铜：16到20克/升，优选17.5克/升
硫酸：150到200克/升，优选175克/升
晶片的旋转速度：50到200rpm，优选125rpm
电流密度：0.5到5mA/cm2，优选2mA/cm2
示例性工艺将铜层504镀在介质层508上，在t1处可以看出较快地填充了凹槽区510r和非凹槽区510n。在时间t2处，t2大于t1，其中填充了凹槽区510r，介质层508的凹槽和非凹槽区510r和510n上的金属层504较平坦。在时间t3处，其中t3大于t2，示例性工艺以恒定的速率持续到凹槽区510r和非凹槽区510n之上的板金属层504，以在结构上产生需要高度的平面金属层504。
图6A-6C示出了类似的电镀工艺期间金属膜的示例性轮廓，但是电镀电流大于图5A-5C的工艺。电镀电流密度I2处于例如5mA/cm2到30mA/cm2的范围内。较大电镀电流的示例性工艺在t2处凹槽区610r上产生隆起602。隆起602会一起生长在t3处形成较大的隆起602。
图7A-7C示出了另一示例性金属电镀工艺期间金属膜轮廓的示例性轮廓。如图7A和7B所示，类似于图5A-5C，在较小的电流I1下进行电镀工艺，直到工艺时间t2，产生金属层704的无隆起轮廓。此后，电镀电流增加到I2并电镀到时间t3，如图7C所示，直到需要厚度的金属层704。示例性的两步骤电镀工艺可以获得平面的金属膜704。在该示例性工艺中，将电流增加到将形成隆起的水平之前，沟槽或通孔被完全镀覆形成了平面的金属膜704。例如，当电流增加时，沟槽或通孔没有被完全镀覆，随着电流增加，隆起会出现在凹槽区7010r上。图8A-8C示出了填充凹槽区810r之前电镀电流增加到I2的金属镀覆工艺期间的金属膜轮廓。如图8B所示，由于大的电镀电流I2，产生了小的隆起802。随着工艺在大的电镀电流I2下持续地镀铜膜，小的单独的隆起生长成大的单个隆起802，如图8C所示。应该理解电流由t1到t2不需要恒定不变，和/或阶梯形增加，但可以在时间t1到t2期间平滑增加。
再参考图1A，示出了具有高密度小沟槽/通孔以及大尺寸沟槽和/或垫的结构。由于与图中左部所示的更窄致密间隔的凹槽区101r相比图中右部所示的较大开口区包括沟槽和垫的凹槽区101r，因此电镀轮廓包括以上介绍的碟状沉陷110。在一个示例性电镀方法中，可以在凹槽区911r内，例如沟槽和/或垫区添加虚拟结构980，如图9所示。示例性虚拟结构的详细介绍可以参见2002年3月27日申请的U.S.专利申请No.10/108,614，题目为“ELECTROPLISHING METALLAYERS ON WAFERS HAVING TRENCHES OR VIAS WITHDUMMY STRUCTURES”，这里作为参考引入其全部内容。
图10A和10B示出了在恒定的电流下随着时间的推移示例性电镀工艺期间电镀轮廓的剖面图。此时，电镀工艺使用较小的电流和平整剂，导致较密集的沟槽或通孔1010r之上平坦的轮廓。然而，虚拟结构区1080具有更多待镀区域，导致最终镀覆轮廓的轻微蝶状沉陷1020。以上介绍的随后电抛光工艺之后，轻微蝶状沉陷1020很可能保持最终的轮廓形状。因此，需要有一种工艺能够密集的沟槽1010r和具有虚拟结构1080的大沟槽区上镀覆平面膜。密集的沟槽或通孔1010r可以在0.035到0.5微米的范围内，沟槽之间的间距或通孔之间的间距在0.035到0.5微米的范围内。虚拟结构1080的尺寸可以在0.05到2.0微米的范围内，间距在0.05到2.0微米的范围内，优选0.5微米。通常，虚拟结构应设计得具有较小的尺寸和较大的间距，以使沟槽中的铜损耗最小。
图11A和11B示出了包括随着时间改变电流的示例性电镀工艺期间电镀轮廓的剖面图。结构包括以间距w1和w2形成的虚拟结构1180，其中w1＝w2。以较低的电镀电流I1镀铜膜1104，直到填充了密集的凹槽区1110r，如图11A所示。凹槽区1120形成在较宽的沟槽/垫区中。工艺继续以较高的电镀电流I2镀铜，其中I2＞I1，蝶状沉陷1120开始生长隆起，以使隆起效应抵消碟状沉陷以镀覆平坦的表面，如图11B所示。由于使用较小的电镀电流I1的工艺第一部分期间已填充了密集的沟槽或通孔，因此隆起没有形成在密集的凹槽区1110r之上。两个步骤的电镀工艺导致密集的凹槽区1110r和其内形成有虚拟结构1180的大沟槽和/或垫区之上的金属层1104更平坦的轮廓。
图18A和18B示出了示例性虚拟结构之上金属膜轮廓的剖面图。沟槽和/或垫的深度H与结构之间的虚拟结构间距或宽度W的比例可以改变以增加金属膜的平面性。一般来说，沟槽和/或垫的深度与结构之间的虚拟结构间距的比例在0.3到2.0的范围内，优选1。深沟槽将具有更大隆起1802的趋势，如图18B所示，将用于平衡用于宽间距虚拟结构的蝶状沉陷1180，而浅沟槽将具有较小隆起1802的趋势，如图18A所示。
图12A-12C示出了随时间改变电流的示例性电镀工艺的电镀轮廓剖面图。除了虚拟结构1280以间隔w1和间隔w2放置在大沟槽或垫1209，1211内之外，其中w1＞w2，介质层1208中的互连结构类似于图11A和11B。介绍示例性三个步骤的电镀工艺以镀覆平面的金属膜1204，例如在密集间隔的凹槽区1210r和与虚拟结构1280相邻的宽沟槽区1209和1211上无隆起和无蝶状沉陷。穿过时间t1和t2的示例性工艺类似于以上图11A和11B中介绍的工艺，增加电流以在窄凹槽区1210r和窄间距w1之上产生平面的形貌。
在t2，间距w2仍然具有蝶状沉陷1220，如图12A所示。电流进一步增加到I3以镀覆w2之上的部分。特别是，工艺将电镀电流由I2增加到I3以填充凹槽1220，并在t3期间内继续镀覆结构。由于凹槽区1210r和1209在时间t1和t2已预先填充了金属层1204，因此在这些区域之上不会产生隆起。由于电镀工艺增加电流到I3之前没有完全填充沟槽1211，因此大的电镀电流I3将在沟槽1211之上产生隆起，如图12B所示。可以根据电镀工艺、沟槽1211的尺寸等改变I3，以使产生的隆起充分抵消t1和t2期间形成的沟槽1211中的蝶状沉陷。
图13A-13H示出了可以用于获取平面的金属层多个示例性电镀电流顺序与时间的关系图。可以根据沟槽和通孔的尺寸、间距和密度以及虚拟结构的尺寸和间距，调节包括电流水平和时序的示例性电镀电流顺序。通常，控制电流顺序与时间的关系以使电镀期间的隆起和蝶状沉陷效应平衡或相互抵消，以产生平面的金属层表面。电镀电流可以随时间的推移为图13A所示的线性、图13D-13H中所示的非线性即弯曲、或线性和非线性段的任何组合。而且，在图13G和13H所示的时间期间，电流顺序会降低。通常，电镀电流开始于较小的电流并随着电镀工艺的继续而变大。此外，电镀电源可以为恒定电压模式。在本示例性实施例中，以上介绍可以由电流改变为电压或脉冲电源。可以使用多种脉冲波形，例如双级脉冲、改型的正弦波、单极性脉冲、脉冲倒置、脉冲上脉冲以及双脉冲。示例性脉冲波形介绍在1999年7月2日申请的U.S.专利No.6,395,152中，题目为“METHODS ANDAPPARATUS FOR ELECTROPOLISHING METALINTERCONNECTIONS ON SEMICONDUCTOR DEVICE”，这里引入整个内容作为参考。
图14A-14C为多种示例性虚拟结构的平面图。虚拟结构可以包括放置在沟槽或垫区域外的金属栓塞1420，通常称做开口区域或场区，如图14A所示。备选地，介质狭缝1430可以放置在大的沟槽和/或垫区1404内，或者介质点1450可以放置在大的沟槽和/或垫区1404内，如图14B和14C所示。
图15A-15C为可以包含在较大通孔或凹槽区内的附加示例性虚拟结构。除了金属栓塞柱1522相对金属柱1520向下移动之外，图15A中的金属栓塞虚拟结构类似于图14A中所示。除了金属栓塞1520和1522旋转45度降低了金属栓塞1520和1522的电感和电容之外，图15B中的金属栓塞虚拟结构类似于图15A中所示。除了介质点1550旋转45度并且各柱相对介质点1550的相邻柱下移之外，如图15C所示放置在大沟槽和/或垫区1504内的介质点1550类似于图14C中所示。可以根据特定的应用等调节尺寸和间距。
图16A-16C为附加的示例性虚拟结构的平面图。除了金属栓塞柱1622以角度α偏移之外，图16A中的金属栓塞虚拟结构类似于图14A中所示。角度α可以在约5到85度的范围内，优选约25度。除了介质狭缝1630相互断开以便增强铜沟槽和/或垫1604的导电性之外，图16B所示的介质狭缝1630类似于图14B中所示的。除了介质点1650旋转45度之外，图16B中所示的放置在大沟槽和/或垫区1604内的介质点1650旋转45度。应该理解介质点1650的旋转角度在0到90度的范围内，进而该介质点1650可以成形为方形、矩形、圆形等。
图17A-17C为附加的示例性虚拟结构的平面图。除了金属栓塞1722和1722旋转约45度之外，图17A中的金属栓塞虚拟结构1720和1722类似于图14A中所示。金属栓塞1722和1722可以在0和90度之间旋转，并且可以在单个结构内旋转各种度数。除了沿水平方向在类似的位置处介质狭缝1730不连续之外，图17B所示的介质狭缝1730类似于图16B中所示的。除了介质点1750相对于介质点1750的相邻柱向下偏移之外，图17C中所示的放置在大沟槽和/或垫区1704内的介质点1750类似于图14C中所示。
虽然参考某些实施例、例子和应用介绍了示例性电镀工艺，但是对于本领域中的技术人员来说显然可以做出多种修改和变化同时不脱离本发明。例如，可以单独或与电镀平面的金属膜组合使用各种介绍的方法。
II.在电抛光中减少凹槽的方法
根据另一方案，介绍电抛光工艺之后减少金属沟槽或金属垫中凹槽的示例性方法。使用这里介绍的方法和工艺，可以最小的凹槽和/或更好的平面性制造多层金属互连结构。在一个例子中，铜层形成在包括凹槽区和非凹槽区的介质结构上。例如通过CMP工艺和/或电抛光工艺，铜层被平面化到非凹槽区之上的高度，在介质结构中具有虚拟结构。平面化的铜层然后电抛光到非凹槽区高度之下的高度以形成凹槽。然后蚀刻结构的非凹槽区以平面化具有非凹槽区的铜层或减少铜层的凹槽。
图19A示出了在结构上形成了铜层1902或其它合适的导电层之后的示例性双镶嵌结构。可以通过适当的方法形成双镶嵌结构。例如，可以使用如化学汽相淀积(CVD)、旋涂技术等形成第一介质层1912。介质层1912的厚度可以在约
Figure S03808166019950311D000121
到的范围内，优选约
Figure S03808166019950311D000123
。如氮化硅或碳化硅(SiC)层的蚀刻终止层1910淀积在介质层1912上。蚀刻终止层1910的厚度在约
Figure S03808166019950311D000131
到
Figure S03808166019950311D000132
的范围内，优选
Figure S03808166019950311D000133
。在一些例子中，省略了蚀刻终止层1910并且蚀刻时间停止在需要的水平以形成双镶嵌结构。通过使用例如CVD或旋涂技术在蚀刻终止层1910上淀积第二介质层1908。第二介质层1908的厚度可以在约
Figure S03808166019950311D000134
到
Figure S03808166019950311D000135
的范围内，优选。硬掩模层或第二蚀刻终止层1906淀积在第二介质层1908上。硬掩模层或蚀刻终止层1906可以由合适的材料制成，例如SiO、SiC、SiN等。通过本领域中公知的连续形成光掩模和蚀刻可以形成沟槽和通孔。例如，可以形成第一光掩模用于蚀刻沟槽，之后用第二光掩模蚀刻通孔。
蚀刻沟槽和通孔之后，通过CVD、物理汽相淀积(PVD)或原子层淀积淀积阻挡层1904。阻挡层1904的厚度可以在
Figure S03808166019950311D000137
到
Figure S03808166019950311D000138
的范围内，取决于沟槽尺寸和淀积技术。阻挡层1904可以包括任何合适的材料，例如钽(Ta)、TaN、钛(Ti)、TiN、TaSiN、钨(W)、WN、Wsin等。淀积阻挡层1904之后，通过CVD、PVD或ALD可以在阻挡层1904上淀积铜籽晶层1904(图中未示出)。例如通过CVD、PVD、电镀、无电镀技术等在铜籽晶层上淀积铜层1902。
从图19A中可以看出，根据特定的淀积工艺，铜层1902可以包括对应于沟槽和通孔区的凹槽区1916r。通过化学机械抛光(CMP)足以除去凹槽的距离，包括用于无隆起电镀技术等的介质结构凹槽内的虚拟结构，增加了铜层1902的平面性。平面化工艺之后的铜层1902显示在图19B中。使用CMP和电抛光组合的示例性平面化的方法介绍在2001年8月17日申请的U.S.申请No.60/313,086中，题目为METHODS TO PLANARIZE COPPER DAMASCENE STRUCTUREUSING A COMBINATION OF CMP AND ELECTROPOLISHING，这里作为参考引入整个内容。
通过电抛光法由非凹槽区1916n抛光铜层1902以将铜与相邻的沟槽和通孔(未示出)隔离。在一个示例性工艺中，铜层1902抛光到低于蚀刻终止层1906或非凹槽区1916n的高度之下的高度δh。凹槽δh允许稳固的电抛光工艺并增加了除去非凹槽区1916上所有铜的可能性。δh可以在
Figure S03808166019950311D000141
到的范围中，优选。示例性工艺介绍在例如1999年7月8日申请的PCT申请No.PCT/US99/15506，题目为METHODS AND APPARATUS FOR ELECTROPOLISHINGMETAL INTERCONNECTIONS ON SEMICONDUCTORDEVICES，这里作为参考引入整个内容。当另一介质层、掩模层等淀积在结构上时，铜层1902的凹槽导致平面性变差。例如，平面性变差会导致光刻工艺散焦等。
要减少非凹槽区1916r的高度，阻挡层1904以及一些情况中的部分硬掩模层1906通过等离子体蚀刻、湿蚀刻等蚀刻掉形成了图1D所示的结构的平面顶面。在一个例子中，蚀刻部分硬掩模层1906以使铜层的表面水平或高度与硬掩模层1906的剩余部分的表面共面。
通常，需要抛光铜层1902使δh小于阻挡层1904的厚度和硬掩模层1906厚度的总和。如果δh太大，当从结构的非凹槽区1916r蚀刻掉阻挡层1902时，将露出低介电常数k的介质层1908。这导致介质层1908例如被等离子体蚀刻蚀刻掉。通常，低k材料的等离子体蚀刻速率高于硬掩模层1906和铜层1902的。如果介质层1908露出，那么蚀刻也会损伤或者增加了介质层1908的k。
蚀刻工艺之后，聚合物层(未示出)可以形成在铜层1902和硬掩模层1906的表面上。通常，淀积附加层之前清洁聚合物层。例如通过适当的等离子体干灰化工艺或化学湿清洁工艺可以清洁聚合物。
如氮化硅或SiC的介质层1926可以形成在铜层1902和硬掩模层1906上，如图19E所示。介质层1926的厚度可以在
Figure S03808166019950311D000144
和
Figure S03808166019950311D000145
的范围内，优选
Figure S03808166019950311D000146
。此外，钝化层或类似物可以包含在结构上。
如图19F所示，可以在介质层1926上重复图19A中介绍的工艺。具体地，可以由蚀刻终止层1922和1926上形成的介质层1920和介质层1924形成附加的沟槽和通孔。此外，阻挡层1916可以形成在结构上以及籽晶层(未示出)和铜层1914。进行与图19B-19E类似的工艺产生平面结构。
图20A-20D示出了电抛光工艺之后在金属沟槽或金属垫中减小凹槽的另一示例性方法。此时，结构包括构图有凹槽区2016r和非凹槽区2016n的介质层2012。凹槽区2016r还包括多层硬掩模层，多层硬掩模层例如包括下硬掩模层2006和上硬掩模层2007。在一个例子中，上硬掩模层2007作为蚀刻工艺的牺牲层，如下面将介绍的下硬掩模层2006作为蚀刻终止层。硬掩模层2006和2007由如SiO、SiC、SiN等的合适材料制成。阻挡/籽晶层2004和金属层2002淀积在结构上，填充了凹槽区2016r。
类似于图19B和19C，金属层2002被平面化和电抛光到低于非凹槽区2016n的高度以下的高度δh，如图20B和20C所示。金属层优选蚀刻到基本上与下掩模2006同一平面的高度。可以将阻挡层2004和上硬掩模层2007选择性地蚀刻掉到下硬掩模层2006，其中上硬掩模层2007作为牺牲层，下硬掩模层2006作为蚀刻终止层。例如，下硬掩模层2006和上硬掩模层2007的材料可以选择以使等离子体蚀刻等除去上硬掩模层2007并停止在下硬掩模层2006。金属层2002的所得表面和下硬掩模层2006基本上平行，如图20D所示。
使用这里介绍的方法和工艺，可以以最小的凹槽和/或更好的平面性制备多层金属，例如铜互连结构。虽然参考一些实施例、例子和应用介绍了减少铜电抛光中凹槽的示例性方法，但是对本领域中的技术人员来说显然可以预计多种修改和变化。例如，可以使用多种介质材料和处理技术以平面化铜层、抛光金属层等。
III.提高表面粗糙度
在电抛光工艺中，金属层的表面会粗糙造成半导体器件的性能变差。例如，电抛光之后的铜层表面可以具有达到几百纳米的表面粗糙度。增加表面粗糙度会造成平面化变差、表面腐蚀、成品率下降等。示例性的电镀和抛光工艺的多个阶段期间，可以控制金属层的晶粒尺寸以提高器件性能和特性。特别是，电镀工艺期间，可以使用如抛光剂、平整剂等的添加剂控制晶粒尺寸。而且，可以缩短电镀工艺和抛光工艺之间的时间量以减小晶粒尺寸。此外，电抛光之后可以使用退火工艺增加晶粒尺寸以提高电特性。在半导体器件上电抛光金属层和金属互连例如介绍在2000年2月4日申请的U.S.专利申请No.09/497,894中，题目为METHODS AND APPARATUS FORELECTROPOLISHING METAL INTERCONNECTIONS ONSEMICONDUCTOR DEVICES，这里作为参考引入其全部内容。
电抛光之后的表面粗糙度的量至少部分取决于待抛光的金属层的微结构。特别是，图21A-21D示出了电抛光工艺之后的半导体晶片1000并且包括具有不同微结构的金属层。金属层也可以形成在半导体结构或类似物的沟槽或通孔内。通常，微结构内的晶粒尺寸影响了电抛光之后金属层的表面粗糙度，是由于在晶粒边界和晶粒表面处金属层的除去和抛光速率会不同。而且，在不同晶粒面金属层2102的抛光速率会不同。因此，如图21A-21D所示，金属层2102、2104、2106以及2108具有越来越大的晶粒尺寸，在金属层中晶粒尺寸的基础上可以改变电抛光之后的表面形貌。通常，晶粒尺寸越小，抛光的金属层的表面粗糙度越低，如图21A所示。类似地，晶粒尺寸越大，抛光的金属层的表面粗糙度越高，如图21D所示。
图22A-22C示出了具有如几微米的较大晶粒尺寸的铜层图像。特别是，参考图22A，示出了电抛光之后的铜层表面的扫描电子显微镜(SEM)图像。参考图22B，示出了图22A所示的相同位置处电抛光之后的铜层表面的聚焦离子束(FIB)。图22A和22B所示的图像表明铜层的表面粗糙度可以具有匹配铜层中晶粒图形的图形。此外，图22C示出了电抛光之后的铜层表面的原子力显微镜(AFM)图像。根据该AFM图像，铜层表面的平均粗糙度(Ra)为14nm，铜层表面的最大高度(Rmax)为113nm。
与图22A-22C相反，图23A-23C示出了具有如几十纳米的较小晶粒尺寸的铜层图像。特别是，参考图23A，示出了电抛光之后的铜层表面的扫描电子显微镜(SEM)图像。参考图23B，示出了电抛光之后的铜层表面的SEM图像。图23A和23B所示的图像表明如果电抛光之前铜层具有小的晶粒尺寸，那么电抛光之后铜层表面具有光滑的表面。此外，图23C示出了电抛光之后的铜层表面的原子力显微镜(AFM)图像。根据该AFM图像，铜层表面的平均粗糙度(Ra)为3.6nm，铜层表面的最大高度(Rmax)为30nm。
图24示出了电抛光之后铜层的晶粒尺寸和表面粗糙度之间的关系，用于包含在电解液中的多种化学试剂。通常，电抛光之后的表面粗糙度随金属层的晶粒尺寸增加而增加。由此电抛光之后较小的晶粒尺寸导致更光滑和更平面的铜层表面形貌。因此，控制和减小晶粒尺寸可以降低铜层的表面粗糙度、提高平面化、表面腐蚀和成品率下降。
1.使用添加剂控制晶粒尺寸：
在控制和减小金属层晶粒尺寸的示例性工艺中，可以在电解液中包含添加剂。电镀工艺期间如抛光剂、促进剂、抑制剂、平整剂等的添加剂可以单独或组合使用以控制晶粒结构并增强半导体结构上金属层的缝隙填充能力。特别是，如抛光剂、促进剂、抑制剂、平整剂等的添加剂可以添加到镀槽内以控制晶粒尺寸和晶粒结构。例如，可以使用由Enthone-OMI制造并且可以买到的ViaForm镀槽以得到较小的晶粒尺寸，例如小于几百埃的晶粒尺寸。ViaForm镀槽包括促进剂、抑制剂和平整剂。特别是，促进剂具有约1.5ml/升到约2.5ml/升范围内的浓度，优选约2ml/升。抑制剂具有约7ml/升到约9ml/升范围内的浓度，优选约8ml/升。平整剂具有约1.25ml/升到约1.75ml/升范围内的浓度，优选约1.5ml/升。虽然上面介绍了添加剂的特定浓度，但是应该理解可以根据应用改变添加剂的浓度。因此，根据特定的应用和工艺，添加剂的浓度可以落在以上介绍的范围之外。然后电抛光较小晶粒尺寸的金属层以提高表面粗糙度。
2.缩短电镀和电抛光之间的时间
控制或减小金属层晶粒尺寸的另一示例性工艺包括减少电镀工艺和电抛光工艺之间的时间。通常，电镀工艺之后，金属层晶粒尺寸随时间增加。图25A-25D示出了在一定时间期间镀在半导体晶片上的金属层中的变化。参考图25A，镀到晶片上之后，金属层2502可以具有几纳米数量级的小晶粒尺寸的微结构。随着时间，参考图25B，金属层2502中的晶粒可以生长到几十纳米数量级的尺寸。参考图25C，金属层2502中的晶粒可以随时间继续生长到几百纳米数量级的尺寸。最后，参考图25D，金属层2502中的晶粒生长到几微米数量级的尺寸。
图26示出了电镀之后的时间与金属层晶粒尺寸之间的总体关系曲线图。电镀金属层到半导体晶片或结构上之后不久，金属层晶粒尺寸由点A缓慢增长到B，其中点A处的晶粒尺寸小于100埃，点B处的晶粒尺寸小于1000埃。在点B和C之间，金属层晶粒尺寸快速增大，其中点C处的晶粒尺寸小于10,000埃。然后，在点C和D之间，金属层达到饱和阶段，其中金属层晶粒尺寸如果增加总体上会增加更缓慢。
在一个例子中，电镀和电抛光金属层以形成具有减小的晶粒尺寸的金属层之间的时间小于约20小时，优选小于约5小时。优选该时间以使金属层的晶粒尺寸不达到微米，更优选亚微米或更小。
3.电抛光之后的退火
控制金属层晶粒尺寸的另一示例性工艺包括电抛光工艺之后加热或退火金属层。金属层可以电镀、电抛光，电抛光之后退火。退火期间，加热金属一段时间以允许金属层的微结构内的晶粒通过通常称做再结晶的工艺形成新的晶粒。这些新晶粒与退火之前的微结构中的晶粒相比具有不同且较大的尺寸，退火可以增强金属的电性能。而且，在一个例子中，电抛光工艺之前可以化学机械抛光金属层。
图27示出了晶粒生长速率与将铜镀到不同厚度的籽晶层上的退火温度之间的关系曲线图。应该注意图27同样勾划出晶粒生长速率与用于不同金属的退火温度之间的总体关系。通常，晶粒生长速率随退火温度增加和薄膜的厚度降低而增加。可以使用小于
Figure S03808166019950311D000181
的籽晶层厚度，优选约
Figure S03808166019950311D000182
。而且，随着温度增加，用于铜微结构再结晶的时间减少。
在要提高表面平滑度的一个示例性工艺中，退火之前电抛光金属层。特别是，可以选择电抛光之前的工艺以在金属层中选择小的晶粒尺寸，以便降低表面粗糙度并增加电抛光之后的平面性。然后电抛光金属层，此后使用适当的退火温度退火金属层，例如100℃和300℃之间的退火温度，优选150℃，以在金属层内形成更大的晶粒尺寸。可选地，可以在足够的时间周期退火金属层。这些更大的晶粒尺寸可以提高半导体器件的通孔、栓塞、沟槽等的电性能。而且，如果电抛光之后退火金属层，那么金属层的表面保持平滑，同时可以提高金属层的电性能。通过任何合适的方法可以加热金属层以退火温度，例如用快速热工艺的红外源、烘箱等。
虽然参考一些实施例、例子和应用介绍了提高表面粗糙度的示例性方法，但是对本领域中的技术人员来说显然可以预计多种修改和变化。
IV.减小不均匀和凹槽的方法
根据一个方案，介绍了电抛光工艺之后在金属沟槽或金属垫中减小不均匀性的示例性方法。示例性方法包括施加交替的正向和反向脉冲以减少电荷累积并提高铜凹槽的不均匀性以及减少电流负载效应。
图28A示出了示例性的电抛光装置，已介绍在1999年7月9日申请的U.S.专利No.6,395,152中，题目为METHODS ANDAPPARATUS FOR ELECTROPOLISHING METALINTERCONNECTIONS ON SEMICONDUCTOR DEVICES，这里作为参考引入其全部内容，以及1999年1月15日申请的PCT申请No.PCT/US99/00964，题目为PLATING APPARATUS ANDMETHOD，这里作为参考引入其全部内容。
如图28A所示，晶片2802可以在它的中心轴周围旋转，并且还可以在x轴方向中平移，以使来自喷嘴2810的电解液2806到达与晶片2802的主表面相对的任何位置。喷嘴2810也可以移动并沿独立于晶片2802的x轴平移。晶片2802上的电解液2806的轨迹线可以是螺旋曲线或其它合适的轨迹线以将电解液2806引向晶片2802的需要部分。电源2812可以在恒定电流DC、脉冲或RF模式或恒定电压DC、脉冲或RF模式下工作，以提供金属膜2804和喷嘴电极2808之间的电位差，以在晶片2802上电抛光金属膜或铜膜2804。
如图28B所示，当除去包括沟槽和/或通孔的管芯2818区域上的金属膜2804时，晶片2802上的铜膜不会完全覆盖晶片2802。电解液2806指向晶片2802的不同部分，电解液2806的柱内的铜区将改变。
图29A-29D示出了电解液2906流接近管芯2918的更详细工艺。如果电源在恒定电流下工作，那么由于电解液柱2906没有达到管芯2918，因此图29A中的电流密度降低。该部分期间，电流主要穿过形成在晶片上的、通常具有比金属层低得多的电导率的阻挡层等。
如图29B所示，当电解液柱2906达到管芯2918时，管芯2918上部分电解液柱2906流中的电流密度增加到高值。管芯2918上的电流密度增加是由于铜的导电性好并且比例如Ti、TiN、Ta或TaN的通常阻挡层材料更容易被抛光。由于如图29C和29D所示电解液柱2906流在管芯2918上完全移动，因此随着电流在电解液柱2906流的整个截面区上扩散，管芯2918上的抛光电流密度减小并达到基本上恒定的值。
图30A-30D示出了示例性工艺的剖面图。如图30A所示，负电荷(电子)3080在电解液3006和阻挡层3005之间的界面上累积，是由于阻挡层3005很难抛光。当电解液3006与铜沟槽3020相邻时，聚集在电解液表面上的负电荷3080通过沟槽3020放电，由此增加了沟槽3020的抛光速率，如图30B所示。
参考图30C和30D，随着电解液3006继续在第二沟槽3022上移动，负表面电荷3080进一步减少，使沟槽3024上的抛光速率低于沟槽3022上的，沟槽3022上的抛光速率低于沟槽3020上等等。由于电流密度的变化，抛光速率也相应改变。参考图30E，由于抛光速率变化，第一沟槽3020的铜凹槽大于第二沟槽3022的，第二沟槽3022上的铜凹槽大于第三沟槽3024的等等。铜凹槽使铜衬里的电导波动并降低了最终器件的性能。
在一个方案中，介绍了使用脉冲或交替的电流电压使沟槽上的抛光速率最小化并减少或防止铜凹槽的示例性电抛光方法。在一个例子中，改变抛光速率与沟槽、脉冲频率以及喷嘴的切向移动速度之间的关系以减小电抛光方法中的铜凹槽。
图31示出了用于电抛光方法的示例性正向和反向脉冲波形。A到B的波形区为正向脉冲，C到D的波形区为反向脉冲。V1为正向脉冲电压，V2为反向脉冲电压。t0是脉冲周期，通常时间由A到E。正向脉冲宽度为t1，反向脉冲宽度为t2。百分数中的占空比为t1/t0。
图32A-图32F示出了包括图31的脉冲波形的示例性电抛光方法。图32A示出了接近沟槽3220的电解液3206，并且脉冲波形在点“A”处和电压V1。如图所示，电解液3206与晶片表面之间的界面由负电荷3280填充。
图32B示出了已移动了距离L1到与沟槽3220相邻的位置处的电解液3206，脉冲波形在点“B”处。在该边缘，脉冲波形移动到点“C”，即反向脉冲区和电压V2。通过正电荷(离子)3282给点C处的电解液界面充入电荷，如图32C所示。以此方式，在沟槽3220中较高导电性的金属或铜层与较低导电性的阻挡层3205之间的界面处，电解液3206的电荷交替。
如图32D所示，随着电解液3206移动了距离L2穿过沟槽3220，脉冲波形移动到点“D”，V2，防止了高的抛光速率。当电解液3206部分移动在第一铜沟槽3220上时，波形移动到点“E”和V1，以抛光沟槽3220中的铜。此时，负电荷3280在电解液3206与阻挡层3205之间的界面上聚集。
图32F示出了脉冲波形移动到点“F”，电解液流移动了距离L3，在阻挡层和电解液的界面上聚集的负电荷3280在沟槽3220中的铜上放电，产生较高的抛光速率。如图32G所示的过抛光区宽度w正比于正向脉冲宽度和喷嘴移动速度，即，
w＝c V t1(1)
其中c为常数，V时相对于晶片表面的喷嘴的切向速度或速度，t1为正向脉冲宽度(参见图31)。
通常，较小的w减小了凹槽深度d。为了减小w，优选较低的速度V和短正向脉冲宽度t1。为了具有短正向脉冲宽度，示例性方法包括减小占空比(t1/t0)或增加脉冲频率。例如，占空比可以在20％到 80％的范围内，优选50％。频率可以在100kHz到100MHz的范围内，优选3MHz。速度可以在100mm/sec到2000mm/sec的范围内，优选500mm/sec。
例如，通过将V＝500mm/sec，占空比＝50％，t1＝0.2E-6秒(2.5MHz)代入方程(1)中，那么
w＝c×500×0.2E-6＝c×0.1×10-6mm＝c×0.1微米
其中w在0.1微米数量级范围内。
如前面在临时申请U.S.序列号No.60/092,316中公开的，多种脉冲或可选的电流/电源可以用在示例性方法中，例如RF电源、三角波电源、或者可以将电解液1008和阻挡层改变为正和负侧的任何其它类型的电源。
虽然参考一些实施例、例子和应用介绍了减少不均匀性和减小凹槽的示例性方法，但是对本领域中的技术人员来说显然可以不脱离本发明做出多种修改和变化。
提供以上详细说明以介绍示例性实施例并且不是意在限定。对本领域中的技术人员来说可以在本发明的范围内做出多种修改和变化。例如，可以单独或组合使用多种工艺以提高器件制造和性能。因此，本发明由附带的权利要求书限定并且不受这里的说明限制。

Claims (16)

1.一种在具有凹槽区和非凹槽区上的半导体结构上电镀金属层的方法，包括：
在第一密度的凹槽区上金属层平坦之前在第一电流密度范围内电镀；
在所述第一密度的凹槽区上和第二密度的凹槽区上金属层平坦之前在第二电流密度范围内电镀，其中第二密度的区域大于第一密度的区域，并且其中第二密度的凹槽区内可以有虚拟结构；以及
在所述第一密度的凹槽区上和所述第二密度的凹槽区上的金属层平坦之后在第三电流密度范围内电镀，其中第二电流密度范围大于第一电流密度范围，第三电流密度范围大于第二电流密度范围，其中第一电流密度范围在0.5mA/cm2和5mA/cm2之间，第二电流密度范围在5mA/cm2和30mA/cm2之间，
并且其中第一密度的凹槽区包括尺寸在0.035到0.5微米且间距在0.035到0.5微米范围内的凹槽，具有所述虚拟结构的第二密度的凹槽区的尺寸在0.05到2.0微米且间距在0.05到2.0微米范围的凹槽。
2.根据权利要求1的方法，其中以恒定的电流密度进行第一电流密度范围内的电镀。
3.根据权利要求1的方法，其中以增加的电流密度进行第一电流密度范围内的电镀。
4.根据权利要求3的方法，其中第一电流密度线性增加。
5.根据权利要求3的方法，其中第一电流密度非线性增加。
6.根据权利要求1的方法，其中第一电流密度范围内的电镀包括降低电流密度。
7.根据权利要求1的方法，其中以恒定的电流密度进行第二电流密度内的电镀。
8.根据权利要求1的方法，其中以增加的电流密度进行第二电流密度范围内的电镀。
9.根据权利要求8的方法，其中第二电流密度非线性增加。
10.根据权利要求1的方法，其中以降低的电流密度进行第二电流密度范围内的电镀。
11.根据权利要求1的方法，其中用包括促进剂、抑制剂和平整剂的电解液电镀金属层。
12.根据权利要求11的方法，其中促进剂的浓度在1.5ml/升到约2.5ml/升之间，抑制剂的浓度在7ml/升到9ml/升之间，平整剂的浓度在1.25ml/升到1.75ml/升之间。
13.根据权利要求1的方法，还包括用电解液中的添加剂控制金属层的晶粒尺寸。
14.根据权利要求13的方法，其中添加剂包括抛光剂、促进剂、抑制剂和平整剂中的至少一种。
15.根据权利要求1的方法，还包括利用夹盘以50-200rpm的旋转速度旋转半导体结构。
16.根据权利要求1的方法，还包括利用夹盘以125rpm的旋转速度旋转半导体结构。
CN038081660A 2002-04-12 2003-04-11 电抛光和电镀方法 Expired - Fee Related CN1685086B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US37226302P 2002-04-12 2002-04-12
US60/372,263 2002-04-12
US38213302P 2002-05-21 2002-05-21
US60/382,133 2002-05-21
US38782602P 2002-06-08 2002-06-08
US60/387,826 2002-06-08
US39831602P 2002-07-24 2002-07-24
US60/398,316 2002-07-24
PCT/US2003/011417 WO2003088316A2 (en) 2002-04-12 2003-04-11 Electropolishing and electroplating methods

Publications (2)

Publication Number Publication Date
CN1685086A CN1685086A (zh) 2005-10-19
CN1685086B true CN1685086B (zh) 2010-10-13

Family

ID=29255582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038081660A Expired - Fee Related CN1685086B (zh) 2002-04-12 2003-04-11 电抛光和电镀方法

Country Status (9)

Country Link
US (1) US20060049056A1 (zh)
EP (1) EP1495161A4 (zh)
JP (2) JP2005522587A (zh)
KR (1) KR20040097337A (zh)
CN (1) CN1685086B (zh)
AU (1) AU2003226367A1 (zh)
CA (1) CA2479873A1 (zh)
TW (1) TWI267134B (zh)
WO (1) WO2003088316A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI288443B (en) 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP4540981B2 (ja) * 2003-12-25 2010-09-08 株式会社荏原製作所 めっき方法
JP4155218B2 (ja) * 2004-03-30 2008-09-24 株式会社島津製作所 オートサンプラ
US20050275944A1 (en) * 2004-06-11 2005-12-15 Wang Jian J Optical films and methods of making the same
DE102004021926A1 (de) 2004-05-04 2005-12-01 Mtu Aero Engines Gmbh Verfahren zur Herstellung einer Beschichtung sowie Anode zur Verwendung in einem solchen Verfahren
US7309653B2 (en) * 2005-02-24 2007-12-18 International Business Machines Corporation Method of forming damascene filament wires and the structure so formed
US7541213B2 (en) * 2006-07-21 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100826784B1 (ko) * 2006-08-03 2008-04-30 동부일렉트로닉스 주식회사 반도체 장치의 금속 배선 형성 방법
US7837841B2 (en) 2007-03-15 2010-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatuses for electrochemical deposition, conductive layer, and fabrication methods thereof
US8784636B2 (en) * 2007-12-04 2014-07-22 Ebara Corporation Plating apparatus and plating method
DE102008044988A1 (de) * 2008-08-29 2010-04-22 Advanced Micro Devices, Inc., Sunnyvale Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
WO2010022969A1 (en) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc. Using a cap layer in metallization systems of semiconductor devices as a cmp and etch stop layer
DE102009036221A1 (de) * 2009-08-05 2011-02-17 Extrude Hone Gmbh Verfahren zur elektrochemischen Bearbeitung eines Werkstückes
CN102412233A (zh) * 2011-05-23 2012-04-11 上海华力微电子有限公司 一种有效的测试浅沟槽隔离填充能力的测试结构
US9416459B2 (en) * 2011-06-06 2016-08-16 United Microelectronics Corp. Electrical chemical plating process
CN103077923B (zh) * 2013-01-14 2015-06-17 武汉新芯集成电路制造有限公司 一种可避免空洞的电镀铜的方法
US20140277392A1 (en) * 2013-03-14 2014-09-18 Abbott Cardiovascular Systems, Inc. Electropolishing of alloys containing platinum and other precious metals
TWI488198B (zh) * 2013-08-02 2015-06-11 Cyntec Co Ltd 多層線圈之製造方法
US9618664B2 (en) 2015-04-15 2017-04-11 Finisar Corporation Partially etched phase-transforming optical element
CN106567130A (zh) * 2015-10-10 2017-04-19 盛美半导体设备（上海）有限公司 一种改善晶圆粗糙度的方法
US10539723B2 (en) 2016-10-19 2020-01-21 Finisar Corporation Phase-transforming optical reflector formed by partial etching or by partial etching with reflow
US9875958B1 (en) * 2016-11-09 2018-01-23 International Business Machines Corporation Trace/via hybrid structure and method of manufacture
KR101755203B1 (ko) * 2016-11-11 2017-07-10 일진머티리얼즈 주식회사 이차전지용 전해동박 및 그의 제조방법
AT519430A1 (de) 2016-12-09 2018-06-15 Hirtenberger Eng Surfaces Gmbh Elektrochemisches pulspolieren
US10109410B2 (en) 2017-01-17 2018-10-23 Palo Alto Research Center Incorporated Out of plane structures and methods for making out of plane structures
KR102275458B1 (ko) 2018-11-30 2021-07-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전기화학 도금 시스템 및 사용 방법
CN109385651A (zh) * 2018-12-05 2019-02-26 上海华力集成电路制造有限公司 铜填充的凹槽的方法
CA3133711A1 (en) 2019-04-09 2020-10-15 3DM Biomedical Pty Ltd Electropolishing method
US10950519B2 (en) 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
EP3754052A1 (en) * 2019-06-21 2020-12-23 Infineon Technologies AG Roughening of a metallization layer on a semiconductor wafer
JP7353121B2 (ja) 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
JP2022178593A (ja) * 2021-05-20 2022-12-02 Tdk株式会社 半導体素子およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162344A (en) * 1998-07-22 2000-12-19 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
US6261963B1 (en) * 2000-07-07 2001-07-17 Advanced Micro Devices, Inc. Reverse electroplating of barrier metal layer to improve electromigration performance in copper interconnect devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
EP1019954B1 (en) * 1998-02-04 2013-05-15 Applied Materials, Inc. Method and apparatus for low-temperature annealing of electroplated copper micro-structures in the production of a microelectronic device
DE69912160T2 (de) * 1998-06-04 2004-07-08 Dsm Ip Assets B.V. Hochfeste polyethylenfasern und verfahren zu deren herstellung
US6395152B1 (en) * 1998-07-09 2002-05-28 Acm Research, Inc. Methods and apparatus for electropolishing metal interconnections on semiconductor devices
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6946065B1 (en) * 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
US6610190B2 (en) * 2000-11-03 2003-08-26 Nutool, Inc. Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate
ATE268396T1 (de) * 1999-08-11 2004-06-15 Toyo Boseki Netz enthaltend hochfeste polyethylenfasern
US6491806B1 (en) * 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
US6858121B2 (en) * 2000-08-10 2005-02-22 Nutool, Inc. Method and apparatus for filling low aspect ratio cavities with conductive material at high rate
US6899950B2 (en) * 2000-12-11 2005-05-31 Toyo Boseki Kabushiki Kaisha High strength polyethylene fiber
US6432821B1 (en) * 2000-12-18 2002-08-13 Intel Corporation Method of copper electroplating
US6946066B2 (en) * 2001-07-20 2005-09-20 Asm Nutool, Inc. Multi step electrodeposition process for reducing defects and minimizing film thickness
US6638863B2 (en) * 2001-04-24 2003-10-28 Acm Research, Inc. Electropolishing metal layers on wafers having trenches or vias with dummy structures
JP4389142B2 (ja) * 2001-08-08 2009-12-24 東洋紡績株式会社 高強度ポリエチレン繊維の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162344A (en) * 1998-07-22 2000-12-19 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
US6261963B1 (en) * 2000-07-07 2001-07-17 Advanced Micro Devices, Inc. Reverse electroplating of barrier metal layer to improve electromigration performance in copper interconnect devices

Also Published As

Publication number Publication date
JP2005522587A (ja) 2005-07-28
AU2003226367A8 (en) 2003-10-27
WO2003088316A3 (en) 2003-12-31
CA2479873A1 (en) 2003-10-23
TWI267134B (en) 2006-11-21
WO2003088316A2 (en) 2003-10-23
JP2006200043A (ja) 2006-08-03
AU2003226367A1 (en) 2003-10-27
US20060049056A1 (en) 2006-03-09
CN1685086A (zh) 2005-10-19
EP1495161A2 (en) 2005-01-12
KR20040097337A (ko) 2004-11-17
EP1495161A4 (en) 2006-06-28
TW200402781A (en) 2004-02-16

Similar Documents

Publication Publication Date Title
CN1685086B (zh) 电抛光和电镀方法
US6867136B2 (en) Method for electrochemically processing a workpiece
US6943112B2 (en) Defect-free thin and planar film processing
KR100780257B1 (ko) 연마 방법, 연마 장치, 도금 방법 및 도금 장치
US7129165B2 (en) Method and structure to improve reliability of copper interconnects
US6946066B2 (en) Multi step electrodeposition process for reducing defects and minimizing film thickness
JP2009516388A (ja) 多層構造の形成方法
JP2000208443A (ja) 電子装置の製造方法および製造装置
JP2005500687A (ja) 平面化法と電解研磨との組み合わせを使用する半導体構造物の形成
US6861354B2 (en) Method and structure to reduce defects in integrated circuits and substrates
US7204743B2 (en) Integrated circuit interconnect fabrication systems
JP2004526304A (ja) 半導体基板上の銅皮膜を研磨するための電気化学的方法
KR101055564B1 (ko) 전해 연마 공정에서 금속 리세스를 감소시키기 위한 더미구조들
CN101074485B (zh) 电子部件制造方法
KR100710192B1 (ko) 반도체 소자의 배선 형성방법
US20230223301A1 (en) Method of removing barrier layer
KR100731082B1 (ko) 반도체 소자 제조 방법
TW588416B (en) Metal layer planarization method for preventing pattern density effect
KR20050001188A (ko) 다마신을 이용한 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20190411

CF01 Termination of patent right due to non-payment of annual fee