CN108369940A - 用于多芯片封装的无机中介件 - Google Patents

用于多芯片封装的无机中介件 Download PDF

Info

Publication number
CN108369940A
CN108369940A CN201580082753.4A CN201580082753A CN108369940A CN 108369940 A CN108369940 A CN 108369940A CN 201580082753 A CN201580082753 A CN 201580082753A CN 108369940 A CN108369940 A CN 108369940A
Authority
CN
China
Prior art keywords
intermediate piece
inorganic
layer
silicon nitride
erosion resistant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580082753.4A
Other languages
English (en)
Inventor
D.索比斯基
K.达马维卡塔
S.R.S.博亚帕蒂
M.策利科尔
K.O.李
K.阿伊贡
Z.钱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taihao Research Co ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN202310013322.9A priority Critical patent/CN115939112A/zh
Publication of CN108369940A publication Critical patent/CN108369940A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在本文中一般性地讨论了用于包括无机中介件的多芯片封装的方法和器件。一种器件可以包括：基底，其包括处于其中的低密度互连电路；基底上的无机中介件，该无机中介件包括电气连接至低密度互连电路的高密度互连电路，该无机中介件包括无机材料；以及电气连接至无机中介件的两个或更多芯片，该两个或更多芯片通过高密度互连电路彼此电气连接。

Description

用于多芯片封装的无机中介件
技术领域
本公开内容总体上涉及包括多个芯片的半导体封装。
背景技术
诸如电子器件之类的半导体器件可以包括基底布线，即具有比附接至基底的芯片中的布线中的一些更低的密度。这样的器件尤其在附接芯片包括比基底中的布线更高密度的布线的区域中可以包括复杂的布线方案。
附图说明
图1图示包括硅中介件的多芯片封装。
图2以示例的方式图示包括无机中介件的多芯片封装的一个实施例的横截面图。
图3以示例的方式图示带宽与互连电路导体长度的关系的图表。
图4A-S以示例的方式图示说明用于使用减成工艺（subtractive process）在基底上产生互连电路的方法的一个实施例的横截面图。
图5A-M以示例的方式图示用于使用半加成工艺在基底上产生互连电路的方法的一个实施例的横截面图。
图6A-U以示例的方式图示用于使用双镶嵌工艺在基底上产生无机中介件的方法的一个实施例的横截面图。
图7示出可以包括如本文中公开的多芯片封装的电子器件的框图示例。
具体实施方式
下面的描述和绘图充分说明了具体实施例，以使得本领域中的技术人员能够实践它们。其他实施例可以合并结构、逻辑、电气、工艺或其他改变。一些实施例的部分和特征可以被包括在其他实施例中的一些中或者代替其他实施例中的一些。权利要求中阐述的实施例包括这些权利要求的所有可用等同物。
已由使用2.5D和3D架构的许多所提出的解决方案解决了高密度互连基底中的多芯片封装，就成本和技术能力二者而言所提出的解决方案中的每一个都具有它们自己的优点和缺点。一个这样的多芯片封装（MCP）直接在基底封装的堆积层（buildup layer）之上构建有机中介件。
在本文中讨论的实施例中，通过无机材料堆叠（例如无机中介件）实现封装上的多个管芯之间的高密度低速度信号布线所需的超精细行间隔（例如小于两微米）布线。高速信号传递和功率递送通过标准堆积层布线。这至少部分因为那些高速信号和功率递送通常要求更大的有效迹线截面积。该混合结构是优于硅中介件的各优点中的一个。硅中介件通常要求如图1所示的用于高速信号和功率递送的附加封装。这至少部分因为在硅中介件中迹线厚度和宽度更小（例如小于两微米）。
而且，通常使用的有机膜可能受到工艺和机械限制。一般来说，在过渡层中使用的有机光致可成像材料具有差的分辨率能力，并且薄膜需要液体涂层，这是一种对于大的面板来说不太理想的工艺。另外，用于这些层的有机材料通常具有高的热膨胀系数（CTE）（例如小于百万分之四十每摄氏度（ppm/C））（这可以产生对于组装而言不可接受的翘曲问题）并且限制堆叠通孔的数目（这对于实现更小封装形状因子而言可能是至关重要的）。尽管比玻璃和硅解决方案具有高得多的成本效益，但是有机膜具有将使其对于高密度多芯片封装应用很可能不切实际的技术限制。
图1图示包括硅中介件104的多芯片封装100。如所图示的该封装100包括通过硅中介件104彼此电气连接的第一芯片102A和第二芯片102B。第一芯片102A可以通过电气连接至硅中介件104以及第一和第二芯片102A-B的互连电路的焊料球106电气耦合至第二芯片102B。封装100包括用来容纳硅中介件104的更高密度布线和所需的更高速互连电路的第二中介件108。
代替使用由有机材料制成的硅中介件或中介件，多芯片封装可以包括类似于硅半导体制造的后端金属化部的后端金属化部以产生无机中介件。用来将从晶体管至管芯凸块的信号传输从几十纳米的尺度延伸到近微米的相同双镶嵌工艺可以被延伸到使用在基底制造（例如溅射、等离子体增强化学气相沉积（PECVD）、干法蚀刻和/或化学机械平坦化（CMP））中使用的设备的基底封装中。可以使用PECVD来沉积氧化硅和氮化硅。这些电介质可以替换当前被用来为多芯片封装产生中介件的有机膜。可以通过许多不同工艺来将电介质图案化。一种这样的工艺可以包括标准的通孔先制（via-first）双镶嵌工艺。氮化硅可以充当蚀刻终止层，并且若干选项对于溅射的晶种和障碍（barrier）是可能的。其他可能工艺可以包括减少数目的步骤并且不需要氮化硅。例如，可以使用半加成或减成工艺来产生无机中介件。这样的流程可能牺牲一些层至层对准并且可能不提供像镶嵌工艺那样精细的电气特征，但是可能提供更低成本解决方案。另外，使用减成或半加成工艺可以消除对氮化硅蚀刻终止层的需要，降低寄生电容，和/或提高信令带宽和功率效率。
就一个或多个电气或机械特性来说，使用PECVD沉积的氧化硅胜于常规有机电介质。使用PECVD沉积的氧化硅包括约0.0015的信号损耗因子，其是最佳有机电介质的信号损耗因子的约五分之一并且比在多芯片封装中使用的当前有机膜的信号损耗因子更低不止一个数量级。无机材料的小于百万分之一每摄氏度的CTE有助于降低总封装翘曲。
图2以示例的方式图示包括无机中介件204的多芯片封装200的一个实施例的横截面图。如所图示的封装200包括彼此通过中介件204中的高密度电气互连电路210电气连接的两个管芯202A-B（例如半导体芯片，诸如可以包括存储器、逻辑管芯、无线电、数字电路、模拟电路等等）。该管芯202A-B通过中介件204中的高密度互连电路210分别电气连接至核中的低密度互连电路212和堆积层基底206。中介件204包括电气连接至低密度互连电路212的高密度互连电路210。高密度互连电路210中的一些在高密度互连电路210的第一端处电气连接至管芯202A并且在互连电路210的另一端上电气连接至管芯202B。焊料抗蚀剂层208位于基底206上以便促进至电路板（诸如印刷电路板（PCB）、柔性电路板或其他电路板）的电气连接。
可以使用包括减成工艺或半加成工艺的各种各样的工艺来制造基底206。可以使用包括减成工艺、半加成工艺和双镶嵌工艺的各种各样的工艺来制造中介件。在图4A-S、图5A-M和图6A-U中分别描述这些工艺。
具有无机中介件的器件可以具有比其他器件架构更好的信令性能，至少部分因为具有无机中介件的器件避开了典型硅晶圆工艺的金属密度和通孔密度要求。以HBM（高带宽存储器）应用作为一个示例，通常需要密集互连的行间距小于七微米以便为两个布线层中的所有信号布线。归因于通孔密度要求，硅中介件解决方案需要附加接地迹线。对于每两条信号迹线，通常在同一层中存在一个接地迹线。这是对于通孔的满足通孔密度要求的放置。这样的要求使行间距收紧至4.6μm。在无机中介件的情况下，在信号布线层中不存在对接地迹线的需要，所以行间距可以保持七微米。更大的间距允许设计的更好优化。此外，无机中介件具有比硅中介件更好的电阻和电容特性。硅中介件可以具有约7.1欧姆/毫米（mm）电阻和约0.23皮法（pF）/mm电容，而无机中介件可以包括约4.0 Ohm/mm电阻和约0.20 pF/mm电容。
图3以示例的方式图示对于分别具有硅中介件和无机中介件的器件的带宽与互连电路导体长度的关系的图表300。线302表示本公开的内容的具有无机中介件的器件并且线304表示具有硅中介件的器件。如在图表300中所示出的，提高了三分贝损耗带宽。带宽中的该增加对应于针对高带宽存储器（HBM）接口的孔眼宽度余裕（eye width margin）的约百分之五的单位时间间隔（UI，unit intercal）或约二十五皮秒增加以及功率消耗的约百分之十的减小。通过无机中介件的信号不需要经过硅穿孔（TSV），因为其会与硅中介件在一起。这帮助使无机中介件的性能增益增加至超过硅中介件。
图4A-S以示例的方式图示说明用于使用减成工艺在基底上产生无机中介件的工艺的一个实施例的横截面图。图4A示出包括在已执行平坦化和抛光以使基底206的顶层平坦化之后的具有低密度互连电路212的基底206的器件400A。可以诸如通过使用半加成或减成工艺来产生基底206。图4B示出包括在激光钻孔在基底206中形成通孔402之后的器件400A的器件400B。
将导电晶种材料404溅射在器件400B上以形成图4C的器件400C。晶种材料404可以包括铜、金、钌、钽、氮化钽、这些材料或其他导电材料的化合物。将导电材料406以电解的方式镀在晶种材料404上以形成图4D的器件400D。导电材料404可以包括与晶种材料404或其他电气导体相同或不同的材料。将抗蚀材料408被图案化在导电材料406上以形成图4E的器件400E。抗蚀材料408可以包括向氧化硅提供某些蚀刻选择性的任何抗蚀材料，诸如来自卢森堡的卢森堡市的AZ电子材料的15NXT液体负光致抗蚀剂类型。
图4F的器件400F包括在蚀刻导电材料406和晶种材料404（诸如以便暴露基底206和/或电隔离导电材料的部分）之后的器件400E。将器件400F的抗蚀材料408剥离以形成图4G的器件400G。
将氧化硅410沉积在器件400G上以形成图4H的器件400H。对被沉积的氧化硅410进行平面化以便在基底206和导电材料406上形成经过平面化的氧化硅412，如在图4I的器件400I中所示。图4J示出包括具有被图案化在经过平面化的氧化硅412上的抗蚀材料414的器件400I的器件400J。图4K示出在等离子体蚀刻工艺（例如反应离子刻蚀工艺）在经过平面化的氧化硅412中形成通孔416以便形成器件400K之后的器件400J。通过等离子体刻蚀工艺暴露导电材料406的至少一部分。
图4L的器件400L包括器件400K，从该器件400K剥离抗蚀材料414诸如以暴露经过平面化的氧化硅412。图4M示出具有溅射在经过平面化的氧化硅412和导电材料406上以形成器件400M的另一导电晶种材料418的器件400L。将另一导电材料420以电解方式镀在器件400M的晶种材料418上以形成器件400N，如图4N中所示。
图4O示出具有被图案化在导电材料420上以形成器件400 O的抗蚀材料422的器件400N。图4P示出器件400P，其包括在执行基底蚀刻工艺以暴露经过平面化的氧化硅412的部分之后的器件400 O。图4Q的器件400Q示出器件400P，从该器件400P剥离抗蚀材料422诸如用以暴露导电材料420。
图4R示出具有沉积在经过平面互的氧化硅412和导电材料420上以形成器件400R的氧化硅424的器件400Q。图4S的器件400S包括在将氧化硅424平面化以形成经过平面化的氧化硅426之后的器件400R。可以继续构建无机中介件层并且接下来进行关于图6U所述的操作诸如以形成图2的器件200。
图5A-M以示例的方式图示用于使用半加成工艺在基底上产生无机中介件的方法的一个实施例的横截面图。图5A图示与图4C的器件400C相同的器件500A。图5B的器件500B包括其上图案化有图案镀抗蚀材料502的器件500A。图案镀抗蚀材料可以包括与抗蚀材料422相同的材料。器件500B以电解方式镀有导电材料504以形成图5C的器件500C。将导电材料504镀在晶种材料404被图案镀抗蚀材料502暴露的部分上。
图5D示出包括器件500C的器件500D，从该器件500C剥离图案镀抗蚀材料502且使晶种材料404闪蚀诸如以暴露基底206的部分且电隔离导电材料504。闪蚀是一种足以移除晶种材料但不足以移除镀在晶种材料上的导电材料的快速蚀刻。图5E的器件500E示出在氧化硅506被沉积在基底206的暴露部分和导电材料504上之后的器件500D。器件500E的氧化硅506被平面化，诸如以便在基底206和导电材料504上形成经过平面化的氧化硅508并且以形成图5F中所示的器件500F。平面化可以包括使用化学机械抛光（CMP）。这样的抛光可以包括使用抛光垫和研磨液，诸如可有助于残余物的磨耗和溶解）。
图5G的器件500G包括其上图案化有抗蚀材料510的器件500F。图5H示出器件500H，其包括在等离子体蚀刻工艺移除经过平面化的氧化硅508的暴露部分以形成通孔512之后的器件500G。该蚀刻工艺使导电材料504的部分暴露。将抗蚀材料510剥离以形成图5I的器件500 I。图5J示出包括具有溅射在平面化的氧化硅508和导电材料504的暴露部分上的晶种材料514的器件500I的器件500J。
将图案镀蚀刻材料516图案化在器件500J上以形成图5K的器件500K。器件500K以电解方式镀有导电材料518以形成图5L的器件500L。器件500M包括器件500L，使用蚀刻工艺（例如闪蚀工艺）从该器件500L移除晶种材料514的部分并且从该器件500L剥离图案镀蚀刻材料516。该蚀刻工艺暴露经过平面化的氧化硅材料508的部分并且电气隔离导电材料518。可以诸如通过使用在图5E和5F中描述的工艺接着是关于图6U描述的工艺来处理器件500M。可以进一步处理该器件，诸如以形成图2的器件200。
图6A-U以示例的方式图示用于使用镶嵌工艺在基底上产生无机过渡层的工艺的一个实施例的横截面图。图6A示出在堆积层602A内包括低密度互连电路212的器件600A。如图6B的器件600B中所示，将另一堆积层602B（例如Ajimoto堆积膜（ABF））层压在堆积层602A上。在形成所有堆积层之后在堆积层上产生过渡层。该过渡层是将高密度互连电路连接至低密度互连电路的层。该过渡层是通常与基底接触的无机中介体的层。
当前PECVD设备能够利用成本高效吞吐量时间来沉积多于5微米的氧化硅。在将标准堆积层形成在典型基底面板上（例如ABF膜层被层压和处理以形成其中包括低密度互连电路的基底206）之后无机过渡层工艺流程开始。
归因于所镀的约12至15微米的铜厚度，在标准堆积层和薄膜层之间需要过渡层。这通过最后的ABF层压，接下来的氮化硅、氧化硅和氮化硅的PECVD沉积来完成。第一氮化硅层充当等离子体蚀刻终止，诸如以保护基底206或氮化硅下面的其他材料。氮化硅沉积产生电介质层，并且最后氮化硅沉积充当用于后续电介质层的蚀刻终止。
图6C示出包括在将氮化硅材料604A、氧化硅材料606A和另一氮化硅材料604B沉积在器件600B上之后的器件600B的器件600C。然后使用镶嵌工艺来产生到堆积层布线的连接以及在氧化硅层中产生任何必要的图案化。高各向异性蚀刻被用来等离子体蚀刻氮化硅和氧化硅。图6D示出包括器件600C的器件600D，该器件600C具有被图案化在氮化硅材料604B上的抗蚀材料608。图6E示出器件600E，其包括在各向异性蚀刻以移除氮化硅604B和氧化硅606A的被抗蚀材料608暴露的部分之后的器件600D。
图6F和6G中图示的操作是可互换的，因为可以在图6F中图示的操作之前或之后执行图6G中图示的操作。图6F的器件600F包括器件600E，从该器件600E剥离抗蚀材料608。图6G的器件600G包括具有经激光钻孔通过氮化硅材料604A-B、氧化硅606并且进入堆积层602B中的通孔610的器件600F。
将晶种材料溅射在氮化硅404 A-B、互连电路212、氧化硅606A和堆积层602B的暴露部分上（在图中没有示出晶种材料，参见溅射在器件上的晶种材料的例如图4C、4M、5A和5J）。将导电材料612电镀在晶种材料上以形成图6H的器件600H。化学和/或机械抛光被用来将导电材料612平面化以移除过多导电材料和晶种材料，以及/或者电气隔离导电材料（诸如在图6I的器件600I中所示）。在完成过渡层之后，通孔先制双镶嵌工艺然后可以继续被用来在无机中介件层中形成高密度互连电路。氮化硅充当针对等离子体蚀刻的蚀刻终止，并且通过等离子体化学来控制对于氧化硅和氮化硅的选择性。对于I/O、信号和直接布线到接地的堆积层，可以通过中介件层来形成通孔。
图6J示出在将氧化硅材料606B、氮化硅材料604C、另一氧化硅材料606C和另一氮化硅材料604D沉积在器件600I上以形成器件600J之后的器件600I。图6K图示包括器件600J的器件600K，该器件600J具有被图案化在氮化硅604D上的抗蚀材料614（例如光致抗蚀材料）。图6L的器件600L示出在各向异性蚀刻被用于移除氮化硅604D和氧化硅606B-C的暴露部分以及氮化硅604D下面的氮化硅604C之后的器件600K。将器件600L的抗蚀材料614剥离以形成图6M的器件600M。如图6N的器件600N中所示，使用抗蚀材料616将沟槽图案化在器件600M上。蚀刻氮化硅604D和氧化硅606C的部分以形成包括经过图案化的沟槽的图6 O的器件600 O。
从器件600 O剥离抗蚀材料616以形成图6P的器件600P。将导电晶种材料618沉积在器件600P的导电材料612、氮化硅604C-D、和氧化硅606B-C以形成图6Q的器件600Q。图6R示出包括具有电镀在晶种材料618上的导电材料620的器件600Q的器件600R。该器件600R的导电材料620被化学和/或机械抛光以移除导电材料620的部分并形成图6S的器件600S。如图6C-6S中所示该工艺可以以更高密度布线来继续或者可以将表面抛光材料622沉积在器件600S上以形成图6T的器件600T。可以在表面抛光材料622中形成一个或多个焊料孔624以提供对无机中介体中的高密度布线以及基底206中的低密度布线（例如堆积层602A-B）的访问，如图6U的器件600U中所示。可以诸如通过经过孔624将切块（dice）焊接至器件600U来将一个或多个切块电气连接至器件600U。
图6A-U呈现出在基底堆积层之上产生无机中介件的双镶嵌工艺流程。与针对有机材料的三微米的当前下限相比，已知的蚀刻技术将允许无机中介件中的亚微米图案化（如果必要的话）。另外，可以利用处在85度和89度之间的典型侧壁角来产生高深宽比的沟槽和通孔。用于镶嵌工艺的这些角度通常比在使用加成或减成工艺的情况下可能的相同角度更大。本领域普通技术人员可以辨别是否将双镶嵌工艺或加成或减成工艺用来产生使用电子显微术以便使这些侧壁以及它们的角度可视化的无机中介件。归因于由镶嵌工艺产生的高的铜厚度均匀性（与在有机中介件制造中使用的半加性工艺相比）以及可获得的高深宽比特征，可以在不牺牲铜厚度的情况下实现极紧的间距。因此，因为厚的铜线，低电阻迹线将是可能的。该工艺还在所有迹线侧上提供电迁移障碍，这将变得重要，因为迹线间距被缩放至非常小的尺寸。
关于图4A-S、5A-M和6A-U所述的工艺通常被用来在无机中介件中产生高密度布线。晶种材料和导电材料是形成互连电路的材料。所产生的高密度互连电路可以包括约三至五微米厚度、一至二微米宽度、以及/或者互连电路（例如迹线、通孔等等）之间的约二至四微米间隔。
图7示出可以包括如本文中公开的多芯片封装的电子器件的框图示例。包括使用具有一个或多个无机中介件的一个或多个封装的电子器件的示例以示出用于本公开内容的器件应用的示例。图7示出合并无机中介件的电子器件700的示例。电子器件700仅仅是可以在其中使用本公开内容的实施例的器件的一个示例。电子器件700的示例包括但不限于个人计算机、平板计算机、超级计算机、服务器、电信交换机、路由器、移动电话、个人数字助理、MP3或其他数字音乐播放器、无线电等等。在该示例中，电子器件700包括数据处理系统，其包括用来耦合该系统的各种部件的系统总线702。系统总线702提供电子器件700的各种部件之间的通信链接并且可以被实施为单个总线、总线的组合或处于任何其他适当的方式。
电子组件710被耦合至系统总线702。该电子组件710可以包括电路或电路的组合。在一个实施例中，该电子组件710包括处理器712，其可以是任何类型的。如本文中所使用的，“处理器”意味着任何类型的计算电路，诸如但不限于微处理器、微控制器、复杂指令集计算（CISC）微处理器、精简指令集计算（RISC）微处理器、超长指令字（VLIW）微处理器、图形处理器、数字信号处理器（DSP）、多核处理器、或任何其他类型的处理器或处理电路。
可以被包括在电子组件710中的其他类型的电路是定制电路、专用集成电路（ASIC）等等，诸如例如用于在比如移动电话、寻呼机、个人数据助理、便携式计算机、双向无线电以及类似电子系统的无线设备中使用的一个或多个电路（诸如通信电路714）。IC可以执行任何其他类型的功能。
该电子器件700可以包括外部存储器720，其进而可以包括适合于特定应用的一个或多个存储器元件，诸如以随机存取存储器（RAM）的形式的主存储器722、一个或多个硬盘驱动器724、和/或处理可移动介质726（诸如压缩盘（CD）、数字视频盘（DVD）等等）的一个或多个驱动器。
该电子器件700还可以包括显示设备716、一个或多个扬声器718、以及键盘和/或控制器730，其可以包括鼠标、轨迹球、触摸屏、语音识别设备、或允许系统用户将信息输入到电子器件700中并且从电子器件700接收信息的任何其他设备。
附加说明和示例
在示例1中，一种器件可以包括：基底，其包括处于其中的低密度互连电路；基底上的无机中介件，该无机中介件包括电气连接至低密度互连电路的高密度互连电路，该无机中介件包括无机材料；以及电气连接至无机中介件的两个或更多芯片，该两个或更多芯片通过高密度互连电路彼此电气连接。
在示例2中，示例1的器件包括，其中该无机中介件包括基底上的氮化硅和氮化硅上的氧化硅。
在示例3中，示例2的器件包括，其中该无机中介件进一步包括氧化硅上的另一氮化硅。
在示例4中，示例1-3中的至少一个的器件包括，其中高密度互连电路包括小于约2微米的行宽度和行间隔。
在示例5中，示例1-4中的至少一个的器件包括，其中该无机中介件包括双镶嵌基底。
在示例6中，权利要求1-5中的至少一个的器件包括，其中该无机中介件包括处在电路层和堆积层之间的导电晶种材料。
在示例7中，权利要求1-6中的至少一个的器件包括，其中该两个或更多个芯片包括逻辑芯片和存储器芯片。
在示例8中，一种形成无机中介件的方法包括：将无机材料沉积在基底上，该基底包括处于其中的低密度互连电路；使抗蚀材料位于无机材料上；蚀刻被抗蚀材料暴露的无机材料；在蚀刻之后沉积晶种层；以及将铜电镀在晶种层上。
在示例9中，示例8的方法包括，其中该无机材料是包括氮化硅和氧化硅的多种无机材料中的一种，并且使用镶嵌工艺来构建无机中介件，该镶嵌工艺包括将第一氮化硅沉积在基底上，该基底包括处于其中的低密度互连电路，将氧化硅沉积在第一氮化硅上，将第二氮化硅沉积在氧化硅上，使抗蚀材料位于第二氮化硅上，蚀刻被抗蚀材料暴露的第二氮化硅和氧化硅，在蚀刻之后沉积晶种层，以及将铜电镀在晶种层上。
在示例10中，示例9的方法包括在沉积晶种层之前在基底中用激光钻出通孔。
在示例11中，示例9的方法包括移除电镀的铜以暴露被蚀刻的第二氮化硅。
在示例12中，示例11的方法包括在第二氮化硅上沉积第二氧化硅，以及在第二氧化硅上沉积第三氮化硅。
在示例13中，示例12的方法包括使第二抗蚀材料位于第三氮化硅上，以及蚀刻第二氧化硅和第三氮化硅的暴露部分以暴露电镀铜的部分。
在示例14中，示例13的方法包括将第二晶种层沉积在第三氮化硅上和电镀铜的暴露部分上，以及将铜电镀在第二晶种层上。
在示例15中，权利要求8的方法包括使用半加成工艺来构建无机中介件，该半加成工艺包括将氧化物沉积在堆积层上，使第三抗蚀材料位于氧化物上，蚀刻被抗蚀材料暴露的氧化物和堆积层的部分以暴露基底的低密度互连电路和堆积层的部分，将晶种层溅射在被暴露的低密度互连电路上和堆积层的部分上，使图案镀抗蚀材料位于晶种层上，将铜电镀在被图案镀抗蚀材料暴露的晶种层的部分上，剥离图案镀抗蚀材料，以及将另一氧化物材料沉积在铜和堆积层的暴露表面上。
在示例16中，权利要求8的方法包括使用减成工艺来构建无机中介件，该减成工艺包括将氧化物沉积在堆积层上，使第三抗蚀材料位于氧化物上，蚀刻被抗蚀材料暴露的氧化物和堆积层的部分以暴露基底的低密度互连电路和堆积层的部分，将晶种层溅射在被暴露的低密度互连电路上和堆积层的部分上，将铜电镀在晶种层上，使第四抗蚀材料位于被电镀的铜上，将被电镀的铜的暴露部分蚀刻到堆积层，剥离第四抗蚀材料，以及将另一氧化物材料沉积在铜和堆积层的暴露表面上。
在示例17中，一种器件包括：基底，其包括处于其中的低密度互连电路；基底上的无机中介件，该无机中介件包括电气连接至低密度互连电路的高密度互连电路，该无机中介件包括交替的无机材料层；电气连接至无机中介件的两个或更多芯片，该两个或更多芯片通过高密度互连电路彼此电气连接；以及表面抛光层，其位于过渡层与两个或更多芯片之间。
在示例18中，权利要求17的器件包括，其中该无机材料包括氮化硅和氧化硅。
在示例19中，权利要求18的器件包括，其中该高密度互连电路包括小于约2微米的行宽度和行间隔。
在示例20中，权利要求17-19中的至少一个的器件包括，其中该两个或更多个芯片包括逻辑芯片和存储器芯片。
实施例的上述描述包括对形成实施例的描述的一部分的附图的参考。该附图通过图示的方式示出可以在其中实行本发明的具体实施例。这些实施例在本文中也被称为“示例”。这样的示例可以包括除了所示或所述的那些之外的元件。然而，本发明人还预期在其中仅提供所示或所述的那些元件的示例。此外，本发明人还预期使用关于特定示例（或其一个或多个方面）或者关于本文中所示或所述的其他示例（或其一个或多个方面）而示出或描述的那些元件（或其一个或多个方面）的任何组合或排列的示例。
在该文档中，如在专利文档中常见的那样，使用术语“一”或“一个”来包括与“至少一个”或“一个或多个”的任何其他实例或使用无关的一个或多于一个。在该文档中，术语“或”被用来指代非排他性的或，以使得“A或B”包括“A但不是B”、“B但不是A”、以及“A和B”，除非另外指明。在该文档中，术语“包括”以及“在其中”被用作相应术语“包含”和“其中”的简明英语的等同物。而且，在下面的权利要求中，术语“包括”和“包含”是开放式的，也就是说，包括除了在权利要求中的这样的术语之后列出的那些之外的元件的系统、器件、物品、组成、配方或工艺仍被认为落入该权利要求的范围。此外，在下面的权利要求中，术语“第一”、“第二”和“第三”等等仅仅被用作标记，并且不意图对其对象施加数字要求。
意图使上面的描述是说明性的并且不是限制性的。例如，可以彼此组合地使用上述示例（或其一个或多个方面）。在回顾上面的描述时诸如本领域中的普通技术人员可以使用其他示例。提供了摘要以遵守37 C.F.R.§1.72(b)以允许读者快速确定此技术公开内容的本质。该摘要是在具有以下理解的情况下提交的：其将不被用来解释或限制权利要求的范围或含义。而且，在实施例的上述描述中，可以将各种特征分组到一起以使本公开内容流线化。这不应该被解释为意图使未被权利要求公开的特征对任何权利要求都是必不可少的。而是，具有发明性的主题可在于少于特别公开的实施例的所有特征。因此，由此将下面的权利要求合并到实施例的描述中，其中每个权利要求都作为一个单独的实施例而独立存在，并且预期这样的实施例可以以各种组合或排列彼此组合。应该参考所附权利要求连同这样的权利要求享有的权利的等同物的全部范围来确定本发明的范围。

Claims (20)

1.一种多芯片器件包括：
基底，其包括处于其中的低密度互连电路；
基底上的无机中介件，该无机中介件包括电气连接至低密度互连电路的高密度互连电路，该无机中介件包括无机材料；以及
电气连接至无机中介件的两个或更多芯片，该两个或更多芯片通过高密度互连电路彼此电气连接。
2.根据权利要求1所述的器件，其中该无机中介件包括基底上的氮化硅和氮化硅上的氧化硅。
3.根据权利要求2所述的器件，其中该无机中介件进一步包括氧化硅上的另一氮化硅。
4.根据权利要求1所述的器件，其中该高密度互连电路包括小于约2微米的行宽度和行间隔。
5.根据权利要求1所述的器件，其中该无机中介件包括双镶嵌基底。
6.根据权利要求1所述的器件，其中该无机中介件包括处在电路层和堆积层之间的导电晶种材料。
7.根据权利要求1所述的器件，其中该两个或更多个芯片包括逻辑芯片和存储器芯片。
8.一种形成无机中介件的方法包括：
将无机材料沉积在基底上，该基底包括处于其中的低密度互连电路；
使抗蚀材料位于无机材料上；
蚀刻被抗蚀材料暴露的无机材料；
在蚀刻之后沉积晶种层；以及
将铜电镀在晶种层上。
9.根据权利要求8所述的方法，其中该无机材料是包括氮化硅和氧化硅的多种无机材料中的一种，并且使用镶嵌工艺来构建无机中介件，该镶嵌工艺包括：
将第一氮化硅沉积在基底上，该基底包括处于其中的低密度互连电路；
将氧化硅沉积在第一氮化硅上；
将第二氮化硅沉积在氧化硅上；
使抗蚀材料位于第二氮化硅上；
蚀刻被抗蚀材料暴露的第二氮化硅和氧化硅；
在蚀刻之后沉积晶种层；以及
将铜电镀在晶种层上。
10.根据权利要求9所述的方法，进一步包括在沉积晶种层之前在基底中用激光钻出通孔。
11.根据权利要求9所述的方法，进一步包括移除电镀的铜以暴露被蚀刻的第二氮化硅。
12.根据权利要求11所述的方法，进一步包括：
在第二氮化硅上沉积第二氧化硅，以及
在第二氧化硅上沉积第三氮化硅。
13.根据权利要求12所述的方法，进一步包括：
使第二抗蚀材料位于第三氮化硅上；以及
蚀刻第二氧化硅和第三氮化硅的暴露部分以暴露电镀铜的部分。
14.根据权利要求13所述的方法，进一步包括：
将第二晶种层沉积在第三氮化硅上和电镀铜的暴露部分上；以及
将铜电镀在第二晶种层上。
15.根据权利要求8所述的方法，进一步包括使用半加成工艺来构建无机中介件，该半加成工艺包括：
将氧化硅沉积在堆积层上；
使第三抗蚀材料位于氧化物上；
蚀刻被抗蚀材料暴露的氧化物和堆积层的部分以暴露基底的低密度互连电路和堆积层的部分；
将晶种层溅射在被暴露的低密度互连电路上和堆积层的部分上；
使图案镀抗蚀材料位于晶种层上；
将铜电镀在被图案镀抗蚀材料暴露的晶种层的部分上；
剥离图案镀抗蚀材料；以及
将另一氧化硅材料沉积在铜和堆积层的暴露表面上。
16.根据权利要求8所述的方法，进一步包括使用减成工艺来构建无机中介件，该减成工艺包括：
将氧化硅沉积在堆积层上；
使第三抗蚀材料位于氧化物上；
蚀刻被抗蚀材料暴露的氧化物和堆积层的部分以暴露基底的低密度互连电路和堆积层的部分；
将晶种层溅射在被暴露的低密度互连电路上和堆积层的部分上；
将铜电镀在晶种层上；
使第四抗蚀材料位于被电镀的铜上；
将被电镀的铜的暴露部分蚀刻到堆积层；
剥离第四抗蚀材料；以及
将另一氧化硅材料沉积在铜和堆积层的暴露表面上。
17.一种器件包括：
基底，其包括处于其中的低密度互连电路；
基底上的无机中介件，该无机中介件包括电气连接至低密度互连电路的高密度互连电路，该无机中介件包括交替的无机材料层；
电气连接至无机中介件的两个或更多芯片，该两个或更多芯片通过高密度互连电路彼此电气连接；以及
表面抛光层，其位于过渡层与两个或更多芯片之间。
18.根据权利要求17所述的器件，其中该无机材料包括氮化硅和氧化硅。
19.根据权利要求18所述的器件，其中该高密度互连电路包括小于约2微米的行宽度和行间隔。
20.根据权利要求17所述的器件，其中该两个或更多个芯片包括逻辑芯片和存储器芯片。
CN201580082753.4A 2015-08-31 2015-08-31 用于多芯片封装的无机中介件 Pending CN108369940A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310013322.9A CN115939112A (zh) 2015-08-31 2015-08-31 用于多芯片封装的无机中介件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/047811 WO2017039628A1 (en) 2015-08-31 2015-08-31 Inorganic interposer for multi-chip packaging

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310013322.9A Division CN115939112A (zh) 2015-08-31 2015-08-31 用于多芯片封装的无机中介件

Publications (1)

Publication Number Publication Date
CN108369940A true CN108369940A (zh) 2018-08-03

Family

ID=58187544

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310013322.9A Pending CN115939112A (zh) 2015-08-31 2015-08-31 用于多芯片封装的无机中介件
CN201580082753.4A Pending CN108369940A (zh) 2015-08-31 2015-08-31 用于多芯片封装的无机中介件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310013322.9A Pending CN115939112A (zh) 2015-08-31 2015-08-31 用于多芯片封装的无机中介件

Country Status (4)

Country Link
US (1) US10692847B2 (zh)
CN (2) CN115939112A (zh)
TW (1) TWI699869B (zh)
WO (1) WO2017039628A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10692847B2 (en) 2015-08-31 2020-06-23 Intel Corporation Inorganic interposer for multi-chip packaging
CN113764397A (zh) * 2020-06-01 2021-12-07 南亚科技股份有限公司 具有主动中介层的半导体元件及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10447274B2 (en) * 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US11380609B2 (en) * 2018-05-21 2022-07-05 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses on a core substrate
CN109037080A (zh) * 2018-06-29 2018-12-18 华进半导体封装先导技术研发中心有限公司 一种集成ipd封装结构及其制造方法
KR102618460B1 (ko) 2019-03-26 2023-12-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11328999B2 (en) * 2019-12-06 2022-05-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN113053758A (zh) 2019-12-27 2021-06-29 台湾积体电路制造股份有限公司 半导体器件的制造方法
KR20220046134A (ko) 2020-10-07 2022-04-14 삼성전자주식회사 반도체 패키지
US20220148954A1 (en) * 2020-11-06 2022-05-12 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870252B2 (en) * 2003-06-18 2005-03-22 Sun Microsystems, Inc. Chip packaging and connection for reduced EMI
CN103811463A (zh) * 2012-11-01 2014-05-21 辉达公司 用于decap的埋入式tsv
US20140339706A1 (en) * 2013-05-17 2014-11-20 Nvidia Corporation Integrated circuit package with an interposer formed from a reusable carrier substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
WO2011109648A1 (en) * 2010-03-03 2011-09-09 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same
US8913402B1 (en) 2010-05-20 2014-12-16 American Semiconductor, Inc. Triple-damascene interposer
US8411459B2 (en) * 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
KR20120031811A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20120098129A1 (en) 2010-10-22 2012-04-26 Harris Corporation Method of making a multi-chip module having a reduced thickness and related devices
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US8981559B2 (en) * 2012-06-25 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US8519543B1 (en) * 2012-07-17 2013-08-27 Futurewei Technologies, Inc. Large sized silicon interposers overcoming the reticle area limitations
US9190380B2 (en) * 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9165906B2 (en) * 2012-12-10 2015-10-20 Invensas Corporation High performance package on package
CN104347538B (zh) * 2013-07-24 2018-02-16 精材科技股份有限公司 晶片堆叠封装体及其制造方法
WO2017039628A1 (en) 2015-08-31 2017-03-09 Daniel Sobieski Inorganic interposer for multi-chip packaging

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870252B2 (en) * 2003-06-18 2005-03-22 Sun Microsystems, Inc. Chip packaging and connection for reduced EMI
CN103811463A (zh) * 2012-11-01 2014-05-21 辉达公司 用于decap的埋入式tsv
US20140339706A1 (en) * 2013-05-17 2014-11-20 Nvidia Corporation Integrated circuit package with an interposer formed from a reusable carrier substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10692847B2 (en) 2015-08-31 2020-06-23 Intel Corporation Inorganic interposer for multi-chip packaging
CN113764397A (zh) * 2020-06-01 2021-12-07 南亚科技股份有限公司 具有主动中介层的半导体元件及其制备方法

Also Published As

Publication number Publication date
US10692847B2 (en) 2020-06-23
TWI699869B (zh) 2020-07-21
CN115939112A (zh) 2023-04-07
WO2017039628A1 (en) 2017-03-09
US20180240788A1 (en) 2018-08-23
TW201719857A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
CN108369940A (zh) 用于多芯片封装的无机中介件
US20220068861A1 (en) Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
CN105047651B (zh) 3d堆叠芯片封装件
US6242279B1 (en) High density wire bond BGA
JP3908148B2 (ja) 積層型半導体装置
US8748284B2 (en) Method of manufacturing decoupling MIM capacitor designs for interposers
TWI685938B (zh) 跳孔結構
JP2002343900A (ja) チップキャリヤ基板
US20120074209A1 (en) Electrolytic depositon and via filling in coreless substrate processing
US11784128B2 (en) Die interconnect substrate, an electrical device and a method for forming a die interconnect substrate
JPWO2011114774A1 (ja) 半導体素子内蔵基板およびその製造方法
CN101483149A (zh) 一种硅通孔互连结构的制备方法
JP2016103623A (ja) フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
WO2021119924A1 (zh) 一种芯片堆叠结构及其制作方法
JP6142499B2 (ja) 配線構造及びその製造方法
US8519524B1 (en) Chip stacking structure and fabricating method of the chip stacking structure
JP2011258803A (ja) 貫通孔を形成しためっき層付シリコン基板
TWI729643B (zh) 密距配線和電容器
JP2008085373A (ja) プリント配線板およびその製造方法
US20200402936A1 (en) Semiconductor package
JP2023553604A (ja) セルフアラインされたトップ・ビア
WO2017218074A1 (en) Package substrate having noncircular interconnects
US20240063184A1 (en) Perpendicular semiconductor device assemblies and associated methods
KR100872130B1 (ko) 관통전극 형성방법 및 인쇄회로기판 제조방법
TWI579938B (zh) 封裝基板的線路製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221021

Address after: Irish Dublin

Applicant after: Taihao Research Co.,Ltd.

Address before: California, USA

Applicant before: INTEL Corp.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20180803

RJ01 Rejection of invention patent application after publication