JP4477804B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4477804B2 JP4477804B2 JP2001287830A JP2001287830A JP4477804B2 JP 4477804 B2 JP4477804 B2 JP 4477804B2 JP 2001287830 A JP2001287830 A JP 2001287830A JP 2001287830 A JP2001287830 A JP 2001287830A JP 4477804 B2 JP4477804 B2 JP 4477804B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resist film
- hole
- wiring board
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、配線基板の製造方法に関する。特に本発明は、微細な貫通孔及び当該貫通孔に充填された導電性部材を有する配線基板の製造方法に関する。
【0002】
【従来の技術】
基板に設けられた貫通孔、及び当該貫通孔に設けられた導電部材を有する従来の配線基板として、貫通孔にワイヤを挿入した後、ワイヤと貫通孔との隙間を樹脂等で封することにより製造された配線基板がある。
【0003】
【発明が解決しようとする課題】
近年のマイクロマシンの微細化に伴い、例えばマイクロマシンに電力を供給するための、微小な導電部材及び/又は微小ピッチで設けられた導電部材を有する配線基板の開発が望まれている。
【0004】
しかしながら従来の配線基板は、基板に貫通孔を設け、当該貫通孔にワイヤを挿入する必要がある。ワイヤを貫通孔に挿入するためには、ワイヤの径にある程度の太さが必要であるため、その微細化には限界がある。そのため配線基板の微細化は極めて困難な状況となっている。
【0005】
そこで本発明は、上記の課題を解決することのできる配線基板の製造方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【0006】
【課題を解決するための手段】
即ち、本発明の1つの形態によると、貫通孔及び当該貫通孔に設けられた導電性部材を有する配線基板の製造方法であって、第1の基板を用意するステップと、第1の基板に第1の導電性膜を形成するステップと、第1の膜上に、第1のレジスト膜を形成するステップと、第2の基板を用意するステップと、第2の基板の表面から裏面に向かって貫通孔を形成するステップと、第2の基板の表面と第1の基板における第1のレジスト膜が設けられた面とが対向するように第2の基板と第1の基板とを貼り合わせるステップと、貫通孔の底部に存在する第1のレジスト膜を除去するステップと、貫通孔の底部に存在する第1の導電性膜を電極として、電鋳により貫通部に導電性部材を形成するステップとを備えたことを特徴とする配線基板の製造方法を提供する。
【0007】
また、第1のレジスト膜を除去するステップは、第1のレジスト膜を露光するステップと、露光された第1のレジスト膜を現像するステップとを有することが好ましい。
【0008】
また、第1のレジスト膜を除去することにより、第2の基板と第1の基板とを離脱させるステップを更に備えることが好ましい。
【0009】
また、第1の基板と第1の導電性膜との間に、第2のレジスト膜を形成するステップを更に備え、離脱させるステップは、第1及び第2のレジスト膜を除去することにより第2の基板と第1の基板とを離脱させてもよい。
【0010】
また、第2の基板の表面及び貫通孔の内壁に、第2の導電性膜を形成するステップを更に備えることが好ましい。
【0011】
また、第2の基板として、光を透過する基板を用意するステップを更に備え、第1のレジスト膜を除去するステップは、第2の導電性膜をマスクとして第1のレジスト膜を露光するステップと、露光された第1のレジスト膜を現像するステップとを含んでもよい。
【0012】
また、第1の基板から離脱された第2の基板の表面及び裏面を研磨するステップを更に備えることが好ましい。
【0013】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【0014】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0015】
図1は、本発明の一実施形態に係る配線基板の製造方法の途中工程を示す。
図1(a)は、第1の基板100を用意するステップを示す。本実施形態において第1の基板100は、ガラス基板である。第1の基板100は、例えばシリコン基板などの単結晶基板や、例えば金、ニッケル、銅、アルミニウム、あるいはチタンなどの金属基板であってもよい。
【0016】
続いて、図1(b)に示すように、第1の基板100に第2のレジスト膜110を形成する。本実施形態において第2のレジスト膜110は、ポリイミドを第1の基板100に塗布することにより形成される。また、第2のレジスト膜110を形成する材料を第1の基板100に塗布した後、当該材料を例えば40〜100℃程度の温度に加熱するのが好ましい。
【0017】
続いて、図1(c)に示すように、バッファ層120及び第1の導電性膜130を、第2のレジスト膜110上に形成する。まず、バッファ層120を第2のレジスト膜110上に形成する。バッファ層120は、第2のレジスト膜110及び第1の導電性膜130に対して高い密着性を有する材料により形成されるのが望ましい。またバッファ層120は、導電性を有する材料により形成されるのが好ましい。本実施形態においてバッファ層120は、第2のレジスト膜110上に、スパッタリング法によりクロムを堆積させることにより形成される。また、第1の導電性膜130が、第2のレジスト膜110、及び後述する第1のレジスト膜140に対して良好な密着性を有する場合、バッファ層120を形成するステップは省略してもよい。
【0018】
次いで、バッファ層120上に第1の導電性膜130を形成する。第1の導電性膜130は、後述する工程において、第2の基板200に設けられた貫通孔210を充填する導電部材を鍍金により形成するための電極となりうる導電性材料により形成される。本実施形態において第1の導電性膜130は金であって、スパッタリング法により形成される。
【0019】
続いて、図1(d)に示すように、第1の導電性膜130上に、第1のレジスト膜140を形成する。第1のレジスト膜140は、例えば紫外光などの所定の波長を有する光に対して反応するフォトレジストであることが好ましい。この場合、第1のレジスト膜140は、ポジ型のフォトレジストであることが望ましい。また、第1のレジスト膜140は、電子線やX線に対して反応するレジストにより形成されてもよい。
【0020】
図1(e)は、第2の基板200を用意するステップを示す。第2の基板200は、絶縁性を有し、強度が高く、加工しやすい基板であることが望ましい。また、第2の基板200は、第1のレジスト膜140が所定の波長を有する光に反応するフォトレジストである場合に、当該光を透過する基板であることが好ましい。本実施形態において、第2の基板200はガラス基板である。また他の例において第2の基板200は、例えばシリコン基板などの単結晶基板であってもよい。
【0021】
図1(f)は、第2の基板200に貫通孔210を形成するステップを示す。貫通孔210は、第2の基板の表面212から裏面214に向かって、第2の基板200を貫通して形成される。本実施形態において貫通孔210は、第2の基板200の表面212及び/又は裏面214に対して略垂直に形成される。貫通孔210は、第2の基板200の表面212及び/又は裏面214に対して斜めに形成されてもよい。また貫通孔210は、表面212から裏面214に、又は裏面214から表面212に向かって断面が狭くなるようなテーパ形状を有するように形成されてもよい。貫通孔210がテーパ形状を有するように形成されることにより、後述する第2の導電性膜220を形成するステップにおいて、より容易に貫通孔210の内壁216に第2の導電性膜220を形成することができる。
【0022】
図1(g)は、第2の基板200に第2の導電性膜220を形成するステップを示す。第2の導電性膜220は、第2の基板200の表面212及び内壁216に形成されるのが望ましい。第2の導電性膜220は、例えばスパッタリング法や蒸着法などの物理蒸着により、第2の導電性膜220を形成する材料を、第2の基板200の表面212から裏面214に向かう方向に飛散させることにより、表面212及び内壁216に形成するのが望ましい。
【0023】
図2は、本実施形態に係る配線基板の製造方法の途中工程を示す。
まず、図2(a)に示すように、図1(d)において得られた第1の基板100と、図1(g)において得られた第2の基板200とを貼り合わせる。本実施形態においては、第2の基板200に設けられた第2の導電性膜220と、第1の基板100に設けられた第1のレジスト膜140とが接するように、第2の基板200と第1の基板100とを貼り合わせる。また、第2の基板200に第2の導電性膜220が設けられない場合には、第2の基板200の表面212と第1のレジスト膜140とが接するように、第2の基板200と第1の基板100とを貼り合わせてもよい。
【0024】
また、第2の導電性膜220と第1のレジスト膜140とを接触させた後に、第1のレジスト膜140を加熱するのが好ましい。第1のレジスト膜140を加熱する温度は、40〜100℃程度であることが好ましい。本実施形態においては、第2の基板200及び第1の基板100を、ホットプレートを用いて加熱することにより第1のレジスト膜140を加熱する。第2の導電性膜220と第1のレジスト膜140とを接触させた後に、第1のレジスト膜140を加熱することにより、第2の基板200と第1の基板100との密着性をより高めることができる。
【0025】
本実施形態において第1の基板100に第1のレジスト膜140を形成することにより、第1の基板100と第2の基板200との密着性を高め、かつ、後述するステップにおいて、第2の基板200と第1の基板100とを容易に離脱させることができる。
【0026】
続いて、図2(b)に示すように、第1のレジスト膜140の一部を露光する。具体的には、第2の基板200に設けられた貫通孔210の底部に存在する第1のレジスト膜140を露光する。本実施形態において第2の基板200は、当該第2の基板200の表面212及び内壁216に、第2の導電性膜220として光を遮蔽する金属であるクロム膜を有する。そのため、第1のレジスト膜140が反応する波長の光を、第2の基板200の裏面214から、第2の基板200の略全面に照射することにより、貫通孔210の底部に存在する第1のレジスト膜140を選択的に露光することができる。
【0027】
他の例においては、第2の基板200の裏面214に、貫通孔210の底部に存在する第1のレジスト膜140を露光するためのマスクを形成することにより、第1のレジスト膜140を露光してもよい。
【0028】
続いて、図2(c)に示すように、第1のレジスト膜140を露光するステップにおいて露光された第1のレジスト膜140を除去する。具体的には、貫通孔210の底部に存在する、露光された第1のレジスト膜140を、現像液を用いて除去する。
【0029】
本実施形態において、第1の基板100と第2の基板200とを接着すべくレジスト膜を形成することにより、後述する鍍金するステップにおいてシード層となる導電性膜を、露光及び現像処理を用いて貫通孔210の底部に極めて容易に露出させることができる。また、第2の基板200に設けられた貫通孔210の表面212及び内壁216に、第1のレジスト膜140を露光するための光を遮蔽することができる導電性膜を形成することにより、露光処理を容易に行うことができる。従って、配線基板の製造工程を簡略化することができ、ひいては配線基板のコストを低減させることができる。
【0030】
本実施形態においては、貫通孔210の底部に存在する第1のレジスト膜140を、露光及び現像することにより除去したが、他の例においては、貫通孔210の底部に存在する第1のレジスト膜140を、例えばドライエッチングやウエットエッチングなどのエッチングにより除去してもよい。この場合、第1のレジスト膜140を選択的に除去することができるエッチャントを用いて、即ち、第2の導電性膜220及び第1の導電性膜130を実質的にエッチングしないエッチャントを用いて、第1のレジスト膜140をエッチングするのが望ましい。この場合、第2の基板200をマスクとして、貫通孔210の底部に存在する第1のレジスト膜140を除去してよい。
【0031】
続いて、図2(d)に示すように、貫通孔210に導電性部材300を形成する。導電性部材300は、電鋳により貫通孔210を充填するように形成されるのが望ましい。また、導電性部材300は、ニッケル、銅、金などの高い導電性を有する材料により形成されるのが望ましい。本実施形態において導電性部材300は、第1の導電性膜130を電極とした電解鍍金により、ニッケルを貫通孔210に充填させることにより形成される。
【0032】
本実施形態において、鍍金により導電性部材300を形成することにより、貫通孔210を封止することができる。そのため配線基板を、例えばマイクロスイッチなどの気密性を必要とするマイクロマシンに使用した場合であっても、十分に気密性を保つことができる。
【0033】
続いて、図2(e)に示すように、第2の基板200と第1の基板100とを離脱させる。具体的には、第1のレジスト膜140及び第2のレジスト210の少なくとも一方を除去することにより、第1の基板100と第2の基板200とを離脱させる。本実施形態において第1のレジスト膜140及び第2のレジスト膜110は同じ材料により形成されており、第1のレジスト膜140及び第2のレジスト膜110を有機溶剤に含浸させることにより、第1のレジスト膜140及び第2のレジスト膜110の双方を除去する。そして、バッファ層220及び第1の導電性膜120を剥離されるため、第1の基板100と第2の基板200とを離脱させることができる。
【0034】
本実施形態において第1の基板100と第2の基板200との間に、第1のレジスト膜140及び第2のレジスト膜110を設けることにより、バッファ層120及び第1の導電性膜120を容易に剥離することができる。即ち、第1の基板100と第2の基板200とを容易に離脱させることができる。
【0035】
また、第1の基板100と第2の基板200とを離脱させた後に、第1の導電性膜130(及びバッファ層120)を除去するステップを更に備えてもよい。当該ステップを更に備えることにより、第1の導電性膜130(及びバッファ層120)が、第2の基板200に残存した場合であっても、第1の導電性膜130(及びバッファ層120)を十分に除去することができる。この場合、第1の導電性膜130(及びバッファ層120)を除去した後に、第1のレジスト膜140を再度、除去するステップを更に備えることが好ましい。
【0036】
続いて、図2(f)に示すように、導電性部材300及び第2の導電性膜220の不要な部分を除去する。具体的には、第2の基板200の表面212から突出した導電性部材300、及び表面212に設けられた第2の導電性膜220を除去することにより、それぞれの貫通孔210に設けられた導電性部材300及び第2の導電性膜220を絶縁する。そして、第2の基板200の裏面から突出した導電性部材300を除去する。本実施形態においては、第2の基板200の表面212及び裏面214の双方を、化学機械研磨(CMP: Chemical Mechanical Polish)により研磨することにより、第2の導電性膜220及び導電性部材300を除去するとともに、第2の基板200の表面212及び裏面214を平坦化することにより配線基板を得る。
【0037】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0038】
【発明の効果】
上記説明から明らかなように、本発明によれば非常に微細な導電部材を有する配線基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る配線基板の製造方法の途中工程を示す。
【図2】本実施形態に係る配線基板の製造方法の途中工程を示す。
【符号の説明】
100 第1の基板 110 第2のレジスト膜
120 バッファ層 130 第1の導電性膜
140 第1のレジスト膜 200 第2の基板
210 貫通孔 212 表面
214 裏面 216 内壁
220 第2の導電性膜 300 導電部材
Claims (7)
- 貫通孔及び当該貫通孔に設けられた導電性部材を有する配線基板の製造方法であって、
第1の基板に第1の導電性膜を形成するステップと、
前記第1の導電性膜上に、第1のレジスト膜を形成するステップと、
第2の基板の表面から裏面に向かって前記貫通孔を形成するステップと、
前記第2の基板の前記表面と、前記第1の基板における前記第1のレジスト膜が設けられた面とが対向するように、前記第1の基板と前記第2の基板とを貼り合わせるステップと、
前記貫通孔の底部に存在する前記第1のレジスト膜を除去するステップと、
前記貫通孔の底部に存在する前記第1の導電性膜を電極として、電鋳により前記貫通部に前記導電性部材を形成するステップと
を備えたことを特徴とする配線基板の製造方法。 - 前記第1のレジスト膜を除去するステップは、
前記第1のレジスト膜を露光するステップと、
露光された前記第1のレジスト膜を現像するステップと
を含むことを特徴とする請求項1記載の配線基板の製造方法。 - 前記第1のレジスト膜を除去することにより、前記第1の基板と前記第2の基板とを離脱させるステップを更に備えたことを特徴とする請求項1又は2記載の配線基板の製造方法。
- 前記第1の基板と前記第1の導電性膜との間に、第2のレジスト膜を形成するステップを更に備え、
前記離脱させるステップは、前記第1及び第2のレジスト膜を除去することにより前記第1の基板と第2の基板とを離脱させる
ことを特徴とする請求項3記載の配線基板の製造方法。 - 前記第2の基板の前記表面及び前記貫通孔の内壁に、第2の導電性膜を形成するステップを更に備えたことを特徴とする請求項1から4のいずれか記載の配線基板の製造方法。
- 前記第2の基板として、所定の波長を有する光を透過する基板を用意するステップを更に備え、
前記第1のレジスト膜を除去するステップは、
前記第2の導電性膜をマスクとして、前記所定の波長を有する光により前記第1のレジスト膜を露光するステップと、
露光された前記第1のレジスト膜を現像するステップと
を含む
ことを特徴とする請求項5記載の配線基板の製造方法。 - 離脱された前記第2の基板の前記表面及び前記裏面を研磨するステップを更に備えたことを特徴とする請求項1から6のいずれか記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001287830A JP4477804B2 (ja) | 2001-08-17 | 2001-08-17 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001287830A JP4477804B2 (ja) | 2001-08-17 | 2001-08-17 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003060345A JP2003060345A (ja) | 2003-02-28 |
JP4477804B2 true JP4477804B2 (ja) | 2010-06-09 |
Family
ID=19110579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001287830A Expired - Fee Related JP4477804B2 (ja) | 2001-08-17 | 2001-08-17 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4477804B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5331134B2 (ja) * | 2011-01-19 | 2013-10-30 | 三菱電機株式会社 | セラミック基板の製造方法および多層セラミック基板の製造方法 |
-
2001
- 2001-08-17 JP JP2001287830A patent/JP4477804B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003060345A (ja) | 2003-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3904484B2 (ja) | シリコン基板のスルーホールプラギング方法 | |
US7520053B2 (en) | Method for manufacturing a bump-attached wiring circuit board | |
US4925723A (en) | Microwave integrated circuit substrate including metal filled via holes and method of manufacture | |
JP5179046B2 (ja) | 電子部品および電子部品の製造方法 | |
US6946375B2 (en) | Manufacture of probe unit having lead probes extending beyond edge of substrate | |
CN107567651B (zh) | 具有贯通电极的布线基板及其制造方法 | |
JPH0918118A (ja) | 導電体層形成方法 | |
JP4477804B2 (ja) | 配線基板の製造方法 | |
JP5640667B2 (ja) | 回路基板の製造方法 | |
JP2010129952A (ja) | 貫通電極配線の製造方法 | |
US20140042122A1 (en) | Method of manufacturing printed circuit board | |
JP5108579B2 (ja) | 電子部品パッケージの製造方法および電子部品パッケージ | |
JP3701807B2 (ja) | 基板製造方法、及び基板 | |
JP4526747B2 (ja) | 配線基板の製造方法 | |
US20140291157A1 (en) | Transfer mold manufacturing method, transfer mold manufactured thereby, and component produced by the transfer mold | |
US6800211B2 (en) | Method for removing voids in a ceramic substrate | |
JPH08235935A (ja) | 異方導電フィルム | |
JP2003185674A (ja) | プローブユニットおよびその製造方法 | |
JP3216130B2 (ja) | 接続構造体の製造方法 | |
KR100275372B1 (ko) | 회로기판 제조방법 | |
JP2019165055A (ja) | 半導体装置およびその製造方法 | |
JP3770794B2 (ja) | 接続構造体の製造方法 | |
JPH11220256A (ja) | セラミック配線板の製造方法 | |
JP3776786B2 (ja) | 多層配線形成方法 | |
JPH09139564A (ja) | 厚膜配線及びその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4477804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |