JP2513801B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に係わりGaAs基板を貫通するス
ルーホールの形成法に関し、 基板に形成するスルーホールの寸法精度を上げて半導
体装置の製造歩留りの向上と電気的特性の向上を計るこ
とを目的とし、 GaAsよりなる基板表面に第１のマスク膜と第２のマス
ク膜を順に形成する工程と、第２のマスク膜のスルーホ
ール形成領域を除去した後、スルーホール形成領域の第
１のマスク膜を部分的に除去する工程と、スルーホール
形成領域に残った第１のマスク膜とスルーホール形成領
域の外の第１のマスク膜、及び第２のマスク膜をマスク
に基板を塩素系のガスによりドライエッチングして除去
する工程と、スルーホール形成領域に残った第１のマス
ク膜を除去し、さらにその下の基板部分をウェットエッ
チングにより除去する工程で構成する。

〔産業上の利用分野〕

半導体装置の製造方法に係わりGaAs基板を貫通するス
ルーホールの形成法の改良に関する。

〔従来の技術〕

従来、デプレッション型電界効果トランジスタのソー
ス電極をアース電極に接地する方法は、ソース電極とア
ース電極を直径が20〜30μｍ程度の金線等をワイヤボン
ディングして接続する方法が一般的に使用されてきた。

然し、上記トランジスタが使用される周波数がGHz領
域になると、ソース電極とアース電極とを接続した細線
のインダクタンスの影響が無視できなくなる。

このため、上記トランジスタ製造のウェーハプロセス
工程で、基板表面に作られているソース電極に達するス
ルーホールをウェットエッチングにより形成した後、基
板裏面からニクロム、Auの順序で蒸着し、さらにAuを数
μｍ程度メッキして直接ソース電極をアース電極に接続
していた。

〔発明が解決しようとする課題〕

GaAs基板のウェットエッチングは等方性エッチングの
性質が強いため、深さ数10μｍ程度のスルーホールを形
成するとGaAs基板の横方向へのエッチングも同時に進行
してスルーホールの穴精度が悪くなる問題があった。

このため、スルーホール形成の際には異方性エッチン
グの性質が強く基板を精度良くエッチングできるドライ
エッチングが広く採用されるようになってきた。

GHz領域の超高周波で使用されるデプレッション型電
界効果トランジスタ用の基板は電子の移動度が大きいGa
As基板が一般的に使用される。

然し、GaAs基板をドライエッチングする際には塩素系
のエッチングガスを使用するため、エッチング時に高沸
点の塩化ガリウムが生成されて基板のエッチング面に塩
化ガリウムが堆積するようになる。

従って、エッチング時間の経過と共にGaAs基板のエッ
チング面に堆積してくる塩化ガリウムが厚くなるため、
エッチング速度が極度に低下して作業能率が落ちる問題
があった。

然し、GaAs基板をドライエッチングしてスルーホール
を形成する際、スルーホールの開口部の面積の大小でエ
ッチング速度が異なり、開口部の面積が小さくなるに従
いエッチング速度が速くなることが経験的に確認されて
いる。

この原因はスルーホールの開口部の面積が小さくなる
に従いレジストの開口部から入射してGaAs基板のエッチ
ング面に略垂直に衝突するイオンの比率が高くなり、Ga
As基板のエッチング面の塩化ガリウムをスパッタリング
して除去する作用が強まることによるものと推定されて
いる。

従って、本発明は上記のようなスルーホールの開口部
の面積が小さくなるに従いエッチング速度が速くなる現
象を利用することで、作業能率を落さずに寸法精度の良
いスルーホールをGaAs基板に形成する方法を提供するも
のである。

〔課題を解決するための手段〕

第１図に示すように本発明の半導体装置の製造方法
は、 イ）GaAsよりなる基板１表面に第１のマスク膜3aと第２
のマスク膜（3b,3c）を順に形成する工程と、 ロ）ドライエッチングによるスルーホール形成部の第１
のマスク膜3aと第２のマスク膜（3b,3c）を除去する工
程と、 ハ）スルーホール形成領域の第２のマスク膜（3b,3c）
を部分的に除去する工程と、 ニ）スルーホール形成領域に残った第１のマスク膜3aと
スルーホール形成領域の外の第１のマスク膜3a及び第２
のマスク膜（3b,3c）をマスクにして、基板１を塩素系
のガスによりドライエッチングして除去する工程と、 ホ）スルーホール形成領域に残った第１のマスク膜（3
a）を除去する工程と、 ヘ）さらにその下の該基板（１）部分をウェットエッチ
ングにより除去する工程、 で構成する。

〔作用〕

上記のようにスルーホール形成工程を構成することに
より、GaAs基板のスルーホールはドライエッチングによ
る形成領域とウェットエッチングによる形成領域に分割
されて形成される。

従って、スルーホール形成領域のドライエッチング部
分は小面積となる。

この結果、ドライエッチングにより形成した領域のス
ルーホールは精度よく出来上がる。

次ぎに、スルーホール形成領域の残りの部分をウェッ
トエッチングするが、ウェットエッチング部分は短時間
で溶解できるように狭い幅パターンで設計できるため
に、ドライエッチングで形成しスルーホール部を若干サ
イドエッチングするだけでウェットエッチングは完了す
る。

従って、このようにして形成されたスルーホールは精
度良くできあがることになる。

〔実施例〕

第１図により本発明の一実施例を工程順したがって説
明する。

イ）GaAs基板１の表面に酸化珪素膜3aを１μｍ程度、窒
化珪素膜3bを0.2μｍ程度、酸化珪素膜3cを１μｍ程度
の膜厚となるようにCVD技術等により形成する。

これらの三層の膜はドライエッチング、ウェットエッ
チングの際のエッチングマスクになるものである。

ロ）上記により形成した酸化珪素膜3cの表面にレジスト
処理し、酸化珪素膜3c、窒化珪素膜3b、酸化珪素膜3cを
ウェットエッチングして、GaAs基板１のドライエッチン
グ領域４の窓開けをする。

酸化珪素膜（3c,3a）のエッチングは弗酸系のエッチ
ング液、窒化珪素膜3bのエッチングは燐酸系のエッチン
グ液を使用して行う。

ハ）再度レジスト処理して、ドライエッチング領域４の
マスク膜（3c,3b）をエッチングして除去する。

この時エッチング液は前項ロ）と同じものを使用す
る。

ニ）次ぎに、塩素系のエッチングガスを使いGaAs基板を
プラズマエッチングして、ドライエッチング領域４を形
成する。

ホ）ドライエッチング領域４の形成が完了後、マスク膜
3cとスルーホール５の形成部に残されたマスク膜3aを弗
酸系のエッチング液で除去する。

ヘ）最後に、スルーホール５形成部に残されたGaAs基板
の一部を燐酸系のエッチング液を使って、ウェットエッ
チングして除去してスルーホール５が完成する。

〔発明の効果〕

以上の説明から明らかなように本発明によれば極めて
簡単な方法により、加工精度のよいスルーホールを有す
る半導体装置の製造が可能となる。

この結果、スルーホールの寸法のバラツキに起因する
半導体装置の不良が削減されると共に、接地抵抗のバラ
ツキも小さくなるために電気的特性の揃った半導体装置
の提供が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の工程順説明図を示す。 図において、 １はGaAs基板、２は電極、３（a,b,c）はマスク膜、４
はドライエッチング領域、５はスルーホールを示す。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】GaAsよりなる基板（１）表面に第１のマス
   ク膜（3a）と第２のマスク膜（3b,3c）を順に形成する
   工程と、 該第２のマスク膜（3b,3c）のスルーホール形成領域を
   除去した後、該スルーホール形成領域の第１のマスク膜
   （3a）を部分的に除去する工程と、 該スルーホール形成領域に残った該第１のマスク膜（3
   a）と該スルーホール形成領域の外の第１のマスク膜（3
   a）、及び第２のマスク膜（3b,3c）をマスクに該基板
   （１）を塩素系のガスによりドライエッチングして除去
   する工程と、 該スルーホール形成領域に残った該第１のマスク膜（3
   a）を除去し、さらにその下の該基板（１）部分をウェ
   ットエッチングにより除去する工程を有することを特徴
   とする半導体装置の製造方法。