JP2877322B2 - ＩｎＰ基板のエッチング方法 - Google Patents
ＩｎＰ基板のエッチング方法Info
- Publication number
- JP2877322B2 JP2877322B2 JP29046388A JP29046388A JP2877322B2 JP 2877322 B2 JP2877322 B2 JP 2877322B2 JP 29046388 A JP29046388 A JP 29046388A JP 29046388 A JP29046388 A JP 29046388A JP 2877322 B2 JP2877322 B2 JP 2877322B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- solution
- inp
- electrode
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明はInP基板のエッチング方法に関し、特に溶
液エッチングによりInP基板の裏面から表面に達する貫
通孔を形成するエッチング方法に適用される。
液エッチングによりInP基板の裏面から表面に達する貫
通孔を形成するエッチング方法に適用される。
（従来の技術） InPは、現在マイクロ波半導体素子の主流を占めてい
るGaAsに比べて電子飽和速度が大きく、また、熱伝導率
が大きいことから、GaAsを上回る高周波動作、高出力が
得られる電力マイクロ波半導体素子用材料として注目を
集めている。
るGaAsに比べて電子飽和速度が大きく、また、熱伝導率
が大きいことから、GaAsを上回る高周波動作、高出力が
得られる電力マイクロ波半導体素子用材料として注目を
集めている。
GaAs FETの高出力化、高周波化を図る上で重要な技術
の一つにバイアホール形成技術がある。バイアホールと
は、ソース電極、ドレイン電極及びゲート電極を備える
FETがGaAs基板表面上に複数個形成されている場合に、
この基板裏面より基板表面のソース電極に達する貫通孔
を設け、各ソース電極同士を前記貫通孔を介して基板裏
面に設けられた金属により電気的に接続するものであ
る。ソース電極間同士をバイアホールにより接続するこ
とにより、各ソース電極にボンディングを行なう必要が
なくなるため、ボンディング線により生じる寄生インダ
クタンスを低減させることができ高周波動作が可能とな
る。
の一つにバイアホール形成技術がある。バイアホールと
は、ソース電極、ドレイン電極及びゲート電極を備える
FETがGaAs基板表面上に複数個形成されている場合に、
この基板裏面より基板表面のソース電極に達する貫通孔
を設け、各ソース電極同士を前記貫通孔を介して基板裏
面に設けられた金属により電気的に接続するものであ
る。ソース電極間同士をバイアホールにより接続するこ
とにより、各ソース電極にボンディングを行なう必要が
なくなるため、ボンディング線により生じる寄生インダ
クタンスを低減させることができ高周波動作が可能とな
る。
バイアホール形成のために貫通孔を形成する工程にお
いて、必要とされる条件として以下の諸点を挙げること
ができる。以下第１図を用いて説明する。
いて、必要とされる条件として以下の諸点を挙げること
ができる。以下第１図を用いて説明する。
第１図において１はGaAs、InP等の半導体基板、２は
ホトレジスト，金属膜等のエッチングマスク、３は該マ
スクに設けられた開口部、4Sはソース電極、4Gはゲート
電極、4Dはドレイン電極、５は貫通孔である。この貫通
孔５を形成するには次に述べるように行なう。
ホトレジスト，金属膜等のエッチングマスク、３は該マ
スクに設けられた開口部、4Sはソース電極、4Gはゲート
電極、4Dはドレイン電極、５は貫通孔である。この貫通
孔５を形成するには次に述べるように行なう。
半導体基板の表面上に複数のFETを形成後（第１図で
は１個のFETのみ示す）、この半導体基板を所望の厚
さ、例えば50μｍ程度にまでラッピング及びポリッシン
グにより薄層化する。このようにして形成された半導体
基板１表面のソース電極4S直下にエッチングマスク２の
開口部３が位置するようにパターニングを行なう。引き
続き、所定のエッチング液もしくはエッチングガスによ
り、裏面から半導体基板１をエッチングし、ソース電極
4Sに達する貫通孔を形成する。
は１個のFETのみ示す）、この半導体基板を所望の厚
さ、例えば50μｍ程度にまでラッピング及びポリッシン
グにより薄層化する。このようにして形成された半導体
基板１表面のソース電極4S直下にエッチングマスク２の
開口部３が位置するようにパターニングを行なう。引き
続き、所定のエッチング液もしくはエッチングガスによ
り、裏面から半導体基板１をエッチングし、ソース電極
4Sに達する貫通孔を形成する。
上述した説明で明らかな通り、第１図に示す貫通孔５
を形成するためには、まず、エッチング液、もしくはエ
ッチングガスに対し耐性を有するエッチングマスクが必
要である。また、エッチングの断面形状として、できる
だけサイドエッチングが小さく（第１図におけるｌが小
さく）、かつ垂直に近い（第１図において角度θが大き
い）形状が望ましく、この要素を満たすエッチング液も
しくはエッチングガスが必要となる。さらに、エッチン
グ液もしくはエッチングガスは、ソース電極金属を侵さ
ずかつ半導体基板のエッチング速度が小さすぎないこ
と、これは望ましくは数μm/min以上という条件を満た
さねばならない。
を形成するためには、まず、エッチング液、もしくはエ
ッチングガスに対し耐性を有するエッチングマスクが必
要である。また、エッチングの断面形状として、できる
だけサイドエッチングが小さく（第１図におけるｌが小
さく）、かつ垂直に近い（第１図において角度θが大き
い）形状が望ましく、この要素を満たすエッチング液も
しくはエッチングガスが必要となる。さらに、エッチン
グ液もしくはエッチングガスは、ソース電極金属を侵さ
ずかつ半導体基板のエッチング速度が小さすぎないこ
と、これは望ましくは数μm/min以上という条件を満た
さねばならない。
GaAs FETでは、上述したバイアホール形成技術はほぼ
確立されており、貫通孔を形成するためのエッチング方
法として、例えばホトレジストをマスクに硫酸系の溶液
によるエッチングや、またBCl3／Cl2混合ガスを用いた
反応性イオンエッチングによる方法等が知られており、
両方法ともに実用に供されている。
確立されており、貫通孔を形成するためのエッチング方
法として、例えばホトレジストをマスクに硫酸系の溶液
によるエッチングや、またBCl3／Cl2混合ガスを用いた
反応性イオンエッチングによる方法等が知られており、
両方法ともに実用に供されている。
一方InP FETにおいては、高周波化、高出力化を達す
るためには、GaAs FETと同様にバイアホール形成技術が
不可欠であるが、未だ成功例は報告されていない。これ
は、InP基板に貫通孔を形成する工程においていくつか
の問題があるためである。まず、反応性イオンエッチン
グ等のいわゆるドライエッチング法でエッチングを行な
う場合には、一般にエッチング速度が１μm/min以下と
小さく、またエッチングガスに対してマスク作用のある
適当な物質がないことが問題である。
るためには、GaAs FETと同様にバイアホール形成技術が
不可欠であるが、未だ成功例は報告されていない。これ
は、InP基板に貫通孔を形成する工程においていくつか
の問題があるためである。まず、反応性イオンエッチン
グ等のいわゆるドライエッチング法でエッチングを行な
う場合には、一般にエッチング速度が１μm/min以下と
小さく、またエッチングガスに対してマスク作用のある
適当な物質がないことが問題である。
一方、溶液によるエッチングについては、InPのエッ
チング速度が大きい溶液として、HCl/H3PO4混液、K2Cr2
O7/HBr/CH3COOH混液、Br2/HBr/H2O混液等が知られてい
る。しかしながら、HCl/H3PO4液ではマスクとして通常
用いられるポジ系のホトレジストが耐性を示さないた
め、金属マスク等を用いなければならず、工程が繁雑に
なることや、エッチング形状に関して垂直性が悪い（第
１図に示されるθが20〜30°である）ことが問題であ
る。
チング速度が大きい溶液として、HCl/H3PO4混液、K2Cr2
O7/HBr/CH3COOH混液、Br2/HBr/H2O混液等が知られてい
る。しかしながら、HCl/H3PO4液ではマスクとして通常
用いられるポジ系のホトレジストが耐性を示さないた
め、金属マスク等を用いなければならず、工程が繁雑に
なることや、エッチング形状に関して垂直性が悪い（第
１図に示されるθが20〜30°である）ことが問題であ
る。
また、K2Cr2O7/HBr/CH3COOH混液やBr2/HBr/H2O混液で
は、組成によってはホトレジストが耐性を示し、かつ垂
直性も比較的良好（第１図でθ＝54〜55°）であるもの
の、通常AuGe等Auを主成分とする金属が用いられるソー
ス電極材料を容易に溶解せしめるため、貫通孔の形成に
は問題がある。
は、組成によってはホトレジストが耐性を示し、かつ垂
直性も比較的良好（第１図でθ＝54〜55°）であるもの
の、通常AuGe等Auを主成分とする金属が用いられるソー
ス電極材料を容易に溶解せしめるため、貫通孔の形成に
は問題がある。
以上詳述した如く、InP基板にバイアホール形成のた
めに基板裏面から表面に到る貫通孔を形成することは、
従来知られている方法では適当な方法がなく、これがた
めにInP FETの高出力化、高周波化を図る上で大きな障
害となっていた。
めに基板裏面から表面に到る貫通孔を形成することは、
従来知られている方法では適当な方法がなく、これがた
めにInP FETの高出力化、高周波化を図る上で大きな障
害となっていた。
（発明が解決しようとする課題） 本発明は上述した問題点を解消するためになされたも
のであって、本発明をInP FETにバイアホールを形成す
るために、基板裏面から表面に到る貫通孔を形成する工
程に適用することにより、所望の形状の貫通孔の形成が
可能となる。
のであって、本発明をInP FETにバイアホールを形成す
るために、基板裏面から表面に到る貫通孔を形成する工
程に適用することにより、所望の形状の貫通孔の形成が
可能となる。
（課題を解決するための手段） 本発明にかかるInP基板のエッチング方法は、表面上
にソース電極、ドレイン電極及びゲート電極を有する電
界効果トランジスタが形成されたInP基板に、その裏面
側から溶液エッチングにより前記電界効果トランジスタ
の主成分が金であるソース電極またはドレイン電極に達
する貫通孔をエッチング形成するに際し、まず、金を溶
解する第１のエッチング液を用いてエッチングを施し表
面の電極に到達する前にエッチングを停止せしめ、次い
で、金を溶解しない第２のエッチング液を用いて前記第
１のエッチング液により形成された開孔にエッチングを
続行し表面の電極に達する貫通孔を形成することを特徴
とするものであり、また、前記第１のエッチング液が、
少なくとも重クロム酸カリウムまたは臭素を含むことを
特徴とする。
にソース電極、ドレイン電極及びゲート電極を有する電
界効果トランジスタが形成されたInP基板に、その裏面
側から溶液エッチングにより前記電界効果トランジスタ
の主成分が金であるソース電極またはドレイン電極に達
する貫通孔をエッチング形成するに際し、まず、金を溶
解する第１のエッチング液を用いてエッチングを施し表
面の電極に到達する前にエッチングを停止せしめ、次い
で、金を溶解しない第２のエッチング液を用いて前記第
１のエッチング液により形成された開孔にエッチングを
続行し表面の電極に達する貫通孔を形成することを特徴
とするものであり、また、前記第１のエッチング液が、
少なくとも重クロム酸カリウムまたは臭素を含むことを
特徴とする。
（作用） 本発明のエッチング方法を用いることにより、InP基
板表面上に設けられたソース電極金属を腐食もしくは溶
解せしめることなく、基板裏面から表面に達する貫通孔
を形成することが可能となり、このためバイアホール構
造のInP FETを製造することができるようになる。
板表面上に設けられたソース電極金属を腐食もしくは溶
解せしめることなく、基板裏面から表面に達する貫通孔
を形成することが可能となり、このためバイアホール構
造のInP FETを製造することができるようになる。
（実施例） 以下、本発明の一実施例につき第２図（ａ），（ｂ）
を参照して説明する。
を参照して説明する。
InP基板の表面上に、ゲートフィンガ長60μｍ、フィ
ンガ数16本、総ゲート幅960μｍのInP FETを形成した。
このInP基板をラッピング及びポリッシングにより厚さ5
0μｍまで薄層化して得られたInP基板１のホトレジスト
層２を塗布形成後、基板表面のソース電極4Sの直下に位
置するように、ホトレジスト層２に開孔３を形成した。
ついで、第１のエッチング液としてK2Cr2O7/HBr/CH3COO
H混液を用いて３分間エッチングを施し、深さ45μｍの
開孔15aを形成した（第２図（ａ））。
ンガ数16本、総ゲート幅960μｍのInP FETを形成した。
このInP基板をラッピング及びポリッシングにより厚さ5
0μｍまで薄層化して得られたInP基板１のホトレジスト
層２を塗布形成後、基板表面のソース電極4Sの直下に位
置するように、ホトレジスト層２に開孔３を形成した。
ついで、第１のエッチング液としてK2Cr2O7/HBr/CH3COO
H混液を用いて３分間エッチングを施し、深さ45μｍの
開孔15aを形成した（第２図（ａ））。
次に、前記エッチングに引続き前記第１のエッチング
による開口15aに対し第２のエッチング液としてH3PO4／
H2O2／H2O混液を用いて30分間エッチングを施し、貫通
孔15を形成した（第２図（ｂ））。
による開口15aに対し第２のエッチング液としてH3PO4／
H2O2／H2O混液を用いて30分間エッチングを施し、貫通
孔15を形成した（第２図（ｂ））。
上記工程により形成した貫通孔の断面形状を顕微鏡に
より観察したところ、ほぼ第１図に示す所望の形状が得
られていることが確認された。なお、第１図において、
θは55°、ｌは15μｍであった。またソース電極金属で
あるAuGeには何ら異常は認められなかった。
より観察したところ、ほぼ第１図に示す所望の形状が得
られていることが確認された。なお、第１図において、
θは55°、ｌは15μｍであった。またソース電極金属で
あるAuGeには何ら異常は認められなかった。
なお、上記実施例においては、第１のエッチング液と
してK2Cr2O7/HBr/CH3COOH混液、第２のエッチング液と
してH3PO4／H2O2／H2O混液を用いた場合について例示し
たが、本発明は何らこれら用いる溶液の種類に拘束され
るものではなく、第１のエッチング液としてInPのエッ
チング速度が大きく、かつ金を溶解せしめる液であり、
第２のエッチング液としてInPをエッチングせしめ、か
つ金を溶解せしめない液であるならば、本発明の効果が
得られる。なお、上記により第１のエッチング液として
Br2/HBr/H2O、Br2／CH3OH等を用いても良好に達成でき
る。またマスク材についても実施例ではホトレジストを
用いた場合について述べたが、何らこれに限定されるも
のではなく、第１および第２のエッチング液に対し耐性
を有するものであればよいことは勿論である。
してK2Cr2O7/HBr/CH3COOH混液、第２のエッチング液と
してH3PO4／H2O2／H2O混液を用いた場合について例示し
たが、本発明は何らこれら用いる溶液の種類に拘束され
るものではなく、第１のエッチング液としてInPのエッ
チング速度が大きく、かつ金を溶解せしめる液であり、
第２のエッチング液としてInPをエッチングせしめ、か
つ金を溶解せしめない液であるならば、本発明の効果が
得られる。なお、上記により第１のエッチング液として
Br2/HBr/H2O、Br2／CH3OH等を用いても良好に達成でき
る。またマスク材についても実施例ではホトレジストを
用いた場合について述べたが、何らこれに限定されるも
のではなく、第１および第２のエッチング液に対し耐性
を有するものであればよいことは勿論である。
叙上の如く本発明によれば、InP基板の裏面から表面
に達する貫通孔の形成にあたり、InP基板の表面に設け
られたソース電極（金属層）を溶解せしめることなく、
良好な形状のバイアホール構造を備えたInP FETの構造
が達成できる顕著な効果を有する。
に達する貫通孔の形成にあたり、InP基板の表面に設け
られたソース電極（金属層）を溶解せしめることなく、
良好な形状のバイアホール構造を備えたInP FETの構造
が達成できる顕著な効果を有する。
第１図はバイアホールの溶液エッチングを説明するため
の断面図、第２図（ａ），（ｂ）は本発明にかかるInP
基板のエッチング方法を工程順に示すいずれも断面図で
ある。 １……半導体基板 4S……ソース電極 4D……ドレイン電極 4G……ゲート電極 5,15……貫通孔
の断面図、第２図（ａ），（ｂ）は本発明にかかるInP
基板のエッチング方法を工程順に示すいずれも断面図で
ある。 １……半導体基板 4S……ソース電極 4D……ドレイン電極 4G……ゲート電極 5,15……貫通孔
Claims (2)
- 【請求項１】表面上にソース電極、ドレイン電極及びゲ
ート電極を有する電界効果トランジスタが形成されたIn
P基板に、その裏面側から溶液エッチングにより前記電
界効果トランジスタの主成分が金であるソース電極また
はドレイン電極に達する貫通孔をエッチング形成するに
際し、まず、金を溶解する第１のエッチング液を用いて
エッチングを施し表面の電極に到達する前にエッチング
を停止せしめ、次いで、金を溶解しない第２のエッチン
グ液を用いて前記第１のエッチング液により形成された
開孔にエッチングを続行し表面の電極に達する貫通孔を
形成することを特徴とするInP基板のエッチング方法。 - 【請求項２】第１のエッチング液が、少なくとも重クロ
ム酸カリウムまたは臭素を含むことを特徴とする請求項
１記載のInP基板のエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29046388A JP2877322B2 (ja) | 1988-11-17 | 1988-11-17 | ＩｎＰ基板のエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29046388A JP2877322B2 (ja) | 1988-11-17 | 1988-11-17 | ＩｎＰ基板のエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02135735A JPH02135735A (ja) | 1990-05-24 |
| JP2877322B2 true JP2877322B2 (ja) | 1999-03-31 |
Family
ID=17756345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29046388A Expired - Fee Related JP2877322B2 (ja) | 1988-11-17 | 1988-11-17 | ＩｎＰ基板のエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877322B2 (ja) |
-
1988
- 1988-11-17 JP JP29046388A patent/JP2877322B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02135735A (ja) | 1990-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2918637B2 (ja) | 微小真空管及びその製造方法 | |
| JPH04133472A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2877322B2 (ja) | ＩｎＰ基板のエッチング方法 | |
| JPS63276276A (ja) | 半導体装置の製造方法 | |
| JPH01228133A (ja) | 半導体装置の製造方法 | |
| JPS61171151A (ja) | 多層配線の製造方法 | |
| JPH0621432A (ja) | 半導体装置の製造方法 | |
| JPH0346977B2 (ja) | ||
| JP2513801B2 (ja) | 半導体装置の製造方法 | |
| JPS58184764A (ja) | 集積回路装置 | |
| JPS5994818A (ja) | 半導体装置の製造方法 | |
| KR100217140B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPS582030A (ja) | 半導体結晶の加工方法 | |
| JPH07176500A (ja) | エッチング方法 | |
| JPH01145870A (ja) | 半導体装置の製造方法 | |
| JPS5817689A (ja) | ジヨセフソン回路の製造方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPH0319338A (ja) | ＩｎＰ基板のエッチング方法 | |
| JPS59114826A (ja) | 半導体装置の製造方法 | |
| JPS61287146A (ja) | 多層配線の形成方法 | |
| JPS63246880A (ja) | トンネル接合型固体電子装置 | |
| JPH027444A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0461353A (ja) | 半導体装置の製造方法 | |
| JPH0670997B2 (ja) | 半導体装置の製造方法 | |
| JPH0750704B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |