JPH027444A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH027444A JPH027444A JP15734988A JP15734988A JPH027444A JP H027444 A JPH027444 A JP H027444A JP 15734988 A JP15734988 A JP 15734988A JP 15734988 A JP15734988 A JP 15734988A JP H027444 A JPH027444 A JP H027444A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate
- covered
- gaas substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 50
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000011800 void material Substances 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 101100269328 Caenorhabditis elegans aff-1 gene Proteins 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタの製造方法に関する。
最近のＧａＡｓ電界効果トランジスタの高周波化に伴い
、微細なゲート電極の形成がますます重要になってきた
。
、微細なゲート電極の形成がますます重要になってきた
。
従来、微細加工の技術としては、ＥＢ露光やＦＩＢによ
る微細抜きパターンを形成してリフトオフ法によりゲー
ト電極を形成するか、またはアンダーカットを利用して
エッチングで細いゲート電極を形成する二つの主要な方
法があった。
る微細抜きパターンを形成してリフトオフ法によりゲー
ト電極を形成するか、またはアンダーカットを利用して
エッチングで細いゲート電極を形成する二つの主要な方
法があった。
第２図（ａ）〜（Ｃ）は従来の電界効果トランジスタの
製造方法の一例を説明するための工程順に示した半導体
チップの断面図である。
製造方法の一例を説明するための工程順に示した半導体
チップの断面図である。
第２図（ａ）に示すように、ＧａＡｓ基板１の表面をシ
リコン酸化膜２ａで覆い、ホトリソグラフィ技術により
ゲート形成領域に開孔部７ａを設ける。
リコン酸化膜２ａで覆い、ホトリソグラフィ技術により
ゲート形成領域に開孔部７ａを設ける。
次に、第２図（ｂ）に示すように、Ａ ４ Ｍ ８ ａ
を被覆する。
を被覆する。
最後に、第２図（Ｃ）に示すように、ホトリソグラフィ
技術によりゲート長しのゲート電極８ｂを形成する。
技術によりゲート長しのゲート電極８ｂを形成する。
上述の従来の電界効果トランジスタは、ゲート電極を形
成する場合に、ＥＢ、ＥＦＩＢによる微細加工は、ゲー
ト長が０．３μｍ程度までは安定にできるが、それ以下
の例えば０．１μｍでは、寸法精度及び再現性に乏しい
という欠点があった。
成する場合に、ＥＢ、ＥＦＩＢによる微細加工は、ゲー
ト長が０．３μｍ程度までは安定にできるが、それ以下
の例えば０．１μｍでは、寸法精度及び再現性に乏しい
という欠点があった。
一方、アンダーカットによる方法も、ゲート金属の膜厚
やアンダーカットの均一性が安定には得られず、寸法精
度・再現性に乏しいという欠点があった。
やアンダーカットの均一性が安定には得られず、寸法精
度・再現性に乏しいという欠点があった。
本発明の目的は、寸法精度のよい微細なゲート長を有す
る電界効果トランジスタの製造方法を提供することにあ
る。
る電界効果トランジスタの製造方法を提供することにあ
る。
本発明の電界効果トランジスタの製造方法は、（Ａ）Ｇ
ａＡｓ基板の一主面に第１の絶縁膜を形成する工程、 （Ｂ）前記第１の絶縁膜のゲート形成領域を含めて片側
をエッチング除去し、前記ＧａＡｓ基板の表面を露出す
る工程、 （Ｃ）前記ＧａＡｓ基板及び前記第１の絶縁膜の表面に
、前記第１の薄膜よりもエッチング速度の速い第２の絶
縁膜と、該第２の絶縁膜の表面に前記第１の絶縁膜と同
一材料の第３の絶縁膜を形成する工程、 （Ｄ）前記第３の絶縁膜の表面にホトレジスト層を形成
して平坦化した後、エッチングにより表面を平坦に削除
して前記第１の絶縁膜を露出する工程、 （Ｅ）エッチング速度の差を用いて前記第２の絶縁膜を
表面から除去し、前記ＧａＡｓ基板の表面に達するゲー
ト開孔部を形成する工程を含んで構成されている。
ａＡｓ基板の一主面に第１の絶縁膜を形成する工程、 （Ｂ）前記第１の絶縁膜のゲート形成領域を含めて片側
をエッチング除去し、前記ＧａＡｓ基板の表面を露出す
る工程、 （Ｃ）前記ＧａＡｓ基板及び前記第１の絶縁膜の表面に
、前記第１の薄膜よりもエッチング速度の速い第２の絶
縁膜と、該第２の絶縁膜の表面に前記第１の絶縁膜と同
一材料の第３の絶縁膜を形成する工程、 （Ｄ）前記第３の絶縁膜の表面にホトレジスト層を形成
して平坦化した後、エッチングにより表面を平坦に削除
して前記第１の絶縁膜を露出する工程、 （Ｅ）エッチング速度の差を用いて前記第２の絶縁膜を
表面から除去し、前記ＧａＡｓ基板の表面に達するゲー
ト開孔部を形成する工程を含んで構成されている。
第１図（ａ）〜（ｇ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず、第１図（ａ）に示すように、ＧａＡｓ基板１の表
面に第１の絶縁膜として厚さ１００〜１１０００ｎのシ
リコン窒化膜２を形成する。
面に第１の絶縁膜として厚さ１００〜１１０００ｎのシ
リコン窒化膜２を形成する。
次に、ホトリソグラフィ技術によりシリコン窒化膜２の
表面をホトレジスト層３で被覆し、ゲート形成領域を含
めて左片側をエッチング除去し、ＧａＡｓ基板１を露出
する。
表面をホトレジスト層３で被覆し、ゲート形成領域を含
めて左片側をエッチング除去し、ＧａＡｓ基板１を露出
する。
次に、第１図（ｂ）に示すように、ＧａＡｓ基板１及び
シリコン窒化膜２の表面を第２の絶縁膜として厚さｊが
５０〜５００ｎｍのシリコン酸化膜４で被覆する。
シリコン窒化膜２の表面を第２の絶縁膜として厚さｊが
５０〜５００ｎｍのシリコン酸化膜４で被覆する。
次に、第１図（ｃ）に示゛すように、シリコン酸化膜４
の表面に第３の絶縁膜として厚さ１００〜１１０００ｎ
のシリコン窒化膜５を積層した後、表面を、ホトレジス
ト層６で平坦になるように被覆する。
の表面に第３の絶縁膜として厚さ１００〜１１０００ｎ
のシリコン窒化膜５を積層した後、表面を、ホトレジス
ト層６で平坦になるように被覆する。
次に、第１図（、ｄ ）に示すように、エッチングによ
り表面を平坦に削りシリコン窒化膜２を露出する。
り表面を平坦に削りシリコン窒化膜２を露出する。
次に、第１図（ｅ）に示すように、シリコン窒化膜４に
対するエッチング速度がシリコン窒化膜２及び５に対す
るよりも速いエッチ液としてフッ酸；フッ化アンモニウ
ム比が１＝５のバッフアートフッ酸を用いて、シリコン
酸化膜４を表面から除去し、逆り型のゲート開孔部７を
形成する。
対するエッチング速度がシリコン窒化膜２及び５に対す
るよりも速いエッチ液としてフッ酸；フッ化アンモニウ
ム比が１＝５のバッフアートフッ酸を用いて、シリコン
酸化膜４を表面から除去し、逆り型のゲート開孔部７を
形成する。
次に、第１図（ｆ）及び（ｇ）に示すように、ゲート開
孔部７を含めて表面をＡｆｆ１層とホトレジスト層って
被覆し、ホトリソグラフィ技術によりゲーＩ〜電極８を
形成する。
孔部７を含めて表面をＡｆｆ１層とホトレジスト層って
被覆し、ホトリソグラフィ技術によりゲーＩ〜電極８を
形成する。
必要に応じてシリコン窒化膜２．４及びシリコン酸化膜
３をエッチング除去してもよい。
３をエッチング除去してもよい。
ここで空隙部７ａにはゲート電極８が入り込まないので
、ゲート長は第２の薄膜のシリコン酸化膜の膜厚ｊとほ
ぼ同一に０、ｌｎｍとなる。
、ゲート長は第２の薄膜のシリコン酸化膜の膜厚ｊとほ
ぼ同一に０、ｌｎｍとなる。
従って膜厚ρを制御することにより、±０．Ｏ１ｎｍ程
度のゲート長が容易に実現できる効果がある。
度のゲート長が容易に実現できる効果がある。
上述の実施例において、第１及び第３の絶縁膜としてシ
リコン窒化膜、第２の絶縁膜としてシリコン酸化膜を用
いたが、この２種類の絶縁膜を置換して用い、かつ第１
図（ｄ）に示すように第２の絶縁膜のみを早くエッチン
グ液を用いても良い。
リコン窒化膜、第２の絶縁膜としてシリコン酸化膜を用
いたが、この２種類の絶縁膜を置換して用い、かつ第１
図（ｄ）に示すように第２の絶縁膜のみを早くエッチン
グ液を用いても良い。
また、第１図（ｅ）においてゲート開孔部のＧａＡｓ基
板の表面をエッチングしてリセス型にしてもよく、右側
をソース領域、左側をトレイン領域にすれば、リセス内
でゲートをソース抵抗の低くかつゲート・ドレイン間耐
圧の高い電界効果トランジスタが得られる。
板の表面をエッチングしてリセス型にしてもよく、右側
をソース領域、左側をトレイン領域にすれば、リセス内
でゲートをソース抵抗の低くかつゲート・ドレイン間耐
圧の高い電界効果トランジスタが得られる。
以上説明したように本発明は、第１〜第３の絶縁膜を順
次成長させ、第１の絶縁膜の片側面にエッチング速度の
高い第２の絶縁膜を形成し、その上にエッチ速度の遅い
第３の絶縁膜ではさんだ後、第２の絶縁膜をエッチング
して、ゲート開孔部を形成するので、第２の絶縁膜の厚
さを制御することで微細なゲート長を容易に得られる効
果がある。
次成長させ、第１の絶縁膜の片側面にエッチング速度の
高い第２の絶縁膜を形成し、その上にエッチ速度の遅い
第３の絶縁膜ではさんだ後、第２の絶縁膜をエッチング
して、ゲート開孔部を形成するので、第２の絶縁膜の厚
さを制御することで微細なゲート長を容易に得られる効
果がある。
第１図（ａ）〜（ｇ＞は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｃ）は従来の電界効果トラジスタの製造方法の一
例を説明するための工程順に示した半導体チップの断面
図である。 １・・・Ｇ ａ Ａ ｓ基板、２，５・・・シリコン窒
化膜、３．６・・・ホトレジスタ層、４・・・シリコン
酸化膜、７・・・ゲート開孔部。 ク １ 図
めの工程順に示した半導体チップの断面図、第２図（ａ
）〜（ｃ）は従来の電界効果トラジスタの製造方法の一
例を説明するための工程順に示した半導体チップの断面
図である。 １・・・Ｇ ａ Ａ ｓ基板、２，５・・・シリコン窒
化膜、３．６・・・ホトレジスタ層、４・・・シリコン
酸化膜、７・・・ゲート開孔部。 ク １ 図
Claims (1)
- 【特許請求の範囲】 （Ａ）ＧａＡｓ基板の一主面に第１の絶縁膜を形成する
工程、 （Ｂ）前記第１の絶縁膜のゲート形成領域を含めて片側
をエッチング除去し、前記ＧａＡ ｓ基板の表面を露出する工程、 （Ｃ）前記ＧａＡｓ基板及び前記第１の絶縁膜の表面に
、前記第１の薄膜よりもエッチン グ速度の速い第２の絶縁膜と、該第２の絶 縁膜の表面に前記第１の絶縁膜と同一材料 の第３の絶縁膜を形成する工程、 （Ｄ）前記第３の絶縁膜の表面にホトレジスト層を形成
して平坦化した後、エッチングに より表面を平坦に削除して前記第１の絶縁 膜を露出する工程、 （Ｅ）エッチング速度の差を用いて前記第２の絶縁膜を
表面から除去し、前記ＧａＡｓ基 板の表面に達するゲート開孔部を形成する 工程、 を含むことを特徴とする電界効果トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15734988A JPH027444A (ja) | 1988-06-24 | 1988-06-24 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15734988A JPH027444A (ja) | 1988-06-24 | 1988-06-24 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027444A true JPH027444A (ja) | 1990-01-11 |
Family
ID=15647737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15734988A Pending JPH027444A (ja) | 1988-06-24 | 1988-06-24 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH027444A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118421A (en) * | 1995-09-29 | 2000-09-12 | Sharp Kabushiki Kaisha | Method and circuit for driving liquid crystal panel |
| US7034796B2 (en) | 2002-04-09 | 2006-04-25 | Oki Electric Industry Co., Ltd. | Display control circuit for liquid crystal display |
-
1988
- 1988-06-24 JP JP15734988A patent/JPH027444A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118421A (en) * | 1995-09-29 | 2000-09-12 | Sharp Kabushiki Kaisha | Method and circuit for driving liquid crystal panel |
| US7034796B2 (en) | 2002-04-09 | 2006-04-25 | Oki Electric Industry Co., Ltd. | Display control circuit for liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5139968A (en) | Method of producing a t-shaped gate electrode | |
| US5338703A (en) | Method for producing a recessed gate field effect transistor | |
| JPS6173377A (ja) | Ｆｅｔの製造方法 | |
| JPH027444A (ja) | 電界効果トランジスタの製造方法 | |
| JPH09181337A (ja) | 半導体素子におけるサブミクロン構造の製造方法 | |
| JPH01228133A (ja) | 半導体装置の製造方法 | |
| JP3147843B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01194475A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH046838A (ja) | Ｔ型オフセットゲートの形成方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPH11150123A (ja) | 半導体装置の製造方法 | |
| JP2803641B2 (ja) | 半導体装置の製造方法 | |
| JPH04196541A (ja) | 半導体装置の製造方法 | |
| JPH05275455A (ja) | 半導体装置及びその製造方法 | |
| JPS62177973A (ja) | 半導体装置の製造方法 | |
| JPS6227754B2 (ja) | ||
| JPS6246577A (ja) | 半導体装置の製造方法 | |
| JPH0327536A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04196542A (ja) | 半導体装置の製造方法 | |
| JPH07161735A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03177028A (ja) | 半導体装置の製造方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPH02105541A (ja) | 半導体装置の製造方法 | |
| JPH0997801A (ja) | 半導体装置の製造方法 |