JP2879841B2 - プレーナ型ダイオードの製造方法 - Google Patents
プレーナ型ダイオードの製造方法Info
- Publication number
- JP2879841B2 JP2879841B2 JP5253324A JP25332493A JP2879841B2 JP 2879841 B2 JP2879841 B2 JP 2879841B2 JP 5253324 A JP5253324 A JP 5253324A JP 25332493 A JP25332493 A JP 25332493A JP 2879841 B2 JP2879841 B2 JP 2879841B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- film
- diode
- oxide film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R25/00—Deaf-aid sets, i.e. electro-acoustic or electro-mechanical hearing aids; Electric tinnitus maskers providing an auditory perception
- H04R25/60—Mounting or interconnection of hearing aid parts, e.g. inside tips, housings or to ossicles
- H04R25/604—Mounting or interconnection of hearing aid parts, e.g. inside tips, housings or to ossicles of acoustic or vibrational transducers
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プレーナ型ダイオード
の製造方法に関し、特に塗布拡散法によるダイオード製
造方法に関する。
の製造方法に関し、特に塗布拡散法によるダイオード製
造方法に関する。
【０００２】
【従来の技術】一般に、ダイオード素子を構造で分類す
ると、フラットなプレーナ型や高耐圧タイプのメサ型が
ある。前者のプレーナ型構造は、小信号素子等の用途に
従来からよく使用されており、シリコン半導体にボロン
等の不純物を熱拡散させて形成したＰＮ拡散接合を備え
るものである。このＰＮ拡散接合の形成処理には、高濃
度の不純物拡散に適した、塗布拡散法と称される手法が
よく採用されている。この塗布拡散法では、不純物含有
化合物と溶剤からなる拡散源を塗布し熱拡散させること
により拡散接合が形成される。
ると、フラットなプレーナ型や高耐圧タイプのメサ型が
ある。前者のプレーナ型構造は、小信号素子等の用途に
従来からよく使用されており、シリコン半導体にボロン
等の不純物を熱拡散させて形成したＰＮ拡散接合を備え
るものである。このＰＮ拡散接合の形成処理には、高濃
度の不純物拡散に適した、塗布拡散法と称される手法が
よく採用されている。この塗布拡散法では、不純物含有
化合物と溶剤からなる拡散源を塗布し熱拡散させること
により拡散接合が形成される。
【０００３】上記塗布拡散法による、従来のプレーナ型
ダイオードの製造工程を図７から図１１に示す。まず、
エピタキシャル成長層１０を表層に備えたＮ-／Ｎ+型シ
リコン半導体基板（ウエハ）１１を熱酸化しウエハ両面
に酸化絶縁膜１２を形成する（図７及び図８）。さら
に、アノードコンタクト領域形成のためにフォトリソグ
ラフィ技術によりウエハ表面側の酸化絶縁膜１２の一部
を除去して開口部を設ける（図９）。
ダイオードの製造工程を図７から図１１に示す。まず、
エピタキシャル成長層１０を表層に備えたＮ-／Ｎ+型シ
リコン半導体基板（ウエハ）１１を熱酸化しウエハ両面
に酸化絶縁膜１２を形成する（図７及び図８）。さら
に、アノードコンタクト領域形成のためにフォトリソグ
ラフィ技術によりウエハ表面側の酸化絶縁膜１２の一部
を除去して開口部を設ける（図９）。
【０００４】次に、上記開口部及びその周辺の酸化絶縁
膜１３を覆うように、拡散源１４を塗布する（図９）。
Ｐ型拡散領域を形成する場合には、拡散源に例えばボロ
ン化合物と溶剤からなる塗布剤を用い、塗布膜の乾燥工
程を経てボロンの熱拡散処理を行う。この熱拡散処理工
程において、塗布膜の拡散源１４からエピタキシャル成
長層１０内にＰ+型拡散領域１８によるＰＮ接合が形成
されるとともに酸化絶縁膜１３上に酸化膜１６が成長す
る（図１０）。ボロン拡散と併行して酸化膜１６の成長
が進行することによって拡散源１４は塗布時より薄い層
１７として残存するだけになり（図１０）、フッ酸（Ｈ
Ｆ）等の処理液によるエッチングで除去される（図１
１）。さらにフォトリソグラフィ技術により拡散領域１
８上の酸化膜を除去して開口し、めっき法等によってア
ノード電極２０を拡散領域１８上に形成する（図１
１）。この後ウエハ裏面にカソード電極１５を形成し、
かつ所定のチップサイズに分割してダイオードチップを
得ている。
膜１３を覆うように、拡散源１４を塗布する（図９）。
Ｐ型拡散領域を形成する場合には、拡散源に例えばボロ
ン化合物と溶剤からなる塗布剤を用い、塗布膜の乾燥工
程を経てボロンの熱拡散処理を行う。この熱拡散処理工
程において、塗布膜の拡散源１４からエピタキシャル成
長層１０内にＰ+型拡散領域１８によるＰＮ接合が形成
されるとともに酸化絶縁膜１３上に酸化膜１６が成長す
る（図１０）。ボロン拡散と併行して酸化膜１６の成長
が進行することによって拡散源１４は塗布時より薄い層
１７として残存するだけになり（図１０）、フッ酸（Ｈ
Ｆ）等の処理液によるエッチングで除去される（図１
１）。さらにフォトリソグラフィ技術により拡散領域１
８上の酸化膜を除去して開口し、めっき法等によってア
ノード電極２０を拡散領域１８上に形成する（図１
１）。この後ウエハ裏面にカソード電極１５を形成し、
かつ所定のチップサイズに分割してダイオードチップを
得ている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の方法によれば、拡散源１４の塗布後に熱拡散処理を
行うため酸化絶縁膜１３及びコンタクト領域用開口部を
覆うように酸化膜１６が成長してしまい（図１０参
照）、アノード電極形成工程前に酸化膜１６の一部をフ
ォトリソグラフィ技術によって除去するとういう余分の
工程を要する問題があった。そして、この除去工程はア
ノード電極形成のためのマスクを拡散領域１８上に重ね
て位置合わせするといった、フォトリソグラフィ技術上
手間のかかる作業工程を伴うためダイオード製造工程の
簡略化を妨げていた。
来の方法によれば、拡散源１４の塗布後に熱拡散処理を
行うため酸化絶縁膜１３及びコンタクト領域用開口部を
覆うように酸化膜１６が成長してしまい（図１０参
照）、アノード電極形成工程前に酸化膜１６の一部をフ
ォトリソグラフィ技術によって除去するとういう余分の
工程を要する問題があった。そして、この除去工程はア
ノード電極形成のためのマスクを拡散領域１８上に重ね
て位置合わせするといった、フォトリソグラフィ技術上
手間のかかる作業工程を伴うためダイオード製造工程の
簡略化を妨げていた。
【０００６】ところで、一般に拡散領域とのアノード電
極との接触面積が広いほどダイオードの電流容量が大き
くなるので、ダイオード特性、例えば順方向電圧特性や
サージ電圧強度が良好となる。しかし、上記従来の塗布
拡散法による製造方法では、アノード電極用領域を開口
するために、拡散領域１８を覆っている酸化膜１６の除
去を拡散領域１８の両側境界部の付近まで行うと、アノ
ード電極と拡散領域外がコンタクトして基板表面との電
流リークが生じる恐れがあるため、下地の酸化絶縁膜１
３との段差部分より内側に、つまり拡散領域１８より内
側にアノード電極接触領域を開口しており、酸化膜１９
のコンタクト領域幅Ｗｂが拡散領域１８の幅Ｗｄより小
さくなっていた。このため、電極２０と拡散領域１８と
のコンタクト領域は幅Ｗｂの範囲に制限され、拡散領域
１８全体を有効活用できないという問題を生じていた。
この場合接触領域の面積を拡大しようとすると、拡散領
域１８の横方向拡張を伴うことになるためパターンが大
きくなったり、拡散深さが深く成りすぎたりして素子の
小型化に影響するという問題も招来することになった。
殊に、整流ダイオード素子の製造においては、小信号ダ
イオード素子製造に比べて１０００℃以上の高温での拡
散を要するとともに、拡散深さが深くなるために、塗布
拡散時の酸化膜形成が大きくなり上記問題の影響が大き
かった。
極との接触面積が広いほどダイオードの電流容量が大き
くなるので、ダイオード特性、例えば順方向電圧特性や
サージ電圧強度が良好となる。しかし、上記従来の塗布
拡散法による製造方法では、アノード電極用領域を開口
するために、拡散領域１８を覆っている酸化膜１６の除
去を拡散領域１８の両側境界部の付近まで行うと、アノ
ード電極と拡散領域外がコンタクトして基板表面との電
流リークが生じる恐れがあるため、下地の酸化絶縁膜１
３との段差部分より内側に、つまり拡散領域１８より内
側にアノード電極接触領域を開口しており、酸化膜１９
のコンタクト領域幅Ｗｂが拡散領域１８の幅Ｗｄより小
さくなっていた。このため、電極２０と拡散領域１８と
のコンタクト領域は幅Ｗｂの範囲に制限され、拡散領域
１８全体を有効活用できないという問題を生じていた。
この場合接触領域の面積を拡大しようとすると、拡散領
域１８の横方向拡張を伴うことになるためパターンが大
きくなったり、拡散深さが深く成りすぎたりして素子の
小型化に影響するという問題も招来することになった。
殊に、整流ダイオード素子の製造においては、小信号ダ
イオード素子製造に比べて１０００℃以上の高温での拡
散を要するとともに、拡散深さが深くなるために、塗布
拡散時の酸化膜形成が大きくなり上記問題の影響が大き
かった。
【０００７】本発明は、上記従来の問題を解決し、塗布
拡散法による拡散接合の形成工程を簡素化でき、かつ素
子パターンを拡大することなくアノード電極と拡散領域
とのコンタクト領域を十分広く形成することのでき、素
子特性の良好なプレーナ型ダイオードの製造方法を提供
することを目的とするものである。
拡散法による拡散接合の形成工程を簡素化でき、かつ素
子パターンを拡大することなくアノード電極と拡散領域
とのコンタクト領域を十分広く形成することのでき、素
子特性の良好なプレーナ型ダイオードの製造方法を提供
することを目的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は塗布拡散を不活性気体雰囲気中で行うこと
によって酸化膜の成長を最小限に抑えることができる点
に着目したものである。本発明にかかるプレーナ型ダイ
オードの製造方法は、半導体基板上に絶縁膜を形成し、
該絶縁膜にダイオードのアノードコンタクト用孔を開口
する工程と、不純物含有化合物及び溶剤からなる拡散源
を塗布し前記絶縁膜及び前記孔を覆う工程と、不活性気
体のみの雰囲気中で、前記拡散源の塗布膜から前記不純
物を前記半導体基板に拡散させる工程と、前記拡散工程
の後、エッチング液により前記拡散源の塗布膜をエッチ
ング除去する工程と、前記不純物の拡散領域上にアノー
ド電極を形成する工程とを有することを特徴とする。
に、本発明は塗布拡散を不活性気体雰囲気中で行うこと
によって酸化膜の成長を最小限に抑えることができる点
に着目したものである。本発明にかかるプレーナ型ダイ
オードの製造方法は、半導体基板上に絶縁膜を形成し、
該絶縁膜にダイオードのアノードコンタクト用孔を開口
する工程と、不純物含有化合物及び溶剤からなる拡散源
を塗布し前記絶縁膜及び前記孔を覆う工程と、不活性気
体のみの雰囲気中で、前記拡散源の塗布膜から前記不純
物を前記半導体基板に拡散させる工程と、前記拡散工程
の後、エッチング液により前記拡散源の塗布膜をエッチ
ング除去する工程と、前記不純物の拡散領域上にアノー
ド電極を形成する工程とを有することを特徴とする。
【０００９】本発明における半導体基板には、シリコン
半導体や同半導体表面に活性層をエピタキシャル成長さ
せた表層を備えた基板等が適用可能である。
半導体や同半導体表面に活性層をエピタキシャル成長さ
せた表層を備えた基板等が適用可能である。
【００１０】
【作用】本発明の製造方法によれば、拡散源を塗布後、
不活性気体雰囲気中で不純物を基板に拡散させる工程に
よって酸化膜の成長を抑制し、さらに拡散工程の後、フ
ッ酸またはフッ酸を含む処理液により拡散源の残存膜を
エッチング除去する工程によって、拡散源と絶縁膜との
エッチングレート差による拡散源の残存膜のみの除去を
行われる。これにより、当初形成した絶縁膜に設けた開
口部パターンがセルフアラインで所望のアノードコンタ
クト用領域として拡散領域上に形成される。
不活性気体雰囲気中で不純物を基板に拡散させる工程に
よって酸化膜の成長を抑制し、さらに拡散工程の後、フ
ッ酸またはフッ酸を含む処理液により拡散源の残存膜を
エッチング除去する工程によって、拡散源と絶縁膜との
エッチングレート差による拡散源の残存膜のみの除去を
行われる。これにより、当初形成した絶縁膜に設けた開
口部パターンがセルフアラインで所望のアノードコンタ
クト用領域として拡散領域上に形成される。
【００１１】
【実施例】以下、本発明の実施例を図面によって説明す
る。
る。
【００１２】図１〜図６は本発明実施例のダイオード製
造工程を示す模式断面図である。
造工程を示す模式断面図である。
【００１３】まず、エピタキシャル成長層（活性層）１
を表層に備えたＮ-／Ｎ+型シリコン半導体基板（ウエ
ハ）２を熱酸化しウエハ両面に絶縁酸化（シリコン酸
化）膜３を形成する（図１及び図２）。さらに、アノー
ド領域形成のためにフォトリソグラフィ技術によりウエ
ハ表面側の絶縁酸化膜３の一部を除去して開口部Ａを開
口する（図３）。
を表層に備えたＮ-／Ｎ+型シリコン半導体基板（ウエ
ハ）２を熱酸化しウエハ両面に絶縁酸化（シリコン酸
化）膜３を形成する（図１及び図２）。さらに、アノー
ド領域形成のためにフォトリソグラフィ技術によりウエ
ハ表面側の絶縁酸化膜３の一部を除去して開口部Ａを開
口する（図３）。
【００１４】次に、開口部Ａ及びその周辺の絶縁酸化膜
４を覆うように、拡散源５をスピンナー等によって塗布
する（図３）。拡散源には、Ｐ型不純物拡散用ボロン化
合物としてのボロン含有ポリマー（市販名称「ポリボロ
ンフィルム」：ＰＢＦ）と溶剤からなる塗布剤を用い
る。このような塗布剤は例示であり、本発明はこれに限
定されるものではない。
４を覆うように、拡散源５をスピンナー等によって塗布
する（図３）。拡散源には、Ｐ型不純物拡散用ボロン化
合物としてのボロン含有ポリマー（市販名称「ポリボロ
ンフィルム」：ＰＢＦ）と溶剤からなる塗布剤を用い
る。このような塗布剤は例示であり、本発明はこれに限
定されるものではない。
【００１５】このＰＢＦ膜の塗布後、低温（６００〜９
００℃）で、かつ酸素ガス流の雰囲気の拡散炉（図示せ
ず）内に徐々にウエハを搬入することによって、ＰＢＦ
膜に含まれている有機バインダー成分を気化させて排気
し、拡散源５の乾燥処理を行う。ついで、拡散炉内のガ
スを窒素に切り換えるとともに、炉内温度を高温（１２
００〜１３００℃）に昇温してボロン拡散を行う。ＰＢ
Ｆ膜から拡散されるボロンの拡散深さは、整流ダイオー
ド素子の場合３０〜８０μｍ程度にする。なお、小信号
ダイオード素子の場合は、拡散炉内温度を数１００℃
で、数１０μｍ程度の拡散深さにすればいい。不活性気
体としてアルゴンガスを用いてもよく、また窒素等を主
たる成分とした混合ガスで構成してもよい。このボロン
の熱拡散処理によって、エピタキシャル成長層１内にＰ
+型拡散領域６によるＰＮ接合が形成される。このと
き、窒素ガスの不活性気体雰囲気中で熱拡散が行われる
ため、絶縁酸化膜４上には酸化膜成長は発生しない（図
４）。
００℃）で、かつ酸素ガス流の雰囲気の拡散炉（図示せ
ず）内に徐々にウエハを搬入することによって、ＰＢＦ
膜に含まれている有機バインダー成分を気化させて排気
し、拡散源５の乾燥処理を行う。ついで、拡散炉内のガ
スを窒素に切り換えるとともに、炉内温度を高温（１２
００〜１３００℃）に昇温してボロン拡散を行う。ＰＢ
Ｆ膜から拡散されるボロンの拡散深さは、整流ダイオー
ド素子の場合３０〜８０μｍ程度にする。なお、小信号
ダイオード素子の場合は、拡散炉内温度を数１００℃
で、数１０μｍ程度の拡散深さにすればいい。不活性気
体としてアルゴンガスを用いてもよく、また窒素等を主
たる成分とした混合ガスで構成してもよい。このボロン
の熱拡散処理によって、エピタキシャル成長層１内にＰ
+型拡散領域６によるＰＮ接合が形成される。このと
き、窒素ガスの不活性気体雰囲気中で熱拡散が行われる
ため、絶縁酸化膜４上には酸化膜成長は発生しない（図
４）。
【００１６】ＰＢＦ膜は４０００オングストローム程度
塗布されるが、上記熱拡散処理において含有ボロンをエ
ピタキシャル成長層１側に拡散させることにより１５０
０〜２０００オングストローム程度に薄くなって残存
し、この残存ＰＢＦ膜７はウエハを拡散炉から取り出し
から、フッ酸（ＨＦ）の7.5％水溶液を用いてエッチン
グ除去される（図５）。ＰＢＦ膜７のフッ酸に対するエ
ッチングレートがシリコン酸化膜の絶縁酸化膜４より約
２〜３倍速いために約２分程度でＰＢＦ膜７が下地の絶
縁酸化膜４を食刻することなく完全に除去されてしま
い、当初工程で形成された開口部Ａと略同一サイズの開
口部Ｂが出現する（図５参照）。
塗布されるが、上記熱拡散処理において含有ボロンをエ
ピタキシャル成長層１側に拡散させることにより１５０
０〜２０００オングストローム程度に薄くなって残存
し、この残存ＰＢＦ膜７はウエハを拡散炉から取り出し
から、フッ酸（ＨＦ）の7.5％水溶液を用いてエッチン
グ除去される（図５）。ＰＢＦ膜７のフッ酸に対するエ
ッチングレートがシリコン酸化膜の絶縁酸化膜４より約
２〜３倍速いために約２分程度でＰＢＦ膜７が下地の絶
縁酸化膜４を食刻することなく完全に除去されてしま
い、当初工程で形成された開口部Ａと略同一サイズの開
口部Ｂが出現する（図５参照）。
【００１７】さらに、めっき法等によってＡｇ等からな
るアノード電極２０を拡散領域６上の開口部Ｂに形成す
るとともに（図６）、ウエハ裏面にＡｕ等のカソード電
極９を形成した後、所定のチップサイズに分割すること
によりダイオードチップを得る。上記のように、ボロン
熱拡散処理工程において余分のシリコン酸化膜が成長し
ないので、酸化膜除去のためのフォトリソグラフィ工程
を経ることなく残存ＰＢＦ膜７のエッチング処理を連続
して行うことができる。しかも、このエッチング処理を
行うことによって、当初拡散領域形成のために設けた開
口部Ａと同じ開口部Ｂを露出させることが可能であり、
面倒なマスキング処理を伴うことなくセルフアラインに
よりアノード電極コンタクトのための開口部Ｂを得るこ
とができるので、電極８は拡散領域６の幅Ｗｄに対して
充分なコンタクト幅Ｗａを備えている。
るアノード電極２０を拡散領域６上の開口部Ｂに形成す
るとともに（図６）、ウエハ裏面にＡｕ等のカソード電
極９を形成した後、所定のチップサイズに分割すること
によりダイオードチップを得る。上記のように、ボロン
熱拡散処理工程において余分のシリコン酸化膜が成長し
ないので、酸化膜除去のためのフォトリソグラフィ工程
を経ることなく残存ＰＢＦ膜７のエッチング処理を連続
して行うことができる。しかも、このエッチング処理を
行うことによって、当初拡散領域形成のために設けた開
口部Ａと同じ開口部Ｂを露出させることが可能であり、
面倒なマスキング処理を伴うことなくセルフアラインに
よりアノード電極コンタクトのための開口部Ｂを得るこ
とができるので、電極８は拡散領域６の幅Ｗｄに対して
充分なコンタクト幅Ｗａを備えている。
【００１８】
【発明の効果】この発明によれば、塗布拡散による不活
性気体雰囲気での拡散接合形成時において酸化膜の形成
が行われず酸化膜除去工程が不要となり、また拡散接合
形成後に拡散源のエッチング除去を行うことによってセ
ルフアラインによるアノード電極のコンタクト領域を充
分に広く形成できるため、素子特性の良好なダイオード
の製造工程を簡素化できる。
性気体雰囲気での拡散接合形成時において酸化膜の形成
が行われず酸化膜除去工程が不要となり、また拡散接合
形成後に拡散源のエッチング除去を行うことによってセ
ルフアラインによるアノード電極のコンタクト領域を充
分に広く形成できるため、素子特性の良好なダイオード
の製造工程を簡素化できる。
【図１】図１は本発明の実施例であるダイオード製造方
法の基板形成段階を示す模式断面図である。
法の基板形成段階を示す模式断面図である。
【図２】図２は上記実施例のウエハ酸化膜形成段階を示
す模式断面図である。
す模式断面図である。
【図３】図３は上記実施例の拡散源の塗布段階を示す模
式断面図である。
式断面図である。
【図４】図４は上記実施例の塗布拡散段階を示す模式断
面図である。
面図である。
【図５】図５は上記実施例の拡散源のエッチング段階を
示す模式断面図である。
示す模式断面図である。
【図６】図６は上記実施例の電極形成段階を示す模式断
面図である。
面図である。
【図７】図７は従来例であるダイオード製造方法の基板
形成段階を示す模式断面図である。
形成段階を示す模式断面図である。
【図８】図８は上記従来例のウエハ酸化膜形成段階を示
す模式断面図である。
す模式断面図である。
【図９】図９は上記従来例の拡散源の塗布段階を示す模
式断面図である。
式断面図である。
【図１０】図１０は上記従来例の塗布拡散段階を示す模
式断面図である。
式断面図である。
【図１１】図１１は上記従来例の電極形成段階を示す模
式断面図である。
式断面図である。
１ エピタキシャル成長層 ２ Ｎ-／Ｎ+型シリコン半導体基板 ３ 絶縁酸化膜 ４ 絶縁酸化膜 ５ 拡散源 ６ 拡散領域 ８ アノード電極
Claims (1)
- 【請求項１】 半導体基板上に絶縁膜を形成し、該絶縁
膜にダイオードのアノードコンタクト用孔を開口する工
程と、 不純物含有化合物及び溶剤からなる拡散源を塗布し前記
絶縁膜及び前記孔を覆う工程と、 不活性気体のみの雰囲気中で、前記拡散源の塗布膜から
前記不純物を前記半導体基板に拡散させる工程と、 前記拡散工程の後、エッチング液により前記拡散源の塗
布膜をエッチング除去する工程と、 前記不純物の拡散領域上にアノード電極を形成する工程
とを有することを特徴とする、プレーナ型ダイオードの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253324A JP2879841B2 (ja) | 1993-10-08 | 1993-10-08 | プレーナ型ダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5253324A JP2879841B2 (ja) | 1993-10-08 | 1993-10-08 | プレーナ型ダイオードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106336A JPH07106336A (ja) | 1995-04-21 |
| JP2879841B2 true JP2879841B2 (ja) | 1999-04-05 |
Family
ID=17249726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5253324A Expired - Fee Related JP2879841B2 (ja) | 1993-10-08 | 1993-10-08 | プレーナ型ダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2879841B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3493592B2 (ja) * | 1996-02-20 | 2004-02-03 | Ｎｅｃトーキン株式会社 | ペイジャー用振動アクチュエータ |
| JP2005303032A (ja) * | 2004-04-13 | 2005-10-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4860146B2 (ja) * | 2004-12-24 | 2012-01-25 | パナソニック株式会社 | サージ保護用半導体装置 |
| US8525222B2 (en) * | 2005-03-25 | 2013-09-03 | Vishay General Semiconductor Llc | Process for forming a planar diode using one mask |
| JP2014192500A (ja) * | 2013-03-28 | 2014-10-06 | Shindengen Electric Mfg Co Ltd | メサ型半導体装置の製造方法 |
-
1993
- 1993-10-08 JP JP5253324A patent/JP2879841B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07106336A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07335674A (ja) | Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 | |
| JPH0719762B2 (ja) | 半導体デバイスの形成方法 | |
| JP2879841B2 (ja) | プレーナ型ダイオードの製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPS61123152A (ja) | 半導体デバイスの分離方法 | |
| JPS63289820A (ja) | 半導体装置の製造方法 | |
| JP3214453B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR100246099B1 (ko) | 반도체 소자 분리 방법 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| JPS62272571A (ja) | 半導体装置 | |
| JPH0311628A (ja) | 半導体装置およびその製造方法 | |
| KR920001034B1 (ko) | 2중 절연층구조를 갖는 반도체장치 및 제조방법 | |
| JPH05251404A (ja) | 絶縁体層のドライエッチング方法 | |
| JPS59100563A (ja) | メサ型半導体装置の製造方法 | |
| JP2006093185A (ja) | メサ型半導体装置の製造方法 | |
| JPS6118874B2 (ja) | ||
| JPS60126847A (ja) | 半導体装置の製造方法 | |
| JPS61288428A (ja) | 半導体装置の製造方法 | |
| JPS60144967A (ja) | ラテラルバイポーラトランジスタの製造方法 | |
| JPH10284716A (ja) | 半導体装置の製造方法 | |
| JPS6014467A (ja) | 半導体集積回路装置 | |
| JPH04139725A (ja) | 半導体装置の製造方法 | |
| JPH0358174B2 (ja) | ||
| JPH1083995A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS6216555B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |