JPS62149125A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62149125A JPS62149125A JP29111185A JP29111185A JPS62149125A JP S62149125 A JPS62149125 A JP S62149125A JP 29111185 A JP29111185 A JP 29111185A JP 29111185 A JP29111185 A JP 29111185A JP S62149125 A JPS62149125 A JP S62149125A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- insulating layer
- photoresist
- gaas substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体素子の製造方法に関し、特にガリウム
砒素（ＧａＡｓ）半導体素子に抵抗性接触領域を形成す
る方法に関する。
砒素（ＧａＡｓ）半導体素子に抵抗性接触領域を形成す
る方法に関する。
（従来の技術）
従来、ガリウム砒素の基板に、抵抗性接触を得る場合、
次のような方法があった。第２図ア、イはホトレジスト
４を用いてリフトオフを行ない、抵抗性接触を得る第１
の従来例を説明するための工程図を示す断面図、第３図
ア、イ、つは二酸化シリコン膜（ＳｉＯｚ膜）２とホト
レジスト４とを用いて、リフトオフを行ない抵抗性接触
を得る第２の従来例を説明するための工程図を示す断面
図である。
次のような方法があった。第２図ア、イはホトレジスト
４を用いてリフトオフを行ない、抵抗性接触を得る第１
の従来例を説明するための工程図を示す断面図、第３図
ア、イ、つは二酸化シリコン膜（ＳｉＯｚ膜）２とホト
レジスト４とを用いて、リフトオフを行ない抵抗性接触
を得る第２の従来例を説明するための工程図を示す断面
図である。
例えば、第２図アに示すようにＧａＡｓ基板ｌ上に、ホ
トレジスト４を塗布してパターンを形成したのち金属層
３を被着する。次に第２図イに示すように有機溶剤中で
超音波処理によりホトレジストを溶解し、リフトオフを
行ない不要な金属層３を除去した後合金化反応を行なう
。
トレジスト４を塗布してパターンを形成したのち金属層
３を被着する。次に第２図イに示すように有機溶剤中で
超音波処理によりホトレジストを溶解し、リフトオフを
行ない不要な金属層３を除去した後合金化反応を行なう
。
あるいは第３図アに示すようにＳｉＯ２膜２を成長させ
たＧａＡｓ基板ｌ上にホトレジスト４を塗布してパター
ンを形成する。次に第３図イに示すように抵抗性接触を
得る部分のＳｉＯ２膜２を除去したのち、全面に金属層
３を被着する。その後、第３図つに示すように前記ホト
レジストを用いたリフトオフ法により不要な金属３を除
去し、その後合金化反応を行なう。以上のような方法が
あった。
たＧａＡｓ基板ｌ上にホトレジスト４を塗布してパター
ンを形成する。次に第３図イに示すように抵抗性接触を
得る部分のＳｉＯ２膜２を除去したのち、全面に金属層
３を被着する。その後、第３図つに示すように前記ホト
レジストを用いたリフトオフ法により不要な金属３を除
去し、その後合金化反応を行なう。以上のような方法が
あった。
（発明が解決しようとする問題点）
上述した従来のホトレジストを使ったりフトオフ法によ
る抵抗性接触の形成方法では、ホトレジストによりパタ
ーンを形成したのち金属層３を所定の厚さ蒸着し、不要
な金属層３をリフトオフ法により除去したのちＧａＡｓ
基板１と金属層３の合金化を行なう。
る抵抗性接触の形成方法では、ホトレジストによりパタ
ーンを形成したのち金属層３を所定の厚さ蒸着し、不要
な金属層３をリフトオフ法により除去したのちＧａＡｓ
基板１と金属層３の合金化を行なう。
このとき、リフトオフでパターニングを行なうため、有
機物であるホトレジスト４を付着したまま金属層３の真
空蒸着を行なう必要がある。そのため、蒸着時にホトレ
ジスト４よりガスが発生し、抵抗性接触を得るＧａＡｓ
基板１表面にガスが付着する。
機物であるホトレジスト４を付着したまま金属層３の真
空蒸着を行なう必要がある。そのため、蒸着時にホトレ
ジスト４よりガスが発生し、抵抗性接触を得るＧａＡｓ
基板１表面にガスが付着する。
また、蒸着前の洗浄によりホトレジスト４に水分が吸着
されるため蒸着時にガスが発生しやすくなるため、十分
な洗浄が行なえず、洗浄なＧａＡｓ表面を得ることが困
難なので接触抵抗率が増大し再現性が悪いという問題が
あった。さらにリフトオフを行なうとき強い超音波をか
け洗浄を行なうため、ＧａＡｓ基板１の破壊をまねくと
いう問題があった。
されるため蒸着時にガスが発生しやすくなるため、十分
な洗浄が行なえず、洗浄なＧａＡｓ表面を得ることが困
難なので接触抵抗率が増大し再現性が悪いという問題が
あった。さらにリフトオフを行なうとき強い超音波をか
け洗浄を行なうため、ＧａＡｓ基板１の破壊をまねくと
いう問題があった。
また、第２図に示した方法では、第２図イに示したよう
に金属層３のエツジ部に突起６が残る。この突起６は合
金化反応を行なうと形状がくずれるため、金属層３と他
の金属層との距離が近い場合にショートするという問題
が生じる。
に金属層３のエツジ部に突起６が残る。この突起６は合
金化反応を行なうと形状がくずれるため、金属層３と他
の金属層との距離が近い場合にショートするという問題
が生じる。
また、ＧａＡｓ基板１表面に、金属層３による段差が残
るので平坦な面が得られないため、配線する場合段差の
ところで断線するという問題が生じる。
るので平坦な面が得られないため、配線する場合段差の
ところで断線するという問題が生じる。
（問題点を解決するための手段）
本発明の目的は、上記の欠点を除去し、第２図イに示し
たような金属層エツジ部突起６が無く、段差の少ない、
低抵抗率で再現性の良い抵抗性接触の形成方法を提供す
ることにある。本発明によれば半導体基板上に、絶縁層
を形成したのち、抵抗性接触を形成する領域に前記絶縁
層を開口して前記半導体を露出する工程、全面に金属層
を被着する工程、前記半導体基板と前記金属層とを合金
化させる工程、前記絶縁層の開口部における段差によっ
て生じる前記金属層上の段差を緩和するように有機物層
を全面に形成する工程、少なくとも前記絶縁層表面が露
出するまで前記有機物層と前記金属層とを同時に除去し
て前記絶縁層と記金属層との段差をなくし平坦にする工
程とを含むことを特徴とする半導体装置の製造方法が得
られる。
たような金属層エツジ部突起６が無く、段差の少ない、
低抵抗率で再現性の良い抵抗性接触の形成方法を提供す
ることにある。本発明によれば半導体基板上に、絶縁層
を形成したのち、抵抗性接触を形成する領域に前記絶縁
層を開口して前記半導体を露出する工程、全面に金属層
を被着する工程、前記半導体基板と前記金属層とを合金
化させる工程、前記絶縁層の開口部における段差によっ
て生じる前記金属層上の段差を緩和するように有機物層
を全面に形成する工程、少なくとも前記絶縁層表面が露
出するまで前記有機物層と前記金属層とを同時に除去し
て前記絶縁層と記金属層との段差をなくし平坦にする工
程とを含むことを特徴とする半導体装置の製造方法が得
られる。
（作用）
本発明によればＧａＡｓ基板１表面に抵抗性接触を得る
とき金属層３を蒸着する前にホトレジスト４を除去し洗
浄を行なうため、洗浄なＧａＡｓ基板１表面を得ること
ができるので接触抵抗率の再現性が極めて良い。また、
リフトオフ処理を行なわないので超音波洗浄工程におけ
る基板破壊を防ぐことができる。その上、５ｉ０２膜２
の開口部でのみＧａＡｓ基板１を金属層３とが合金化反
応するため金属層３と他の金属層とがショートすること
はない。さらに、ＧａＡｓ基板１と金属層３との合金化
を行なったのちに有機化合物５をＧａＡｓ基板１表面に
塗布し、平坦な表面を形成したのち、ＳｉＯ２膜２上の
不要な金属層３と有機化合物５を同時に除去することに
よりＧａＡｓ基板上の金属層３と、５ｉ０２膜２との段
差を少なくすることができる。したがって段差による配
線の断線は生じない。詳細を本発明の一実施例を断面構
造図で示した第１図ア〜工を用いて説明する。第１図ア
に示すようにＳｉＯ２よりなる絶縁層２を形成したのち
、ホトレジスト４を塗布してパターンを形成し、ＳｉＯ
２膜２をエツチング除去して開口部をつくる。次に第１
図イに示すようにホトレジスト４を除去したのち洗浄を
行ない金属層３を蒸着し、合金化反応を行なう。このと
きホトレジストを除去して蒸着を行なうので、蒸着中に
ガスが発生しない。したがって、抵抗性接触を得るＧａ
Ａｓ基板１表面にガスが付着して接触抵抗の増大をまね
くという問題はおこらない。
とき金属層３を蒸着する前にホトレジスト４を除去し洗
浄を行なうため、洗浄なＧａＡｓ基板１表面を得ること
ができるので接触抵抗率の再現性が極めて良い。また、
リフトオフ処理を行なわないので超音波洗浄工程におけ
る基板破壊を防ぐことができる。その上、５ｉ０２膜２
の開口部でのみＧａＡｓ基板１を金属層３とが合金化反
応するため金属層３と他の金属層とがショートすること
はない。さらに、ＧａＡｓ基板１と金属層３との合金化
を行なったのちに有機化合物５をＧａＡｓ基板１表面に
塗布し、平坦な表面を形成したのち、ＳｉＯ２膜２上の
不要な金属層３と有機化合物５を同時に除去することに
よりＧａＡｓ基板上の金属層３と、５ｉ０２膜２との段
差を少なくすることができる。したがって段差による配
線の断線は生じない。詳細を本発明の一実施例を断面構
造図で示した第１図ア〜工を用いて説明する。第１図ア
に示すようにＳｉＯ２よりなる絶縁層２を形成したのち
、ホトレジスト４を塗布してパターンを形成し、ＳｉＯ
２膜２をエツチング除去して開口部をつくる。次に第１
図イに示すようにホトレジスト４を除去したのち洗浄を
行ない金属層３を蒸着し、合金化反応を行なう。このと
きホトレジストを除去して蒸着を行なうので、蒸着中に
ガスが発生しない。したがって、抵抗性接触を得るＧａ
Ａｓ基板１表面にガスが付着して接触抵抗の増大をまね
くという問題はおこらない。
次に第１図つに示すように、有機物層５を塗布してその
表面を平坦にする。第１図工に示すように有機物層５と
金属層３の除去速度が同じまたは有機物層５の方が遅く
、ＳｉＯ２膜２が除去されないあるいは除去速度が有機
物層５よりはるかにおそいようなエツチング条件を用い
て開口部以外のＳｉＯ２膜２上膜下上な金属層３と有機
物層５岩を同時に除去して、ＳｉＯ２膜２と開口部の金
属層３の厚さをほぼ同じにする。したがって段差のほと
んどない平坦な表面を得ることができるため、段差によ
る配線の断線は生じない。また、ＳｉＯ２膜２の開口部
でのみＧａＡｓ基板１と金属層３との合金化反応がおこ
るため、金属層間のショートは絶対におきない。また、
合金化反応を行なった後であるので金属層３の表面の一
部を多少除去しても接触抵抗率には影響がない。金属層
３以外のＧａＡｓ表面１は５ｉＯｚ膜２でおおわれてい
るため、ＧａＡｓ基板１は有機物層５と金属層３とを除
去する過程でエツチングによる損傷を全く受けない。以
上の工程で前記のような欠点はなくなった。
表面を平坦にする。第１図工に示すように有機物層５と
金属層３の除去速度が同じまたは有機物層５の方が遅く
、ＳｉＯ２膜２が除去されないあるいは除去速度が有機
物層５よりはるかにおそいようなエツチング条件を用い
て開口部以外のＳｉＯ２膜２上膜下上な金属層３と有機
物層５岩を同時に除去して、ＳｉＯ２膜２と開口部の金
属層３の厚さをほぼ同じにする。したがって段差のほと
んどない平坦な表面を得ることができるため、段差によ
る配線の断線は生じない。また、ＳｉＯ２膜２の開口部
でのみＧａＡｓ基板１と金属層３との合金化反応がおこ
るため、金属層間のショートは絶対におきない。また、
合金化反応を行なった後であるので金属層３の表面の一
部を多少除去しても接触抵抗率には影響がない。金属層
３以外のＧａＡｓ表面１は５ｉＯｚ膜２でおおわれてい
るため、ＧａＡｓ基板１は有機物層５と金属層３とを除
去する過程でエツチングによる損傷を全く受けない。以
上の工程で前記のような欠点はなくなった。
（実施例）
次に本発明の一実施例を図面を参照して説明する。第１
図は、本発明の一実施例を示した、ＧａＡｓ基板１に抵
抗性接触を得る工程とを示す断面図である。
図は、本発明の一実施例を示した、ＧａＡｓ基板１に抵
抗性接触を得る工程とを示す断面図である。
まず、ＳｉＯ２膜１８００人を成長する。ＧａＡｓ基板
１にホトレジスト４を塗布して、パターンを形成し、こ
のホトレジスト４をマスクとしてＳｉＯ２膜２を除去す
る（第１図ア）。
１にホトレジスト４を塗布して、パターンを形成し、こ
のホトレジスト４をマスクとしてＳｉＯ２膜２を除去す
る（第１図ア）。
次に、ホトレジスト４を除去してリン酸により洗浄を行
なったのち、ＡｕＧｅ−Ｎｉ２０００人を蒸着し、合金
化反応を行なう（第１図イ）。有機化合物５１００００
人を塗布し、熱処理することでほとんど平坦な面が得ら
れる（第１図つ）。ＣＣｌ２Ｆ２ガス中でエツチングを
行ない、不要な金属層３と、有機化合物５とを同時に除
去する（第１図工）。このときすでに合金化反応を行な
っているので、開口部内の金属層３の表面を多少エツチ
ングしても、抵抗性接触に影響はない。
なったのち、ＡｕＧｅ−Ｎｉ２０００人を蒸着し、合金
化反応を行なう（第１図イ）。有機化合物５１００００
人を塗布し、熱処理することでほとんど平坦な面が得ら
れる（第１図つ）。ＣＣｌ２Ｆ２ガス中でエツチングを
行ない、不要な金属層３と、有機化合物５とを同時に除
去する（第１図工）。このときすでに合金化反応を行な
っているので、開口部内の金属層３の表面を多少エツチ
ングしても、抵抗性接触に影響はない。
以上説明して実施例によれば、金属層３を蒸着する前に
ホトレジスト４を完全に除去したのち洗浄を行ない蒸着
を行なうため、抵抗性接触を得るＧａＡｓ基板１表面の
洗浄が十分に行なえる。また、蒸着時にレジストよりガ
スが発生して、抵抗性接触を得るＧａＡｓ基板１表面に
付着するということがなくなるため抵抗の小さい再現性
のより抵抗性接触を得ることができる。また、レジスト
を用いたリフトオフがないため、超音波洗浄工程での基
板破壊がない。また、ＧａＡｓ基板１と金属層３との合
金化反応は、ＳｉＯ２膜２の開口部でのみおこるので金
属層間のショートはない。さらに、ＧａＡｓ基板１上の
段差がなくなるので平坦な面を得ることができる。した
がって、段差による配線は生じない。
ホトレジスト４を完全に除去したのち洗浄を行ない蒸着
を行なうため、抵抗性接触を得るＧａＡｓ基板１表面の
洗浄が十分に行なえる。また、蒸着時にレジストよりガ
スが発生して、抵抗性接触を得るＧａＡｓ基板１表面に
付着するということがなくなるため抵抗の小さい再現性
のより抵抗性接触を得ることができる。また、レジスト
を用いたリフトオフがないため、超音波洗浄工程での基
板破壊がない。また、ＧａＡｓ基板１と金属層３との合
金化反応は、ＳｉＯ２膜２の開口部でのみおこるので金
属層間のショートはない。さらに、ＧａＡｓ基板１上の
段差がなくなるので平坦な面を得ることができる。した
がって、段差による配線は生じない。
（発明の効果）
以上説明したように、本発明は金属層３を蒸着する前に
レジストを完全に除去したのち洗浄を行ない蒸着を行な
うため、抵抗性接触を得るＧａＡｓ基板１表面の洗浄が
十分に行なえる。また、蒸着時にホトレジスト４よりガ
スが発生して、抵抗性接触を得るＧａＡｓ基板１表面に
付着するということがなくなるため抵抗の小さい再現性
のよい抵抗性接触を得ることができる。また、ホトレジ
スト４を用いたりフトオフがないため超音波洗浄工程で
の基板破壊がなくなるので量産性が大幅に向上した。ま
た、ＧａＡｓ基板１と金属層３の合金化反応はＳｉＯ２
膜２の開口部でのみおこるので金属層間のショートは全
く、おきない。さらに、合金化反応を行なったのち、゛
不要な金属層３のエツチングを行なっているので、接触
抵抗率には影響を与えずに容易にＧａＡｓ基板１上の段
差を緩和することができる。なお、実施例では第１の層
としてＳｉＯ２膜２を適用したが、窒化シリコン膜にお
きかえても全く同様の効果が得られる。また、金属層３
はＡｕＧｅ−Ｎｉのみに固定されるものではなく、Ａｕ
Ｇｅ−Ｐｔ、 ＡｕＧｅ−Ａｕ、 ＡｕＧｅ−Ｎｉ−Ａ
ｕ、Ａｕ−Ｚｎといった金属でもよい。
レジストを完全に除去したのち洗浄を行ない蒸着を行な
うため、抵抗性接触を得るＧａＡｓ基板１表面の洗浄が
十分に行なえる。また、蒸着時にホトレジスト４よりガ
スが発生して、抵抗性接触を得るＧａＡｓ基板１表面に
付着するということがなくなるため抵抗の小さい再現性
のよい抵抗性接触を得ることができる。また、ホトレジ
スト４を用いたりフトオフがないため超音波洗浄工程で
の基板破壊がなくなるので量産性が大幅に向上した。ま
た、ＧａＡｓ基板１と金属層３の合金化反応はＳｉＯ２
膜２の開口部でのみおこるので金属層間のショートは全
く、おきない。さらに、合金化反応を行なったのち、゛
不要な金属層３のエツチングを行なっているので、接触
抵抗率には影響を与えずに容易にＧａＡｓ基板１上の段
差を緩和することができる。なお、実施例では第１の層
としてＳｉＯ２膜２を適用したが、窒化シリコン膜にお
きかえても全く同様の効果が得られる。また、金属層３
はＡｕＧｅ−Ｎｉのみに固定されるものではなく、Ａｕ
Ｇｅ−Ｐｔ、 ＡｕＧｅ−Ａｕ、 ＡｕＧｅ−Ｎｉ−Ａ
ｕ、Ａｕ−Ｚｎといった金属でもよい。
図の簡単な説明
第１図ア〜工は、本発明による一実施例を示したＧａＡ
ｓ基板に抵抗性接触を得る工程を示す断面図。
ｓ基板に抵抗性接触を得る工程を示す断面図。
第２図ア、イ、第３図アルつは従来技術の工程を示した
。ＧａＡｓ基板の断面図。
。ＧａＡｓ基板の断面図。
１・・・ＧａＡｓ基板
２・・・絶縁層
３・・・金属層
４・・・ホトレジスト
５・・・有機物層
６・・・金属層エツジ部の突起
７−ＧａＡｓ基板と金属層との合金層
代理人ヅ「埋土 内 原 晋
第１図
Claims (1)
- 半導体基板上に絶縁層を形成したのち、抵抗性接触を形
成する領域に前記絶縁層を開口して前記半導体基板を露
出する工程、少なくとも前記絶縁層の厚さ以上の厚さの
金属層を全面に被着する工程、前記半導体基板と前記金
属層とを合金化させる工程、前記絶縁層の開口部におけ
る段差によって生じる前記金属層上の段差を緩和するよ
うに有機物層を全面に形成する工程、少なくとも前記絶
縁層表面が露出するまで前記有機物層と前記金属層とを
同時に除去して前記絶縁層と前記金属層との段差をなく
し、平坦にする工程とを含むことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29111185A JPS62149125A (ja) | 1985-12-23 | 1985-12-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29111185A JPS62149125A (ja) | 1985-12-23 | 1985-12-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62149125A true JPS62149125A (ja) | 1987-07-03 |
Family
ID=17764594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29111185A Pending JPS62149125A (ja) | 1985-12-23 | 1985-12-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62149125A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387548A (en) * | 1992-06-22 | 1995-02-07 | Motorola, Inc. | Method of forming an etched ohmic contact |
| US5444016A (en) * | 1993-06-25 | 1995-08-22 | Abrokwah; Jonathan K. | Method of making ohmic contacts to a complementary III-V semiconductor device |
| US5480829A (en) * | 1993-06-25 | 1996-01-02 | Motorola, Inc. | Method of making a III-V complementary heterostructure device with compatible non-gold ohmic contacts |
| US5606184A (en) * | 1995-05-04 | 1997-02-25 | Motorola, Inc. | Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making |
-
1985
- 1985-12-23 JP JP29111185A patent/JPS62149125A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5387548A (en) * | 1992-06-22 | 1995-02-07 | Motorola, Inc. | Method of forming an etched ohmic contact |
| US5444016A (en) * | 1993-06-25 | 1995-08-22 | Abrokwah; Jonathan K. | Method of making ohmic contacts to a complementary III-V semiconductor device |
| US5480829A (en) * | 1993-06-25 | 1996-01-02 | Motorola, Inc. | Method of making a III-V complementary heterostructure device with compatible non-gold ohmic contacts |
| US5606184A (en) * | 1995-05-04 | 1997-02-25 | Motorola, Inc. | Heterostructure field effect device having refractory ohmic contact directly on channel layer and method for making |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5812344B2 (ja) | 銅を基材とする金属パタ−ンの形成方法 | |
| US4631806A (en) | Method of producing integrated circuit structures | |
| JPS62149125A (ja) | 半導体装置の製造方法 | |
| US4990467A (en) | Method of preventing residue on an insulator layer in the fabrication of a semiconductor device | |
| US4081315A (en) | Cermet etch technique | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100203905B1 (ko) | 금속배선 제조방법 | |
| JPH0137855B2 (ja) | ||
| JPS62149138A (ja) | 半導体装置の製造方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JPS5816545A (ja) | 半導体装置の製造方法 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JP2513801B2 (ja) | 半導体装置の製造方法 | |
| JPH03230579A (ja) | 半導体装置の製造方法 | |
| JPS5845810B2 (ja) | パタ−ンの形成方法 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| JPS60175425A (ja) | 選択エツチング方法 | |
| JPS5952542B2 (ja) | 半導体装置の製造方法 | |
| JPH0697292A (ja) | 半導体装置およびその製造方法 | |
| JPS58201330A (ja) | 導電膜パタ−ンの形成方法 | |
| JPH0794514A (ja) | 半導体装置およびその製造方法 | |
| JPH06318605A (ja) | 半導体装置の製造方法 | |
| JPH02148725A (ja) | 半導体集積回路の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPH047836A (ja) | 半導体装置及びその製造方法 |