JPS5952542B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5952542B2 JPS5952542B2 JP53101330A JP10133078A JPS5952542B2 JP S5952542 B2 JPS5952542 B2 JP S5952542B2 JP 53101330 A JP53101330 A JP 53101330A JP 10133078 A JP10133078 A JP 10133078A JP S5952542 B2 JPS5952542 B2 JP S5952542B2
- Authority
- JP
- Japan
- Prior art keywords
- dicing line
- film
- thin film
- wafer
- plasma etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Dicing (AREA)
Description
【発明の詳細な説明】
この発明は、ダイシングライン上に形成されプラズマエ
ッチング工程において剥離しやすい薄膜の剥離を防止し
、かつダイシングが容易な半導体装置の製造方法に関す
るものである。
ッチング工程において剥離しやすい薄膜の剥離を防止し
、かつダイシングが容易な半導体装置の製造方法に関す
るものである。
従来の方法をバイポーラトランジスタを製造する場合を
例にとつて説明する。
例にとつて説明する。
第１図はバイポーラトランジスタ用ウェハの一例の要部
を示す断面図である。
を示す断面図である。
第１図を用いて、従来の方法の要点を説明する。シリコ
ンからなる半導体基板１に分離拡散領域２、ベース拡散
領域３、エミッタ拡散領域４およびコレクタ接続拡散領
域５を形成する。次に、各拡散領域２、３、４、５上を
含めて半導体基体１上に形成された酸化膜６をエッチン
グして電極取り出し口７およびダイシングライン８を形
成する。次に、電極取り出し口７を通じて拡散領域３、
４、５に接続する内部配線９を形成する。さらに内部配
線９上にこの内部配線９を保護する保護絶縁膜１０を形
成する。ダイシングライン８上には保護絶縁膜１０がな
い方が後でダイシングするときに望ましいため、保護絶
縁膜１０のパターンを作るとき、ダイシングライン８上
の保護絶縁膜１０は除去される。これらの内部配線９、
保護絶縁膜１０の作成時に、微細パターンの作成、低公
害、製造方法の簡略化などのために、プラズマエッチン
グする方法が最近用いられている。このプラズマエッチ
ングに際してダイシングライン８もプラズマエッチング
されることがある。半導体基体１には種々の拡散が行わ
れているため、電極取り出し口７およびダイシングライ
ン８の作成時、酸化膜６をエッチング液でエッチングす
れば、ウェハ内部で電池作用などが起こり、主成分が不
飽和なシリコン酸化物だと言われる薄膜が半導体基体１
の露出表面に形成される場合がある。第２図はダイシン
グライン上に薄膜が形成された状態を示す断面図である
。第２図において、１１は主成分が不飽和のシリコン酸
化物だと言われる薄膜である。この薄膜１１は、内部配
線９、保護絶縁膜１０をプラズマエツチングする場合、
エツチングされることが極めて少ない。しかし、薄膜１
１の下のシリコンは通常エツチングされる。この薄膜１
１は、第２図に示すように、酸化膜６の近傍では薄いた
め、シリコンのエツチングは、酸化膜６の近傍から起こ
り、薄膜１１がダイシングライン８上より剥れ、ウエハ
の他の部分に付着し、製作された半導体装置の動作に大
いに影響を及ぼす。上記の欠点を補うため、ダイシング
ライン上を金属などで覆う方法が従来用いられているが
、この場合、後でウエハをペレツト一つ一つに分割する
ときに、その金属を通して、下の半導体基体に凹部を作
成した後に分割せねばならず、分割方法に制限を伴う。
ンからなる半導体基板１に分離拡散領域２、ベース拡散
領域３、エミッタ拡散領域４およびコレクタ接続拡散領
域５を形成する。次に、各拡散領域２、３、４、５上を
含めて半導体基体１上に形成された酸化膜６をエッチン
グして電極取り出し口７およびダイシングライン８を形
成する。次に、電極取り出し口７を通じて拡散領域３、
４、５に接続する内部配線９を形成する。さらに内部配
線９上にこの内部配線９を保護する保護絶縁膜１０を形
成する。ダイシングライン８上には保護絶縁膜１０がな
い方が後でダイシングするときに望ましいため、保護絶
縁膜１０のパターンを作るとき、ダイシングライン８上
の保護絶縁膜１０は除去される。これらの内部配線９、
保護絶縁膜１０の作成時に、微細パターンの作成、低公
害、製造方法の簡略化などのために、プラズマエッチン
グする方法が最近用いられている。このプラズマエッチ
ングに際してダイシングライン８もプラズマエッチング
されることがある。半導体基体１には種々の拡散が行わ
れているため、電極取り出し口７およびダイシングライ
ン８の作成時、酸化膜６をエッチング液でエッチングす
れば、ウェハ内部で電池作用などが起こり、主成分が不
飽和なシリコン酸化物だと言われる薄膜が半導体基体１
の露出表面に形成される場合がある。第２図はダイシン
グライン上に薄膜が形成された状態を示す断面図である
。第２図において、１１は主成分が不飽和のシリコン酸
化物だと言われる薄膜である。この薄膜１１は、内部配
線９、保護絶縁膜１０をプラズマエツチングする場合、
エツチングされることが極めて少ない。しかし、薄膜１
１の下のシリコンは通常エツチングされる。この薄膜１
１は、第２図に示すように、酸化膜６の近傍では薄いた
め、シリコンのエツチングは、酸化膜６の近傍から起こ
り、薄膜１１がダイシングライン８上より剥れ、ウエハ
の他の部分に付着し、製作された半導体装置の動作に大
いに影響を及ぼす。上記の欠点を補うため、ダイシング
ライン上を金属などで覆う方法が従来用いられているが
、この場合、後でウエハをペレツト一つ一つに分割する
ときに、その金属を通して、下の半導体基体に凹部を作
成した後に分割せねばならず、分割方法に制限を伴う。
この発明は、上記の点に鑑みてなされたものであり、ダ
イシングラインのこのダイシングラインと絶縁膜との境
界に接する領域の一部または全部においてダイシングラ
イン上の薄膜を保護膜で覆うことにより、ダイシングラ
イン上の薄膜が、後に続くプラズマエツチング工程で剥
離するのを防止すると共にウエハの分割が容易な半導体
装置の製造方法を提供することを目的としたものである
。
イシングラインのこのダイシングラインと絶縁膜との境
界に接する領域の一部または全部においてダイシングラ
イン上の薄膜を保護膜で覆うことにより、ダイシングラ
イン上の薄膜が、後に続くプラズマエツチング工程で剥
離するのを防止すると共にウエハの分割が容易な半導体
装置の製造方法を提供することを目的としたものである
。
以下、実施例に基づいてこの発明を説明する。
この発明による半導体装置の製造方法の一実施例を第１
図、第３図および第４図を用いて説明する。半導体基体
１に所要の拡散領域２，３，４，５を形成し、酸化膜６
に電極取り出し口７およびダイシングライン８を形成す
るまでは、従来の方法，と同様である。
図、第３図および第４図を用いて説明する。半導体基体
１に所要の拡散領域２，３，４，５を形成し、酸化膜６
に電極取り出し口７およびダイシングライン８を形成す
るまでは、従来の方法，と同様である。
次に、電極取り出し口７に露出する拡散領域３，４，５
上、ダイシングライン８上および酸化膜６上に、アルミ
ニウムなどの内部配線材料を蒸着法、スパツタリング法
などで被着し、その後、既知の写真製版技術を用いて、
内部．配線材料のパターン形成を行う。この際、第３図
の平面図および第４図の断面図に示すように、ダイシン
グライン８と酸化膜６との境界に接する領域の一部また
は全部において内部配線材料を残して保護膜１２を形成
し、ダイシングライン８の中央部には内部配線材料を残
さないようなパターンを形成する。保護膜１２の形成に
より、保護膜１２によつて保護されている部分は、薄膜
１１の厚さが薄くても、後の工程の保護絶縁膜１０のプ
ラズマエツチングに際して、内部配線９と保護絶縁膜１
０とではプラズマエツチングするガスが異なるので保護
膜１２がプラズマエツチングされることなく、従つて、
保護膜１２の下の部分のシリコンがエツチングされるこ
とはなく、その部分の薄膜１１が剥れることはない。
上、ダイシングライン８上および酸化膜６上に、アルミ
ニウムなどの内部配線材料を蒸着法、スパツタリング法
などで被着し、その後、既知の写真製版技術を用いて、
内部．配線材料のパターン形成を行う。この際、第３図
の平面図および第４図の断面図に示すように、ダイシン
グライン８と酸化膜６との境界に接する領域の一部また
は全部において内部配線材料を残して保護膜１２を形成
し、ダイシングライン８の中央部には内部配線材料を残
さないようなパターンを形成する。保護膜１２の形成に
より、保護膜１２によつて保護されている部分は、薄膜
１１の厚さが薄くても、後の工程の保護絶縁膜１０のプ
ラズマエツチングに際して、内部配線９と保護絶縁膜１
０とではプラズマエツチングするガスが異なるので保護
膜１２がプラズマエツチングされることなく、従つて、
保護膜１２の下の部分のシリコンがエツチングされるこ
とはなく、その部分の薄膜１１が剥れることはない。
従つて、ダイシングライン８と酸化膜６との境界に接す
る領域の全部が保護膜１２によつて覆われている場合は
もちろん、その領域の一部のみが保護膜１２に覆われて
いる場合もその覆われている部分の薄膜１１が支持部と
なつて、薄膜１１がプラズマエツチング工程で剥離する
ことはない。また、ダイシングライン８の中央部は保護
膜１２によつて覆われていないから、ウエハの分割を、
分割方法に特別の制限なく行うことができる。この実施
例においては、保護膜１２の形成を内部配線材料を用い
て内部配線９の形成と同時に行つたので、保護膜１２形
成のため工程の増加を必要としなかつたが、工程が増加
することをいとわなければ、保護膜１２の形成を、内部
配線９の形成と別個に行つてもよい。
る領域の全部が保護膜１２によつて覆われている場合は
もちろん、その領域の一部のみが保護膜１２に覆われて
いる場合もその覆われている部分の薄膜１１が支持部と
なつて、薄膜１１がプラズマエツチング工程で剥離する
ことはない。また、ダイシングライン８の中央部は保護
膜１２によつて覆われていないから、ウエハの分割を、
分割方法に特別の制限なく行うことができる。この実施
例においては、保護膜１２の形成を内部配線材料を用い
て内部配線９の形成と同時に行つたので、保護膜１２形
成のため工程の増加を必要としなかつたが、工程が増加
することをいとわなければ、保護膜１２の形成を、内部
配線９の形成と別個に行つてもよい。
材料も後の工程のプラズマエツチングに対して保護作用
のあるものであれば他の材料であつてもよい。また、説
明はすべてバイポーラトランジスタを製造する場合を例
にとつて行つたが、この発明は、ダイシングライン上に
後のプラズマエツチング工程で剥離するおそれのある薄
膜が形成されたウエハを分割する必要のある半導体装置
の製造方法に広く適用することができるものである。
のあるものであれば他の材料であつてもよい。また、説
明はすべてバイポーラトランジスタを製造する場合を例
にとつて行つたが、この発明は、ダイシングライン上に
後のプラズマエツチング工程で剥離するおそれのある薄
膜が形成されたウエハを分割する必要のある半導体装置
の製造方法に広く適用することができるものである。
以上詳述したように、この発明による半導体装置の製造
方法においては、半導体基体の主面上の絶縁膜を一部除
去して形成されその表面にプラズマエツチング工程にお
いて剥離しやすい薄膜を有するダイシングラインのこの
ダイシングラインと上記絶縁膜との境界に接する領域の
一部または全部において上記薄膜を覆い上記ダイシング
ラインの中央部においては上記薄膜を覆わずプラズマエ
ツチング工程において保護作用を有する保護膜を形成す
るので、薄膜がプラズマエツチング工程で剥離して、ウ
エハの他の部分に付着して、製作された半導体装置の動
作に影響を及ぼすようなことはない。また、保護膜が形
成されてないダイシングラインの中央部に沿つてダイシ
ングするので、ウエハの分割を、分割方法に特別の制限
なく行うことができる。
方法においては、半導体基体の主面上の絶縁膜を一部除
去して形成されその表面にプラズマエツチング工程にお
いて剥離しやすい薄膜を有するダイシングラインのこの
ダイシングラインと上記絶縁膜との境界に接する領域の
一部または全部において上記薄膜を覆い上記ダイシング
ラインの中央部においては上記薄膜を覆わずプラズマエ
ツチング工程において保護作用を有する保護膜を形成す
るので、薄膜がプラズマエツチング工程で剥離して、ウ
エハの他の部分に付着して、製作された半導体装置の動
作に影響を及ぼすようなことはない。また、保護膜が形
成されてないダイシングラインの中央部に沿つてダイシ
ングするので、ウエハの分割を、分割方法に特別の制限
なく行うことができる。
【図面の簡単な説明】
第］図はバイポーラトランジスタ用ウエハの要部を示す
断面図、第２図はダイシングライン上に薄膜が形成され
た状態を示す断面図である。 第３図および第４図はこの発明の実施例の方法によりダ
イシングラインと酸化膜の境界に接する領域に保護膜が
形成された状態を示し、第３図は平面図、第４図は断面
図である。図において、１は半導体基体、６は酸化膜（
絶縁膜）、８はダイシングライン、９は内部配線、１１
はダイシングライン８上の薄膜、、１２は保護膜である
。
断面図、第２図はダイシングライン上に薄膜が形成され
た状態を示す断面図である。 第３図および第４図はこの発明の実施例の方法によりダ
イシングラインと酸化膜の境界に接する領域に保護膜が
形成された状態を示し、第３図は平面図、第４図は断面
図である。図において、１は半導体基体、６は酸化膜（
絶縁膜）、８はダイシングライン、９は内部配線、１１
はダイシングライン８上の薄膜、、１２は保護膜である
。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の主面上に絶縁膜が形成されたウェハの
上記絶縁膜の一部を湿式エッチングよつて除去して形成
されその表面にプラズマエッチング工程において剥離し
やすい薄膜を有するダイシングラインのこのダイシング
ラインと上記絶縁膜との境界に接する領域の一部または
全部において上記薄膜を覆い上記ダイシングラインの中
央部においては上記薄膜を覆わず後工程のプラズマエッ
チング工程において保護作用を有する保護膜を形成する
工程、上記保護膜が形成された上記ウェハ上に被着され
た導電性材料または絶縁性材料をプラズマエッチングす
る工程、および上記ダイシングラインの上記中央部に沿
つてダイシングして上記ウェハを分割する工程を備えた
半導体装置の製造方法。 ２ 保護膜を内部配線用材料を用いて内部配線と同時に
形成することを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53101330A JPS5952542B2 (ja) | 1978-08-19 | 1978-08-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53101330A JPS5952542B2 (ja) | 1978-08-19 | 1978-08-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5527684A JPS5527684A (en) | 1980-02-27 |
| JPS5952542B2 true JPS5952542B2 (ja) | 1984-12-20 |
Family
ID=14297811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53101330A Expired JPS5952542B2 (ja) | 1978-08-19 | 1978-08-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952542B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300461A (en) * | 1993-01-25 | 1994-04-05 | Intel Corporation | Process for fabricating sealed semiconductor chip using silicon nitride passivation film |
| US5882988A (en) * | 1995-08-16 | 1999-03-16 | Philips Electronics North America Corporation | Semiconductor chip-making without scribing |
-
1978
- 1978-08-19 JP JP53101330A patent/JPS5952542B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5527684A (en) | 1980-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0548617B2 (ja) | ||
| JPS55163860A (en) | Manufacture of semiconductor device | |
| KR970013074A (ko) | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 | |
| JPS5599722A (en) | Preparation of semiconductor device | |
| JPS5952542B2 (ja) | 半導体装置の製造方法 | |
| US5599746A (en) | Method to eliminate polycide peeling at wafer edge using extended scribe lines | |
| JP2946719B2 (ja) | 半導体装置の製造方法 | |
| JP3124446B2 (ja) | 半導体装置の製造方法と半導体ウエハ構造 | |
| JPS62149125A (ja) | 半導体装置の製造方法 | |
| KR0177389B1 (ko) | 반도체 장치의 매복접촉 형성방법 | |
| KR100190364B1 (ko) | 반도체 소자 분리막 형성 방법 | |
| JPS5984442A (ja) | 半導体装置の製造方法 | |
| JPS5845810B2 (ja) | パタ−ンの形成方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS6125217B2 (ja) | ||
| JPH0613338A (ja) | 半導体集積回路の製造方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPS62237730A (ja) | 半導体装置の制造方法 | |
| JPH0482249A (ja) | 半導体装置の製造方法 | |
| JPS6046069A (ja) | 半導体装置 | |
| JPH0770523B2 (ja) | 半導体装置の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPH06188244A (ja) | 半導体集積回路装置 | |
| JPS6297354A (ja) | 半導体装置の製造方法 |