JPS596560A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関する。

近年、ＩＣ，ＬＳＩ等において高密度化の要求が高まり
、この故に多層配線技術が注目され、応用されて来てい
る。従来、半導体装置は種々の素子、例えばトランジス
タや抵抗をシリコン基板上に良く知られた方法であらか
じめ決められた位置に集積化して形成し、これら素子間
に配線をほどこして各々の素子を電気的に連結させ所望
の回路機能を得る半導体製造プロセスを通して製造され
てきた。この際、配線を単一層のみで行なうと素子の集
積度を上げようとしても配線の煩雑さが増大し、あるい
は配線の微細化に限界があり、半導体装置の高集積化が
配線の微細化限界の接近につれて、ますます困難になっ
てくる。そこでこの配線層を単一層とせず、それぞれ電
気的絶縁膜を介して、２層あるいは３層とし、適当な位
置で各々の配線層を接続することによシ適切な素子領域
の面積で集積度を上げることが可能になるいわゆる多層
配線技術が近年重要になっている。

第１図に従来の多層配線形成に係る半導体装置の製造方
法を示すものである。

まず、シリコン基板１上に５ｉ０２等の第１の絶縁膜２
およびＡＱ等の第２の導電性薄膜を順次形成する（第１
図ａ）。この導電性薄膜３上にフォトリングラフイー技
術を用いてレジスト膜４をエツチング工程によって選択
的に形成する（第１図ｂ）。この後、例えばりん酸系溶
液等のエツチング液による浸漬エツチング法でレジスト
膜４をマスクにして導電性薄膜３をエツチングすると、
エツチングは等方向に進行する。このためジャストエツ
チングにおいては、導電性膜３の側面はレジスト膜４と
接する部分で、レジスト膜４に対してほぼ直角になり、
絶縁膜２に近づくにつれて山のすそ野のような形状を示
す（第１図ｃ）ｏさらに、エツチングを進めると、導電
性膜３の側面全体がレジスト膜４に直角になるような形
状になる０また、最近よく使われるブラズ妥エツチング
法によると、エツチングは異方性を示し、レジスト膜４
に直角にエツチングが進行するため自ずと導電性膜の側
面はレジスト膜４に直角になシ上記の場合と似た形状と
なる。このように導電性膜３の側面がレジスト膜４に直
角に近くなった後レジスト膜４を除去する（第１図ｄ）
。この後、第２の絶縁膜６をｃｖｎ等で形成すると、第
２の絶縁膜６は均一に付着するため、階段状に形成され
る（第１図ｅ）ｏここに、第２の導電膜６例えばＡＱ、
等を蒸着により付着させようとすると、第２の絶縁膜６
に階段状の段差が生じて形成される（第１図ｔ）。

したがって頻繁にイの部分で第２層導電膜６のいわゆる
段切れによる断線が発生する。これはＩＣ。

ＬＳＩ等の製造歩留に大きな影響を与えるものである。

また、多層配線技術を必要としないまでも素子の高集積
化に伴い配線パターンが微細化し、このために配線被膜
上にｔｌとこされる保護膜が配線被膜の段差部において
十分にこの段差部を覆いきれないいわゆるステップカバ
レッジの問題が生じ、ＩＣ，ＬＳＩ等の信頼性等に大き
な悪影響を与える。

本発明は上記欠点にかんがみなされたもので、第１層目
の導電性薄膜の側壁面をなめらかにすることにより、断
線、ステップカバレッジ等の問題を解決できる半導体装
置の製造方法を提供せんとするものである０ 以下、本発明を適用した多層配線形成工程を第２図に示
す。例えば、種々の拡散工程等を経たシリコン基板１と
、その上に形成された絶縁膜２の上に導電性膜３を蒸着
等の手段で形成する（第２図ａ）ｏその後、後述のエツ
チング工程を行なう際にエツチング速度が導電膜３より
も速い物質の薄膜７を形成する（第２図ｂ）ｏ次に、こ
の物質の膜７上にフォトリングラフイー技術によって、
後述のエツチング工程を経た後所望の回路配線ノくター
ンを得ることができるようにレジスト膜４を形成する（
第２図Ｃ）。この後、レジスト膜４をマスクにエツチン
グを行なうことにより、上述したように導電性膜３より
も薄膜７がエツチングが速く進行するため、導電膜３は
テーノく状にエツチングされる（第２図ｄ）。これらは
、例えば導電膜３としてアルミニウム（ＡＱ）膜を蒸着
し、薄膜７としてＮｉＣｒ膜を蒸着により例えば薄膜７
の厚さと導電膜３の厚さが１：３になるように形成する
。そしてエツチング工程を硝酸セリウム（Ｃｅ（ＮＯ３
）３・６Ｈ２０）を含む溶液を６０℃〜７０℃で用いる
液体浸漬法によるエツチングとすればよい０この場合エ
ツチング速度はＮｉＣｒ膜１６００人／　Ｚｌｌｌｎ　
１ムＣ膜６００人／ｍｉｎで′あった。

このように、導電性膜３のエツチングを液体エツチング
液による浸漬エツチング法で行なうので、導電性膜３の
エツチングはレジスト膜４とエツチング速度の速いＮｉ
Ｃｒ膜７を介して接するのでＮｉＣｒ膜７とこれに接す
る導電性膜３はレジスト膜４に平行な方向に垂直な方向
と同等以上の速度でエツチングが進行する。このように
レジスト膜４に接する方向に導電性膜３のエツチングが
速く進む性質を持たせることができる０ 次に、薄膜７を除去することにより、導電性膜。

３の側面がゆるいなだらかな曲面形状のノ（ターンが形
成できる（第２図ｅ）。その後、通常の方法で第２の絶
縁膜６を形成する（第２図１）。この後、第２の導電膜
６を形成する（第２図ｑ）。

以上、明らかなように本実施例によれは導電性膜３の側
面が曲面となるので、導電性膜３の段差による第２６導
電膜６の断線が無くなるのである０次に、配線パターン
の微細化により、配線パターンの側壁が基板に対して斜
めにあるような形状は許されず、できるだけ垂直になっ
ていなければならない場合について、本発明を適用した
場合の製造方法について第３図を用いて説明する。

本実施例では多層配線の場合に用いても同様であるが、
ここでは配線層が単一層である場合について述べる。

第３図ａ〜Ｃの工程は第２図ａ〜Ｃに説明したのと同様
の手段で行なわれる。すなわち、シリコン基板１上に絶
縁膜２を形成しく第３図ａ）、さらに、導電性膜３とそ
の上にこの導電性膜３よりエツチング速度の速い薄膜７
を被覆する（第３図ｂ）。その後、レジスト膜４のパタ
ーンを形成する（第３図Ｃ）。この後、まず第１の異方
性エツチングを、例えば活性イオンによるドライエツチ
ング等によって行ない、導電性膜３の側壁を、シリコン
基板１あるいはレジスト膜４に垂直にエツチングする（
第３図ｄ）。次いで、第２の等方性エツチングを、例え
ば、液体エツチングによる浸漬エツチング等で等方性エ
ツチングを行なえば、前述のようにエツチングが進行し
、導電性膜３の側壁上端が丸くなった構造が得られる（
第３図ｅ）。

この後、レジスト膜４を除去しく第３図ｆ）、保護膜８
、例えばプラズマグロー放電によるシリコンナイトライ
ド膜を表面に形成して所望の配線形状の構造が得られる
（第３図ｑ）。

本発明は最下位の導電性膜エツチングに対してのみばか
りではなく、多層配線の場合、上位の配線層が存在する
限り、下位の配線層に対して行なって効果があることは
言うまでもない。また前述のように、保護膜のステップ
カバレッジを良くするために、最上位の配線層に対して
本発明を適用しても効果がある。

以上のように、本発明によればパッシベーション、配線
段切れなどが起こらず、多層配線製造をも容易にし、デ
バイスの品質、歩留向上への寄与が大きい。

【図面の簡単な説明】

第１図ａ　−ｆは従来の工程断面図、第２図ａ〜ｑ、第
３図ａ％ｑは本発明に係る工程断面図である。 １　・・シリコン基板、２・・・・・絶縁膜、３・・・
・・・配線導電性膜、４・・・・・・フォトレジスト、
６・・・・・・第２の絶縁膜、６・・・・・・第２の配
線導電膜、７・・・・・・薄膜、８・・・・・保護膜。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名２６
５ 第１図 −第２図

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上に導電性物質膜を形成した後、前記
   導電性物質膜上に前記導電性物質膜よりもエツチング速
   度の速い薄膜を被覆して後、フォトレジストマスクパタ
   ーンをマスクに前記導電性物質膜をエツチングして配線
   パターンの形成を行なうことを特徴とする半導体装置の
   製造方法。
2. （２）導電性物質膜がアルミニウムであシ、薄膜がニク
   ロムであり、エツチングに硝酸セリウムを含む溶液を用
   いることを特徴とする特許請求の範囲第１項に記載の半
   導体装置の製造方法。
3. （３）エツチングが第１の異方性エツチングと、第２の
   等方性エツチングとから成ることを特徴とする特許請求
   の範囲第１項に記載の半導体装置の製造方法。