JP2003124194A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003124194A JP2003124194A JP2001317666A JP2001317666A JP2003124194A JP 2003124194 A JP2003124194 A JP 2003124194A JP 2001317666 A JP2001317666 A JP 2001317666A JP 2001317666 A JP2001317666 A JP 2001317666A JP 2003124194 A JP2003124194 A JP 2003124194A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- specific metal
- semiconductor device
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Abstract
(57)【要約】
【課題】 半導体装置の製造方法に関し、エッチングレ
ートの変動を防止して再現性の良好なエッチングを行
う。 【解決手段】 プラズマエッチングの開始から終了まで
の間に、エッチングレートの変動に影響を与える特定金
属の露出段階が無いか、エッチングマスクから露出する
位置に特定金属が位置しないか、半導体基板のエッチン
グ対象面以外の面に特定金属が位置するか、或いは、露
出する特定金属の膜厚が、他のエッチング対象物の膜厚
よりも薄い場合のいずれかのエッチング工程の開始前の
前処理として、特定金属４をプラズマエッチングする。
ートの変動を防止して再現性の良好なエッチングを行
う。 【解決手段】 プラズマエッチングの開始から終了まで
の間に、エッチングレートの変動に影響を与える特定金
属の露出段階が無いか、エッチングマスクから露出する
位置に特定金属が位置しないか、半導体基板のエッチン
グ対象面以外の面に特定金属が位置するか、或いは、露
出する特定金属の膜厚が、他のエッチング対象物の膜厚
よりも薄い場合のいずれかのエッチング工程の開始前の
前処理として、特定金属４をプラズマエッチングする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、例えば、配線層等の下地となる
バリアメタル等を選択的にエッチングする際のエッチン
グレートの変動を防止するための前処理工程に特徴のあ
る半導体装置の製造方法に関するものである。
法に関するものであり、例えば、配線層等の下地となる
バリアメタル等を選択的にエッチングする際のエッチン
グレートの変動を防止するための前処理工程に特徴のあ
る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体デバイスでの高集積化の進
展に伴いパターンの高精度化の要求が高まっており、こ
の様な要請に応えるために更なる高精度で安定したドラ
イエッチング技術が求められている。
展に伴いパターンの高精度化の要求が高まっており、こ
の様な要請に応えるために更なる高精度で安定したドラ
イエッチング技術が求められている。
【０００３】ここで、図７及び図８を参照して、従来の
配線層形成工程を説明するが、ここでは、ＩＣＰエッチ
ング装置を用いたＴｉＷバリアメタル層のエッチング工
程として説明する。 図７（ａ）参照 まず、半絶縁性ＧａＡｓ基板上にｉ型ＡｌＧａＡｓバッ
ファ層を介して、ｉ型ＩｎＧａＡｓ電子走行層（いずれ
も、図示を省略）、ｎ型ＡｌＧａＡｓ電子供給層６１、
ｎ型ＧａＡｓキャップ層６２を順次エピタキシャル成長
させたのち、ＡｕＧｅ層６４及びＡｕ層６５からなるソ
ース・ドレイン電極６３を形成し、次いで、ゲートリセ
ス領域を形成したのちＰｔ層６７及びＡｕ層６８からな
るＴ型ゲート電極６６を形成し、次いで、全面に層間絶
縁膜としてポリイミド層６９を設ける。
配線層形成工程を説明するが、ここでは、ＩＣＰエッチ
ング装置を用いたＴｉＷバリアメタル層のエッチング工
程として説明する。 図７（ａ）参照 まず、半絶縁性ＧａＡｓ基板上にｉ型ＡｌＧａＡｓバッ
ファ層を介して、ｉ型ＩｎＧａＡｓ電子走行層（いずれ
も、図示を省略）、ｎ型ＡｌＧａＡｓ電子供給層６１、
ｎ型ＧａＡｓキャップ層６２を順次エピタキシャル成長
させたのち、ＡｕＧｅ層６４及びＡｕ層６５からなるソ
ース・ドレイン電極６３を形成し、次いで、ゲートリセ
ス領域を形成したのちＰｔ層６７及びＡｕ層６８からな
るＴ型ゲート電極６６を形成し、次いで、全面に層間絶
縁膜としてポリイミド層６９を設ける。
【０００４】次いで、ＩＣＰエッチングによって、ポリ
イミド層６９を選択的にエッチングしてソース・ドレイ
ン電極６３に達するコンタクトホール７０を形成したの
ち、スパッタリング法によってバリアメタルとなるＴｉ
Ｗ層７１及びメッキ種となるＡｕシード層７２を順次成
膜する。次いで、レジストパターン７３をメッキフレー
ムとして用いて電解メッキを行うことによって、Ａｕ配
線層７４を選択的に形成する。
イミド層６９を選択的にエッチングしてソース・ドレイ
ン電極６３に達するコンタクトホール７０を形成したの
ち、スパッタリング法によってバリアメタルとなるＴｉ
Ｗ層７１及びメッキ種となるＡｕシード層７２を順次成
膜する。次いで、レジストパターン７３をメッキフレー
ムとして用いて電解メッキを行うことによって、Ａｕ配
線層７４を選択的に形成する。
【０００５】図７（ｂ）参照
次いで、イオンミリング装置を用いて、Ａｕ配線層７４
を設けなかった領域に露出するＡｕシード層７２をＡｒ
イオンミリングによって除去する。
を設けなかった領域に露出するＡｕシード層７２をＡｒ
イオンミリングによって除去する。
【０００６】図８（ｃ）参照
次いで、ＩＣＰエッチング装置を用い、ＩＣＰエッチン
グ装置をクリーニングしたのち、エッチング対象となる
ＴｉＷ層８９を設けたダミーウェハ８８を用いてランニ
ングを行う。
グ装置をクリーニングしたのち、エッチング対象となる
ＴｉＷ層８９を設けたダミーウェハ８８を用いてランニ
ングを行う。
【０００７】このＩＣＰエッチング装置は、プレーナコ
イル８３を支持する石英板８２及び観察用ポートを構成
する石英窓８４を備えたエッチング反応室８１を備えて
おり、このエッチング反応室８１の内部には試料を載置
する電極を兼ねるステージ８５が収容されている。この
エッチング反応室８１は接地されるとともに、プレーナ
コイル８３には励起用ＲＦ電源８７からプラズマ励起用
の高周波電力が印加され、一方、ステージ８５にはバイ
アス用ＲＦ電源８６からバイアス電力が印加される。
イル８３を支持する石英板８２及び観察用ポートを構成
する石英窓８４を備えたエッチング反応室８１を備えて
おり、このエッチング反応室８１の内部には試料を載置
する電極を兼ねるステージ８５が収容されている。この
エッチング反応室８１は接地されるとともに、プレーナ
コイル８３には励起用ＲＦ電源８７からプラズマ励起用
の高周波電力が印加され、一方、ステージ８５にはバイ
アス用ＲＦ電源８６からバイアス電力が印加される。
【０００８】このランニング工程においては、エッチン
グ工程におけるエッチング対象と同じＴｉＷ層８９を設
けたダミーウェハ８８を用い、エッチング反応室８１内
にＳＦ6 ガスを導入し、励起用ＲＦ電力８７によりプラ
ズマ化してＴｉＷ層８９のエッチングを行う。
グ工程におけるエッチング対象と同じＴｉＷ層８９を設
けたダミーウェハ８８を用い、エッチング反応室８１内
にＳＦ6 ガスを導入し、励起用ＲＦ電力８７によりプラ
ズマ化してＴｉＷ層８９のエッチングを行う。
【０００９】図８（ｄ）参照
次いで、ダミーウェハ８８を取り出したのち、Ａｕシー
ド層７２の露出部を除去した半導体ウェハをステージ８
５上に装着し、エッチング反応室８１内にＳＦ 6 ガスを
導入して励起用ＲＦ電力８７によりプラズマ化し、発生
したプラズマを用いて露出するＴｉＷ層７１を選択的に
エッチングしてＡｕ配線層７４を電気的に互いに分離さ
せる。
ド層７２の露出部を除去した半導体ウェハをステージ８
５上に装着し、エッチング反応室８１内にＳＦ 6 ガスを
導入して励起用ＲＦ電力８７によりプラズマ化し、発生
したプラズマを用いて露出するＴｉＷ層７１を選択的に
エッチングしてＡｕ配線層７４を電気的に互いに分離さ
せる。
【００１０】
【発明が解決しようとする課題】しかし、この様なエッ
チング装置でＴｉＷバリアメタルのエッチング回数を重
ねると、エッチング回数の初期に急激にエッチングレー
トが変化し、安定なエッチングが困難になるという問題
があるので、この事情を図９を参照して説明する。
チング装置でＴｉＷバリアメタルのエッチング回数を重
ねると、エッチング回数の初期に急激にエッチングレー
トが変化し、安定なエッチングが困難になるという問題
があるので、この事情を図９を参照して説明する。
【００１１】図９（ａ）参照
図９（ａ）は、図８（ｂ）に示したＴｉＷバリアメタル
のエッチング工程を繰り返した場合のエッチングレート
のエッチング回数依存性を示した図であり、初期におい
てエッチングレートが急減に変化し、その後安定領域に
入ることが観測された。なお、この図は、エッチングを
１回につき１分行った場合の結果を示したものであり、
エッチング回数が１０回目で、初期のエッチングレート
の約１／２程度となっている。
のエッチング工程を繰り返した場合のエッチングレート
のエッチング回数依存性を示した図であり、初期におい
てエッチングレートが急減に変化し、その後安定領域に
入ることが観測された。なお、この図は、エッチングを
１回につき１分行った場合の結果を示したものであり、
エッチング回数が１０回目で、初期のエッチングレート
の約１／２程度となっている。
【００１２】図９（ｂ）参照
図９（ｂ）は、比較のためにＡｕ層の露出の伴わないＴ
ｉＷ層のみのエッチング工程を繰り返した場合のエッチ
ングレートのエッチング回数依存性を示した図であり、
エッチングレートの変動は殆どみられない。
ｉＷ層のみのエッチング工程を繰り返した場合のエッチ
ングレートのエッチング回数依存性を示した図であり、
エッチングレートの変動は殆どみられない。
【００１３】この図９（ａ）と図９（ｂ）の比較から、
ＴｉＷ層７１のエッチング工程において、Ａｕ配線層７
４及びＡｕシード層７２が露出していることが原因であ
ると考えられる。即ち、ＴｉＷ層７１のエッチング工程
において、Ａｕ配線層７４及びＡｕシード層７２が露出
しており、この露出しているＡｕの一部がエッチング反
応室８１内に飛散することがエッチングレートの低下の
原因と考えられる。また、この様なエッチングレートの
変動は、露出する金属が、Ｐｔ、Ｃｕ、Ａｌの場合に
も、Ａｕと同様の傾向が見られる。
ＴｉＷ層７１のエッチング工程において、Ａｕ配線層７
４及びＡｕシード層７２が露出していることが原因であ
ると考えられる。即ち、ＴｉＷ層７１のエッチング工程
において、Ａｕ配線層７４及びＡｕシード層７２が露出
しており、この露出しているＡｕの一部がエッチング反
応室８１内に飛散することがエッチングレートの低下の
原因と考えられる。また、この様なエッチングレートの
変動は、露出する金属が、Ｐｔ、Ｃｕ、Ａｌの場合に
も、Ａｕと同様の傾向が見られる。
【００１４】また、上記の配線層の形成工程は、選択メ
ッキ法を用いているが、全体をスパッタリング法等で成
膜したのち、レジストパターンをマスクとしたエッチン
グにより配線パターンを形成する場合にも同様なエッチ
ングレートの変動が発生する。
ッキ法を用いているが、全体をスパッタリング法等で成
膜したのち、レジストパターンをマスクとしたエッチン
グにより配線パターンを形成する場合にも同様なエッチ
ングレートの変動が発生する。
【００１５】この場合には、レジストパターンの直下に
あるＡｕ配線層の側端部が、エッチング部において露出
しているため、この露出側端部からＡｕがエッチング反
応室に飛散し、エッチングレートの急激な変動を引き起
こすものと考えられる。
あるＡｕ配線層の側端部が、エッチング部において露出
しているため、この露出側端部からＡｕがエッチング反
応室に飛散し、エッチングレートの急激な変動を引き起
こすものと考えられる。
【００１６】また、この様なエッチングレートの急激な
変動は、バリアメタルのエッチング工程に限られず、図
７（ａ）に示したポリイミド層等の層間絶縁膜に対する
コンタクトホールの形成工程においても見られるので、
この事情を図１０を参照して説明する。
変動は、バリアメタルのエッチング工程に限られず、図
７（ａ）に示したポリイミド層等の層間絶縁膜に対する
コンタクトホールの形成工程においても見られるので、
この事情を図１０を参照して説明する。
【００１７】図１０（ａ）参照
図１０（ａ）は、図７（ａ）に示した様なコンタクトホ
ールの形成工程を繰り返した場合のエッチングレートの
エッチング回数依存性を示した図であり、この場合も初
期においてエッチングレートが急減に変化し、その後安
定領域に入ることが観測された。なお、この図は、エッ
チングを１回につき１分行った場合の結果を示したもの
であり、エッチング回数が１０回目で、エッチングレー
トが初期のエッチングレートの約１／２程度となってい
る。
ールの形成工程を繰り返した場合のエッチングレートの
エッチング回数依存性を示した図であり、この場合も初
期においてエッチングレートが急減に変化し、その後安
定領域に入ることが観測された。なお、この図は、エッ
チングを１回につき１分行った場合の結果を示したもの
であり、エッチング回数が１０回目で、エッチングレー
トが初期のエッチングレートの約１／２程度となってい
る。
【００１８】図１０（ｂ）参照
図１０（ｂ）は、比較のためにソース・ドレイン電極の
表面のＡｕ層等が露出しないポリイミド層のエッチング
工程を繰り返した場合のエッチングレートのエッチング
回数依存性を示した図であり、エッチングレートの変動
は殆どみられない。
表面のＡｕ層等が露出しないポリイミド層のエッチング
工程を繰り返した場合のエッチングレートのエッチング
回数依存性を示した図であり、エッチングレートの変動
は殆どみられない。
【００１９】この図１０（ａ）と図１０（ｂ）の比較か
ら、エッチングレートの急激な変動は、初期のエッチン
グ工程におけるソース・ドレイン電極６３を構成するＡ
ｕ層６５の露出が原因であると考えられる。即ち、コン
タクトホール７０の形成工程において、Ａｕ層６５が露
出し、この露出時にＡｕの一部がエッチング反応室８１
内に飛散することがエッチングレートの低下の原因と考
えられる。また、この場合も、エッチングレートの変動
は、露出する金属が、Ｐｔ、Ｃｕ、Ａｌの場合にも、Ａ
ｕと同様の傾向が見られる。
ら、エッチングレートの急激な変動は、初期のエッチン
グ工程におけるソース・ドレイン電極６３を構成するＡ
ｕ層６５の露出が原因であると考えられる。即ち、コン
タクトホール７０の形成工程において、Ａｕ層６５が露
出し、この露出時にＡｕの一部がエッチング反応室８１
内に飛散することがエッチングレートの低下の原因と考
えられる。また、この場合も、エッチングレートの変動
は、露出する金属が、Ｐｔ、Ｃｕ、Ａｌの場合にも、Ａ
ｕと同様の傾向が見られる。
【００２０】したがって、本発明は、エッチングレート
の変動を防止して再現性の良好なエッチングを行うこと
を目的とする。
の変動を防止して再現性の良好なエッチングを行うこと
を目的とする。
【００２１】
【課題を解決するための手段】ここで図１を参照して本
発明における課題を解決するための手段を説明する。 図１参照 （１）上述の課題を解決するために、本発明において
は、プラズマエッチングの開始から終了までの間に、エ
ッチングレートの変動に影響を与える特定金属の露出段
階が無いか、エッチングマスクから露出する位置に特定
金属が位置しないか、半導体基板のエッチング対象面以
外の面に特定金属が位置するか、或いは、エッチングマ
スクの有無にかかわらず、露出する特定金属の膜厚が、
他のエッチング対象物の膜厚よりも薄い場合のいずれか
のエッチング工程を有する半導体装置の製造方法におい
て、エッチングの開始前の前処理として、特定金属４を
プラズマエッチングすることを特徴とする。
発明における課題を解決するための手段を説明する。 図１参照 （１）上述の課題を解決するために、本発明において
は、プラズマエッチングの開始から終了までの間に、エ
ッチングレートの変動に影響を与える特定金属の露出段
階が無いか、エッチングマスクから露出する位置に特定
金属が位置しないか、半導体基板のエッチング対象面以
外の面に特定金属が位置するか、或いは、エッチングマ
スクの有無にかかわらず、露出する特定金属の膜厚が、
他のエッチング対象物の膜厚よりも薄い場合のいずれか
のエッチング工程を有する半導体装置の製造方法におい
て、エッチングの開始前の前処理として、特定金属４を
プラズマエッチングすることを特徴とする。
【００２２】この様に、前処理として、特定金属４をプ
ラズマ５を用いてプラズマエッチングすることによっ
て、特定金属４をエッチング反応室２内に飛散させるこ
とができ、それによって、エッチング工程における特定
金属の露出による飛散の影響を緩和してエッチングレー
トを安定化することができるので、再現性の高いエッチ
ングが可能になる。なお、本発明におけるプラズマエッ
チングとは、Ａｒガスをプラズマ化して行うＡｒイオン
ミリングも含むものである。
ラズマ５を用いてプラズマエッチングすることによっ
て、特定金属４をエッチング反応室２内に飛散させるこ
とができ、それによって、エッチング工程における特定
金属の露出による飛散の影響を緩和してエッチングレー
トを安定化することができるので、再現性の高いエッチ
ングが可能になる。なお、本発明におけるプラズマエッ
チングとは、Ａｒガスをプラズマ化して行うＡｒイオン
ミリングも含むものである。
【００２３】（２）また、本発明は、上記（１）におい
て、前処理が、ダミー基板３上に設けた特定金属４をプ
ラズマエッチングする工程であることを特徴とする。
て、前処理が、ダミー基板３上に設けた特定金属４をプ
ラズマエッチングする工程であることを特徴とする。
【００２４】この様に、前処理として特定金属４を設け
たダミー基板３を用いることにより、従来のランニング
工程と同じ工程で特定金属４を飛散させることができ、
製造工程を増やすことなくエッチングレートの安定化が
可能になる。
たダミー基板３を用いることにより、従来のランニング
工程と同じ工程で特定金属４を飛散させることができ、
製造工程を増やすことなくエッチングレートの安定化が
可能になる。
【００２５】（３）また、本発明は、プラズマエッチン
グの開始から終了までの間に、エッチングレートの変動
に影響を与える特定金属の露出段階が無いか、エッチン
グマスクから露出する位置に特定金属が位置しないか、
半導体基板のエッチング対象面以外の面に特定金属が位
置するか、或いは、エッチングマスクの有無にかかわら
ず、露出する特定金属の膜厚が、他のエッチング対象物
の膜厚よりも薄い場合のいずれかのエッチング工程を有
する半導体装置の製造方法において、エッチングの開始
前の前処理として、特定金属を含有するガスをエッチン
グ反応室２に導入する工程を含む処理を行うことを特徴
とする。
グの開始から終了までの間に、エッチングレートの変動
に影響を与える特定金属の露出段階が無いか、エッチン
グマスクから露出する位置に特定金属が位置しないか、
半導体基板のエッチング対象面以外の面に特定金属が位
置するか、或いは、エッチングマスクの有無にかかわら
ず、露出する特定金属の膜厚が、他のエッチング対象物
の膜厚よりも薄い場合のいずれかのエッチング工程を有
する半導体装置の製造方法において、エッチングの開始
前の前処理として、特定金属を含有するガスをエッチン
グ反応室２に導入する工程を含む処理を行うことを特徴
とする。
【００２６】この様に、エッチング反応室２内への特定
金属の飛散は、特定金属を含有するガスを用いて行って
も良く、それによって、特別のダミーウェハを用意する
必要はなくなる。
金属の飛散は、特定金属を含有するガスを用いて行って
も良く、それによって、特別のダミーウェハを用意する
必要はなくなる。
【００２７】（４）また、本発明は、上記（３）におい
て、前処理において、特定金属を含有するガスをエッチ
ング反応室２に導入したのち、プラズマ５を発生させる
ことを特徴とする。
て、前処理において、特定金属を含有するガスをエッチ
ング反応室２に導入したのち、プラズマ５を発生させる
ことを特徴とする。
【００２８】この様に、特定金属を含有するガスをプラ
ズマ化することによって、エッチング反応室２内への特
定金属の飛散を簡単に行うことができる。
ズマ化することによって、エッチング反応室２内への特
定金属の飛散を簡単に行うことができる。
【００２９】（５）また、本発明は、上記（１）乃至
（４）のいずれかにおいて、露出対象となる特定金属
と、前処理における特定金属とが、同じ金属であること
を特徴とする。
（４）のいずれかにおいて、露出対象となる特定金属
と、前処理における特定金属とが、同じ金属であること
を特徴とする。
【００３０】（６）また、本発明は、上記（１）乃至
（４）のいずれかにおいて、露出対象となる特定金属
と、前処理における特定金属とが、異なった金属である
ことを特徴とする。
（４）のいずれかにおいて、露出対象となる特定金属
と、前処理における特定金属とが、異なった金属である
ことを特徴とする。
【００３１】この様に、前処理する特定金属は、露出対
象となる特定金属と同じであっても、異なっても同様な
エッチングレートの安定化の効果が得られる。
象となる特定金属と同じであっても、異なっても同様な
エッチングレートの安定化の効果が得られる。
【００３２】（７）また、本発明は、上記（５）または
（６）において、特定金属が、Ａｕ、Ｐｔ、Ｃｕ、或い
は、Ａｌのいずれかであることを特徴とする。
（６）において、特定金属が、Ａｕ、Ｐｔ、Ｃｕ、或い
は、Ａｌのいずれかであることを特徴とする。
【００３３】特定金属としては、エッチングレートの急
激な変動が見られる金属全てを対象とするものであり、
今後、新たなエッチング方法において同様の現象が見ら
れた場合に適用されるものであるが、現在のところ、少
なくとも、Ａｕ、Ｐｔ、Ｃｕ、及び、Ａｌのプラズマエ
ッチング工程において見られる現象である。
激な変動が見られる金属全てを対象とするものであり、
今後、新たなエッチング方法において同様の現象が見ら
れた場合に適用されるものであるが、現在のところ、少
なくとも、Ａｕ、Ｐｔ、Ｃｕ、及び、Ａｌのプラズマエ
ッチング工程において見られる現象である。
【００３４】（８）また、本発明は、上記（１）乃至
（７）のいずれかにおいて、前処理を、エッチング装置
１のクリーニング工程と、エッチング工程との間に行う
ことを特徴とする。
（７）のいずれかにおいて、前処理を、エッチング装置
１のクリーニング工程と、エッチング工程との間に行う
ことを特徴とする。
【００３５】この様に、同じロットを処理する場合に
は、エッチング工程に先立つクリーニング工程とエッチ
ング工程との間に前処理を行うことが効果的である。
は、エッチング工程に先立つクリーニング工程とエッチ
ング工程との間に前処理を行うことが効果的である。
【００３６】（９）また、本発明は、上記（１）乃至
（７）のいずれかにおいて、前処理を、複数回のエッチ
ング工程との間に行うことを特徴とする。
（７）のいずれかにおいて、前処理を、複数回のエッチ
ング工程との間に行うことを特徴とする。
【００３７】また、特定金属の露出段階を含まないロッ
ト或いは特定金属を含まないロットを、特定金属の露出
段階を含むロットとを連続的に処理する場合、特定金属
の露出段階を含まないロット或いは特定金属を含まない
ロットのエッチング工程と、特定金属の露出段階を含む
ロットのエッチング工程との間で前処理を行えば良い。
ト或いは特定金属を含まないロットを、特定金属の露出
段階を含むロットとを連続的に処理する場合、特定金属
の露出段階を含まないロット或いは特定金属を含まない
ロットのエッチング工程と、特定金属の露出段階を含む
ロットのエッチング工程との間で前処理を行えば良い。
【００３８】（１０）また、本発明は、上記（１）乃至
（９）のいずれかにおいて、プラズマエッチング工程
が、高密度プラズマエッチング工程であることを特徴と
する。
（９）のいずれかにおいて、プラズマエッチング工程
が、高密度プラズマエッチング工程であることを特徴と
する。
【００３９】（１１）また、本発明は、上記（１０）に
おいて、高密度プラズマエッチングが、誘導結合型プラ
ズマエッチング、電子サイクロトロン共鳴エッチング、
マグネトロン反応性イオンエッチング、或いは、ＶＨＦ
エッチングのいずれかであることを特徴とする。
おいて、高密度プラズマエッチングが、誘導結合型プラ
ズマエッチング、電子サイクロトロン共鳴エッチング、
マグネトロン反応性イオンエッチング、或いは、ＶＨＦ
エッチングのいずれかであることを特徴とする。
【００４０】この様なエッチングレートの急激な変動
は、誘導結合型プラズマエッチング（ＩＣＰエッチン
グ）、電子サイクロトロン共鳴エッチング（ＥＣＲエッ
チング）、マグネトロン反応性イオンエッチング（ＭＲ
ＩＥ）、或いは、ＶＨＦ帯或いはＵＨＦ帯を用いたＶＨ
Ｆエッチング等の高密度プラズマエッチングにおいて顕
著になるので、本発明の方法が有効となる。
は、誘導結合型プラズマエッチング（ＩＣＰエッチン
グ）、電子サイクロトロン共鳴エッチング（ＥＣＲエッ
チング）、マグネトロン反応性イオンエッチング（ＭＲ
ＩＥ）、或いは、ＶＨＦ帯或いはＵＨＦ帯を用いたＶＨ
Ｆエッチング等の高密度プラズマエッチングにおいて顕
著になるので、本発明の方法が有効となる。
【００４１】（１２）また、本発明は、上記（１）乃至
（１１）のいずれかにおいて、前処理後に、プラズマエ
ッチング工程を複数回行うことを特徴とする。
（１１）のいずれかにおいて、前処理後に、プラズマエ
ッチング工程を複数回行うことを特徴とする。
【００４２】前処理によって、エッチングレートは比較
的長い間安定になるので、前処理後に複数回のプラズマ
エッチングを行っても再現性の良いエッチングが可能と
なる。
的長い間安定になるので、前処理後に複数回のプラズマ
エッチングを行っても再現性の良いエッチングが可能と
なる。
【００４３】（１３）また、本発明は、上記（１）乃至
（１２）のいずれかにおいて、エッチング工程における
エッチング対象が、特定金属との他の材料とからなり、
特定金属のエッチング除去される膜厚が、他の材料の膜
厚よりも薄いことを特徴とする。
（１２）のいずれかにおいて、エッチング工程における
エッチング対象が、特定金属との他の材料とからなり、
特定金属のエッチング除去される膜厚が、他の材料の膜
厚よりも薄いことを特徴とする。
【００４４】一般に、エッチング工程に先立つランニン
グ工程は、エッチング工程において最もエッチング量の
多い材料をエッチングする工程となるので、特定金属の
厚さが厚い場合には、ランニング工程において特定金属
をエッチングすることになるので、本発明の構成は、特
定金属のエッチング除去される膜厚が、他の材料の膜厚
よりも薄い場合に有効となる。
グ工程は、エッチング工程において最もエッチング量の
多い材料をエッチングする工程となるので、特定金属の
厚さが厚い場合には、ランニング工程において特定金属
をエッチングすることになるので、本発明の構成は、特
定金属のエッチング除去される膜厚が、他の材料の膜厚
よりも薄い場合に有効となる。
【００４５】（１４）また、本発明は、上記（１）また
は（３）において、エッチング開始から終了の間に、エ
ッチング工程の前にパターニングされた特定金属が露出
する工程が含まれていることを特徴とする。
は（３）において、エッチング開始から終了の間に、エ
ッチング工程の前にパターニングされた特定金属が露出
する工程が含まれていることを特徴とする。
【００４６】（１５）また、本発明は、上記（１４）に
おいて、パターニングされた特定金属の膜厚が、エッチ
ング工程において除去される層の膜厚よりも厚いことを
特徴とする。
おいて、パターニングされた特定金属の膜厚が、エッチ
ング工程において除去される層の膜厚よりも厚いことを
特徴とする。
【００４７】（１６）また、本発明は、上記（１４）に
おいて、パターニングされた特定金属が、エッチング工
程においてエッチングマスクの側壁から露出しているこ
とを特徴とする。
おいて、パターニングされた特定金属が、エッチング工
程においてエッチングマスクの側壁から露出しているこ
とを特徴とする。
【００４８】（１７）また、本発明は、上記（１４）に
おいて、パターニングされた特定金属を、エッチング工
程においてエッチングマスクとして用いることを特徴と
する。
おいて、パターニングされた特定金属を、エッチング工
程においてエッチングマスクとして用いることを特徴と
する。
【００４９】（１８）また、本発明は、上記（１４）に
おいて、パターニングされた特定金属が、配線パターン
或いは電極パターンのいずれかであることを特徴とす
る。
おいて、パターニングされた特定金属が、配線パターン
或いは電極パターンのいずれかであることを特徴とす
る。
【００５０】（１９）また、本発明は、上記（１４）に
おいて、パターニングされた特定金属が、位置合わせマ
ーク或いは識別マークのいずれかであることを特徴とす
る。
おいて、パターニングされた特定金属が、位置合わせマ
ーク或いは識別マークのいずれかであることを特徴とす
る。
【００５１】（２０）また、本発明は、上記（１４）に
おいて、パターニングされた特定金属が、半導体基板上
のチップ領域の外側に配置されていることを特徴とす
る。
おいて、パターニングされた特定金属が、半導体基板上
のチップ領域の外側に配置されていることを特徴とす
る。
【００５２】上記（１４）の構成のように、露出する特
定金属は、エッチング工程の前にパターニングされた特
定金属でも同様な影響があり、例えば、エッチング工程
においてエッチングマスクの側壁から露出している特定
金属、エッチングマスクとして用いる特定金属、配線パ
ターン或いは電極パターン、位置合わせマーク或いは識
別マークでも良く、この特定金属は、半導体基板上のチ
ップ領域の外側に配置されていても良い。
定金属は、エッチング工程の前にパターニングされた特
定金属でも同様な影響があり、例えば、エッチング工程
においてエッチングマスクの側壁から露出している特定
金属、エッチングマスクとして用いる特定金属、配線パ
ターン或いは電極パターン、位置合わせマーク或いは識
別マークでも良く、この特定金属は、半導体基板上のチ
ップ領域の外側に配置されていても良い。
【００５３】また、この様な場合、この特定金属を対象
としてランニング工程は行わないのが普通であるので、
上記（１５）の構成のように、パターニングされた特定
金属の膜厚が、エッチング工程において除去される層の
膜厚よりも厚い場合にも本発明の前処理工程は効果的で
ある。
としてランニング工程は行わないのが普通であるので、
上記（１５）の構成のように、パターニングされた特定
金属の膜厚が、エッチング工程において除去される層の
膜厚よりも厚い場合にも本発明の前処理工程は効果的で
ある。
【００５４】（２１）また、本発明は、上記（２０）に
おいて、パターニングされた特定金属が、半導体基板上
の周辺部に配置されていることを特徴とする。
おいて、パターニングされた特定金属が、半導体基板上
の周辺部に配置されていることを特徴とする。
【００５５】（２２）また、本発明は、上記（２０）に
おいて、パターニングされた特定金属が、半導体基板上
のスクライブライン上に配置されていることを特徴とす
る。
おいて、パターニングされた特定金属が、半導体基板上
のスクライブライン上に配置されていることを特徴とす
る。
【００５６】また、パターニングされた特定金属が、半
導体基板上のチップ領域の外側に配置されている場合、
半導体基板上の周辺部に配置されたものでも良いし、或
いは、半導体基板上のスクライブライン上に配置された
ものでも良い。
導体基板上のチップ領域の外側に配置されている場合、
半導体基板上の周辺部に配置されたものでも良いし、或
いは、半導体基板上のスクライブライン上に配置された
ものでも良い。
【００５７】（２３）また、本発明は、上記（１）また
は（３）において、半導体基板のエッチング対象面以外
の面に位置する特定金属が、半導体基板の側面に配置さ
れていることを特徴とする。
は（３）において、半導体基板のエッチング対象面以外
の面に位置する特定金属が、半導体基板の側面に配置さ
れていることを特徴とする。
【００５８】（２４）また、本発明は、上記（１）また
は（３）において、半導体基板のエッチング対象面以外
の面に位置する特定金属が、半導体基板のエッチングさ
れる面と反対側の面に配置されていることを特徴とす
る。
は（３）において、半導体基板のエッチング対象面以外
の面に位置する特定金属が、半導体基板のエッチングさ
れる面と反対側の面に配置されていることを特徴とす
る。
【００５９】この様に、特定金属が、半導体基板の側面
或いは裏面等の半導体基板のエッチング対象面以外の面
に位置する場合にも、本発明の前処理工程は効果的であ
る。
或いは裏面等の半導体基板のエッチング対象面以外の面
に位置する場合にも、本発明の前処理工程は効果的であ
る。
【００６０】（２５）また、本発明は、上記（２３）ま
たは（２４）において、前処理においてエッチングする
特定金属のエッチング前の膜厚が、エッチング工程にお
いて除去される層よりも厚いことを特徴とする。
たは（２４）において、前処理においてエッチングする
特定金属のエッチング前の膜厚が、エッチング工程にお
いて除去される層よりも厚いことを特徴とする。
【００６１】この様に、特定金属が、半導体基板の側面
或いは裏面等の半導体基板のエッチング対象面以外の面
に位置する場合には、特定金属のエッチング前の膜厚
が、エッチング工程において除去される層よりも厚くて
も、この特定金属を対象としたランニング工程は行われ
ないので、本発明の前処理工程は適用されるものであ
る。
或いは裏面等の半導体基板のエッチング対象面以外の面
に位置する場合には、特定金属のエッチング前の膜厚
が、エッチング工程において除去される層よりも厚くて
も、この特定金属を対象としたランニング工程は行われ
ないので、本発明の前処理工程は適用されるものであ
る。
【００６２】
【発明の実施の形態】ここで、図２及び図３を参照し
て、本発明の第１の実施の形態の製造工程を説明する。 図２（ａ）参照 まず、半絶縁性ＧａＡｓ基板上に厚さが、例えば、２０
０ｎｍのｉ型ＡｌＧａＡｓバッファ層を介して、厚さ
が、例えば、２５ｎｍのｉ型ＩｎＧａＡｓ電子走行層
（いずれも、図示を省略）、厚さが、例えば、２５ｎｍ
で、不純物濃度が２×１０18ｃｍ-3のｎ型ＡｌＧａＡｓ
電子供給層１１、及び、厚さが、例えば、５０ｎｍで、
不純物濃度が２×１０18ｃｍ-3のｎ型ＧａＡｓキャップ
層１２を順次エピタキシャル成長させたのち、厚さが、
例えば、３０ｎｍＡｕＧｅ層１４及び厚さが、例えば、
３００ｎｍＡｕ層１５からなるソース・ドレイン電極２
３を形成し、次いで、ゲートリセス領域を形成したの
ち、厚さが、例えば、１０ｎｍのＰｔ層１７及び厚さ
が、例えば、４００ｎｍＡｕ層１８からなるＴ型ゲート
電極１６を形成し、次いで、全面に層間絶縁膜としてポ
リイミド層１９を設ける。
て、本発明の第１の実施の形態の製造工程を説明する。 図２（ａ）参照 まず、半絶縁性ＧａＡｓ基板上に厚さが、例えば、２０
０ｎｍのｉ型ＡｌＧａＡｓバッファ層を介して、厚さ
が、例えば、２５ｎｍのｉ型ＩｎＧａＡｓ電子走行層
（いずれも、図示を省略）、厚さが、例えば、２５ｎｍ
で、不純物濃度が２×１０18ｃｍ-3のｎ型ＡｌＧａＡｓ
電子供給層１１、及び、厚さが、例えば、５０ｎｍで、
不純物濃度が２×１０18ｃｍ-3のｎ型ＧａＡｓキャップ
層１２を順次エピタキシャル成長させたのち、厚さが、
例えば、３０ｎｍＡｕＧｅ層１４及び厚さが、例えば、
３００ｎｍＡｕ層１５からなるソース・ドレイン電極２
３を形成し、次いで、ゲートリセス領域を形成したの
ち、厚さが、例えば、１０ｎｍのＰｔ層１７及び厚さ
が、例えば、４００ｎｍＡｕ層１８からなるＴ型ゲート
電極１６を形成し、次いで、全面に層間絶縁膜としてポ
リイミド層１９を設ける。
【００６３】次いで、ＩＣＰエッチングによって、ポリ
イミド層１９を選択的にエッチングしてソース・ドレイ
ン電極１３に達するコンタクトホール２０を形成したの
ち、スパッタリング法によって、厚さが、例えば、１０
０ｎｍのバリアメタルとなるＴｉＷ層２１及び、厚さ
が、例えば、１００ｎｍのメッキ種となるＡｕシード層
２２を順次成膜する。次いで、レジストパターン２３を
メッキフレームとして用いて電解メッキを行うことによ
って、厚さが、例えば、１μｍのＡｕ配線層２４を選択
的に形成する。
イミド層１９を選択的にエッチングしてソース・ドレイ
ン電極１３に達するコンタクトホール２０を形成したの
ち、スパッタリング法によって、厚さが、例えば、１０
０ｎｍのバリアメタルとなるＴｉＷ層２１及び、厚さ
が、例えば、１００ｎｍのメッキ種となるＡｕシード層
２２を順次成膜する。次いで、レジストパターン２３を
メッキフレームとして用いて電解メッキを行うことによ
って、厚さが、例えば、１μｍのＡｕ配線層２４を選択
的に形成する。
【００６４】図２（ｂ）参照
次いで、イオンミリング装置を用いて、加速電圧４００
Ｖ、１．０Ｐａの圧力化でＡｒイオンミリングを施すこ
とによって、Ａｕ配線層２４を設けなかった領域に露出
するＡｕシード層２２を除去する。
Ｖ、１．０Ｐａの圧力化でＡｒイオンミリングを施すこ
とによって、Ａｕ配線層２４を設けなかった領域に露出
するＡｕシード層２２を除去する。
【００６５】図３（ｃ）参照
次いで、ＩＣＰエッチング装置を用い、ＩＣＰエッチン
グ装置をクリーニングしたのち、Ａｕ層３９を設けたダ
ミーウェハ３８を用いてランニングを行う。
グ装置をクリーニングしたのち、Ａｕ層３９を設けたダ
ミーウェハ３８を用いてランニングを行う。
【００６６】このＩＣＰエッチング装置は、図８（ｃ）
に示したＩＣＰエッチング装置と全く同じであり、プレ
ーナコイル３３を支持する石英板３２及び観察用ポート
を構成する石英窓３４を備えたエッチング反応室３１を
備えており、このエッチング反応室３１の内部には試料
を載置する電極を兼ねるステージ３５が収容されてい
る。この場合のエッチング反応室３１の内容積は、例え
ば、約５０リットルであり、また、電極を兼ねるステー
ジ３５の面積は８０ｃｍ2 である。
に示したＩＣＰエッチング装置と全く同じであり、プレ
ーナコイル３３を支持する石英板３２及び観察用ポート
を構成する石英窓３４を備えたエッチング反応室３１を
備えており、このエッチング反応室３１の内部には試料
を載置する電極を兼ねるステージ３５が収容されてい
る。この場合のエッチング反応室３１の内容積は、例え
ば、約５０リットルであり、また、電極を兼ねるステー
ジ３５の面積は８０ｃｍ2 である。
【００６７】このエッチング反応室３１は接地されると
ともに、プレーナコイル３３には励起用ＲＦ電源３７か
らプラズマ励起用の高周波電力が印加され、一方、ステ
ージ３５にはバイアス用ＲＦ電源３６からバイアス電力
が印加される。
ともに、プレーナコイル３３には励起用ＲＦ電源３７か
らプラズマ励起用の高周波電力が印加され、一方、ステ
ージ３５にはバイアス用ＲＦ電源３６からバイアス電力
が印加される。
【００６８】このランニング工程において、励起用ＲＦ
電源３７から例えば、４００Ｗの高周波電力を印加する
とともに、バイアス用ＲＦ電源３６から５０Ｗのバイア
ス電力を印加し、エッチング反応室３１内にＳＦ6 ガス
を導入して、例えば、２．０Ｐａの圧力下でプラズマを
発生させ、一枚当たり６０秒のプラズマエッチングを１
０枚行う。
電源３７から例えば、４００Ｗの高周波電力を印加する
とともに、バイアス用ＲＦ電源３６から５０Ｗのバイア
ス電力を印加し、エッチング反応室３１内にＳＦ6 ガス
を導入して、例えば、２．０Ｐａの圧力下でプラズマを
発生させ、一枚当たり６０秒のプラズマエッチングを１
０枚行う。
【００６９】図３（ｄ）参照
次いで、ダミーウェハ３８を取り出したのち、Ａｕシー
ド層２２の露出部を除去した半導体ウェハをステージ３
５上に装着し、エッチング反応室３１内に再びＳＦ6 ガ
スを導入して励起用ＲＦ電力３７によりプラズマ化し、
発生したプラズマを用いて露出するＴｉＷ層２１を選択
的にエッチングしてＡｕ配線層２４を電気的に互いに分
離させる。
ド層２２の露出部を除去した半導体ウェハをステージ３
５上に装着し、エッチング反応室３１内に再びＳＦ6 ガ
スを導入して励起用ＲＦ電力３７によりプラズマ化し、
発生したプラズマを用いて露出するＴｉＷ層２１を選択
的にエッチングしてＡｕ配線層２４を電気的に互いに分
離させる。
【００７０】この本発明の第１の実施の形態において
は、この様なバリアメタルとなるＴｉＷ層２１のエッチ
ング工程を３０００枚程度行っても、エッチングの再現
性に影響を与える程度のエッチングレートの急激な変動
を見られなかった。
は、この様なバリアメタルとなるＴｉＷ層２１のエッチ
ング工程を３０００枚程度行っても、エッチングの再現
性に影響を与える程度のエッチングレートの急激な変動
を見られなかった。
【００７１】次に、図４を参照して、本発明の第２に実
施の形態の製造工程を説明する。まず、上記第１の実施
の形態と同様に、図２（ａ）及び図２（ｂ）の工程を経
ることによって、Ａｕ配線層２４を選択メッキによって
形成したのち、Ａｕシード層２２の露出部を除去する。
施の形態の製造工程を説明する。まず、上記第１の実施
の形態と同様に、図２（ａ）及び図２（ｂ）の工程を経
ることによって、Ａｕ配線層２４を選択メッキによって
形成したのち、Ａｕシード層２２の露出部を除去する。
【００７２】図４（ａ）参照
図３（ｃ）に示したものと同様のＩＣＰエッチング装置
のエッチング反応室３１内に、Ｏ2 ＋Ｎ2 ガスからなる
クリーニングガスにＴＭＡｕ（トリメチル金）を添加し
たガスを導入し、励起用ＲＦ電源３７から例えば、４０
０Ｗの高周波電力を印加するとともに、バイアス用ＲＦ
電源３６から５０Ｗのバイアス電力を印加し、例えば、
２．０Ｐａの圧力下で１０分間放電してプラズマを発生
させる。なお、この場合のガス流量比は、例えば、
Ｏ2 ：Ｎ2 ：ＴＭＡｕ＝５０：５０：３である。
のエッチング反応室３１内に、Ｏ2 ＋Ｎ2 ガスからなる
クリーニングガスにＴＭＡｕ（トリメチル金）を添加し
たガスを導入し、励起用ＲＦ電源３７から例えば、４０
０Ｗの高周波電力を印加するとともに、バイアス用ＲＦ
電源３６から５０Ｗのバイアス電力を印加し、例えば、
２．０Ｐａの圧力下で１０分間放電してプラズマを発生
させる。なお、この場合のガス流量比は、例えば、
Ｏ2 ：Ｎ2 ：ＴＭＡｕ＝５０：５０：３である。
【００７３】図４（ｂ）参照
以降は、図３（ｄ）の場合と全く同様に、同じ半導体ウ
ェハを用いて、同じ条件でＴｉＷ層２１の露出部を除去
して、Ａｕ配線層２４を電気的に互いに分離させる。
ェハを用いて、同じ条件でＴｉＷ層２１の露出部を除去
して、Ａｕ配線層２４を電気的に互いに分離させる。
【００７４】この本発明の第２の実施の形態において
も、この様なＴｉＷ層２１のエッチング工程を３０００
枚程度行っても、エッチングの再現性に影響を与える程
度のエッチングレートの急激な変動を見られなかった。
も、この様なＴｉＷ層２１のエッチング工程を３０００
枚程度行っても、エッチングの再現性に影響を与える程
度のエッチングレートの急激な変動を見られなかった。
【００７５】以上においては、半導体チップ領域におけ
るエッチングの場合の問題を解決するための手段を説明
してきたが、Ａｕ等のエッチングレートに対する影響は
半導体チップ領域以外の領域に存在するＡｕ等も同様の
影響を与えるので、ここで、図５及び図６を参照して、
本発明の第３の実施の形態を説明する。
るエッチングの場合の問題を解決するための手段を説明
してきたが、Ａｕ等のエッチングレートに対する影響は
半導体チップ領域以外の領域に存在するＡｕ等も同様の
影響を与えるので、ここで、図５及び図６を参照して、
本発明の第３の実施の形態を説明する。
【００７６】図５（ａ）参照
図５（ａ）は、本発明の第３の実施の形態におけるエッ
チング対象となる半導体ウェハの概略的平面図であり、
ＧａＡｓウェハ５１の中央寄りの領域にはチップ５２が
配置され、ＧａＡｓウェハ５１の周辺部にはＡｕ配線層
等を電解メッキによって形成するための給電パッド５３
が配置されている。
チング対象となる半導体ウェハの概略的平面図であり、
ＧａＡｓウェハ５１の中央寄りの領域にはチップ５２が
配置され、ＧａＡｓウェハ５１の周辺部にはＡｕ配線層
等を電解メッキによって形成するための給電パッド５３
が配置されている。
【００７７】図５（ｂ）参照
図５（ａ）は給電パッド５３の概略的要部断面図であ
り、ＧａＡｓウェハ５１の最表面に設けらえたｎ型Ｇａ
Ａｓキャップ層５４の表面にＳｉＯ2 膜等の層間絶縁膜
５５を介してＡｕ給電パッド５６が設けられており、そ
の上を上層の層間絶縁膜となる、例えば、ポリイミド層
５７が覆っている。
り、ＧａＡｓウェハ５１の最表面に設けらえたｎ型Ｇａ
Ａｓキャップ層５４の表面にＳｉＯ2 膜等の層間絶縁膜
５５を介してＡｕ給電パッド５６が設けられており、そ
の上を上層の層間絶縁膜となる、例えば、ポリイミド層
５７が覆っている。
【００７８】図５（ｃ）参照
図５（ｃ）はチップ５２の抵抗形成領域の概略的要部断
面図であり、ＧａＡｓウェハ５１の最表面に設けらえた
ｎ型ＧａＡｓキャップ層５４の表面にＳｉＯ2膜等の層
間絶縁膜５５を介してＷＳｉ抵抗層５８が設けられてお
り、その上を上層の層間絶縁膜となる、例えば、ポリイ
ミド層５７が覆っている。
面図であり、ＧａＡｓウェハ５１の最表面に設けらえた
ｎ型ＧａＡｓキャップ層５４の表面にＳｉＯ2膜等の層
間絶縁膜５５を介してＷＳｉ抵抗層５８が設けられてお
り、その上を上層の層間絶縁膜となる、例えば、ポリイ
ミド層５７が覆っている。
【００７９】図６（ａ）参照
この様なＧａＡｓウェハ５１に設けたＷＳｉ抵抗層５８
に対するコンタクトホールを形成する場合、コンタクト
ホールの形成工程において給電パッド５３におけるポリ
イミド層５７も除去されてＡｕ給電パッド５６が露出
し、オーバエッチングの際にこのＡｕ給電パッド５６の
表面が多少エッチングされてエッチング反応室３１内に
飛散し、エッチングレートを変動させることになる。
に対するコンタクトホールを形成する場合、コンタクト
ホールの形成工程において給電パッド５３におけるポリ
イミド層５７も除去されてＡｕ給電パッド５６が露出
し、オーバエッチングの際にこのＡｕ給電パッド５６の
表面が多少エッチングされてエッチング反応室３１内に
飛散し、エッチングレートを変動させることになる。
【００８０】そこで、上記の第１の実施の形態と全く同
様にＡｕ層３９を設けたダミーウェハ３８を用いて、Ｓ
Ｆ6 ガスを導入して、発生したプラズマ４０を用いてラ
ンニング処理を行う。この場合も、エッチング反応室３
１内にＳＦ6 ガスを導入して、例えば、２．０Ｐａの圧
力下でプラズマを発生させ、一枚当たり６０秒のプラズ
マエッチングを１０枚行う。
様にＡｕ層３９を設けたダミーウェハ３８を用いて、Ｓ
Ｆ6 ガスを導入して、発生したプラズマ４０を用いてラ
ンニング処理を行う。この場合も、エッチング反応室３
１内にＳＦ6 ガスを導入して、例えば、２．０Ｐａの圧
力下でプラズマを発生させ、一枚当たり６０秒のプラズ
マエッチングを１０枚行う。
【００８１】図６（ｂ）参照
次いで、ダミーウェハ３８を取り出したのち、レジスト
パターン５９を設けたＧａＡｓウェハ５１をステージ３
５上に装着し、エッチング反応室３１内に再びＳＦ6 ガ
スを導入して励起用ＲＦ電力３７によりプラズマ化し、
発生したプラズマを用いて露出するＷＳｉ抵抗層５８を
選択的にエッチングしてコンタクトホール６０を形成す
る。
パターン５９を設けたＧａＡｓウェハ５１をステージ３
５上に装着し、エッチング反応室３１内に再びＳＦ6 ガ
スを導入して励起用ＲＦ電力３７によりプラズマ化し、
発生したプラズマを用いて露出するＷＳｉ抵抗層５８を
選択的にエッチングしてコンタクトホール６０を形成す
る。
【００８２】この第３の実施の形態においても、ＷＳｉ
抵抗層５８のエッチング前に、Ａｕ層をエッチングする
ランニングを行っているので、ＷＳｉ抵抗層５８のエッ
チングを多数回繰り返しても再現性の高いエッチングが
可能になる。
抵抗層５８のエッチング前に、Ａｕ層をエッチングする
ランニングを行っているので、ＷＳｉ抵抗層５８のエッ
チングを多数回繰り返しても再現性の高いエッチングが
可能になる。
【００８３】以上、本発明の各実施の形態を説明してき
たが、本発明は各実施の形態に記載された構成・条件に
限られるものではなく、各種の変更が可能である。例え
ば、上記の各実施の形態においては、エッチングマスク
となって露出しているのがＡｕ配線層であるため、Ａｕ
層を設けたダミーウェハを用いて前処理を行っている
が、この様なエッチングレートの急激な変化は、露出す
る金属が、Ｐｔ、Ｃｕ、或いは、Ａｌの場合にも同様に
見られるので、その場合には、Ｐｔ層、Ｃｕ層、或い
は、Ａｌ層を設けたダミーウェハを前処理すれば良い。
たが、本発明は各実施の形態に記載された構成・条件に
限られるものではなく、各種の変更が可能である。例え
ば、上記の各実施の形態においては、エッチングマスク
となって露出しているのがＡｕ配線層であるため、Ａｕ
層を設けたダミーウェハを用いて前処理を行っている
が、この様なエッチングレートの急激な変化は、露出す
る金属が、Ｐｔ、Ｃｕ、或いは、Ａｌの場合にも同様に
見られるので、その場合には、Ｐｔ層、Ｃｕ層、或い
は、Ａｌ層を設けたダミーウェハを前処理すれば良い。
【００８４】また、この様な露出するＡｕ層等の影響
は、エッチングマスクとして作用する場合だけではな
く、配線層をスパッタリング法等で全面に成膜したの
ち、レジストパターンをマスクとしてエッチングにより
配線層を形成する場合にも同様である。
は、エッチングマスクとして作用する場合だけではな
く、配線層をスパッタリング法等で全面に成膜したの
ち、レジストパターンをマスクとしてエッチングにより
配線層を形成する場合にも同様である。
【００８５】即ち、レジストパターンをマスクとしてＡ
ｕ配線層をミーリングで除去したのち、ＴｉＷバリアメ
タルをプラズマエッチングで除去することになるが、こ
のＴｉＷバリアメタルのエッチング工程において、開口
部において露出するＡｕ配線層の端部がエッチングレー
トの変動に影響を与えるために、この様な場合にも本発
明の前処理は効果的となる。
ｕ配線層をミーリングで除去したのち、ＴｉＷバリアメ
タルをプラズマエッチングで除去することになるが、こ
のＴｉＷバリアメタルのエッチング工程において、開口
部において露出するＡｕ配線層の端部がエッチングレー
トの変動に影響を与えるために、この様な場合にも本発
明の前処理は効果的となる。
【００８６】また、Ａｕの影響は、コンタクトホールの
底部に露出するＡｕ電極或いはＡｕ配線層の場合も同様
であるので、Ａｕが露出する層間絶縁膜のエッチング工
程に対しても、本発明の前処理は有効である。
底部に露出するＡｕ電極或いはＡｕ配線層の場合も同様
であるので、Ａｕが露出する層間絶縁膜のエッチング工
程に対しても、本発明の前処理は有効である。
【００８７】また、上記の第３の実施の形態に示したＷ
Ｓｉ抵抗層等のパターニング工程において、表面に薄い
Ａｕ保護層を設けており、この様なＡｕ保護層も一緒に
エッチングする場合には、ランニング工程においては主
たるエッチング対象であるＷＳｉ層をエッチングするこ
とになるので、前処理としてＡｕ層をエッチングするこ
とによって、エッチングレートの変動を防止することが
できる。
Ｓｉ抵抗層等のパターニング工程において、表面に薄い
Ａｕ保護層を設けており、この様なＡｕ保護層も一緒に
エッチングする場合には、ランニング工程においては主
たるエッチング対象であるＷＳｉ層をエッチングするこ
とになるので、前処理としてＡｕ層をエッチングするこ
とによって、エッチングレートの変動を防止することが
できる。
【００８８】また、上記の第３の実施の形態において
は、チップ領域外に存在するＡｕ層の影響を抑制するた
めに、Ａｕをエッチングする前処理を行っているが、こ
の様なチップ領域外に存在するＡｕ層は給電パッドに限
られるものではなく、本来、ランニングの対象にならな
い位置に存在するＡｕ層等の影響を抑制するためにも、
本発明の前処理は有効である。
は、チップ領域外に存在するＡｕ層の影響を抑制するた
めに、Ａｕをエッチングする前処理を行っているが、こ
の様なチップ領域外に存在するＡｕ層は給電パッドに限
られるものではなく、本来、ランニングの対象にならな
い位置に存在するＡｕ層等の影響を抑制するためにも、
本発明の前処理は有効である。
【００８９】例えば、チップ領域に設ける位置合わせマ
ーク或いは識別マークとしてＡｕ等の金属を用いた場
合、或いは、段差のあるスクライブラインに意図しない
Ａｕ層が付着している場合、さらには、ウェハの側面或
いは裏面に意図しないＡｕ層が付着している場合にも、
本発明の前処理は有効である。
ーク或いは識別マークとしてＡｕ等の金属を用いた場
合、或いは、段差のあるスクライブラインに意図しない
Ａｕ層が付着している場合、さらには、ウェハの側面或
いは裏面に意図しないＡｕ層が付着している場合にも、
本発明の前処理は有効である。
【００９０】さらに、前処理するダミーウェハに設ける
金属は、エッチング工程において露出する金属と同じ金
属である必要はなく、Ａｕ、Ｐｔ、Ｃｕ、或いは、Ａｌ
の内のいずれか一つの金属を用いて前処理した場合に
も、露出する金属がＡｕ、Ｐｔ、Ｃｕ、或いは、Ａｌの
内のいずれであっても、エッチングレートの急激な変動
を抑制することができる。
金属は、エッチング工程において露出する金属と同じ金
属である必要はなく、Ａｕ、Ｐｔ、Ｃｕ、或いは、Ａｌ
の内のいずれか一つの金属を用いて前処理した場合に
も、露出する金属がＡｕ、Ｐｔ、Ｃｕ、或いは、Ａｌの
内のいずれであっても、エッチングレートの急激な変動
を抑制することができる。
【００９１】また、上記の各実施の形態においては、Ｉ
ＣＰエッチング工程として説明しているが、ＩＣＰエッ
チング工程に限られるものではなく、ＩＣＰエッチング
工程と同様に高密度プラズマエッチング工程である、Ｅ
ＣＲエッチング工程、ＭＲＩＥエッチング工程、或い
は、ＶＨＦエッチング工程等にも適用されるものであ
る。
ＣＰエッチング工程として説明しているが、ＩＣＰエッ
チング工程に限られるものではなく、ＩＣＰエッチング
工程と同様に高密度プラズマエッチング工程である、Ｅ
ＣＲエッチング工程、ＭＲＩＥエッチング工程、或い
は、ＶＨＦエッチング工程等にも適用されるものであ
る。
【００９２】また、上記の各実施の形態においては、同
じロットのエッチング工程を前提としているため、クリ
ーニング工程とエッチング工程との間に前処理を行って
いるが、互いに異なったロットをエッチングする場合に
は、複数のエッチング工程の間に前処理を行っても良い
ものである。
じロットのエッチング工程を前提としているため、クリ
ーニング工程とエッチング工程との間に前処理を行って
いるが、互いに異なったロットをエッチングする場合に
は、複数のエッチング工程の間に前処理を行っても良い
ものである。
【００９３】例えば、Ａｕ、Ｐｔ、Ｃｕ、或いは、Ａｌ
の露出段階を含まないロット或いはＡｕ、Ｐｔ、Ｃｕ、
或いは、Ａｌを含まないロットを、Ａｕ、Ｐｔ、Ｃｕ、
或いは、Ａｌの露出段階を含むロットとを連続的に処理
する場合、Ａｕ、Ｐｔ、Ｃｕ、或いは、Ａｌの露出段階
を含まないロット或いはＡｕ、Ｐｔ、Ｃｕ、或いは、Ａ
ｌを含まないロットのエッチング工程と、Ａｕ、Ｐｔ、
Ｃｕ、或いは、Ａｌの露出段階を含むロットのエッチン
グ工程との間で前処理を行えば良い。
の露出段階を含まないロット或いはＡｕ、Ｐｔ、Ｃｕ、
或いは、Ａｌを含まないロットを、Ａｕ、Ｐｔ、Ｃｕ、
或いは、Ａｌの露出段階を含むロットとを連続的に処理
する場合、Ａｕ、Ｐｔ、Ｃｕ、或いは、Ａｌの露出段階
を含まないロット或いはＡｕ、Ｐｔ、Ｃｕ、或いは、Ａ
ｌを含まないロットのエッチング工程と、Ａｕ、Ｐｔ、
Ｃｕ、或いは、Ａｌの露出段階を含むロットのエッチン
グ工程との間で前処理を行えば良い。
【００９４】また、上記第２の実施の形態においては、
ＴＭＡｕを用いているが、ＴＭＡｌ等の他の金属を構成
要素とする有機金属をバブリングして、エッチング反応
室内に導入しても良いものである。
ＴＭＡｕを用いているが、ＴＭＡｌ等の他の金属を構成
要素とする有機金属をバブリングして、エッチング反応
室内に導入しても良いものである。
【００９５】また、上記の第３の実施の形態において
は、エッチング対象をポリイミド層としているが、この
様な現象はポリイミドに限られるものではなく、エッチ
ングレートの急激な変動が起こるエッチング工程に適用
できるものであり、それに伴ってエッチングガスも適宜
変更されるものである。
は、エッチング対象をポリイミド層としているが、この
様な現象はポリイミドに限られるものではなく、エッチ
ングレートの急激な変動が起こるエッチング工程に適用
できるものであり、それに伴ってエッチングガスも適宜
変更されるものである。
【００９６】また、上記の各実施の形態においては、エ
ッチング工程をバリアメタルの除去工程或いはコンタク
トホールの形成工程として説明しているが、バリアメタ
ルの除去工程或いはコンタクトホールの形成工程に限ら
れるものではなく、エッチングの初期段階でＡｕ、Ｐ
ｔ、Ｃｕ、或いは、Ａｌが露出することがなく、エッチ
ングの終了までにＡｕ、Ｐｔ、Ｃｕ、或いは、Ａｌが露
出する工程を有するエッチング工程全般に適用されるも
のである。
ッチング工程をバリアメタルの除去工程或いはコンタク
トホールの形成工程として説明しているが、バリアメタ
ルの除去工程或いはコンタクトホールの形成工程に限ら
れるものではなく、エッチングの初期段階でＡｕ、Ｐ
ｔ、Ｃｕ、或いは、Ａｌが露出することがなく、エッチ
ングの終了までにＡｕ、Ｐｔ、Ｃｕ、或いは、Ａｌが露
出する工程を有するエッチング工程全般に適用されるも
のである。
【００９７】また、上記各実施の形態においては、エッ
チング対象となる半導体ウェハをＨＥＭＴ（高電子移動
度トランジスタ）を形成したIII-Ｖ族化合物半導体装置
として説明しているが、他のデバイスを形成したIII-Ｖ
族化合物半導体装置にも適用されるものであり、さらに
は、シリコン半導体装置にも適用されるものである。
チング対象となる半導体ウェハをＨＥＭＴ（高電子移動
度トランジスタ）を形成したIII-Ｖ族化合物半導体装置
として説明しているが、他のデバイスを形成したIII-Ｖ
族化合物半導体装置にも適用されるものであり、さらに
は、シリコン半導体装置にも適用されるものである。
【００９８】さらには、本発明は、半導体装置の製造工
程に限られるものではなく、誘電体デバイス等の他の電
子デバイスのエッチング工程或いは実装回路基板にも適
用されるものである。
程に限られるものではなく、誘電体デバイス等の他の電
子デバイスのエッチング工程或いは実装回路基板にも適
用されるものである。
【００９９】
【発明の効果】本発明によれば、特定金属が露出するエ
ッチング工程に先立って、特定金属をエッチング反応室
内に導入するための前処理を行っているので、特定金属
の飛散に起因するエッチングレートの急激な変動を抑制
することができ、再現性の良好な微細加工が可能にな
り、ひいては、半導体装置をはじめとする電子デバイス
の高集積化及び信頼性の向上に寄与するところが大き
い。
ッチング工程に先立って、特定金属をエッチング反応室
内に導入するための前処理を行っているので、特定金属
の飛散に起因するエッチングレートの急激な変動を抑制
することができ、再現性の良好な微細加工が可能にな
り、ひいては、半導体装置をはじめとする電子デバイス
の高集積化及び信頼性の向上に寄与するところが大き
い。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の途中までの製造工
程の説明図である。
程の説明図である。
【図３】本発明の第１の実施の形態の図２以降の製造工
程の説明図である。
程の説明図である。
【図４】本発明の第２の実施の形態の製造工程の説明図
である。
である。
【図５】本発明の第３の実施の形態におけるエッチング
対象となる半導体ウェハの概略的構成図である。
対象となる半導体ウェハの概略的構成図である。
【図６】本発明の第３の実施の形態の製造工程の説明図
である。
である。
【図７】従来の配線層形成工程の途中までの説明図であ
る。
る。
【図８】従来の配線層形成工程の図７以降の説明図であ
る。
る。
【図９】従来のＴｉＷ層のエッチング工程における問題
点の説明図である。
点の説明図である。
【図１０】従来のポリイミド層のエッチング工程におけ
る問題点の説明図である。
る問題点の説明図である。
１ エッチング装置
２ エッチング反応室
３ ダミー基板
４ 特定金属
５ プラズマ
１１ ｎ型ＡｌＧａＡｓ電子供給層
１２ ｎ型ＧａＡｓキャップ層
１３ ソース・ドレイン電極
１４ ＡｕＧｅ層
１５ Ａｕ層
１６ Ｔ型ゲート電極
１７ Ｐｔ層
１８ Ａｕ層
１９ ポリイミド層
２０ コンタクトホール
２１ ＴｉＷ層
２２ Ａｕシード層
２３ レジストパターン
２４ Ａｕ配線層
３１ エッチング反応室
３２ 石英板
３３ プレーナコイル
３４ 石英窓
３５ ステージ
３６ バイアス用ＲＦ電源
３７ 励起用ＲＦ電源
３８ ダミーウェハ
３９ Ａｕ層
４０ プラズマ
４１ ＴＭＡｕガス
５１ ＧａＡｓウェハ
５２ チップ
５３ 給電パッド
５４ ｎ型ＧａＡｓキャップ層
５５ 層間絶縁膜
５６ Ａｕ給電パッド層
５７ ポリイミド層
５８ ＷＳｉ抵抗層
５９ レジストパターン
６０ コンタクトホール
６１ ｎ型ＡｌＧａＡｓ電子供給層
６２ ｎ型ＧａＡｓキャップ層
６３ ソース・ドレイン電極
６４ ＡｕＧｅ層
６５ Ａｕ層
６６ Ｔ型ゲート電極
６７ Ｐｔ層
６８ Ａｕ層
６９ ポリイミド層
７０ コンタクトホール
７１ ＴｉＷ層
７２ Ａｕシード層
７３ レジストパターン
７４ Ａｕ配線層
８１ エッチング反応室
８２ 石英板
８３ プレーナコイル
８４ 石英窓
８５ ステージ
８６ バイアス用ＲＦ電源
８７ 励起用ＲＦ電源
８８ ダミーウェハ
８９ ＴｉＷ層
９０ プラズマ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F004 AA01 DA18 DB12 DB17 EA21
EB01 EB02
5F033 GG02 HH07 HH08 HH11 HH13
HH23 HH28 JJ01 JJ13 JJ23
KK13 KK14 MM05 MM13 MM18
NN06 NN07 PP15 PP27 PP33
QQ08 QQ09 QQ11 QQ12 QQ14
QQ15 QQ27 QQ37 RR22 XX00
XX03
5F102 FA00 GB01 GC01 GD01 GJ05
GK06 GL04 GM06 GN05 GQ01
GR04 GS01 GS04 GT03 GV05
HC01 HC15
Claims (25)
- 【請求項１】 プラズマエッチングの開始から終了まで
の間に、エッチングレートの変動に影響を与える特定金
属の露出段階が無いか、エッチングマスクから露出する
位置に特定金属が位置しないか、半導体基板のエッチン
グ対象面以外の面に特定金属が位置するか、或いは、エ
ッチングマスクの有無にかかわらず、露出する特定金属
の膜厚が、他のエッチング対象物の膜厚よりも薄い場合
のいずれかのエッチング工程を有する半導体装置の製造
方法において、エッチングの開始前の前処理として、前
記特定金属をプラズマエッチングすることを特徴とする
半導体装置の製造方法。 - 【請求項２】 上記前処理が、ダミー基板上に設けた上
記特定金属をプラズマエッチングする工程であることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 プラズマエッチングの開始から終了まで
の間に、エッチングレートの変動に影響を与える特定金
属の露出段階が無いか、エッチングマスクから露出する
位置に特定金属が位置しないか、半導体基板のエッチン
グ対象面以外の面に特定金属が位置するか、或いは、エ
ッチングマスクの有無にかかわらず、露出する特定金属
の膜厚が、他のエッチング対象物の膜厚よりも薄い場合
のいずれかのエッチング工程を有する半導体装置の製造
方法において、エッチングの開始前の前処理として、前
記特定金属を含有するガスをエッチング反応室に導入す
る工程を含む処理を行うことを特徴とする半導体装置の
製造方法。 - 【請求項４】 上記前処理において、上記特定金属を含
有するガスをエッチング反応室に導入したのち、プラズ
マを発生させることを特徴とする請求項３記載の半導体
装置の製造方法。 - 【請求項５】 上記露出対象となる特定金属と、上記前
処理における特定金属とが、同じ金属であることを特徴
とする請求項１乃至４のいずれか１項に記載の半導体装
置の製造方法。 - 【請求項６】 上記露出対象となる特定金属と、上記前
処理における特定金属とが、異なった金属であることを
特徴とする請求項１乃至４のいずれか１項に記載の半導
体装置の製造方法。 - 【請求項７】 上記特定金属が、Ａｕ、Ｐｔ、Ｃｕ、或
いは、Ａｌのいずれかであることを特徴とする請求項５
または６に記載の半導体装置の製造方法。 - 【請求項８】 上記前処理を、エッチング装置のクリー
ニング工程と、上記エッチング工程との間に行うことを
特徴とする請求項１乃至７のいずれか１項に記載の半導
体装置の製造方法。 - 【請求項９】 上記前処理を、複数回のエッチング工程
の間に行うことを特徴とする請求項１乃至７のいずれか
１項に記載の半導体装置の製造方法。 - 【請求項１０】 上記プラズマエッチング工程が、高密
度プラズマエッチング工程であることを特徴とする請求
項１乃至９のいずれか１項に記載の半導体装置の製造方
法。 - 【請求項１１】 上記高密度プラズマエッチングが、誘
導結合型プラズマエッチング、電子サイクロトロン共鳴
エッチング、マグネトロン反応性イオンエッチング、或
いは、ＶＨＦエッチングのいずれかであることを特徴と
する請求項１０記載の半導体装置の製造方法。 - 【請求項１２】 上記前処理後に、上記プラズマエッチ
ング工程を複数回行うことを特徴とする請求項１乃至１
１のいずれか１項に記載の半導体装置の製造方法。 - 【請求項１３】 上記エッチング工程におけるエッチン
グ対象が、上記特定金属との他の材料とからなり、前記
特定金属のエッチング除去される膜厚が、前記他の材料
の膜厚よりも薄いことを特徴とする請求項１乃至１２の
いずれか１項に記載の半導体装置の製造方法。 - 【請求項１４】 上記エッチング開始から終了の間に、
前記エッチング工程の前にパターニングされた上記特定
金属が露出する工程が含まれていることを特徴とする請
求項１または３に記載の半導体装置の製造方法。 - 【請求項１５】 上記パターニングされた特定金属の膜
厚が、上記エッチング工程において除去される層の膜厚
よりも厚いことを特徴とする請求項１４記載の半導体装
置の製造方法。 - 【請求項１６】 上記パターニングされた特定金属が、
上記エッチング工程においてエッチングマスクの側壁か
ら露出していることを特徴とする請求項１４記載の半導
体装置の製造方法。 - 【請求項１７】 上記パターニングされた特定金属を、
上記エッチング工程においてエッチングマスクとして用
いることを特徴とする請求項１４記載の半導体装置の製
造方法。 - 【請求項１８】 上記パターニングされた特定金属が、
配線パターン或いは電極パターンのいずれかであること
を特徴とする請求項１４記載の半導体装置の製造方法。 - 【請求項１９】 上記パターニングされた特定金属が、
位置合わせマーク或いは識別マークのいずれかであるこ
とを特徴とする請求項１４記載の半導体装置の製造方
法。 - 【請求項２０】 上記パターニングされた特定金属が、
半導体基板上のチップ領域の外側に配置されていること
を特徴とする請求項１４記載の半導体装置の製造方法。 - 【請求項２１】 上記パターニングされた特定金属が、
半導体基板上の周辺部に配置されていることを特徴とす
る請求項２０記載の半導体装置の製造方法。 - 【請求項２２】 上記パターニングされた特定金属が、
半導体基板上のスクライブライン上に配置されているこ
とを特徴とする請求項２０記載の半導体装置の製造方
法。 - 【請求項２３】 上記半導体基板のエッチング対象面以
外の面に位置する特定金属が、半導体基板の側面に配置
されていることを特徴とする請求項１または３に記載の
半導体装置の製造方法。 - 【請求項２４】 上記半導体基板のエッチング対象面以
外の面に位置する特定金属が、半導体基板のエッチング
される面と反対側の面に配置されていることを特徴とす
る請求項１または３に記載の半導体装置の製造方法。 - 【請求項２５】 上記前処理においてエッチングする特
定金属のエッチング前の膜厚が、上記エッチング工程に
おいて除去される層よりも厚いことを特徴とする請求項
２３または２４に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317666A JP3624375B2 (ja) | 2001-10-16 | 2001-10-16 | 半導体装置の製造方法 |
| US10/270,078 US6638873B2 (en) | 2001-10-16 | 2002-10-15 | Semiconductor device producing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001317666A JP3624375B2 (ja) | 2001-10-16 | 2001-10-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003124194A true JP2003124194A (ja) | 2003-04-25 |
| JP3624375B2 JP3624375B2 (ja) | 2005-03-02 |
Family
ID=19135498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001317666A Expired - Fee Related JP3624375B2 (ja) | 2001-10-16 | 2001-10-16 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6638873B2 (ja) |
| JP (1) | JP3624375B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064415B1 (en) | 2002-08-13 | 2006-06-20 | Newport Fab Llc | Self-aligned bipolar transistor having increased manufacturability |
| US6979626B2 (en) * | 2002-08-13 | 2005-12-27 | Newport Fab, Llc | Method for fabricating a self-aligned bipolar transistor having increased manufacturability and related structure |
| JP4287383B2 (ja) * | 2003-05-09 | 2009-07-01 | 富士通株式会社 | レジストの加工方法及び半導体装置の製造方法 |
| JP5002982B2 (ja) * | 2005-04-15 | 2012-08-15 | 住友電気工業株式会社 | 単結晶ダイヤモンドの製造方法 |
| JP5211728B2 (ja) * | 2007-02-07 | 2013-06-12 | 住友電気工業株式会社 | 半導体光素子を作製する方法 |
| US8232647B2 (en) * | 2008-02-21 | 2012-07-31 | International Business Machines Corporation | Structure and process for metallization in high aspect ratio features |
| JP2010245365A (ja) * | 2009-04-08 | 2010-10-28 | Sony Corp | 半導体発光素子組立体の製造方法、半導体発光素子、電子機器、及び、画像表示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0487329A (ja) * | 1990-07-31 | 1992-03-19 | Oki Electric Ind Co Ltd | ドライエッチング方法 |
| JPH0684851A (ja) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | プラズマエッチング方法およびプラズマ処理装置 |
| JPH07335626A (ja) * | 1994-06-10 | 1995-12-22 | Hitachi Ltd | プラズマ処理装置およびプラズマ処理方法 |
| JPH11145112A (ja) * | 1997-11-07 | 1999-05-28 | Nec Corp | パターニング方法 |
| JPH11162943A (ja) * | 1997-12-02 | 1999-06-18 | Matsushita Electron Corp | 半導体装置の製造方法および製造装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526867A (en) * | 1988-11-10 | 1996-06-18 | Lanxide Technology Company, Lp | Methods of forming electronic packages |
| US20020076935A1 (en) * | 1997-10-22 | 2002-06-20 | Karen Maex | Anisotropic etching of organic-containing insulating layers |
| TW505984B (en) * | 1997-12-12 | 2002-10-11 | Applied Materials Inc | Method of etching patterned layers useful as masking during subsequent etching or for damascene structures |
| US6303266B1 (en) * | 1998-09-24 | 2001-10-16 | Kabushiki Kaisha Toshiba | Resin useful for resist, resist composition and pattern forming process using the same |
| US6503818B1 (en) * | 1999-04-02 | 2003-01-07 | Taiwan Semiconductor Manufacturing Company | Delamination resistant multi-layer composite dielectric layer employing low dielectric constant dielectric material |
| US6399512B1 (en) * | 2000-06-15 | 2002-06-04 | Cypress Semiconductor Corporation | Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer |
| US6680831B2 (en) * | 2000-09-11 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistive element, method for manufacturing the same, and method for forming a compound magnetic thin film |
| JP2002353563A (ja) * | 2001-05-24 | 2002-12-06 | Rohm Co Ltd | 半導体発光素子およびその製法 |
-
2001
- 2001-10-16 JP JP2001317666A patent/JP3624375B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-15 US US10/270,078 patent/US6638873B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0487329A (ja) * | 1990-07-31 | 1992-03-19 | Oki Electric Ind Co Ltd | ドライエッチング方法 |
| JPH0684851A (ja) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | プラズマエッチング方法およびプラズマ処理装置 |
| JPH07335626A (ja) * | 1994-06-10 | 1995-12-22 | Hitachi Ltd | プラズマ処理装置およびプラズマ処理方法 |
| JPH11145112A (ja) * | 1997-11-07 | 1999-05-28 | Nec Corp | パターニング方法 |
| JPH11162943A (ja) * | 1997-12-02 | 1999-06-18 | Matsushita Electron Corp | 半導体装置の製造方法および製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3624375B2 (ja) | 2005-03-02 |
| US20030092286A1 (en) | 2003-05-15 |
| US6638873B2 (en) | 2003-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438212A (en) | Semiconductor device with heat dissipation structure | |
| US6716761B2 (en) | Method of forming fine patterns | |
| KR100647459B1 (ko) | 티형 또는 감마형 게이트 전극의 제조방법 | |
| US5110411A (en) | Method of isotropically dry etching a poly/WSix sandwich structure | |
| US4977100A (en) | Method of fabricating a MESFET | |
| US6358429B1 (en) | Electronic device and method for producing the same | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| US6855638B2 (en) | Process to pattern thick TiW metal layers using uniform and selective etching | |
| US6251796B1 (en) | Method for fabrication of ceramic tantalum nitride and improved structures based thereon | |
| US5322806A (en) | Method of producing a semiconductor device using electron cyclotron resonance plasma CVD and substrate biasing | |
| JP3624375B2 (ja) | 半導体装置の製造方法 | |
| US6008132A (en) | Dry etching suppressing formation of notch | |
| US20080188066A1 (en) | Method for fabricating a semiconductor device | |
| JP3624376B2 (ja) | 半導体装置の製造方法 | |
| US6383853B2 (en) | Method of fabricating semiconductor device | |
| JPH08222694A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH01228133A (ja) | 半導体装置の製造方法 | |
| US6261965B1 (en) | Effective removal of undesirably formed silicon carbide during the manufacture of semiconductor device | |
| JP2629600B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6323669B2 (ja) | ||
| JP2658884B2 (ja) | 半導体装置の製造方法 | |
| JP2513801B2 (ja) | 半導体装置の製造方法 | |
| JP2639402B2 (ja) | 酸化物層のテーパーエッチング方法 | |
| JP3353773B2 (ja) | 半導体装置の製造方法 | |
| JPH0653249A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |