JP5211728B2

JP5211728B2 - 半導体光素子を作製する方法

Info

Publication number: JP5211728B2
Application number: JP2008026892A
Authority: JP
Inventors: 俊夫野間口
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2007-02-07
Filing date: 2008-02-06
Publication date: 2013-06-12
Anticipated expiration: 2028-02-06
Also published as: JP2008218996A; US7553774B2; US20080200004A1

Description

本発明は、半導体光素子を作製する方法に関する。

特許文献１には、位置検出マーク作成方法が記載されている。この方法では、半導体基板の表面の一部をエッチングしてパターンを形成する。このパターン上に選択成長させた半導体結晶層を位置検出マークとして用いる。これによって、複合化素子を製造するための半導体結晶の選択成長において、同一基板上に膜厚や結晶構造が異なる結晶を成長させる際、パターン合わせが容易な位置検出マークを能率よく作成できる。
特開平１０−６４７８１号公報

しかしながら、ウエットエッチングにより化合物半導体基板の表面の一部をエッチングしてパターンを形成すると、電子ビーム露光装置による検出が良好ではない。ドライエッチングにより化合物半導体基板の表面の一部をエッチングしてパターンを形成すると、作製された半導体光素子の信頼性の確保のために負担が生じる。

本発明は、このような事情を鑑みて為されたものであり、電子ビーム露光装置を用いて回折格子のためのパターンを描画する際に良好なアライメントが可能な、半導体光素子を作製する方法を提供することを目的とする。

本発明の一側面は、半導体光素子を作製する方法である。この方法は、（ａ）電子ビーム露光のアライメントマークのための絶縁体を第１のIII−Ｖ化合物半導体領域の主面の一部上に形成する工程と、（ｂ）前記絶縁体を形成した後に、第２のIII−Ｖ化合物半導体領域を前記第１のIII−Ｖ半導体領域上に選択的に形成する工程と、（ｃ）前記第２のIII−Ｖ化合物半導体領域を形成した後に、電子ビーム露光のためのアライメントを行う工程と、（ｄ）回折格子のためのパターンを有するレジストを電子ビーム露光法で形成する工程とを備え、前記絶縁体の高さは前記第２のIII−Ｖ化合物半導体領域の厚さより大きい。

この方法によれば、絶縁体を形成した後に第２のIII−Ｖ化合物半導体領域を形成するけれども、絶縁体上には半導体が堆積されない。絶縁体の高さが第２のIII−Ｖ化合物半導体領域の厚さ以上であるので、第２のIII−Ｖ化合物半導体領域内に設けられた絶縁体は、電子ビーム露光のためのアライメントのために好適である。このため、適切なアライメントの後に、回折格子のためのパターンを有するレジストを電子ビーム露光法で形成できる。

本発明に係る作製方法では、前記第２のIII−Ｖ化合物半導体領域を形成した後に、前記絶縁体の除去により前記第２のIII−Ｖ化合物半導体領域に凹みを形成して、前記アライメントマークを形成する工程を更に備えることができる。前記電子ビーム露光のためのアライメントは、前記凹みを用いて行われる。或いは、電子ビーム露光は前記絶縁体を除去すること無く行われることができる。

この方法によれば、絶縁体の高さが第２のIII−Ｖ化合物半導体領域の厚さより大きいので、この第２のIII−Ｖ化合物半導体領域を形成した後において、III−Ｖ化合物半導体に対して選択的に絶縁体を除去できる。この除去により形成された第２のIII−Ｖ化合物半導体領域の凹みは、電子ビーム露光のためのアライメントのために好適である。このため、適切なアライメントの後に、回折格子のためのパターンを有するレジストを電子ビーム露光法で形成できる。

本発明に係る作製方法では、前記第２のIII−Ｖ化合物半導体領域は、当該半導体光素子の活性層のための一または複数の半導体膜を含むことができる。この方法によれば、活性層上に回折格子のためのパターンを形成できる。

本発明に係る作製方法は、（ｆ）前記第１のIII−Ｖ化合物半導体領域上に単一の絶縁膜を形成する工程と、（ｇ）前記絶縁膜をエッチングして前記絶縁体を形成する工程とを更に備えることができる。

この作製方法よれば、単一の絶縁膜を用いるので、薄い膜を繰り返し成膜する煩雑さを避けることができる。

本発明に係る作製方法では、前記絶縁膜は、誘導結合プラズマＣＶＤ法で形成される。誘導結合プラズマＣＶＤ法は、低応力の膜を形成できるので、比較的厚い絶縁膜の形成に好適である。

本発明に係る作製方法では、前記絶縁膜の厚さは２マイクロメートル以上であることができる。この程度の厚みの絶縁膜であれば、複数の半導体膜を積層しても、絶縁体の上部が半導体積層の上面から突出する。

本発明に係る作製方法は、（ｈ）前記パターン形成されたレジストを用いて前記第２のIII−Ｖ化合物半導体領域をエッチングして、前記第２のIII−Ｖ化合物半導体領域に回折格子のための構造を形成する工程と、（ｉ）前記周期構造を覆うようにIII−Ｖ化合物半導体を堆積する工程とを更に備えることができる。
この作製方法によれば、適切なアライメントによりパターン形成されたレジストを用いて、回折格子を形成できる。

本発明に係る作製方法では、前記絶縁体はシリコン無機化合物からなることができる。絶縁体をシリコン無機化合物で形成すれば、絶縁体を形成した第１のIII−Ｖ化合物半導体領域上に化合物半導体の選択成長を行うことができると共に、選択成長の後に絶縁体を化合物半導体に対して選択的に除去できる。

本発明に係る作製方法では、前記絶縁体は、前記第１のIII−Ｖ化合物半導体領域の前記主面に交差する方向に延びる側面を有することができる。この作製方法によれば、第２のIII−Ｖ化合物半導体領域が絶縁体の側面に応じた形状に成長される。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、半導体光素子を作製する方法が提供される。この半導体光素子を作製する方法によれば、電子ビーム露光装置を用いて回折格子のためのパターンを描画する際に良好なアライメントが可能になる。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体光素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１〜図６は、本実施の形態に係る半導体光素子を作製する方法の主要な工程を概略的に示す図面である。半導体光素子としては、例えば分布帰還型（ＤＦＢ）半導体レーザである。

図１（ａ）に示されるように、半導体結晶成長のための基板として、例えばＩｎＰ基板１１を準備する。ＩｎＰ基板１１は、入手可能なIII−Ｖ化合物半導体基板の一つであり、半導体結晶成長の下地のためのIII−Ｖ化合物半導体領域を提供できる。本実施の形態の理解を容易にするために、引き続く説明では、ＩｎＰ基板１１を参照しながら行われるけれども、本発明は、例示された特定の基板のみ限定されるものではない。例えば基板として、ＧａＡｓ、ＩｎＰ、ＧａＮ等といった半導体基板を使用できる。

図１（ｂ）に示されるように、ＩｎＰ基板１１の主面１１ａには、絶縁膜１３を形成する。この絶縁膜１３の厚さは、これら説明される工程において形成されるIII−Ｖ化合物半導体領域（積層領域）の厚さより大きい。好適な実施例では、絶縁膜１３は、例えばシリコン無機化合物、アルミニウム無機化合物等からなることができる。シリコン無機化合物としては、酸素および窒素の少なくともいずれか一方を含むシリコン化合物であり、具体的には酸化シリコン（例えば、ＳｉＯ_２）、窒化シリコン（例えばＳｉＮ）等を用いることができる。アルミニウム無機化合物は、酸化アルミニウム（例えばＡｌ_２O_３）であることができる。例えば絶縁膜１３が酸化シリコンからなるとき、絶縁膜１３を、例えば誘導結合プラズマ・化学的気相成長法（ＩＣＰ−ＣＶＤ）で形成することが好ましい。ＩＣＰ−ＣＶＤ法は、低応力の膜を形成できるので、絶縁膜１３が比較的厚い場合でも使用できる。また、低応力の絶縁膜であれば、基板に与えるストレスを小さくできるという利点がある。絶縁膜１３が単一成膜で形成されるのであれば、薄い膜を繰り返し成膜による煩雑さを避けることができる。

ＩＣＰ−ＣＶＤ法における成膜条件の一例は
成膜ガス：ＴＥＯＳ
ＴＥＯＳ流量：１０ｓｃｃｍ
Ｏ２流量：１００ｓｃｃｍ
プラズマ発生用高周波電源：１０００ワット
屈折率調整用高周波電源：０〜３００ワット
成膜圧力：５Ｐａ
基板温度：摂氏４００度以下
成膜レート：３００ｎｍ／分
である。ＩＣＰ−ＣＶＤ法によれば、例えば５μｍ程度までのＳｉＯ_２膜を形成できる。

絶縁膜１３の厚さは２マイクロメートル以上であれば、後の工程において複数のIII−V化合物半導体膜を積層しても、半導体積層の上面から絶縁体の上部が突出している。

図１（ｃ）に示されるように、絶縁膜１３の主面１３ａ上にマスク１７を形成する。マスク１７は、後の工程において電子ビーム露光（以下、「ＥＢ露光」と記す）工程におけるアライメントに使用されるマークのためのパターンを有する。マスク１７としては、例えばレジストからなり、例えばフォトリソグラフィを用いてパターン形成される。

図２（ａ）に示されるように、マスク１７を用いて絶縁膜１３をエッチングする。このエッチングは、例えばドライエッチングにより行われる。このエッチングにより絶縁膜の一部が選択的に除去されて、複数の絶縁体１９が基板１１の主面１１ａの一部上に形成される。絶縁体１９は、ＥＢ露光のアライメントマークのために好適な形状を有している。例えば、絶縁体１９は、アライメントのための基準点に位置しており、例えば柱状を成すことができる。

図２（ｂ）に示されるように、絶縁体１９を形成した後に、III−Ｖ化合物半導体領域をＩｎＰ基板１１の主面１１ａ上に形成する。本実施例では、III−Ｖ化合物半導体領域は積層領域２１である。積層領域２１は側面２１ａを有している。側面２１ａは、絶縁体１９の各々の側面と接触しており、また絶縁体１９の各々の側面は、ＩｎＰ基板１１の主面１１ａに交差する方向、例えばほぼ垂直の方向に延びている。側面２１ａは、ＩｎＰ基板１１の主面１１ａに交差する方向、例えばほぼ垂直の方向に延びている。積層領域２１は、例えば複数のIII−Ｖ化合物半導体層２３、２５、２７、２９を含むことができる。これらのIII−Ｖ化合物半導体層２３、２５、２７、２９は、有機金属気相成長炉を用いて成長されることが好ましい。III−Ｖ化合物半導体層２３は、例えば第１導電型クラッド層のために形成される。第１導電型クラッド層は、例えばｎ型ＩｎＰからなることができる。III−Ｖ化合物半導体層２５は、第１の光ガイド層のために形成されることができる。III−Ｖ化合物半導体層２５は、例えばｎ型ＧａＩｎＡｓＰ半導体からなることができる。III−Ｖ化合物半導体層２７は、当該半導体光素子の活性層のために形成されることができる。活性層は、例えば、バルク構造、単一量子井戸構造または多重量子井戸構造を有することができる。III−Ｖ化合物半導体層２９は、第２ガイド層であり、ｎ型ＧａＩｎＡｓＰ等からなることができる。ＥＢ露光に先立って、活性層のための結晶成長を行うので、回折格子は、第２ガイド層及び活性層上に形成される。

必要な場合には、図２（ｃ）に示されるように、絶縁体１９を除去する。この除去には、例えばウエットエッチングを用いることができる。絶縁体１９がシリコン酸化物からなるときは、フッ化水素酸等を用いてシリコン酸化物を選択的に除去できる。絶縁体１９を除去しても、積層領域２１の半導体はエッチングされない。積層領域２１の形成に先立って絶縁体１９を形成した後に、絶縁体１９を除去すると、絶縁体１９の形状に対応した孔が積層領域２１に形成される。この除去により、エピタキシャルウエハＥ１が形成される。エピタキシャルウエハＥ１には、凹部３１が形成されている。つまり、凹部３１には、積層領域２１の切り立った壁面２１ａが現れる。絶縁体１９の除去によって、積層領域２１には、積層領域２１の半導体の結晶面に依存しない段差３３が形成される。側面２１ａは、積層領域２１の上面に交差する方向、例えばほぼ垂直の方向に延びている。

積層領域２１を形成した後に、ＥＢ露光のためのアライメントを行う。アライメントに先立って、図３（ａ）に示されるように、ＥＢ用のレジスト３２を塗布する。ＥＢ露光のためのアライメントは、段差３３（凹部３１）を用いて行われる。図３（ａ）には、代表的に２個の段差３３（凹部３１）が示されている。

この方法によれば、絶縁体１９の高さが積層領域２１の厚さより大きいので、この積層領域２１を形成した後において、積層領域２１に対して選択的に絶縁体１９を除去できる。この除去により形成された積層領域２１の凹み３１は、ＥＢ露光のためのアライメントのために好適である。このため、適切なアライメントの後に、図３（ｂ）に示されるように、レジストのマスク３５をＥＢ露光および現像によりエピタキシャルウエハＥ１上に形成できる。マスク３５は、例えば、回折格子のためのパターン３５ａ、３５ｂ、３５ｃを有する。

図３（ｃ）に示されるように、パターン形成されたマスク３５を用いて積層領域２１をエッチングする。エッチングの後に、マスク３５を除去する。エッチングにより、回折格子のための構造３７ａ、３７ｂ、３７ｃが積層領域２１に形成される。

図４（ａ）に示されるように、周期構造３７ａ、３７ｂ、３７ｃを覆うようにIII−Ｖ化合物半導体３９を堆積する。この工程において、適切なアライメントによりパターン形成されたマスク３５を用いて、回折格子４１ａ、４１ｂ、４１ｃが形成された。III−Ｖ化合物半導体３９は、第１の第２導電型クラッドであることができる。第２導電型クラッドは、例えばｐ型ＩｎＰからなることができる。III−Ｖ化合物半導体４０がIII−Ｖ化合物半導体３９上に堆積される。このIII−Ｖ化合物半導体４０は第２導電型キャップ層であることができ、また第２導電型キャップ層は、例えばＧａＩｎＡｓからなる。

次いで、図４（ｂ）に示されるように、積層構造２１およびIII−Ｖ化合物半導体３９、４０からなるメサ導波路構造４３ａ、４３ｂ、４３ｃを形成する。メサ導波路構造４３ａ、４３ｂ、４３ｃの各々は、積層構造２１およびIII−Ｖ化合物半導体３９、４０の一部分を含む。絶縁膜が、III−Ｖ化合物半導体４０上に形成される。この絶縁膜は、例えばＳｉＯ_２やＳｉＮといったシリコン酸化物及びシリコン窒化物からなり、該シリコン酸化物及びシリコン窒化物は、プラズマ化学的気相成長（ｐ−ＣＶＤ）法で形成されることができる。シリコン酸化物を形成するための原料として、シラン及び酸素を使用できる。シリコン窒化物を形成するための原料として、シラン及び窒素を使用できる。絶縁膜の厚みは、約０．１マイクロメートルである。この後に、絶縁膜上にレジストを塗布する。塗布の後に、メサ導波路構造４３ａ、４３ｂ、４３ｃを形成するためのマスクのパターンがレジストに転写される。次いで、レジストのマスクを用いることによって、メサ導波路構造４３ａ、４３ｂ、４３ｃを形成するためのレジストマスクと同じパターンが絶縁膜に転写される。この後に、レジストを除去する。図５（ａ）に示されるように、絶縁膜からなるマスク４２が、III−Ｖ化合物半導体４０上に形成される。メサ導波路構造４３ａ、４３ｂ、４３ｃの形成のためのパターンは、回折格子４１ａ、４１ｂ、４１ｃ上に位置すべきである。このために、パターン形成のためのアライメントは、例えば凹部３１に対して行われる。図５（ｂ）に示されるように、絶縁物のマスク４２を用いてウエットエッチングにより形成される。このウエットエッチング処理において、臭化メタノールをエッチャントとして使用できる。メサ導波路構造４３ａ、４３ｂ、４３ｃは、それぞれ、活性層を含む半導体積層の一部と回折格子４１ａ、４１ｂ、４１ｃを有する。
或いは、上記のウエットエッチング処理の前に、半導体積層２１のアライメントマークエリア上に絶縁層を形成して、アライメントマークの表面を覆うようにしてもよい。ウエットエッチング処理において、アライメントマークエリアの凹部３１はエッチングされることなく、そのまま残る。

図４（ｃ）に示されるように、メサ導波路構造４３ａ、４３ｂ、４３ｃを埋め込むための埋め込み層４５の選択成長を有機金属気相成長炉を用いて行う。埋め込み層４５は、メサ導波路構造４３ａ、４３ｂ、４３ｃの側面を覆う。埋め込み層４５は、メサ導波路構造４３ａ、４３ｂ、４３ｃ上に位置する絶縁膜上には成長されない。例えば、埋め込み再成長によりＩｎＰ半導体が成長される。図５（ｃ）に示されるように、埋め込み層４５は、ｐ型ＩｎＰ層４５ａ及びｎ型ＩｎＰ層４５ｂを含む。次いで、埋め込み再成長の後に、第２の第２導電型クラッド４７および第２導電型コンタクト層４９を有機金属気相成長炉を用いて成長する。第２導電型クラッド４７は、例えばｐ型ＩｎＰからなることができ、第２導電型コンタクト層４９は、例えばｐ型ＧａＩｎＡｓから成ることができる。

再び図４（ｃ）を参照すると、第２導電型コンタクト層４９上に絶縁膜５１を堆積する。絶縁膜５１は、例えばシリコン酸化物から成り、これは例えばプラズマＣＶＤ法で形成される。絶縁膜５１の厚さは、約０．１マイクロメートルである。

図６（ａ）に示されるように、絶縁膜５１には電極窓５３ａ、５３ｂ、５３ｃが形成される。電極窓５３ａ、５３ｂ、５３ｃには、第２導電型コンタクト層４９の上面が露出している。電極窓５３ａ、５３ｂ、５３ｃは、メサ導波路構造４３ａ、４３ｂ、４３ｃ上に位置すべきである。このために、電極窓５３ａ、５３ｂ、５３ｃの形成のためのアライメントは、例えば凹部３１に対して行われる。

次いで、図６（ｂ）に示されるように、電極窓５３ａ、５３ｂ、５３ｃをそれぞれ覆うように第１の電極５５ａ、５５ｂ、５５ｃを形成する。第１の電極５５ａ、５５ｂ、５５ｃは、例えば、半導体レーザのためのアノードである。

基板１１を適切な厚さに研削した後に、図６（ｃ）に示されるように、基板１１の裏面に第２の電極５７を形成する。第２の電極５７は、例えば、半導体レーザのためのカソードである。

上記の実施の形態に係る作製方法は、積層領域２１を形成した後に、アライメントマークのために、絶縁体１９の除去により凹部３１を積層領域２１に形成するけれども、絶縁体１９を除去すること無く、ＥＢ露光のためのアライメントを行うことができる。この方法によれば、絶縁体１９を形成した後に積層領域２１を形成するけれども、絶縁体１９上には半導体が堆積されない。絶縁体１９の高さが積層領域２１の厚さより大きいので、積層領域２１内に設けられた絶縁体１９は、ＥＢ露光のためのアライメントのために好適である。このため、適切なアライメントの後に、回折格子のためのパターンを有するレジストを電子ビーム露光法で形成できる。また、絶縁体１９は積層領域２１からと突出しており、電子ビーム露光用のアライメントマークとして使用でき、良好なアライメント精度が提供される。電子ビーム露光によって、エピタキシャルウエハ上に、回折格子のアレイが形成される。

また、本実施の形態では、活性層を成長した後に回折格子を形成したけれども、活性層の形成に先立て回折格子を形成することができる。

以上説明したように、実施の形態において説明された方法によれば、良好な視認性のアライメントマークを形成できる。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本実施の形態では、例えば、一次元回折格子を有するＩｎＰ系埋込構造のＤＦＢ半導体レーザを説明したけれども、本発明は、本実施の形態に開示された特定の構成に限定されるものではなく、例えばＤＦＢレーザ、分布反射型（ＤＲ）レーザ、ＥＢ露光を用いる電子デバイス等でもよい。また、本実施の形態では、絶縁体を形成するために単一の絶縁膜を用いる工程について例示的に説明しているけれども、絶縁体を形成するために複数の絶縁膜を形成してもよい。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１は、本実施の形態に係る半導体光素子を作製する方法における工程の断面を概略的に示す図面である。図２は、本実施の形態に係る半導体光素子を作製する方法における工程の断面を概略的に示す図面である。図３は、本実施の形態に係る半導体光素子を作製する方法における工程を概略的に示す平面図である。図４は、本実施の形態に係る半導体光素子を作製する方法における工程を概略的に示す平面図である。図５は、本実施の形態に係る半導体光素子を作製する方法における工程の断面を概略的に示す図面である。図６は、本実施の形態に係る半導体光素子を作製する方法における工程を概略的に示す平面図である。

符号の説明

１１…ＩｎＰ基板、１１ａ…ＩｎＰ基板主面、１３…絶縁膜、１７…マスク、１９…絶縁体、２１…積層領域、２３…III−Ｖ化合物半導体層（クラッド層）、２５…III−Ｖ化合物半導体層、２７…III−Ｖ化合物半導体層（活性層）、２９…III−Ｖ化合物半導体層、３１…凹部、３３…段差、３５…マスク、３５ａ、３５ｂ、３５ｃ…回折格子のためのパターン、３７ａ、３７ｂ、３７ｃ…回折格子のための構造、３９…III−Ｖ化合物半導体、４１ａ、４１ｂ、４１ｃ…回折格子、４３ａ、４３ｂ、４３ｃ…メサ導波路構造、４５…埋め込み層、４７…第２導電型クラッド、４９…第２導電型コンタクト層、５１…絶縁膜、５３ａ、５３ｂ、５３ｃ…電極窓、５５ａ、５５ｂ、５５ｃ…第１の電極、５７…第２の電極、Ｅ１…エピタキシャルウエハ

Claims

半導体光素子を作製する方法であって、
電子ビーム露光のアライメントマークのための絶縁体を第１のIII−Ｖ化合物半導体領域の主面の一部上に形成する工程と、
前記絶縁体を形成した後に、第２のIII−Ｖ化合物半導体領域を前記第１のIII−Ｖ半導体領域上に選択的に形成する工程と、
前記第２のIII−Ｖ化合物半導体領域を形成した後に、前記絶縁体の除去により前記第２のIII−Ｖ化合物半導体領域に凹みを形成して、前記アライメントマークを形成する工程と、
前記第２のIII−Ｖ化合物半導体領域を形成した後に、電子ビーム露光のためのアライメントを行う工程と、
回折格子のためのパターンを有するレジストを電子ビーム露光法で形成する工程と、
を備え、
前記絶縁体の高さは前記第２のIII−Ｖ化合物半導体領域の厚さより大きく、
前記第２のIII−Ｖ化合物半導体領域を前記第１のIII−Ｖ半導体領域上に選択的に形成する前記工程において、前記第２のIII−Ｖ化合物半導体領域は、前記絶縁体の側面と接触する側面を有し、
前記電子ビーム露光のためのアライメントは、前記凹みを用いて行われる、
ことを特徴とする方法。
前記第１のIII−Ｖ化合物半導体領域の前記主面は、III−Ｖ化合物半導体基板の主面によって提供され、前記III−Ｖ化合物半導体基板の前記主面は平坦であり、
当該方法は、
前記III−Ｖ化合物半導体基板の前記主面上に絶縁膜を形成する工程と、
前記絶縁膜をエッチングして前記絶縁体を形成する工程と、
を備える、ことを特徴とする請求項１に記載された方法。
前記第２のIII−Ｖ化合物半導体領域は、当該半導体光素子の活性層のための一または複数の半導体膜を含む、ことを特徴とする請求項１または請求項２に記載された方法。
前記第１のIII−Ｖ半導体領域上に単一の絶縁膜を形成する工程と、
前記絶縁膜をエッチングして前記絶縁体を形成する工程と
を更に備える、ことを特徴とする請求項１から請求項３のいずれか一項に記載された方法。
前記絶縁膜は、誘導結合プラズマＣＶＤ法で形成される、ことを特徴とする請求項４に記載された方法。
前記絶縁膜の厚さは２マイクロメートル以上である、ことを特徴とする請求項４または請求項５に記載された方法。
前記パターン形成されたレジストを用いて前記第２のIII−Ｖ化合物半導体領域をエッチングして、回折格子のための周期構造を前記第２のIII−Ｖ化合物半導体領域に形成する工程と、
前記周期構造を覆うように第３のIII−Ｖ化合物半導体領域を堆積する工程と
を更に備える、ことを特徴とする請求項１〜請求項６のいずれか一項に記載された方法。
前記絶縁体はシリコン無機化合物からなる、ことを特徴とする請求項１〜請求項７のいずれか一項に記載された方法。
前記第２のIII−Ｖ化合物半導体領域及び前記第３のIII−Ｖ化合物半導体領域を含むメサ導波路構造を形成する工程を備え、
前記メサ導波路構造を形成する前記工程では、前記メサ導波路構造を形成するためのパターンが、前記回折格子が形成された領域上に位置するように、前記凹みを用いてアライメントされる、ことを特徴とする請求項７に記載された方法。
前記絶縁体は、前記第１のIII−Ｖ化合物半導体領域の前記主面に交差する方向に延びる側面を有する、ことを特徴とする請求項１〜請求項９のいずれか一項に記載された方法。