JP5326810B2

JP5326810B2 - 半導体光素子を作製する方法

Info

Publication number: JP5326810B2
Application number: JP2009124432A
Authority: JP
Inventors: 勝己上坂; 邦亮石原; 裕大西
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2009-05-22
Filing date: 2009-05-22
Publication date: 2013-10-30
Anticipated expiration: 2029-05-22
Also published as: JP2010272752A

Description

本発明は、半導体光素子を作製する方法に関する。

非特許文献１には、分布帰還型半導体レーザが記載されている。この半導体レーザはＡｌＧａＩｎＡｓ活性層を含む。活性層とｎ型ＩｎＰ基板との間には、分布帰還のための回折格子が形成されている。

Photonics Technology Letters, Vol.16,pp2415-2417, 2005

半導体レーザの高速変調特性は、緩和振動周波数に大きく影響される。分布帰還型半導体レーザにおいて所望の動作温度範囲でレーザ緩和振動周波数をなるべく高く保つことが望まれている、このためには、回折格子のピッチによって決まる回折格子ブラッグ波長と活性層のピーク利得波長の差（デチューニング量）を特定の範囲に合わせることが望まれる。

活性層を成長した後に回折格子を形成する半導体レーザの構造では、活性層の特性に応じて調整された単一の回折格子ピッチを作製可能であり、活性層の結晶成長に起因するばらつきを避けることが可能である。

半導体レーザの高周波特性及び温度特性改善のために、回折格子は活性層とｎ型ＩｎＰ基板との間に設けられる。この半導体レーザでは、活性層を成長する前に回折格子が形成される。この半導体レーザの作製において、回折格子のピッチは、後ほど成長される活性層のピーク利得波長の予測により決められる。これ故に、その後の結晶成長により形成される活性層のピーク利得波長が予測値からずれるとき、先に形成した回折格子のブラッグ波長と活性層利得ピーク波長の差が所望の範囲から外れる。発明者らの知見によれば、活性層の利得ピークの波長は結晶成長において数ナノメートル程度のばらつきを有しており、そのため、活性層を成長する前に回折格子を形成する半導体レーザの構造では、デチューニング量が数ナノメートル程度のばらつきになる。

本発明は、このような事情を鑑みて為されたものであり、高周波特性を改善可能な半導体レーザを作製する方法を提供することを目的とする。

本発明の一側面は、半導体光素子を作製する方法に係る。この方法は、（ａ）行及び列に配列された素子区画を含む主面を有する基板上に、一又は複数の半導体層を含む半導体領域を形成する工程と、（ｂ）第１〜第ｎのパターン部を含むパターンの配列を有する第１のマスクを用いて前記半導体領域をエッチングして、前記第１〜第ｎのパターン部にそれぞれ対応する回折格子用の第１〜第ｎの周期構造を前記半導体領域の各素子区画に形成する工程と、（ｃ）前記第１のマスクを除去した後に、前記半導体領域上に活性層を成長する工程と、（ｄ）前記活性層の利得ピークを見積もるための評価を行って、前記利得ピークに関する評価の結果を得る工程と、（ｅ）前記評価の結果に基づいて、前記第１〜第ｎの周期構造から所望の周期構造を決定する工程と、（ｆ）前記所望の周期構造に位置決めされたパターンを有する第２のマスクを形成する工程と、（ｇ）前記第２のマスクを用いて、前記所望の周期構造の位置に合わせて電流閉じ込め構造を形成する工程とを備える。前記第１〜第ｎの周期構造は、デチューニング量を調整する範囲において互いに異なる周期を有し、前記第１〜第ｎの周期構造は前記行の方向に配列され、前記第１〜第ｎの周期構造の各々は前記列の方向に延在する。

この方法によれば、互いに異なる周期を有する第１〜第ｎの周期構造を半導体領域の各素子区画に形成した後に、活性層を成長すると共に該活性層の利得ピークを見積もる。利得ピークの評価結果に基づいて、当該半導体レーザに適用されるべき所望の周期構造を第１〜第ｎの周期構造から決定できる。これ故に、活性層の結晶成長ばらつきに伴うデチューニング量の変動を補償できる。

本発明に係る半導体光素子を作製する方法では、前記基板はｎ型半導体基板であることが好ましい。この方法によれば、回折格子が活性層とｎ型半導体基板との間に作製されるので、ｐ型半導体領域と活性層との間に回折格子を設けることに伴う抵抗増大を避けることができる。

本発明に係る半導体光素子を作製する方法では、前記第１〜第ｎの周期構造の各々は前記行の方向に関する前記素子区画のピッチで配列されることができる。

この方法によれば、所望の周期構造の位置が第１〜第ｎの周期構造から選択されるけれども、所望の周期構造の位置によってウエハプロセス条件及びチップ化プロセス条件を変更する必要がない。

本発明に係る半導体光素子を作製する方法では、前記利得ピークの見積りは、フォトルミネッセンス（ＰＬ）スペクトルの測定により行われることができる。

この方法によれば、エピタキシャル基板の位置において、ＰＬスペクトルの測定値を得ることができる。また、必要であれば、ＰＬスペクトルの測定値のエピタキシャル基板における面内分布を得ることができる。

本発明に係る半導体光素子を作製する方法は、前記第１〜第ｎのパターン部のためのパターンの配列を有するパターン面を持つモールドを準備する工程と、前記モールドを用いてナノインプリント法で前記半導体領域上に前記第１のマスクを形成する工程とを更に備えることができる。

この方法によれば、半導体領域の各素子区画に第１〜第ｎの周期構造を形成することが容易になる。

本発明に係る半導体光素子を作製する方法では、前記半導体領域に第１のアライメントマークを形成する工程を更に備えることができる。前記モールドのアライメントは前記第１のアライメントマークを基準にして行われ、前記第１のマスクは第２のアライメントマークを含み、前記第２のマスクは、前記第２のアライメントマークを基準にして形成される。

この方法によれば、第１のマスクを形成する際に、新たなアライメントマークを作製できる。

或いは、本発明に係る半導体光素子を作製する方法では、前記半導体領域にアライメントマークを形成する工程を更に備えることができる。前記第１のマスクの形成における位置合わせは前記アライメントマークを基準にして行われ、前記第２のマスクは、前記アライメントマークを基準にして形成される。

この方法によれば、共通のアライメントマークを用いて第１及び第２のマスクを形成できる。

本発明に係る半導体光素子を作製する方法では、前記電流閉じ込め構造は、メサ構造と、該メサ構造を埋め込む埋め込み層とを有し、前記メサ構造は、前記活性層及び前記所望の周期構造を含み、前記電流閉じ込め構造の形成の際に、前記所望の周期構造を除く前記周期構造が除去される。

この方法によれば、所望の周期構造以外の周期構造が除去されるので、メサ構造は所望の周期構造を含み、使用されない周期構造は半導体光素子に含まれない。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、高周波特性を改善可能な半導体レーザを作製する方法が提供される。

図１は、本実施の形態に係る半導体光素子を作製する方法における工程フローを示す図面である。図２は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。図３は、エピタキシャル基板上に作成される回折格子ためのパターンを示す図面である。図４は、回折格子の作製を示す図面である。図５は、ナノインプリントのモールドを示す図面である。図６は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。図７は、本実施の形態に係る回折格子のための周期構造の配列を示す図面である図８は、選択された周期構造を示す図面である。図９は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。図１０は、基板生産物の上面の一部を示し選択された周期構造の平面及び断面を示す図面である。図１１は、基板生産物の上面の一部を示し選択された周期構造の平面及び断面を示す図面である。図１２は、基板生産物の上面の一部を示し選択された周期構造の平面及び断面を示す図面である。図１３は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。図１４は、本実施の形態に係る半導体光素子を作製する方法によって作製された半導体レーザの電極の配列を示す図面である。図１５は、活性層上のｐ側領域に回折格子を含むＤＦＢ型半導体レーザにおける電流−光出力特性、及び活性層上のｎ側領域に回折格子を含むＤＦＢ型半導体レーザにおける電流−光出力特性のシミュレーション結果を示す。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体光素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

図１は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。引き続く説明では、半導体発光素子として分布帰還（ＤＦＢ）型半導体レーザを作製する方法を説明する。分布帰還のための回折格子は、以下の説明から明らかにされるように、干渉露光法、電子ビーム露光法及びナノインプリント法のいずれかを用いて作製される。半導体レーザを作製する方法において、半導体層の成長は例えば有機金属気相成長法等を用いることができる。

半導体光素子の作製における工程Ｓ１００では、半導体レーザにおける所望のデチューニング量を決定する。工程Ｓ１０１では、半導体基板１１を準備する。基板１１は、ＩｎＰ、ＧａＡｓ等といった半導体からなることができ、好ましくはｎ導電性を有する。ｎ型半導体基板の利用により、回折格子を活性層とｎ型半導体基板との間に作製することが可能になるので、ｐ型半導体領域と活性層との間に回折格子を設けることに伴う抵抗増大を避けることができる。また、ｐ型ドーパント濃度を大きくすることによって抵抗増大を避けることができるけれども、大きなｐ型ドーパント濃度は光吸収を増大させる。

図２（ａ）を参照すると、半導体基板１１上に半導体領域１３を成長してエピタキシャル基板Ｅ１を形成する。半導体領域１３は、複数のIII−Ｖ化合物半導体層１５、１７、１９を含む。これらの半導体層１５、１７、１９は、例えば有機金属気相成長法を用いてエピタキシャル成長により形成され、また半導体基板１１の主面１１ａの法線軸Ｎｘに沿って主面１１ａ上に配置されている。図２（ａ）を参照すると、直交座標系Ｓが示されている。Ｚ軸は法線軸Ｎｘに向いており、主面１１ａは、例えばＸ軸及びＹ軸によって規定される平面に平行である。２インチＳｎドープＩｎＰ基板上にエピタキシャル成長を行う一実施例では、III−Ｖ化合物半導体層１５はｎ型バッファ層（例えばｎ型ＩｎＰ、厚さ３００ｎｍ）であり、III−Ｖ化合物半導体層１７は回折格子層（例えばｎ型ＩｎＧａＡｓＰ、厚さ５０ｎｍ）であり、III−Ｖ化合物半導体層１９はキャップ層（例えばｎ型ＩｎＰ、厚さ３０ｎｍ）である。

また、工程Ｓ１０２において、図２（ｂ）に示されるように、エピタキシャル基板Ｅ１にアライメントマークＷ１を形成する。このアライメントマークＷ１は、例えばエピタキシャル基板Ｅ１に形成された凹部である。アライメントマークＷ１は、例えば以下のように作製される。エピタキシャル基板Ｅ１上に、ＳｉＮといった絶縁膜（例えば厚さ０．３μｍ）を化学気相成長法（ＣＶＤ）で形成した後に、アライメントマークのための開口を有する絶縁膜マスクを形成する。このマスクを用いて、反応性イオンエッチングで半導体領域１３をエッチングして、アライメントマークを転写する。半導体領域１３のエッチングのためのエッチャントとして、例えばＣＨ_４／Ｈ_２混合ガスが用いられる。この後に、絶縁膜マスクを除去する。このエッチャントは例えばフッ化水素酸である。

次いで、工程Ｓ１０３では、回折格子のためのマスクを用いて半導体領域１３をエッチングして、第１〜第ｎの周期構造を半導体領域１３の各素子区画に形成する。

工程Ｓ１０３では、まず、回折格子のためのマスク３１を形成する。図３（ａ）に示されるように、エピタキシャル基板Ｅ１は、半導体領域１３は、第１及び第２の領域１３ｂ、１３ｃを有する。半導体領域１３の第１の領域１３ｂは、基板１１の主面１１ａにおける第１のエリア１１ｂ上に位置しており、半導体領域１３の第２の領域１３ｃは、基板１１の主面１１ａにおける第２のエリア１１ｃ上に位置している。基板１１の第１のエリア１１ｂ上には、例えば光素子のアレイを形成する。また、基板１１の第２のエリア１１ｃには、光素子とは異なる所定のパターンを有するアクセサリ（例えばアライメントマーク）が形成される。例えば、工程Ｓ１０２において形成されたアライメントマークＷ１は、半導体領域１３の第２の領域１３ｃに形成される。半導体領域１３の第１の領域１３ｂには、光素子のアレイを形成される。図３（ｂ）に示されるように、マスク３１は、半導体領域１３の主面１３ａ上に形成される。マスク３１は、第１のパターン３１ａを有し、また第２のパターン３１ｂを有することができる。図３（ｂ）を参照すると、一素子分の回折格子ためのパターン３１ａが示されている。第１のパターン３１ａのアレイは、半導体領域１３の第１の領域１３ｂ上に形成される。第２のパターン３１ｂが第２の領域１３ｃ上に形成される。第１のパターン３１ａは、単一の素子サイズの領域に回折格子のための複数のパターン部を含み、図３（ｂ）には代表的な３つのパターン部３２ａ、３２ｂ、３２ｃが描かれている。パターン部３２ａ〜３２ｃは、同一の方向に延在している。パターン部３２ａ〜３２ｃは、工程Ｓ１００において決定された所望のデチューニング量を調整する周期の範囲において互いに異なる周期を有する。

マスク３１は、干渉露光法、電子ビーム露光法及びナノインプリント法のいずれかを用いて形成される。

例えば、電子ビーム露光法を用いて以下のように作製される。絶縁膜２１上には、ＥＢ露光用のレジスト３５が塗布される。絶縁膜２１としては、例えばＳｉＯ_２が用いられる。電子ビーム描画装置で、あらかじめ半導体領域１３の第２の領域１３ｃに形成されたアライメントマークＷ１の座標を読み取り、この座標を基準として所定の位置に、マスク３１のためのパターンを描画する。このパターンは、回折格子を規定するための第１のパターン３１ａを含み、さらに、必要な場合には、メサストライプを用いるアライメントマーク等のためのパターンを含むことができる。

例えば、複数の周期構造のためのパターンを含むマスク３１を干渉露光法を用いて形成するためには、例えば以下のように行われる。エピタキシャル基板Ｅ１のあるエリア（あるピッチのパターンを形成すべきエリア）に位置合わせされた開口を有する絶縁膜マスクを形成する。このエリアに該ピッチのパターンを干渉露光法で形成する。エピタキシャル基板Ｅ１の別のエリア（別のピッチのパターンを形成すべきエリア）に位置合わせされた開口を有する別の絶縁膜マスクを形成する。このエリアに別のピッチのパターンを干渉露光法で形成する。絶縁膜マスクの形成と干渉露光法によるパターン形成を繰り返して、素子区画内に複数にパターンを有するマスク３１を形成できる。この方法によれば,電子ビーム露光法に比べてマスク作製のスループットを改善できる。

例えばナノインプリント法の適用のために以下の工程が行われる。まず、図４（ａ）に示されるように、工程Ｓ１０３−１では、絶縁膜２１を半導体領域１３の主面１３ａ上に形成する。絶縁膜２１は例えばＳｉＯＮ膜であり、ＳｉＯＮ膜は例えばＣＶＤ法で形成され、その厚さは例えば５０ｎｍである。準備工程Ｓ１０３−２では、図５に示されるモールド４１を準備する。モールド４１のパターン面４１ａは、第１のパターン４２ａを有し、必要な場合には、パターン面４１ａは、第１のパターン４２ａと異なる位置に設けられた第２のパターンを有することができる。第２のパターンは、例えば第２アライメントマークを規定する。このアライメントマークはメサストライプの形成のための位置あわせのために使用できる。第１のパターン４２ａは、パターン面４１ａにおいてアレイ状に配列されている。第１のパターン４２ａは、半導体光素子のチップサイズにおける一方の辺の長さを周期ＴＸにしてＸ軸の方向に配列されており、Ｘ軸の方向に直交するＹ軸の方向に半導体光素子のチップサイズにおける他方の辺の長さを周期ＴＹにして配列されている。第１のパターン４２ａは、回折格子のための複数の周期構造の反転パターンを規定する。複数の周期構造は、半導体レーザにおけるデチューニング量を調整可能なように形成される。このために、目標の発振周波数に対応する回折格子周期のあたりにおいてわずかに異なる周期の複数の周期構造が作製される。

工程Ｓ１０３−２における成膜では、エピタキシャル基板Ｅ１上には、ハードマスクのための絶縁膜２１を形成する。絶縁膜２１は例えばＳｉＯＮ等からなることができる。次いで、工程Ｓ１０３−３における塗布では、樹脂を半導体領域１３の主面１３ａ上に塗布して、ナノインプリントのための樹脂体２３を形成する。樹脂体２３としては、紫外線硬化性樹脂や熱可塑性樹脂などを用いることができる。

次の工程Ｓ１０３−３のパターン形成においては、電子ビーム露光法と同様に、あらかじめ半導体領域１３の第２の領域１３ｃに形成されたアライメントマークＷ１の座標を読み取り、この座標を基準としてモールド４１の位置決めを行う。図４（ｂ）に示されるように、モールド４１を樹脂体２３に押し当てることで、モールド４１に形成されたパターンを、樹脂体２３の表面における所定の位置に転写する。例えば、樹脂体２３として、熱可塑性樹脂を用いた場合は、温度をガラス転移点以上に上げて軟化させた後、この樹脂体２３にモールド４１を押し当てて、次にモールド４１のパターンと樹脂体２３との接触を維持しながら、樹脂が硬化する温度まで温度を下げることで熱可塑性樹脂を硬化させ、樹脂体２３にパターンを転写する。一方、樹脂体２３として紫外線硬化性樹脂を用いた場合は、まず樹脂体にモールド４１を押し当てて、モールド４１のパターンと樹脂体２３との接触を維持しながら、樹脂体２３に紫外線を照射することにより硬化させることで、樹脂体２３にパターンを転写できる。この場合、モールド４１の材料としては、紫外線を透過する材料、例えば、石英を用いることができる。必要な場合には、繰返工程で、所定のピッチでモールド４１を移動すると共にモールド４１を塗布樹脂に押し当てることを交互に繰り返すことができる。これらの工程により、半導体領域１３の主面１３ａ上に、パターン形成された樹脂体マスク２３ａが形成される。樹脂体マスク（レジストマスク３５ａに対応する）には、第１のパターン４２ａ（第１のパターン３１ａに対応する）によって規定される型抜き起伏が形成される。ナノインプリント法でパターン形成することにより、スループットを格段に改善できる。

このように、干渉露光法、電子ビーム露光法及びナノインプリント法のいずれかを用いて、回折格子のためのマスクを形成する準備が整う。

工程Ｓ１０３−４では、マスク（例えば、樹脂体マスク２３ａ）を用いて絶縁膜２１をエッチングして、図６（ａ）に示されるように、ハードマスク３１を形成する。エッチングは例えば反応性イオンエッチングにより行われる。絶縁膜２１がＳｉＯＮ膜であるとき、エッチャントとしてＣＦ_４を用いることができる。マスク３１を形成した後に、樹脂体マスク２３ａを除去する。

図６（ｂ）に示されるように、マスク３１を用いて回折格子層及びキャップ層のためのIII−Ｖ化合物半導体層１９、１７を所定の時間だけエッチングして、キャップ層１９ａ及び回折格子層１７ａを形成する。このエッチングは例えば反応性イオンエッチングにより行われる。絶縁膜マスク３１ａがＳｉＯＮ膜であるとき、エッチャントとしてＣＨ_４／Ｈ_２混合ガスを用いることができる。キャップ層１９ａ及び回折格子層１７ａを形成した後に、絶縁膜マスク３１を除去する。ＳｉＯＮマスクは、フッ化水素酸を用いて除去される。半導体領域１３ａは、キャップ層１９ａ、回折格子層１７ａ及びIII−Ｖ化合物半導体層１５を含む。

図７は、キャップ層１９ａ及び回折格子層１７ａの形成工程における基板生産物の上面を示す図面である。基板生産物Ｐ１は半導体領域１３ａを含み、半導体領域１３ａ上にはキャップ層１９ａ及び回折格子層１７ａが設けられている。図７を参照すると、破線ＢＯＸで示されたエリアの拡大図には、６個の半導体光素子を含む素子区画（Ｘ軸方向に３個の配列及びＹ軸方向に２個の配列）が示されている。素子区画では、一素子分のエリアに、複数の回折格子のための周期構造４２ａ、４２ｂ、４２ｃが設けられている。周期構造４２ａ〜４２ｃは、互いに異なるブラッグ波長を有する。アクセサリのための区画では、該周期構造４２ａ〜４２ｃの位置合わせのためのアライメントマークＷが設けられている。周期構造４２ａ〜４２ｃは、それぞれ、パターン部３２ａ〜３２ｃのパターンを転写して形成される。周期構造４２ａ〜４２ｃの各々は同一の方向（Ｙ軸の方向）に延在する。周期構造４２ａ〜４２ｃは、デチューニング範囲においてわずかに異なる周期を有すると共に、好ましくは周期構造４２ａ〜４２ｃの周期は、デチューニング範囲において等間隔で配列される。

活性層の利得ピーク（発光波長）の目標値は例えば１３０８ｎｍであり、ロット間のばらつきは例えば−６ｎｍ〜＋６ｎｍである。このため、ばらつきを含む発光波長の範囲は、１３０２ｎｍ〜１３１４ｎｍとなる。デチューニング（つまり、発光波長−発振波長）を−２ｎｍ（発光波長＜発振波長）に設定するとき、回折格子のブラッグ波長の狙い目は、１３０４ｎｍ〜１３１６ｎｍの範囲に設定される。このために、周期構造の周期の中心値Λ０＝２０２．０ｎｍとすると共に波長ピッチ△Λ＝０．１５ｎｍと設定することが好ましい。これを満たす１５本の周期構造を準備することによって、発振波長１３０３ｎｍ〜１３１７ｎｍをカバーすることができる。また、面内の発光波長ばらつき−４ｎｍ〜＋４ｎｍもカバーすることができる。

波長ピッチ△Λは、達成されるべきデチューニング量以下に設定され、必要な周期構造の数は、ばらつきによる発光波長の範囲及びデチューニング量から決定される。

デチューニング量の微調整を行うことによって、摂氏−５度以上摂氏８５度以下の範囲の動作温度だけでなく、摂氏−４０度以上摂氏８５度以下の範囲の動作温度を達成できる。

図７を参照すると、Ｘ軸の方向の素子サイズＬＸに対応したサイズ値でＸ軸の方向に周期的に（例えば３周期分）周期構造４２ａ〜４２ｃが描かれている。また、周期構造４２ａ〜４２ｃの各々は、Ｙ軸の方向の素子サイズＬＹに対応したサイズ値でＸ軸の方向に周期的に（例えば２周期分）描かれている。Ｘ軸の方向に関しては、周期構造４２ａ〜４２ｃのうちのいずれの周期構造を起点として素子サイズＬＸの長さに、必ず周期構造４２ａ〜４２ｃの全てが含まれる。必要な場合には、周期構造４２ａ〜４２ｃを形成した後に、キャップ層１９ａを除去する。

マスク３１を除去した後に、工程Ｓ１０４では、図６（ｃ）に示されるように、半導体領域１３ａの周期構造４２ａ〜４２ｃ上に、引き続く半導体積層２５を成長して、エピタキシャル基板Ｅ２を形成する。半導体積層２５は、活性層２７と共に複数のIII−Ｖ化合物半導体層２２、２４、２８、３０を含む。半導体積層２５の形成では、以下の半導体層が成長される。III−Ｖ化合物半導体層２２は、例えばｎ型クラッド層（ｎ型ＩｎＰ）であり、III−Ｖ化合物半導体層２４は例えばｎ側光閉じ込め層（例えばアンドープＧａＩｎＡｓＰ、厚さ５０ｎｍ）であり、III−Ｖ化合物半導体層２８は例えばｐ側光閉じ込め層（例えばアンドープＧａＩｎＡｓＰ、厚さ５０ｎｍ）であり、III−Ｖ化合物半導体層３０は例えばキャップ層（アンドープＩｎＰ）である。活性層２７は、単一の半導体膜からなることができるが、好ましくは量子井戸構造を有する。量子井戸構造は、交互に配列された障壁層２７ａ及び井戸層２７ｂを含む。障壁層２７ａは例えばバンドギャップ波長１１００ｎｍのＧａＩｎＡｓＰからなり、その厚さは例えば１０ｎｍである。井戸層２７ｂは例えばＧａＩｎＡｓＰからなり、量子井戸構造の活性層から発光するＰＬ光波長が１３０８ｎｍとなるように組成を調整したものであり、その厚さは例えば厚さ５ｎｍである。

工程Ｓ１０５では、活性層２７の利得ピークを見積もるための評価を行って、利得ピークに関する評価の結果を得る。利得ピークの見積りは、フォトルミネッセンス（ＰＬ）スペクトルの測定により行われることができる。この方法によれば、エピタキシャル基板Ｅ２の所望の位置において、ＰＬスペクトルの測定値を得ることができる。また、必要であれば、ＰＬスペクトルの測定値のエピタキシャル基板における面内分布を得ることができる。利得ピークは、ＰＬスペクトル強度の最大値を与える波長によって規定される。

工程Ｓ１０６では、評価の結果に基づいて、第１〜第ｎの周期構造４２ａ〜４２ｃから所望の周期構造を決定する。例えばＰＬスペクトルの測定値の平均値を基づいて、デチューニング量を決定することができる。そして、決定の結果の記録を行う。

工程Ｓ１０８では、電流閉じ込め構造を作製する。まず、メサストライプを形成する。メサストライプの形成のために、図８に示されるように、所望の周期構造に位置決めされたパターンを有する第２のマスク５１を形成する。第２のマスク５１を用いて、所望の周期構造の位置に合わせて電流閉じ込め構造を形成する。

図８に示されるように、当該エピタキシャル基板Ｅ２において、工程Ｓ１０６で決定デチューニング量に従って、回折格子のための周期構造４２ａ〜４２ｃから、所望のレーザ特性を与えることができる周期構造を選択する。本実施例では、周期構造４２ａ〜４２ｃの内から周期構造４２ｂが選択されて、後の工程において、周期構造４２ｂを含むメサストライプが形成される。図９（ａ）に示されるように、工程Ｓ１０８−１では、ストライプメサのためのマスク５１は、所望のレーザ特性を提供する周期構造を含むように位置決めされる。

図９（ａ）を参照しながらストライプ形成の一例を説明する。メサストライプの向き及び幅を規定するマスク５１を形成するマスクの形成は、例えばフォトリソグラフィ及びエッチングを用いることができる。先の工程で作製されたアライメントマーク（例えば、アライメントマークＷ１、又は周期構造の形成と同じ工程で形成されたアライメントマーク）を用いて、所望の周期構造上にマスク５１を位置決めできる。マスク５１は例えばシリコン系無機絶縁膜からなることができ、シリコン系無機絶縁膜は例えばシリコン酸化膜である。例えば反応性イオンエッチングを用いてシリコン酸化膜にレジストのパターンを転写する。エッチング終了後に、Ｏ_２プラズマアッシングを用いてレジストを除去する。これによってマスク５１が形成される。

図９（ｂ）に示されるように、工程Ｓ１０８−２では、マスク５１を用いてエピタキシャル基板Ｅ２をエッチングして、ストライプメサ５３を形成する。ストライプメサ５３は半導体層１５ｂ、１７ｂ、２２ｂ、２４ｂ、２７ｂ、２８ｂ、３０ｂを含む。このエッチングは、ドライエッチング、ウエットエッチングのいずれを用いても良い。例えばウエットエッチングを用いることには、Ｂｒメタノールをエッチャントとして用いて、半導体をエッチングする。

以下に説明されるように、基板１１上に作製されるストライプメサが周期構造４２ａ〜４２ｃのうち同一のパターンを有す周期構造（例えば４２ａ）を含むとき、図１０に示されるように、ストライプメサの配列は周期的になる。これ故に、レーザ素子の素子サイズは変更されない。

図１０は、ストライプメサの配列の一例を示す図面である。図１０（ａ）を参照すると、ストライプ形成工程における基板生産物の主面の拡大図が示されている。図１０（ｂ）を参照すると、図１０（ａ）におけるＩ−Ｉ線に沿って取られた断面が示されている。周期構造４２ａを含むストライプメサ５３の配列が示されている。図１０（ａ）に示されたストライプメサを含む半導体レーザは、狙い目に対して例えば波長ピッチ−０．１ｎｍに対応する周期構造４２ａを有する。

ストライプメサ５３は、Ｙ軸の方向に向いている。一素子エリアに複数のストライプメサ５３が含まれることを避けるために、ストライプメサ５３は、基板１１の第１のエリア１１ｂの一辺から対向辺まで連続して延在することが好ましい。ストライプメサ５３が途切れるところでは、一素子エリアに複数のストライプメサ５３が含まれることになる。

図１１は、ストライプメサの配列の他の例を示す図面である。図１０（ａ）を参照すると、ストライプ形成工程における基板生産物の主面の拡大図が示されている。図１１（ｂ）を参照すると、図１１（ａ）におけるII−II線に沿って取られた断面が示されている。周期構造４２ｂを含むストライプメサ５３の配列が示されている。図１１（ａ）に示されたストライプメサを含む半導体レーザは、例えば＋０．０５ｎｍの範囲のデチューニング量を満たす周期構造４２ｂを含む。図１１（ａ）に示されたストライプメサも、基板１１の第１のエリア１１ｂの一辺から対向辺まで連続して延在することが好ましい。

図１２は、ストライプメサの配列の更なる他の例を示す図面である。図１１（ａ）を参照すると、ストライプ形成工程における基板生産物の主面の拡大図が示されている。図１２（ｂ）を参照すると、図１２（ａ）におけるIII−III線に沿って取られた断面が示されている。周期構造４２ｃを含むストライプメサ５３の配列が示されている。図１２（ａ）に示されたストライプメサを含む半導体レーザは、例えばデチューニング量＋０．２ｎｍの周期構造４２ｃを含む。図１２（ａ）に示されたストライプメサも、基板１１の第１のエリア１１ｂの一辺から対向辺まで連続して延在することが好ましい。

単一の基板１１の主面１１ａの第１のエリア１１ｂの一部又は全部に、図１０〜図１２に示されるストライプメサ５３のエリアを形成することができる。あるマップに従って、単一の基板１１の主面１１ａの第１のエリア１１ｂの全部に単一の周期構造を選択して、この基板上に同一の半導体レーザを作製することができる。また、ＰＬスペクトルの面内分布に応じて、単一の基板１１の主面１１ａの第１のエリア１１ｂを分けて複数の区画を規定し、区画毎に別の周期構造を選択して、この基板上に複数種類の半導体レーザを作製することができる。

図１３（ａ）に示されるように、工程Ｓ１０８−３では、マスク５１を用いてメサストライプ５３を埋込層５５で埋め込むことができる。埋込層５５は、例えばｐｎ埋込構造、又は半絶縁性埋込構造を用いることができる。ｐｎ埋込構造を用いるとき、まず、厚さ１μｍのｐ型ＩｎＰ層を成長し、次いで厚さ１μｍのｎ型ＩｎＰ層を成長し、さらに、厚さ０．２μｍのｐ型ＩｎＰ層を成長する。埋込成長工程の後に、マスク５１を除去する。ＳｉＮマスクは例えばフッ化水素酸で除去される。この工程において、ストライプメサ５３及び埋込層５５を含むエピタキシャル基板Ｅ３を作製する。

必要な場合には、マスク５１の除去の後に、ストライプメサ５３の最上層のキャップ層を除去して半導体メサ５３ａを形成することができる。キャップ層がＩｎＧａＡｓからなるとき、リン酸と過酸化水素水の混合溶液で選択エッチングして除去できる。工程Ｓ１０８−４では、図１３（ｂ）に示されるように、メサ５３ａ及び埋込層５５上にｐ型半導体領域５４を成長してエピタキシャル基板Ｅ４を形成する。この半導体領域５６は、例えばｐ型ＩｎＰクラッド層５６及びｐ型ＩｎＧａＡｓコンタクト層５９を含む。

図１４は、半導体レーザのための基板生産物の電極の配列の例を示す図面である。工程Ｓ１０９では、半導体レーザのための電極を基板生産物に形成する。電極形成工程では、エピタキシャル基板Ｅ４上に電極５７を形成する。まず、カバー形成工程において、コンタクト窓を有する絶縁膜を形成する。このコンタクト窓は、所望の回折格子構造を含むストライプメサ上に位置する。金属膜成長工程において、コンタクト窓及び絶縁膜上に、ＴｉＰｔＡｕのオーミック金属を蒸着する。リフトオフ法により電極にパターン形成を行って、基板生産物を得る。基板生産物を加熱しオーミック金属と半導体との界面に合金層を形成する。オーミック金属上にＡｕメッキ層を形成して、電極５７（例えばアノード）を完成される。電極５７の形成は、チップ化の際の切断ラインを考慮してパッド電極５７ａの位置を決める。裏面研磨工程において、半導体基板１１の裏面を研磨する。この研磨により、その厚さを約１００μｍ程度までに薄くする。金属膜成長工程において、研磨面にＡｕＧｅオーミック金属（例えばカソード）を蒸着し、合金化処理を行って、最終の基板生産物を得る。

図１４（ａ）を参照すると、周期構造４２ａを含むストライプメサ５３を有する半導体レーザが配列されている。また、図１４（ｂ）を参照すると、周期構造４２ｂを含むストライプメサ５３を含む半導体レーザが配列されている。このように、いずれか一つのストライプメサ５３を有する半導体レーザに電極を形成できる。

劈開工程において、例えばへき開により、この基板生産物を分離してレーザバーを作製する。個々のレーザバーから多数の半導体レーザチップを得る。なお、同じ周期構造を有する半導体レーザを同一のレーザバーに作り込むためには、ストライプメサの延在方向（例えばＹ軸方向）と交差するする方向（例えばＸ軸方向）に配列される行内の個々の素子エリアに、同一の周期構造（例えば周期構造４２ａ）を作り込むことができる。また、別の行内の個々の素子エリアに、同一の周期構造（例えば周期構造４２ｃ）を作り込むことができる。回折格子のための複数の周期構造のいずれを選択しても、選択された周期構造は一素子分のサイズ内に収まるので、メサストライプの位置に合わせて、レーザバーの切断のために、一チップ内に電極５７を収まるように。パッド電極５７ａの位置及び向きを調整すれば、単一のモールド４１を用いて複数種類の半導体レーザを作製できる。

コーティング工程では、劈開端面にコーティング膜を形成する。チップ化工程では、上記のように位置決めされた電極の配置を考慮して、レーザバーから個々の半導体レーザを作製する。これらの工程によって、半導体レーザを作製できる。

本実施の形態に記載された半導体光素子をＤＦＢ型半導体レーザに適用することができる。このＤＦＢ型半導体レーザでは、ＤＦＢのための回折格子がｎ型半導体基板と活性層との間に設けられる。このＤＦＢ型半導体レーザは、活性層が回折格子とｎ型半導体基板との間に設けられ同様な構造を有するＤＦＢ型半導体レーザに比べて次のような利点を有する。例えば、微分抵抗を低くできる。また、スロープ効率を高くできる。

さらに、図１５に示されるように、高温飽和電流を高くでき、これ故にＤＦＢ型半導体レーザの動作温度範囲を広げることができる。図１５（ａ）は、活性層上のｐ側領域に回折格子を含むＤＦＢ型半導体レーザの電流−光出力特性（ＬＣ（−４０）、ＬＣ（−２５）、ＬＣ（＋２５）、ＬＣ（＋８５）、ＬＣ（＋９５））のシミュレーション結果を示す。図１５（ｂ）は、活性層上のｎ側領域に回折格子を含むＤＦＢ型半導体レーザの電流−光出力特性（ＬＤ（−４０）、ＬＤ（−２５）、ＬＤ（＋２５）、ＬＤ（＋８５）、ＬＤ（＋９５））のシミュレーション結果を示す。カッコ内の数値は、シミュレーションにおけるデバイス温度（摂氏）を示す。

加えて、本実施の形態においては、ＤＦＢのための回折格子をｎ型半導体基板と活性層との間に設けたＤＦＢ型半導体レーザにおいても、デチューニング量を調整でき、例えばデチューニング量の目標値に対して−２ｎｍ〜＋２ｎｍの範囲に収めることが容易になる。

本実施の形態では、ストライプメサを有するＤＦＢ型半導体レーザを主に説明したけれども、電流閉じ込め構造はリッジ構造であっても良い。リッジ構造は、半導体領域１３及び活性層２７上に設けられる第２導電型クラッド層に形成される。このリッジ構造は所望の周期構造（周期構造４２ａ〜４２ｃのいずれか）に位置合わせされている。この結果、活性層に注入される電流領域がリッジ構造によって規定され、リッジ構造に位置合わせされた当該所望の周期構造によって、選択的に光帰還が生じる。このため、本実施形態においても、所望のデチューニング量を有するように半導体レーザの発振波長を調整することができる。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

１１…半導体基板、１１ａ…基板主面、１１ｂ、１１ｃ…基板主面のエリア、Ｅ１、Ｅ２、Ｅ３、Ｅ４…エピタキシャル基板、１３…半導体領域、１３ａ…半導体領域主面、１５、１７、１９…III−Ｖ化合物半導体層、１９ａ…キャップ層、１７ａ…回折格子層、１５ｂ、１７ｂ、２２ｂ、２４ｂ、２７ｂ、２８ｂ、３０ｂ…半導体層、２１…絶縁膜、２３…樹脂体、２３ａ…樹脂体マスク、３１…マスク、３１ａ、３１ｂ…マスクのパターン、３２ａ、３２ｂ、３２ｃ…パターン部、４１…モールド、４１ａ…モールドのパターン面、４２ａ…モールドのパターン、Ｐ１…基板生産物、４２ａ〜４２ｃ…周期構造、５１…マスク、５３…ストライプメサ、５３ａ…メサ、５５…埋込層、５４…ｐ型半導体領域、５６…ｐ型ＩｎＰクラッド層、５７…電極、５９…ｐ型ＩｎＧａＡｓコンタクト層

Claims

半導体光素子を作製する方法であって、
行及び列に配列された素子区画を含む素子エリアを有する基板上に、一又は複数の半導体層を含む半導体領域を形成する工程と、
第１〜第ｎのパターン部を含むパターンの配列を有する第１のマスクを用いて前記半導体領域をエッチングして、前記第１〜第ｎのパターン部にそれぞれ対応する回折格子用の第１〜第ｎの周期構造を前記半導体領域の各素子区画に形成する工程と、
前記第１のマスクを除去した後に、前記半導体領域上に活性層を成長する工程と、
前記活性層の利得ピークを見積もるための評価を行って、前記利得ピークに関する評価の結果を得る工程と、
前記評価の結果に基づいて、前記第１〜第ｎの周期構造から所望の周期構造を決定する工程と、
前記所望の周期構造に位置決めされたパターンを有する第２のマスクを形成する工程と、
前記第２のマスクを用いて、前記所望の周期構造の位置に合わせて電流閉じ込め構造を形成する工程と、
を備え、
前記電流閉じ込め構造の形成の際に、前記所望の周期構造を除く前記周期構造が除去され、
前記第１〜第ｎの周期構造は、デチューニング量を調整する範囲において互いに異なる周期を有し、
前記第１〜第ｎの周期構造は前記行の方向に配列され、
前記第１〜第ｎの周期構造の各々は前記列の方向に延在する、ことを特徴とする方法。
前記基板はｎ型半導体基板である、ことを特徴とする請求項１に記載された方法。
前記第１〜第ｎの周期構造の各々は、前記行の方向に関する前記素子区画のピッチで配列される、ことを特徴とする請求項１又は請求項２に記載された方法。
前記利得ピークの見積りは、フォトルミネッセンススペクトルの測定により行われる、ことを特徴とする請求項１〜請求項３のいずれか一項に記載された方法。
前記第１〜第ｎのパターン部のためのパターンの配列を有するパターン面を持つモールドを準備する工程と、
前記モールドを用いてナノインプリント法で前記半導体領域上に前記第１のマスクを形成する工程と、
を備える、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された方法。
前記半導体領域に第１のアライメントマークを形成する工程を更に備え、
前記モールドのアライメントは前記第１のアライメントマークを基準にして行われ、
前記第１のマスクは第２のアライメントマークのためのパターンを含み、
前記第２のマスクは、前記第２のアライメントマークを基準にして形成される、ことを特徴とする請求項５に記載された方法。
前記半導体領域にアライメントマークを形成する工程を更に備え、
前記第１のマスクの形成における位置合わせは前記アライメントマークを基準にして行われ、
前記第２のマスクは、前記アライメントマークを基準にして形成される、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された方法。
前記電流閉じ込め構造は、メサ構造と、該メサ構造を埋め込む埋め込み層とを有し、
前記メサ構造は、前記活性層及び前記所望の周期構造を含む、ことを特徴とする請求項１〜請求項７のいずれか一項に記載された方法。