JP5326806B2 - 半導体光素子を作製する方法 - Google Patents

半導体光素子を作製する方法 Download PDF

Info

Publication number
JP5326806B2
JP5326806B2 JP2009123337A JP2009123337A JP5326806B2 JP 5326806 B2 JP5326806 B2 JP 5326806B2 JP 2009123337 A JP2009123337 A JP 2009123337A JP 2009123337 A JP2009123337 A JP 2009123337A JP 5326806 B2 JP5326806 B2 JP 5326806B2
Authority
JP
Japan
Prior art keywords
periodic structure
pattern
mask
section
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009123337A
Other languages
English (en)
Other versions
JP2010272694A (ja
Inventor
邦亮 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009123337A priority Critical patent/JP5326806B2/ja
Priority to US12/801,026 priority patent/US8222058B2/en
Publication of JP2010272694A publication Critical patent/JP2010272694A/ja
Application granted granted Critical
Publication of JP5326806B2 publication Critical patent/JP5326806B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1847—Manufacturing methods
    • G02B5/1852—Manufacturing methods using mechanical means, e.g. ruling with diamond tool, moulding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12107—Grating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B2207/00—Coding scheme for general features or characteristics of optical elements and systems of subclass G02B, but not including elements and systems which would be classified in G02B6/00 and subgroups
    • G02B2207/101—Nanooptics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Description

本発明は、半導体光素子を作製する方法に関する。
非特許文献１には、ナノインプリントの技術が記載されている。ポリメタクリル酸メチル（ＰＭＭＡ）樹脂を基板上に塗布し、ＰＭＭＡ樹脂体のガラス転移点（摂氏１０５度）以上の温度に加熱する。加熱されたＰＭＭＡ樹脂体に石英製モールドを型押しする。ＰＭＭＡ樹脂体及び石英製モールドを冷却した後に、ＰＭＭＡ樹脂体からモールドを取り外す。ＰＭＭＡ樹脂体に石英製モールドのパターンが転写されて、パターン形成されたＰＭＭＡ樹脂体が得られる。このパターン形成されたＰＭＭＡ樹脂体をマスクとして利用して、基板にエッチング加工を行う。パターン形状の一例は、直径２５ｎｍ及び深さ１００ｎｍの円柱形状である。
Imprint of sub-25 nm vias and trenches in plymers」、S.Y.Chou, P.R.Krauss andP.J.Penstrom、AppliedPhysics Letters,vol.67(1995)pp.3114-3116.
回折格子を含む半導体光素子の作製において、回折格子のためのパターニング手法としてナノインプリントを用いることができる。ナノインプリントのモールドを設計する段階において半導体光素子のための回折格子の周期とデューティ比を決めて、モールドを作製する。また、このモールドを用いた光素子作製からは、モールドのピッチ及びデューティ比によって規定される回折格子が形成され、モールドによって規定されたピッチ及びデューティ比と異なる回折格子は、別のモールドの設計、作製及び光素子作製を経なければ得られない。さらに、モールドによって規定されたピッチ及びデューティ比と異なる回折格子は作製されないので、光素子の作製において回折格子のパターンを形成した後に、その特性の微調整を行うことができない。多数の種類の光素子を作製するときには、個々の光素子のための複数のモールドを準備することが求められる。またさらに、光素子の作製において、品種毎にモールドを入れ替えながらナノインプリントを行うので、ナノインプリント法の長所であるスループットの高さが損なわれる。
ナノインプリント法は，非特許文献１に示されるように、微細パターンをあらかじめ形成してモールドを軟化状態の樹脂への押し当てることにより塑性変形させて、モールドのパターンを転写する。この後に、樹脂を硬化させてパターンを形成する。そして、エッチングにより樹脂パターンは最終的に基板に転写される。既に説明したように、電子ビーム露光法と異なり、作製できるパターンはモールドにあらかじめ作り込んだものに限定される。回折格子の構造が変わるたびに、別のモールドを作製する必要がある。作製したいパターンが複数ある場合は、以下のように行うことができる：（ａ）パターン毎に複数のモールドを準備する；（ｂ）単一のモールドに光素子（例えば半導体レーザ）チップ単位毎に回折格子パターンを作り込む。しかし、手法（ａ）では、多数のモールドの準備及び製造におけるモールドの管理が必要である。手法（ｂ）では、モールドから転写されたパターンの全てから光素子を作製できるわけではなく、光素子の作製において無駄領域が生じる。
本発明は、このような事情を鑑みて為されたものであり、素子作製において複数の種類の回折格子の作製に起因して無駄領域を発生させることなく、半導体光素子を作製する方法を提供することを目的とする。
本発明の一側面は、半導体光素子を作製する方法である。この方法は、（ａ）行及び列に配列された素子区画を含む素子エリアを有する主面を有する基板上に、一又は複数の半導体層を含む半導体領域を形成する工程と、（ｂ）第１〜第ｎのパターン部を含むパターンの配列を有するパターン面を持つモールドを準備する工程と、（ｃ）前記モールドを用いてナノインプリント法で前記半導体領域上に第１のマスクを形成する工程と、（ｄ）前記第１のマスクを用いて前記半導体領域をエッチングして、前記第１〜第ｎのパターン部にそれぞれ対応する回折格子用の第１〜第ｎの周期構造を前記素子区画毎に前記半導体領域に形成する工程と、（ｅ）前記第１のマスクを除去した後に、半導体層を前記半導体領域上に成長する工程と、（ｆ）前記素子区画の第１の区画において前記第１〜第ｎの周期構造のうちの第ｉの周期構造（１≦ｉ≦ｎ）上に第１のパターンを有すると共に、前記素子区画の第２の区画において前記第１〜第ｎの周期構造のうちの第ｊの周期構造（１≦ｊ≦ｎ）上に第２のパターンを有する第２のマスクを形成する工程と、（ｇ）前記第２のマスクを用いて前記第１及び第２の区画にそれぞれ第１及び第２のストライプメサを形成する工程とを備える。前記第１〜第ｎの周期構造は前記行の方向に配列され、前記第１〜第ｎのパターン部のうちの少なくとも一のパターン部は、前記第１〜第ｎのパターン部のうちの別のパターン部と異なり、前記第１〜第ｎの周期構造の各々は前記列の方向に延在する。
この方法によれば、モールドのパターン面が第１〜第ｎのパターン部を有する。また、モールドにおいて、第１〜第ｎのパターン部のうちの少なくとも一のパターン部は、前記第１〜第ｎのパターン部のうちの別のパターン部と異なる。さらに、ストライプメサの作製に使用する第２のマスクは、素子区画の第１の区画において第１〜第ｎの周期構造のうちの第１の所望の周期構造（第ｉ番目）上に第１のパターンを有すると共に、素子区画の第２の区画において第１〜第ｎの周期構造のうちの第２の所望の周期構造（第ｊ番目）上に第２のパターンを有する。これ故に、素子作製において複数の種類の回折格子のためのパターン部を有するモールドを用いることに起因して無駄領域が生じない。
本発明に係る方法では、前記第２のマスクは、前記素子区画の前記第１の区画において前記第ｉの周期構造以外の残りの周期構造上と前記素子区画の前記第２の区画において前記第ｊの周期構造以外の残りの周期構造上とに開口を有し、前記前記第１の区画において前記第ｉの周期構造以外の残りの周期構造は、前記第１及び第２のストライプメサの形成の際に除去され、前記前記第２の区画において前記第ｊの周期構造以外の残りの周期構造は、前記第１及び第２のストライプメサの形成の際に除去される。当該方法は、前記第１及び第２のストライプメサを埋め込む埋込層を成長する工程と更に備えることが好ましい。
この方法によれば、ストライプメサに含まれる周期構造以外の周期構造は除去されて、所望の周期構造を含むストライプメサが埋込層によって埋め込まれるので、本件のモールドを用いるときも、引き続き埋込構造を採用できる。
本発明に係る方法では、前記主面のアクセサリエリア上の半導体領域にアライメントマークを形成する工程を備えることができる。前記モールドのアライメントは前記アライメントマークを基準にして行われ、前記第２のマスクは、前記アライメントマークを基準にして形成される。
この方法によれば、モールドのアライメント及び第２のマスクの位置決めが共通のアライメントマークを基準とするので、モールド内のパターン部の位置を所望の周期構造の位置に関連づけることができる。
本発明に係る方法では、前記第１及び第２ストライプメサは、第１の光ガイド層、活性層、第２の光ガイド層及び回折格子層を含み、前記回折格子は前記活性層に光学的に結合されており、前記第１の光ガイド層、前記活性層、前記第２の光ガイド層、及び前記回折格子層は当該半導体光素子の支持基体上に順に配列されており、当該半導体光素子は、分布帰還型半導体レーザを含む。この方法は、分布帰還型半導体レーザの作製に好適である。
本発明に係る方法では、前記第１〜第ｎのパターン部のうちの第ｋのパターン部は、位相シフトの有無、周期及びデューティ比の少なくともいずれかの属性による規定に関して、前記第１〜第ｎのパターン部のうちの第ｍのパターン部（ｋはｍに等しくない）と異なることができる。
この方法によれば、単一のモールドのパターン面は、位相シフトの有無及び周期の少なくともいずれかの属性による規定に関して異なるパターン部を含むことができるので、同一の基板上に異なる特性の回折格子を作製可能になる。
本発明に係る方法では、前記第ｉの周期構造は、位相シフトの有無及び周期の少なくともいずれかの属性によって規定に関して、前記第ｊの周期構造と異なる。この方法によれば、第１及び第２のストライプメサの回折格子は互いに異なる特性を有する。
本発明に係る方法では、前記第２のマスクの前記第１のパターンは、前記素子区画のうちの第１の素子区画において前記第１〜第ｎの周期構造のうちの前記第ｉの周期構造（１≦ｉ≦ｎ）上に形成されると共に、前記第２のマスクの前記第２のパターンは、前記素子区画のうちの第２の素子区画において前記第１〜第ｎの周期構造のうちの前記第ｊの周期構造（１≦ｊ≦ｎ、ｉ≠ｊ）上に形成される。
この方法によれば、異なる周期構造を作製するパターン部を有するパターン面を有する単一のモールドを用いて、製造工程において異なる素子区画に応じて、異なる周期構造を形成することができる。
本発明に係る方法では、前記第１及び第２のストライプメサ上に開口を有する絶縁層を形成する工程と、前記第１及び第２のストライプメサ上に前記絶縁層を形成した後に、前記第１及び第２の所望の周期構造の位置に合わせて、第１及び第２の電極を前記半導体層上に形成する工程とを備えることができる。
この方法によれば、異なる周期構造を作製するパターン部を有するパターン面を有する単一のモールドを用いて、異なる周期構造を単一の基板上に形成できると共に、周期構造の位置に応じて電極の位置及び／又は向きを変更できる。
本発明に係る方法では、前記第２のマスクの前記第１のパターンは、前記素子区画のうちの第１の素子区画において前記第１〜第ｎの周期構造のうちの前記第ｉの周期構造（１≦ｉ≦ｎ）上に形成されると共に、前記第２のマスクの前記第２のパターンは、前記素子区画のうちの第２の素子区画において前記第１〜第ｎの周期構造のうちの前記第ｊの周期構造（１≦ｊ≦ｎ、ｉはｊと等しい）上に形成される。
この方法によれば、異なる周期構造を作製するパターン部を有するパターン面を有する単一のモールドを用いて、製造工程において使用するパターン部を選択できる。これ故に、単一のモールドを用いて、複数の特性を有する半導体光素子を作り分けることができる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、素子作製において複数の種類の回折格子の作製に起因して無駄領域を発生させることなく、半導体光素子を作製する方法が提供される。
図１は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を示す工程フロー図である。 図２は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を示す工程フロー図である。 図３は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図４は、エピタキシャル基板及び回折格子用のマスクを示す平面図である。 図５は、本実施の形態に係る半導体光素子を作製する方法において使用されるモールドを示す図面である。 図６は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図７は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図８は、回折格子層の形成工程における基板生産物を示す平面図である。 図９は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図１０は、基板生産物の上面の一部を示し選択された周期構造の平面及び断面を示す図面である。 図１１は、基板生産物の上面の一部を示し選択された周期構造の平面及び断面を示す図面である。 図１２は、基板生産物の上面の一部を示し選択された周期構造の平面及び断面を示す図面である。 図１３は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を模式的に示す図面である。 図１４は、本実施の形態に係る半導体光素子を作製する方法によって作製された半導体レーザの電極の配列を示す図面である。 図１５は、本実施の形態に係る半導体光素子を作製する方法によって作製された半導体レーザの発振スペクトルを示す図面である。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体光素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図１及び図２は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を示す工程フロー図である。図３は、本実施の形態に係る半導体光素子を作製する方法における主要な工程を示す図面である。引き続く説明では、半導体光素子として分布帰還（ＤＦＢ）型半導体レーザを作製する方法を説明するけれども、本実施の形態は、回折格子を含む半導体光素子に適用可能である。この回折格子は、以下の説明から理解されるように、ナノインプリント法を用いて作製される。半導体レーザを作製する方法において、半導体層の成長は例えば有機金属気相成長法等を用いることができる。
まず、半導体光素子の作製では、基板準備工程では基板１１を準備する。基板１１は、ＩｎＰ、ＧａＡｓ、ＧａＮ等といった半導体からなることができ、好ましくは導電性を有する。そして、工程Ｓ１００では、この基板上に半導体レーザのアレイを作製するにあたり、個々の半導体レーザに作り込む回折格子のための周期構造のマップを作製する。マップは、基板１１の主面１１ａの素子エリア上に配列される半導体レーザの各々に作り込まれるべき周期構造を規定する。
図３（ａ）をすると、工程Ｓ１０１では、基板１１上に半導体領域１３を形成する。半導体領域１３は、複数のIII−Ｖ化合物半導体層１７、１９、２１、２３、２５を含む。これらの半導体層１７、１９、２１、２３、２５は、例えば有機金属気相成長法を用いてエピタキシャル成長により形成され、また基板１１の主面１１ａの法線軸Ｎｘの方向に沿って主面１１ａ上に配置されている。図３（ａ）を参照すると、直交座標系Ｓが示されている。Ｚ軸は法線軸Ｎｘに向いており、主面１１ａは、例えばＸ軸及びＹ軸によって規定される平面に平行である。２インチＳｎドープＩｎＰ基板上にエピタキシャル成長を行う一実施例では、III−Ｖ化合物半導体層１７はｎ型クラッド（例えばｎ型ＩｎＰ、厚さ５５０ｎｍ）層であり、III−Ｖ化合物半導体層１９はｎ側光ガイド（例えばアンドープＧａＩｎＡｓＰ、厚さ１００ｎｍ）層であり、III−Ｖ化合物半導体層２１は活性層であり、III−Ｖ化合物半導体層２３はｐ側光ガイド層（例えばアンドープＧａＩｎＡｓＰ、厚さ１００ｎｍ）であり、III−Ｖ化合物半導体層２５は回折格子層（例えばＧａＩｎＡｓＰ、厚さ４０ｎｍ）である。工程Ｓ１０１において、エピタキシャル基板Ｅ１が形成される。活性層は、単一の半導体膜からなることができるが、好ましくは量子井戸構造２７を有する。量子井戸構造２７は、交互に配列された障壁層２７ａ及び井戸層２７ｂを含む。障壁層２７ａは例えばバンドギャップ波長１２００ｎｍのＧａＩｎＡｓＰからなり、その厚さは例えば１０ｎｍである。井戸層２７ｂは例えばバンドギャップ波長１５５０ｎｍのＧａＩｎＡｓＰからなり、その厚さは例えば厚さ５ｎｍである。
工程Ｓ１０２において、図３（ｂ）に示されるように、エピタキシャル基板Ｅ１にアライメントマークＷを形成する。このアライメントマークＷは、例えばエピタキシャル基板Ｅ１に形成された凹部である。アライメントマークＷは、例えば以下のように作製される。エピタキシャル基板Ｅ１上に、ＳｉＮといった絶縁膜（例えば、厚さ０．３μｍ）を化学気相成長法（ＣＶＤ）で形成する。フォトリソグラフィ及びエッチング法を用いて、アライメントマークのパターンを絶縁膜に転写してレジストマスクを形成する。このレジストマスクを用いて、反応性イオンエッチングで絶縁膜をエッチングして、マスク２９を形成する。マスク２９は、アライメントマークのための開口を有しており、この開口に半導体領域１３の主面１３ａが露出されている。ＳｉＮ用のエッチャントとして、ＣＦ４が用いられ、またレジストの除去のために、Ｏ２アッシングが用いられる。次いで、マスク２９を用いて、反応性イオンエッチングで半導体領域１３をエッチングして、アライメントマークを転写する。半導体領域１３のエッチングのためのエッチャントとして、例えばＣＨ４／Ｈ２混合ガスが用いられる。アライメントマークＷのための凹部の深さは例えば１．５μｍである。この後に、マスク２９を除去する。このエッチャントは例えばフッ化水素酸である。
工程Ｓ１０３では、回折格子のためのマスク３１を形成する。図４（ａ）に示されるように、エピタキシャル基板Ｅ１では、半導体領域１３は、第１及び第２の領域１３ｂ、１３ｃを有する。半導体領域１３の第１の領域１３ｂは、基板１１の主面１１ａにおける第１のエリア１１ｂ上に位置しており、半導体領域１３の第２の領域１３ｃは、基板１１の主面１１ａにおける第２のエリア１１ｃ上に位置している。基板１１の第１のエリア１１ｂ上には、例えば光素子のアレイを形成する。このために、第１のエリア１１ｂには、行及び列に配列された素子区画を規定することができる。基板１１の第２のエリア１１ｃには、光素子とは異なるアクセサリ（例えばアライメントマーク）を形成する。アライメントマークＷは、例えば半導体領域１３の第２の領域１３ｃに形成される。半導体領域１３の第１の領域１３ｂには、光素子のアレイを形成される。図４（ｂ）に示されるように、マスク３１は、半導体領域１３の主面１３ａ上に形成される。マスク３１は、パターン３１ａを有する。図４（ｂ）を参照すると、一素子分の回折格子のためのパターン３１ａが示されている。パターン３１ａのアレイが、半導体領域１３の第１の領域１３ｂ上に形成される。パターン３１ａの各々は、単一の素子サイズに回折格子のための複数のパターン部３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅを含む。パターン部３２ａ〜３２ｅは、同一の方向に延在している。パターン部３２ａ〜３２ｅの実施例は、以下のものである。パターン部３２ａは周期２０２．４ｎｍであり、λ／４位相シフトを含まない。パターン部３２ｂは周期２３２．１ｎｍであり、λ／４位相シフトを含まない。パターン部３２ｃは周期２４１．７ｎｍであり、λ／４位相シフトを含まない。パターン部３２ｄは周期２０２．４ｎｍであり、λ／４位相シフトを含む。パターン部３２ｅは周期２４１．７ｎｍであり、λ／４位相シフトを含む。例えば、パターン３１ａは、デューティ比の異なるパターン部を含むことができ、パターン３１ａは周期の異なるパターン部を含むことができ、パターン３１ａは位相シフトの有無の異なるパターン部を含むことができる。
マスク３１は、ナノインプリント法を用いて形成される。ナノインプリント法の適用のために以下の工程が行われる。まず、工程Ｓ１０４では、図５に示されるモールド４１を準備する。モールド４１はパターン面４１ａを有する。パターン面４１ａにはパターン４０が配置されている。一実施例では、パターン４０は、パターン面４１ａにおいてアレイ状に配列されている。各パターン４０は、複数のパターン部４０ａ〜４０ｅを含む。例えば、パターン部４０ａは、ＭＸ軸の方向に半導体光素子のチップサイズに一方の辺の長さを周期ＴＸに配列されており、ＭＸ軸の方向に直交するＭＹ軸の方向に半導体光素子のチップサイズに他方の辺の長さを周期ＴＹに配列されている。パターン部４０ａ〜４０ｅは、回折格子のための複数の周期構造４２ａ〜４２ｅを規定する。
次いで、図６（ａ）に示されるように、工程Ｓ１０５では、あらかじめ半導体領域１３の主面１３ａ上にハードマスク膜３４を形成し、その上に，樹脂３３を塗布して、ナノインプリントのための樹脂体を形成する。ハードマスク膜３４としては，例えばＳｉＯＮ等を用いることができる。ナノインプリントのための樹脂３３としては、例えば紫外線感光性樹脂（例えば，東洋合成社製ＰＡＫ−０１等）等を用いることができる。図６（ｂ）に示されるように、工程Ｓ１０６では、この樹脂体３３ａにモールド４１を押し当てて、紫外線を照射することで樹脂を硬化させて樹脂体にパターンを転写する。必要な場合には、繰返工程で、所定のピッチでモールド４１を移動すると共にモールド４１を塗布樹脂に押し当てることを交互に繰り返すことができる。これらの工程により、図７（ａ）に示されるように、工程１０７では、半導体領域１３の主面１３ａ上に形成したハードマスク膜３４上に樹脂からなるマスク３１が形成される。マスク３１は、パターン４０ａによって規定される型抜き起伏（例えばパターン３２ａ〜３２ｅ）を含む。ナノインプリント法でパターン形成することにより、スループットを格段に改善できる。
図７（ｂ）に示されるように、まずマスク３１を用いて、ハードマスク膜３４をエッチングし、マスク３１に形成されたパターンをハードマスク３４に転写する。このエッチングは例えば反応性イオンエッチングにより行われる。エッチャントとしては、ＣＦ４ガスを用いることができる。マスク３１もエッチング中にエッチングされて膜減りする。エッチング終了の際には、マスク３１より薄いマスク３１ｃになる。樹脂体のマスク３１ｃを除去し、ハードマスク３４ａを得る。マスク３１ｃを取り除いた後、図７（ｃ）に示されるように、工程１０８では、ハードマスク３４ａを用いて回折格子層のためのIII−Ｖ化合物半導体層２５をエッチングして、回折格子層２５ａを形成する。このエッチングは例えば反応性イオンエッチングにより行われる。エッチャントとしてＣＦ４を用いることができる。回折格子層２５ａを形成した後にハードマスク３４ａを除去して基板生産物Ｐ１を形成する。マスク３４ａは、バッファードフッ化水素酸を用いて除去される。なお、本実施形態では、回折格子層のためのIII−Ｖ化合物半導体層２５に回折格子層２５ａを形成するためのマスクを形成する方法として、まず、樹脂からなるマスク３１をナノインプリント法を用いて形成し、その後、このマスク３１を用いてハードマスク３４ａにパターンを転写する２段階の工程を採用しているが、樹脂からなるマスク３１を用いて、直接、III−Ｖ化合物半導体層２５をエッチングすることにより回折格子層２５ａを形成するようにしてもよい。
図８は、回折格子層２５ａの形成工程における基板生産物の上面を示す図面である。基板生産物Ｐ１は半導体領域１３を含み、半導体領域１３の最上層には回折格子層２５ａが設けられている。図８を参照すると、実線ＢＯＸで示されたエリアの拡大図には、６個の半導体光素子のための素子区画とアライメントマークＷを含むアクセサリ区画とが示されている。本実施例では、素子区画の拡大図には、Ｘ軸方向に３個の配列及びＹ軸方向に２個の配列が示されている。
素子区画では、一素子分のエリアに、複数の回折格子のための周期構造４２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅが設けられている。周期構造４２ａ〜４２ｅは、それぞれ、パターン部３２ａ〜３２ｅのパターンを転写して形成される。周期構造４２ａ〜４２ｅの各々は同一の方向（Ｙ軸の方向）に延在する。周期構造４２ａ〜４２ｅの実施例は、パターン部３２ａ〜３２ｅに従って以下のものである。周期構造４２ａは周期２０２．４ｎｍであり、λ／４位相シフトを含まない。周期構造４２ｂは周期２３２．１ｎｍであり、λ／４位相シフトを含まない。周期構造４２ｃは周期２４１．７ｎｍであり、λ／４位相シフトを含まない。周期構造４２ｄは周期２０２．４ｎｍであり、λ／４位相シフトを含む。周期構造４２ｅは周期２４１．７ｎｍであり、λ／４位相シフトを含む。隣接する２つの素子エリアにおいて、同一の周期構造同士の間隔（例えば、周期構造４２ａと周期構造４２ａとの間隔）は、Ｘ軸方向の素子サイズＬＸに等しい。各周期構造は、周期的に配列される。
再び半導体レーザの作製の工程に戻る。図９（ａ）に示されるように、工程Ｓ１０９では、半導体領域４９を成長する。半導体層４９は、例えばｐ型ＩｎＰクラッド層及びｐ型ＩｎＧａＡｓキャップ層を含むことができる。この工程において、回折格子層２５ａを半導体領域４９で覆ってエピタキシャル基板Ｅ２を作製する。
図９（ｂ）に示されるように、工程Ｓ１１０は、メサストライプを形成する。工程Ｓ１００において規定されたマップに従って、当該エピタキシャル基板Ｅ２において、回折格子のための周期構造４２ａ〜４２ｅから、所望のレーザ特性を与えることができる周期構造を素子区画毎に選択する。本実施例では、周期構造４２ａ〜４２ｅの内から周期構造４２ａが選択されて、後の工程において、図１０（ａ）に示されるように、周期構造４２ａを含むメサストライプが形成される。ストライプメサのためのマスクは、所望のレーザ特性を提供する周期構造を含むように位置決めされる。基板上に作製されるストライプメサが周期構造４２ａ〜４２ｅのうち同一のパターンを有す周期構造（例えば４２ａ）を含むとき、図１０（ｂ）に示されるように、ストライプメサの配列は周期的になる。これ故に、レーザ素子の素子サイズは変更されない。
図９（ｂ）を参照しながらストライプ形成の一例を説明する。メサストライプの向き及び幅を規定するマスク５１を形成するマスクの形成は、例えばフォトリソグラフィ及びエッチングを用いることができる。先の工程で作製されたアライメントマークを用いて、所望の周期構造上にマスク５１を位置決めできる。マスク５１は例えばシリコン系無機絶縁膜からなることができ、シリコン系無機絶縁膜は例えばＳｉＮである。マスク５１の厚さは例えば０．５μｍである。ＳｉＮのためのエッチングガスは、例えばＣＦ４を含むことができる。反応性イオンエッチングを用いてＳｉＮ膜にレジストのパターンを転写する。エッチング終了後に、Ｏ２プラズマアッシングを用いてレジストを除去する。これによってマスク５１が形成される。マスク５１を用いてエピタキシャル基板Ｅ２をエッチングして、ストライプメサ５３を形成する。ストライプメサ５３は半導体層１７ｂ、１９ｂ、２１ｂ、２３ｂ、２５ｂ、４９ｂを含む。このエッチングは、ドライエッチング、ウエットエッチングのいずれを用いても良い。例えばウエットエッチングを用いることには、Ｂｒメタノールをエッチャントとして用いて、半導体をエッチングする。サイドエッチングで活性層の幅が１．２μｍとなる時間で停止させる。ストライプメサの高さは例えば２．０μｍ程度である。
図１０は、ストライプメサの配列の一例を示す図面である。図１０（ａ）を参照すると、ストライプ形成工程における基板生産物の主面の拡大図が示されている。図１０（ｂ）を参照すると、図１０（ａ）におけるＩ−Ｉ線に沿って取られた断面が示されている。周期構造４２ａを含むストライプメサ５３の配列が示されている。図１０（ａ）に示されたストライプメサを含む半導体レーザは、例えば、λ／４位相シフトを含まず周期２０２．４ｎｍを有する周期構造４２ａを有する。
ストライプメサ５３は、Ｙ軸の方向に向いている。一素子エリアに複数のストライプメサ５３が含まれることを避けるために、ストライプメサ５３は、基板１１の第１のエリア１１ｂの一辺から対向辺まで連続して延在することが好ましい。ストライプメサ５３が途切れるところでは、一素子エリアに複数のストライプメサ５３が含まれることになる。
図１１は、ストライプメサの配列の他の例を示す図面である。図１１（ａ）を参照すると、ストライプ形成工程における基板生産物の主面の拡大図が示されている。図１１（ｂ）を参照すると、図１１（ａ）におけるＩＩ−ＩＩ線に沿って取られた断面が示されている。周期構造４２ｃを含むストライプメサ５３の配列が示されている。図１１（ａ）に示されたストライプメサを含む半導体レーザは、例えばλ／４位相シフトを含まず周期２４１．７ｎｍを有する周期構造４２ｃを含む。図１１（ａ）に示されたストライプメサも、基板１１の第１のエリア１１ｂの一辺から対向辺まで連続して延在することが好ましい。
図１２は、ストライプメサの配列の更なる他の例を示す図面である。図１２（ａ）を参照すると、ストライプ形成工程における基板生産物の主面の拡大図が示されている。図１２（ｂ）を参照すると、図１２（ａ）におけるＩＩＩ−ＩＩＩ線に沿って取られた断面が示されている。周期構造４２ｅを含むストライプメサ５３の配列が示されている。図１２（ａ）に示されたストライプメサを含む半導体レーザは、例えばλ／４位相シフトを含み周期２４１．７ｎｍを有する周期構造４２ｅを含む。図１２（ａ）に示されたストライプメサも、基板１１の第１のエリア１１ｂの一辺から対向辺まで連続して延在することが好ましい。単一の基板１１の主面１１ａの第１のエリア１１ｂの一部又は全部に、図１０〜図１２に示されるストライプメサ５３のエリアを形成することができる。あるマップに従って、単一の基板１１の主面１１ａの第１のエリア１１ｂの全部に単一の周期構造を選択して、この基板上に同一の半導体レーザを作製することができる。また、別のマップに従って、別の単一の基板１１の主面１１ａの第１のエリア１１ｂの全部に別の単一の周期構造を選択して、この基板上に同一の半導体レーザを作製することができる。さらに、更なる別のマップに従って、別の単一の基板１１の主面１１ａの第１のエリア１１ｂを分けて複数の区画を規定し、区画毎に別の周期構造を選択して、この基板上に複数種類の半導体レーザを作製することができる。
図１３（ａ）に示されるように、工程Ｓ１１１では、マスク５１を用いてメサストライプ５３を埋込層５５で埋め込むことができる。埋込層５５は、例えばｐｎ埋込構造、又は半絶縁性埋込構造を用いることができる。ｐｎ埋込構造を用いるとき、まず、厚さ１μｍのｐ型ＩｎＰ層を成長し、次いで厚さ１μｍのｎ型ＩｎＰ層を成長し、さらに、厚さ０．２μｍのｐ型ＩｎＰ層を成長する。埋込成長工程の後に、マスク５１を除去する。ＳｉＮマスクは例えばフッ化水素酸で除去される。この工程において、ストライプメサ５３及び埋込層５５を含むエピタキシャル基板Ｅ３を作製する。
必要な場合には、マスク５１の除去の後に、ストライプメサ５３の最上層のキャップ層を除去して半導体メサを形成することができる。キャップ層がＩｎＧａＡｓからなるとき、リン酸と過酸化水素水の混合溶液で選択エッチングして除去できる。メサ５３ａ及び埋込層５５上に、半導体領域を成長する。この半導体領域は、例えばｐ型ＩｎＰクラッド層及びｐ型ＩｎＧａＡｓコンタクト層を含む。
また、必要な場合には、工程Ｓ１１２では、埋込層５５にトレンチ形成する。トレンチ形成はエッチングにより行われる。工程Ｓ１１３では、ベンゾシクロブテン（ＢＣＢ：Benzocyclobutene）樹脂を塗布してトレンチを埋め込む。ＢＣＢ樹脂を塗布した後に、例えばストライプメサ５３の上面をエッチングにより露出させる。
図１４は、半導体レーザのための基板生産物の電極の配列の一例を示す図面である。電極形成工程では、エピタキシャル基板Ｅ３上に電極５７を形成する。まず、工程Ｓ１１４において、コンタクト窓を有する絶縁膜を形成する。このコンタクト窓は、所望の回折格子構造を含むストライプメサ上に位置する。工程Ｓ１１５において、コンタクト窓及び絶縁膜上に、ＴｉＰｔＡｕのオーミック金属を蒸着する。リフトオフ法により電極にパターン形成を行って、基板生産物を得る。基板生産物を加熱しオーミック金属と半導体界面に合金層を形成する。オーミック金属部分にＡｕメッキ層を形成して、電極５７（例えばアノード）を完成される。電極５７の形成は、チップ化の際の切断ラインを考慮してパッド電極５７ａの位置を決める。工程Ｓ１１６において、半導体基板１１の裏面を研磨する。この研磨により、その厚さを約１００μｍ程度までに薄くする。工程Ｓ１１７において、研磨面にＡｕＧｅオーミック金属（例えばカソード）を蒸着し、合金化処理を行って、最終の基板生産物を得る。
工程Ｓ１１８において、例えばへき開により、この基板生産物を分離してレーザバーを作製する。個々のレーザバーから多数の半導体レーザチップを得る。なお、同じ周期構造を有する半導体レーザを同一のレーザバーに作り込むためには、ストライプメサの延在方向（例えばＹ軸方向）と交差するする方向（例えばＸ軸方向）に配列される行内の個々の素子エリアに、同一の周期構造（例えば周期構造４２ａ）を作り込むようにマップを規定することができる。また、別の行内の個々の素子エリアに、同一の周期構造（例えば周期構造４２ｃ）を作り込むようにマップを規定することができる。回折格子のための複数の周期構造のいずれを選択しても、選択された周期構造は一素子分のサイズ内に収まるので、メサストライプの位置に合わせて、レーザバーの切断のために、一チップ内に電極５７を収まるように。パッド電極５７ａの位置及び向きを調整すれば、単一のモールド４１を用いて複数種類の半導体レーザを作製できる。
工程Ｓ１１９では、劈開端面にコーティング膜を形成する。工程Ｓ１２０では、上記のように位置決めされた電極の配置を考慮して、レーザバーから個々の半導体レーザを作製する。これらの工程によって、半導体レーザを作製できる。
図１５は、同一のモールドを用いて別々の基板上に形成して作製された半導体レーザの発振スペクトラムを示す図面である。図１５（ａ）は、１．３１μｍ帯用に形成された活性層と周期２０２．４ｎｍの回折格子を含む半導体レーザの発振スペクトラムであり、回折格子は位相シフト構造を含まない。図１５（ｂ）は、１．５５μｍ帯用に形成された活性層と周期２３２．１ｎｍの回折格子を含む半導体レーザの発振スペクトラムであり、回折格子は位相シフト構造を含まない。図５４（ｃ）は、１．５５μｍ帯用に形成された活性層と周期２３２．１ｎｍの回折格子を含む半導体レーザの発振スペクトラムであり、回折格子は位相シフト構造を含む。いずれの発振スペクトラムも良好な形状を有する。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
１１…基板、１３…半導体領域、１７、１９、２１、２３、２５…III−Ｖ化合物半導体層、Ｎｘ…法線軸、Ｅ１…エピタキシャル基板、Ｗ…アライメントマーク、２９…アライメントマーク用のマスク、３１、３１ｂ、３１ｃ…マスク、１３ｂ、１３ｃ…半導体領域の領域、１１ａ…基板主面、１１ｂ、１１ｃ…基板主面のエリア、３１ａ…マスクのパターン、３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅ…パターン部、４１…モールド、４１ａ…パターン面、４０…モールドのパターン、４０ａ〜４０ｅ…パターン部、３３…樹脂、３３ａ…樹脂体、３４…ハードマスク膜、３４ａ…ハードマスク、２５ａ…回折格子層、Ｐ１…基板生産物、４２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅ…周期構造、ＬＸ、ＬＹ…素子サイズ、４９…半導体領域、Ｅ２…エピタキシャル基板、５１…マスク、５３…ストライプメサ、１７ｂ、１９ｂ、２１ｂ、２３ｂ、２５ｂ、４９ｂ…半導体層、５５…埋込層、Ｅ３…エピタキシャル基板、５７…電極。

Claims (9)

  1. 半導体光素子を作製する方法であって、
    行及び列に配列された素子区画を含む素子エリアを有する主面を有する基板上に、一又は複数の半導体層を含む半導体領域を形成する工程と、
    第１〜第ｎのパターン部を含むパターンの配列を有するパターン面を持つモールドを準備する工程と、
    前記モールドを用いてナノインプリント法で前記半導体領域上に第１のマスクを形成する工程と、
    前記第１のマスクを用いて前記半導体領域をエッチングして、前記第１〜第ｎのパターン部にそれぞれ対応する回折格子用の第１〜第ｎの周期構造を前記半導体領域の前記素子区画に形成する工程と、
    前記第１のマスクを除去した後に、半導体層を前記半導体領域上に成長する工程と、
    前記素子区画の第１の区画において前記第１〜第ｎの周期構造のうちの第ｉの周期構造（１≦ｉ≦ｎ）上に第１のパターンを有すると共に、前記素子区画の第２の区画において前記第１〜第ｎの周期構造のうちの第ｊの周期構造（１≦ｊ≦ｎ）上に第２のパターンを有する第２のマスクを形成する工程と、
    前記第２のマスクを用いて前記第１及び第２の区画にそれぞれ第１及び第２のストライプメサを形成する工程と、
    を備え、
    各素子区画は、一素子分のエリアであり、
    前記モールドの前記第１〜第ｎのパターン部のうちの少なくとも一のパターン部は、前記第１〜第ｎのパターン部のうちの別のパターン部と異なり、
    前記第１〜第ｎの周期構造は前記行の方向に配列され、
    前記第１〜第ｎの周期構造の各々は前記列の方向に延在し、
    前記第２のマスクは、前記素子区画の前記第１の区画において前記第ｉの周期構造以外の残りの周期構造上及び前記素子区画の前記第２の区画において前記第ｊの周期構造以外の残りの周期構造上に開口を有し、
    前記第１の区画において前記第ｉの周期構造以外の残りの周期構造は、前記第１及び第２のストライプメサの形成の際に除去され、
    前記第２の区画において前記第ｊの周期構造以外の残りの周期構造は、前記第１及び第２のストライプメサの形成の際に除去される、ことを特徴とする方法。
  2. 前記第１及び第２のストライプメサを埋め込む埋込層を成長する工程を更に備える、ことを特徴とする請求項１に記載された方法。
  3. 前記主面のアクセサリエリア上の半導体領域にアライメントマークを形成する工程を備え、
    前記モールドのアライメントは前記アライメントマークを基準にして行われ、
    前記第２のマスクは、前記アライメントマークを基準にして形成される、ことを特徴とする請求項１又は請求項２に記載された方法。
  4. 前記第１及び第２のストライプメサは、第１の光ガイド層、活性層、第２の光ガイド層及び回折格子層を含み、
    前記回折格子は前記活性層に光学的に結合されており、
    前記第１の光ガイド層、前記活性層、前記第２の光ガイド層、及び前記回折格子層は当該半導体光素子の前記基板上に順に配列されており、
    当該半導体光素子は、分布帰還型半導体レーザを含む、ことを特徴とする請求項１〜請求項３のいずれか一項に記載された方法。
  5. 前記モールドの前記第１〜第ｎのパターン部のうちの第ｋのパターン部は、位相シフトの有無及び周期の少なくともいずれかの属性による規定に関して、前記第１〜第ｎのパターン部のうちの第ｍのパターン部（ｋはｍに等しくない）と異なる、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された方法。
  6. 前記第ｉの周期構造は、位相シフトの有無、周期及びデューティ比の少なくともいずれかの属性による規定に関して、前記第ｊの周期構造と異なる、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された方法。
  7. 前記第２のマスクの前記第１のパターンは、前記素子区画のうちの第１の素子区画において前記第１〜第ｎの周期構造のうちの前記第ｉの周期構造（１≦ｉ≦ｎ）上に形成されると共に、前記第２のマスクの前記第２のパターンは、前記素子区画のうちの第２の素子区画において前記第１〜第ｎの周期構造のうちの前記第ｊの周期構造（１≦ｊ≦ｎ、ｉはｊと異なる）上に形成される、ことを特徴とする請求項１〜請求項６のいずれか一項に記載された方法。
  8. 前記第１及び第２のストライプメサ上に開口を有する絶縁層を形成する工程と、
    前記第１及び第２のストライプメサ上に前記絶縁層を形成した後に、前記第ｉの周期構造及び前記第ｊの周期構造の位置に合わせて、それそれ、第１及び第２の電極を前記半導体層上に形成する工程と、
    を更に備える、ことを特徴とする請求項１〜請求項７のいずれか一項に記載された方法。
  9. 前記第２のマスクの前記第１のパターンは、前記素子区画の第１の区画において前記第１〜第ｎの周期構造のうちの前記第ｉの周期構造（１≦ｉ≦ｎ）上に形成されると共に、前記第２のマスクの前記第２のパターンは、前記素子区画の第２の区画において前記第１〜第ｎの周期構造のうちの前記第ｊの周期構造（１≦ｊ≦ｎ）上に形成され、ｉはｊと等しい、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された方法。
JP2009123337A 2009-05-21 2009-05-21 半導体光素子を作製する方法 Active JP5326806B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009123337A JP5326806B2 (ja) 2009-05-21 2009-05-21 半導体光素子を作製する方法
US12/801,026 US8222058B2 (en) 2009-05-21 2010-05-17 Method for producing semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009123337A JP5326806B2 (ja) 2009-05-21 2009-05-21 半導体光素子を作製する方法

Publications (2)

Publication Number Publication Date
JP2010272694A JP2010272694A (ja) 2010-12-02
JP5326806B2 true JP5326806B2 (ja) 2013-10-30

Family

ID=43124830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009123337A Active JP5326806B2 (ja) 2009-05-21 2009-05-21 半導体光素子を作製する方法

Country Status (2)

Country Link
US (1) US8222058B2 (ja)
JP (1) JP5326806B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5326811B2 (ja) * 2009-05-22 2013-10-30 住友電気工業株式会社 半導体光素子を作製する方法
KR101233768B1 (ko) * 2010-12-30 2013-02-15 포항공과대학교 산학협력단 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드
JP2013016600A (ja) * 2011-07-01 2013-01-24 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法
JP5742517B2 (ja) * 2011-07-04 2015-07-01 住友電気工業株式会社 サンプルドグレーティングの形成方法及び半導体レーザの製造方法
JP2013026517A (ja) * 2011-07-22 2013-02-04 Sumitomo Electric Ind Ltd 半導体光素子を作製する方法、及び半導体光素子
EP2863260A1 (en) * 2011-08-31 2015-04-22 Asahi Kasei E-materials Corporation Nano-imprint mold
JP5458068B2 (ja) * 2011-08-31 2014-04-02 株式会社東芝 パターン転写装置および半導体装置の製造方法
JP5771120B2 (ja) * 2011-10-28 2015-08-26 浜松ホトニクス株式会社 量子カスケードレーザの製造方法
TWI477824B (zh) * 2011-12-27 2015-03-21 Asahi Kasei E Materials Corp Optical substrate and light emitting device
JP2014135323A (ja) 2013-01-08 2014-07-24 Sumitomo Electric Ind Ltd 半導体光素子の製造方法
JP6598202B2 (ja) * 2014-10-30 2019-10-30 住友電工デバイス・イノベーション株式会社 半導体レーザの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229001A (ja) * 1984-04-27 1985-11-14 Agency Of Ind Science & Technol 集積化回折格子の製造方法
JP2751954B2 (ja) * 1995-12-11 1998-05-18 日本電気株式会社 化合物半導体微細パターンの形成方法
JPH10125998A (ja) * 1996-10-16 1998-05-15 Oki Electric Ind Co Ltd 発光装置
JPH10284377A (ja) * 1997-04-07 1998-10-23 Nikon Corp 露光方法及び該方法を用いたデバイスの製造方法
JP3595167B2 (ja) * 1998-07-29 2004-12-02 日本オプネクスト株式会社 半導体発光素子およびその素子を組み込んだ半導体発光装置ならびにそれらの製造方法
JP2003069145A (ja) * 2001-06-14 2003-03-07 Furukawa Electric Co Ltd:The 分布帰還型半導体レーザ素子群の作製方法
US20080044128A1 (en) * 2001-10-09 2008-02-21 Infinera Corporation TRANSMITTER PHOTONIC INTEGRATED CIRCUITS (TxPICs) AND OPTICAL TRANSPORT NETWORK SYSTEM EMPLOYING TxPICs
US20060157898A1 (en) * 2005-01-18 2006-07-20 International Business Machines Corporation Imprint reference template for multilayer or multipattern registration and method therefor
JP4984810B2 (ja) * 2006-02-16 2012-07-25 株式会社ニコン 露光方法、露光装置及びフォトマスク
JP5078058B2 (ja) * 2006-03-31 2012-11-21 大日本印刷株式会社 モールド及びモールドの作製方法
JP2008218656A (ja) * 2007-03-02 2008-09-18 Denso Corp 半導体装置の製造方法及び半導体ウエハ
JP4469385B2 (ja) * 2007-05-31 2010-05-26 株式会社日立産機システム 微細モールド及びその製造方法
JP2009004630A (ja) * 2007-06-22 2009-01-08 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法
JP5205866B2 (ja) * 2007-08-23 2013-06-05 住友電気工業株式会社 モールドの形成方法、回折格子の形成方法、および分布帰還型半導体レーザの製造方法

Also Published As

Publication number Publication date
JP2010272694A (ja) 2010-12-02
US20100297795A1 (en) 2010-11-25
US8222058B2 (en) 2012-07-17

Similar Documents

Publication Publication Date Title
JP5326806B2 (ja) 半導体光素子を作製する方法
US7941024B2 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD
JP2003069145A (ja) 分布帰還型半導体レーザ素子群の作製方法
JP5056347B2 (ja) 光半導体デバイスの作製方法
US20090032997A1 (en) Resin pattern formation method
JP5605102B2 (ja) 半導体レーザ素子の製造方法
US8409889B2 (en) Method for producing semiconductor optical device
US9577142B2 (en) Process for forming semiconductor laser diode implemented with sampled grating
JP5326810B2 (ja) 半導体光素子を作製する方法
JP5211728B2 (ja) 半導体光素子を作製する方法
JP4997811B2 (ja) モールド及びモールドの作製方法
JP2011040687A (ja) 半導体レーザの製造方法
US8993359B2 (en) Method for manufacturing semiconductor optical device
KR100839343B1 (ko) 반도체 레이저 소자 및 그 제조 방법
JPWO2007108094A1 (ja) 光半導体装置の製造方法
US8216866B2 (en) Method to manufacture semiconductor device with optical grating
JP2018088456A (ja) 量子カスケード半導体レーザ
JP5891695B2 (ja) 量子カスケード半導体レーザを作製する方法
JP2008047671A (ja) 半導体光集積素子を作製する方法
JP5445272B2 (ja) 光半導体素子の製造方法
JP2012204640A (ja) アライメントマーク形成方法及び光半導体素子の製造方法
KR100289145B1 (ko) Ｐｏｌｙｉｍｉｄｅ 코팅을 이용해 매몰 헤테로구조체의 레이저 다이오드를 제조하는 방법
JP2012141374A (ja) 回折格子を形成する方法及び半導体レーザを作製する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Ref document number: 5326806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250