JP4997811B2 - モールド及びモールドの作製方法 - Google Patents

モールド及びモールドの作製方法 Download PDF

Info

Publication number
JP4997811B2
JP4997811B2 JP2006096488A JP2006096488A JP4997811B2 JP 4997811 B2 JP4997811 B2 JP 4997811B2 JP 2006096488 A JP2006096488 A JP 2006096488A JP 2006096488 A JP2006096488 A JP 2006096488A JP 4997811 B2 JP4997811 B2 JP 4997811B2
Authority
JP
Japan
Prior art keywords
mold
substrate
layers
layer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006096488A
Other languages
English (en)
Other versions
JP2007273665A (ja
Inventor
祐樹 有塚
実 北田
智 遊佐
幹雄 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2006096488A priority Critical patent/JP4997811B2/ja
Publication of JP2007273665A publication Critical patent/JP2007273665A/ja
Application granted granted Critical
Publication of JP4997811B2 publication Critical patent/JP4997811B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ナノインプリントに用いられるモールド、およびその作製に関するものである。
半導体等の製造分野において、フォトリソグラフィに用いるための微細なレジストパターンを効率よく形成することが望まれている。しかしながら、従来のフォトリソグラフィでは、工程数および使用材料の種類の多いプロセスを経る必要がある。
そこで、レジストパターンの形成をインプリント用のモールド、すなわち型で行なう、ナノインプリントリソグラフィ(以下NILと称する。)が提案されている。
NILのモールド作製は、シリコンや石英等の基板にエッチングを施し、基板の表面に凹凸のパターンを形成することによって行われる。凹凸パターンは微細化、複雑化が進み、複数の凹凸パターンの転写も必要とされるようになった。
同一素材の一枚の基板で凹凸パターンを形成する場合、複数の凹凸パターンの転写、エッチングを繰り返し行うことになるが、この作業の過程で、凹凸パターンの深さや高さを一定にすることは、困難なことが多い。
図8は従来のモールドの作製方法を示したものである。図1で示すようなモールド100を作製する場合、従来の作製方法は以下の通りである。まず、図8(a)に示すように基板10にレジスト層20を形成する。基板10は、例えばシリコンや、石英等の材料からなる。次に図8(b)に示すように、レジスト層20に対して露光、現像等を行い、レジスト層20上にパターン30を形成する。次に図8(c)に示すように、パターンの形成されたレジスト層20をマスクとして基板10上にエッチングを施す。即ち、レジスト層20に形成された凹部40、凹部45の部分にエッチングを行うことによって、基板10上に凹部50、凹部55が形成される。次に図8(d)に示すように、レジスト層20を剥離する。
次に図8(e)に示すように、凹凸のパターンの形成された基板10上にレジスト層60を形成する。次に図8(f)に示すように、レジスト層60に対して露光、現像を行い、レジスト層60上にパターン70を形成する。次に図8(g)に示すように、パターンの形成されたレジスト層60をマスクとして、基板10上にエッチングを施す。即ち、レジスト層60上の面80の部分にエッチングを行うことによって面90が形成される。
次に図8(h)に示すように、レジスト層60を剥離し、基板10上に複数の凹凸のパターンが形成されてモールドとなる。高精度のナノインプリントを行うためには、一回のエッチングの工程で形成されるパターンにおける凹凸の深さは一定であることが望ましい。即ち、面55と面95は一定の高さであることが望ましい。しかしながら、凹凸の面55と面95は高さが一定していない。
図9は図8(c)の一部の拡大図、図10は図8(g)の一部の拡大図である。図9に示すようにレジスト層60上に形成されたパターン30では、SとSという2通りの面積の凹部がある。面積の異なるパターンが同一平面に存在する場合、面積の大きい部分の方がエッチングの速度は速くなる。
従って図10に示すように面95の深さdが面55の深さdよりも大きくなる。このように深さが異なった場合、正確なナノインプリントを行うことは困難である。
また、複数のモールド作製はコストを要する。加えて、複数のモールドを使用してパターンを転写するには、モールドの枚数分だけの転写が必要となるため、効率が悪い。そこで、複数の凹凸パターンを低コストで効率よく形成するには、選択比、すなわちエッチングの速度の異なる複数の物質を積層した積層体を用い、選択比の違いを利用して数度のエッチングを繰り返す手法が提案されている(例えば「特許文献1」参照。)。
特開2004−71587号公報
しかしながら、上記のように異なる物質の積層された積層体を用いた場合、転写時の摩擦や熱によりモールドへエネルギーが加わると、熱膨張係数の違いにより各層の界面に対して水平方向に応力が働く。これにより凹凸パターンに歪みが生ずるという問題点がある。
本発明は、前述した問題点に鑑みてなされたもので、その目的とすることは一度に複数のパターンを形成することのできる、低コストで高精度のモールド及びモールドの作製方法を提供することにある。
前述した目的を達成するために第1 の発明は、ナノインプリントに用いられるモールドであって、
基板上に2種類以上の層を積層した積層体からなり、前記2種類以上の層は、不純物を含む同一物質の材料からなり、前記層を構成する材料とこれに対する不純物の組み合わせが、シリコンに対してはボロン、リン、砒素のいずれか一つ以上であり、二酸化シリコンに対してはボロン、リンのいずれか一つ以上であり、ガリウム砒素に対してはボロン、リン、硫黄、セレンのいずれか一つ以上であり、隣接する前記2種類以上の層の不純物濃度差は、1.0×10atoms/cm以上であることを特徴とするモールドである。
パターンを形成する凹凸の凸部と、凹凸の底部との不純物濃度は異なる。即ち、エッチングは層の境界で停止するので、一度のエッチングでは一層の頂上面から底部までの凹部を形成する。凹凸の底部は、凸部の層のすぐ下に形成された、凸部とは不純物濃度の異なった層である。
前記2種類以上の層は、2種類以上の材料の貼り合わせ、結晶成長、イオン注入、拡散によって形成される。2種類以上の材料の貼り合わせの方法としては、界面活性化による直接接合がある。また、接合しようとする材料の間に金属薄膜を配し、加熱、加圧することで接合を行う金属接合でもよい。接合しようとする材料がシリコンである場合、接合材料としてシリコン酸化膜を用いるシロキサン接合でもよい。但し、金属接合、シロキサン接合については、接合界面に対して熱膨張係数差および格子不整合等に起因する応力が無視できる条件下に限られる。
前記層は、前記基板に接している層のエッチング速度が最も遅く、前記基板から離れた層になるに従ってエッチング速度が速くなるように積層される。
第2の発明は、ナノインプリントに用いられるモールドの作製方法であって、基板上に2種類以上の、不純物を含む同一物質の材料からなる層を積層する工程と、前記基板の表面にレジスト層を形成する工程と、前記レジスト層にレジストパターンを賦型する工程と、前記レジストパターンをマスクとして前記基板をエッチングし、前記基板上に凹凸で構成されたパターンを形成する工程とを具備し、前記層を構成する材料およびこれに対する不純物の組み合わせが、シリコンに対してはボロン、リン、砒素のいずれか一つ以上であり、二酸化シリコンに対してはボロン、リンのいずれか一つ以上であり、ガリウム砒素に対してはボロン、リン、硫黄、セレンのいずれかひとつ以上であり、隣接する前記2種類以上の層の不純物濃度差は、1.0×10atoms/cm以上であることを特徴とするモールドの作製方法である。
本発明によれば、一度に複数のパターンを形成することのできる、低コストで高精度なモールド及び、モールドの作成方法を提供することができる。
以下添付図面に基づいて、本発明の実施形態に係るモールド100及びモールド100の作製方法について詳細に説明する。
図1は、モールド100の概略図である。モールド100はナノインプリントに用いられる。
図2及び図3は、本発明におけるモールド100の作製方法の各工程を示す図である。
最初に、図2(a)に示すように、基板110を準備する。基板110は、不純物濃度によりエッチングの速度に差が出る材料からなる。例えば、シリコン(Si)や二酸化シリコン(SiO2)、ガリウム砒素(GaAs)等である。同じ二酸化シリコン(SiO2)でも、多結晶である石英に比べて単結晶のシリコン酸化膜の方が不純物濃度差によって明確にエッチングの速度が異なるため、より好ましい。
次に図2(b)、図2(c)に示すように、基板110の表面に第一層膜120、第一層膜120の表面に第二層膜130を形成する。第一層膜120、第二層膜130は、それぞれ基板110と同じ物質で不純物濃度が異なる。また、凹凸を作製しない基板110の不純物濃度は考慮しなくてよい。
同一物質で不純物濃度の異なる材料を積層した場合、それぞれの材料で選択比(エッチングの速度)が異なるため、それぞれの層の境界の部分で正確にエッチングを停止することができる。同一物質で純度の高いものはエッチングの速度が速く、不純物濃度が高くなるほどエッチングの速度は遅くなる。
基板110と第一層膜120、また第一層膜120と第二層膜130については貼り合わせによる接合、結晶成長、イオン注入、拡散等の方法で積層を行う。
貼り合わせの場合、予めそれぞれの層を別々に作製し、その後それぞれの層を貼り合わせる。貼り合わせの方法としては、界面活性化による直接接合があげられる。界面活性化を行うには、プラズマ処理による方法、イオンビームで処理する方法等があげられる。
石英の場合、温度を1000℃以上、圧力を30N以上加えて接合を行う。接合界面はアモルファス層となるが、その厚みはプロセス時間によって異なる。
接合については、接合界面に対して熱膨張係数差および格子不整合等に起因する応力が無視できる条件下では、界面活性化による直接接合以外の方法を用いることもできる。
界面活性化による直接接合以外の接合方法としては、次の二つの方法が考えられる。ひとつは、接合しようとする材料の間に金属薄膜を配し、加熱、加圧することで接合を行う金属接合である。もうひとつは、接合しようとする材料がシリコンである場合、接合材料としてシリコン酸化膜を用いるシロキサン接合である。これらは、接合界面に、接合する材料とは異なる材料を含むため、界面に加わる応力は厳密にはゼロにならない。但し、接合に用いる材料の膜厚が十分に薄ければ、応力は低減することが知られている。
このことから、作製しようとしている凹凸の深さに比べて膜厚が十分に薄く、かつ材料に対する応力がパターンの位置ずれに対して無視できる程度であれば、金属接合、シロキサン接合等を行ってもよい。
結晶成長は、エピタキシャル成長または化学気相成長(CVD)により、表面に新たに材料を積層させていく方法である。特にエピタキシャル成長は、気相、液相、固相のすべての方法で不純物を添加することが可能である。例えば気相の場合、成長材料となるガスのひとつに、不純物を含んだガスを加えることで不純物を含んだ結晶を成長させることが可能である。
イオン注入は、ドーパント(不純物)のイオンビームを高いエネルギーで照射することによって、基板材料に不純物を添加する方法である。イオン注入は、最表面層のイオン濃度を変化させることも可能であるが、基板のある一定深さに対して行うことも可能である。
図4及び図5は不純物イオン注入による不純物層の形成を示した図である。図4に示すように、基板110に対して矢印Bの方向に不純物イオン220を注入する。基板110の内部に不純物イオン220を打ち込み、アニールを行うことによって、図5に示すように基板110の内部に不純物層230が形成される。
拡散は、ドーパント(不純物)を含んだ材料を基板表面に塗布または積層させ、加熱する方法である。加熱温度は、材料により異なるが、Siでは800〜1200℃、GaAsでは600〜1000℃が好ましい。加熱した後、基板表面に塗布した材料を剥離する。
層間の不純物濃度差は、最低1.0×10/cm以上であることが好ましい。層間の不純物濃度差が少ないと選択比(エッチング速度)の違いを得ることができない。3以上の層を積層する場合には、不純物濃度の異なる2層を交互に繰り返してもよいし、不純物濃度の異なる3種類以上の材料を用いてもよい。
不純物としては、ボロン(B)、リン(P)等があげられるが、他にも、基板110がシリコンの場合には砒素(As)等、基板110がガリウム砒素の場合には硫黄(S)、セレン(Se)等でもよい。
次に図2(d)に示すように、第二層膜130の表面にレジスト層140を形成する。レジスト層140は、スピン塗布、スプレー塗布等の方法で形成される。次に、レジスト層140の表面に電子ビームAを照射し、露光する。露光の方法としては、電子ビームによる露光の他に、レーザー描画機を用いた露光、マスクを使った紫外光による露光等があげられる。次に、図2(e)に示すように、現像等の処理を行い、レジスト層140上にパターン150を形成する。現像の結果、レジスト層140上に凹部160、即ち第二層膜130の露出した部分が形成される。
次に、図2(f)に示すように、レジスト層140に形成されたパターン150をマスクとして第二層膜130にエッチングを施す。即ち、凹部160の部分にエッチングを施すことによって、第二層膜130上に凹部170が形成される。第二層膜130と第一層膜120との間に十分な選択比(エッチング速度の差)があれば、第一層膜120と第二層膜130の境界でエッチングは停止する。
この場合、第二層膜130と第一層膜120は、同一物質であるが、含まれる不純物濃度が異なり、エッチング速度は異なる。従来の単一の材料で形成された基板の場合、凹部160−1、160−3の面積S、Sに対し、凹部160−2の面積Sが異なっていれば、エッチングを行った後の凹部の深さは異なる。凹部の面積が大きいほどエッチングの速度が速くなるため、面積の大きい凹部、例えば、面積Sの凹部160−1、面積Sの凹部160−3の部分のエッチングの深さが面積Sの凹部160−2に比べて深くなる。しかし、エッチング速度の異なる層を積層する本発明の方法によれば、面積Sの凹部160−1、面積Sの凹部160−3についても、層の境界でエッチングを停止することができるため、面積Sの凹部160−2のエッチングの深さに揃えることが可能となり、エッチングを行った後の凹部170−1、170−2、170−3の深さを等しくすることができる。
エッチングは、ドライエッチング、ウェットエッチングのいずれでもよい。ドライエッチングの場合、エッチングガスとしては、一般にはCF、SF、CHF等のフッ素系ガス、Cl、CCl等の塩素系ガス、HBr等の臭素系ガス等が用いられる。
ウェットエッチングの場合、薬液としては、選択比を得やすい水酸化カリウム(KOH)、テトラメチルアンモニウムハイドロオキサイド(TMAH)が好ましい。ただし、この場合、基板が単結晶であるならエッチング側壁は結晶方位に応じたファセット面によって形成される。
なお、ウェットエッチングを行う場合、レジストは上記薬品への耐性が不十分であることが多い。このため、シリコン窒化膜(SiN)やシリコン酸化膜(SiO)のようなシリコン化合物、あるいはクロム(Cr)、タンタル(Ta)、チタン(Ti)などの金属膜を加工してレジスト層140の代わりとすることが望ましい。
次に、図3(g)に示すようにレジスト層140を剥離する。単一パターンのモールドであれば、ここで作製の工程は終了する。モールド上に複数の凹凸のパターンを形成する場合には、さらにレジストの塗布からの工程を繰り返す。図3(h)に示すように、第二層膜130の表面にレジスト層180を形成する。次に、電子ビームAを照射する。前述と同様、レーザー描画機を用いた露光、マスクを使った紫外光による露光を行ってもよい。
次に、図3(i)に示すように、現像処理を行い、レジスト層180上にパターン190を形成する。
次に、図3(j)に示すように、レジスト層180上のパターン190をマスクとして、第一層膜120にエッチングを施す。即ち、レジスト層180に形成された凹部200−1、200−2の部分にエッチングを行うことによって、第一層膜120上に凹部210−1、210−2を形成する。
前述と同様、凹部210−1、210−2についても、面積の大小にかかわらず、深さを一定にすることができる。
次に、図3(k)に示すようにレジスト層180を剥離して、モールド100を得る。
以上のように、2層以上の不純物濃度の異なる同一物質の層を積層し、レジストを塗布してパターンを形成し、エッチングを行うことによってモールド100が作製される。
次に、図6〜図7を参照しながら、本発明における実施例について説明を行う。図6はモールド100を作製した際の凹部の形成を示す図、図7は従来の作製方法に従って単一の材料でモールドを作製した際の凹部の形成を示す図である。
図6において、基板110aとして単結晶シリコンウエハを使用した。基板110aのシリコンの面方位は(100)であった。シリコン中に含まれるボロン濃度を5.0×1010/cmとした。基板110aの上に、エピタキシャル成長によってボロン濃度3.5×1019/cmの単結晶シリコンを膜厚75nmで積層して第一層膜120aを形成した。さらに、その上に同様にボロン濃度5.0×1010/cmの単結晶シリコンを膜厚75nmで積層し、第二層膜130aを形成した。
基板110aと第一層膜120a、第二層膜130aの積層体にレジストを塗布し、電子ビームにてパターンを形成した。パターンは正方形のホールであり、300nm、75nmの2通りを形成した。
次にドライエッチングによりパターンを加工した。エッチングガスとしては、HBrとOの混合ガスを用いた。このとき幅75nmのパターンのエッチングの深さが75nmになるように時間を設定した。
走査電子顕微鏡(SEM)にて断面を観察した結果、図6(b)に示すように幅75nmの凹部310、幅300nmの凹部320のいずれも、深さ75nmの部分でエッチングが停止されていた。
同様にTMAHによるウェットエッチングによってテストを行った。積層体の表面をCVDで形成した窒化シリコン(SiN)で覆い、表面にレジストを塗布し、露光、現像してパターンを形成した。パターンは、幅20μm、3.0μmの2通りを形成した。露光方法は、フォトマスクを用いて紫外光(UV)転写を用いた。SiNの部分はCFとHの混合ガスでエッチングを行った。
結果は、図6(c)に示すように、幅3.0μmの凹部330、幅20μmの凹部340のいずれも、深さ75nmの部分でエッチングが停止されていた。
また、図7において、基板110bとして、面方位(100)の単結晶シリコンウエハを使用した。図5と全く同じ方法でレジストを塗布してパターンを形成し、ドライエッチング、ウェットエッチングの両方についてテストを行った。
ドライエッチングの場合、図7(b)に示すように、幅75nmの凹部350の深さは75nmであったのに対し、幅300nmの凹部360の深さは102nmであった。
ウェットエッチングの場合、図7(c)に示すように、幅3.0μmの凹部370の深さは137nm、幅20μmの凹部380の深さは301nmであった。
以上説明したように、不純物濃度の異なる同一物質を積層することによって、エッチングの深さを正確に揃えることが可能となる。即ち、同一物質であっても、含まれる不純物濃度が異なることによって、選択比(エッチングの速度)が異なる。そのため、層の境界でエッチングを停止することができる。ただし、そのためには、基板側、即ち下層側が上層側に比べてエッチング速度が遅い必要がある。また、複数の凹凸パターンを形成する場合には、3以上の層を積層することによって、それぞれのパターンの深さを一定に揃えることが可能となる。従って、一つのモールドで複数の凹凸パターンを正確に形成することができるようになり、複数のモールドで何度もインプリントを繰り返す必要がなくなる。
また、同一物質を積層することによって、熱膨張係数を一定にすることができる。これにより熱膨張係数の違いにより凹凸パターンに歪みが生ずるのを防ぐことが可能である。
以上、添付図面を参照しながら、本発明に係るモールド及びモールドの作成方法等の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、本願で開示した技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本実施の形態に係るモールド100の概略図 本実施の形態に係るモールド100の作製の工程を示す図 本実施の形態に係るモールド100の作製の工程を示す図 不純物イオン注入を示す図 不純物イオン注入による不純物層の形成を示す図 実施例におけるモールドの凹部を示す図 実施例において従来の方法で作製したモールドの凹部を示す図 従来のモールドの作製方法を示す図 図8(c)の工程を拡大した図 図8(g)の工程を拡大した図
符号の説明
100………モールド
10、110………基板
20、140………レジスト層
30、70、150、190………パターン

Claims (13)

  1. ナノインプリントに用いられるモールドであって、
    基板上に2種類以上の層を積層した積層体からなり、
    前記2種類以上の層は、不純物を含む同一物質の材料からなり、
    前記層を構成する材料とこれに対する不純物の組み合わせが、シリコンに対してはボロン、リン、砒素のいずれか一つ以上であり、二酸化シリコンに対してはボロン、リンのいずれか一つ以上であり、ガリウム砒素に対してはボロン、リン、硫黄、セレンのいずれか一つ以上であり、
    隣接する前記2種類以上の層の不純物濃度差は、1.0×10atoms/cm以上であることを特徴とするモールド。
  2. パターンを形成する凹凸の凸部と、凹凸の底部との不純物濃度が異なることを特徴とする請求項1記載のモールド。
  3. 前記2種類以上の層は、2種類以上の材料の貼り合わせによって形成されることを特徴とする請求項1記載のモールド。
  4. 前記層を積層する際、前記基板に接している層のエッチング速度が最も遅く、前記基板から離れた層になるに従ってエッチング速度が速くなるように積層されることを特徴とする請求項1記載のモールド。
  5. ナノインプリントに用いられるモールドの作製方法であって、
    基板上に2種類以上の、不純物を含む同一物質の材料からなる層を積層する工程と、
    前記基板の表面にレジスト層を形成する工程と、
    前記レジスト層にレジストパターンを賦型する工程と、
    前記レジストパターンをマスクとして前記基板をエッチングし、前記基板上に凹凸で構成されたパターンを形成する工程と、
    を具備し、
    前記層を構成する材料およびこれに対する不純物の組み合わせは、シリコンに対してはボロン、リン、砒素のいずれか一つ以上であり、二酸化シリコンに対してはボロン、リンのいずれか一つ以上であり、ガリウム砒素に対してはボロン、リン、硫黄、セレンのいずれかひとつ以上であり、
    隣接する前記2種類以上の層の不純物濃度差は、1.0×10atoms/cm以上である
    ことを特徴とするモールドの作製方法。
  6. 前記2種類以上の層の形成は、2種類以上の材料の貼り合わせによることを特徴とする請求項記載のモールドの作製方法。
  7. 前記2種類以上の材料の貼り合わせは、界面活性化による直接接合によることを特徴とする請求項記載のモールドの作製方法。
  8. 前記2種類以上の材料の貼り合わせは、金属接合によることを特徴とする請求項記載のモールドの作製方法。
  9. 前記2種類以上の材料の貼り合わせは、シロキサン接合によることを特徴とする請求項記載のモールドの作製方法。
  10. 前記2種類以上の層の形成は、結晶成長によることを特徴とする請求項記載のモールドの作製方法。
  11. 前記2種類以上の層の形成は、イオン注入によることを特徴とする請求項記載のモールドの作製方法。
  12. 前記2種類以上の層の形成は、拡散によることを特徴とする請求項記載のモールドの作製方法。
  13. 前記層を積層する際、前記基板に接している層のエッチング速度が最も遅く、前記基板から離れた層になるに従ってエッチング速度が速くなるように積層されることを特徴とする請求項記載のモールドの作製方法。
JP2006096488A 2006-03-31 2006-03-31 モールド及びモールドの作製方法 Expired - Fee Related JP4997811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006096488A JP4997811B2 (ja) 2006-03-31 2006-03-31 モールド及びモールドの作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006096488A JP4997811B2 (ja) 2006-03-31 2006-03-31 モールド及びモールドの作製方法

Publications (2)

Publication Number Publication Date
JP2007273665A JP2007273665A (ja) 2007-10-18
JP4997811B2 true JP4997811B2 (ja) 2012-08-08

Family

ID=38676167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006096488A Expired - Fee Related JP4997811B2 (ja) 2006-03-31 2006-03-31 モールド及びモールドの作製方法

Country Status (1)

Country Link
JP (1) JP4997811B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266193A (ja) * 2006-03-28 2007-10-11 Dainippon Printing Co Ltd インプリント用の型部材とその作製方法、およびこれらに用いられる積層基板
JP5599355B2 (ja) * 2011-03-31 2014-10-01 富士フイルム株式会社 モールドの製造方法
JP6206632B2 (ja) * 2012-10-02 2017-10-04 大日本印刷株式会社 ナノインプリント用ブランクスおよびナノインプリント用テンプレートの製造方法
JP7391792B2 (ja) 2020-08-12 2023-12-05 キオクシア株式会社 テンプレート、テンプレートの製造方法および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS613339A (ja) * 1984-06-18 1986-01-09 Hitachi Ltd 高密度情報記録円板複製用スタンパおよびその製造方法
JPS63177523A (ja) * 1987-01-19 1988-07-21 Matsushita Electric Ind Co Ltd コンタクトホ−ル形成方法
JPH03100942A (ja) * 1989-09-13 1991-04-25 Hitachi Chem Co Ltd 光ディスク用スタンパの製造方法
JP2729413B2 (ja) * 1991-02-14 1998-03-18 三菱電機株式会社 半導体装置
JPH04354332A (ja) * 1991-05-31 1992-12-08 Toshiba Corp シリコンのエッチング方法
JPH10275857A (ja) * 1997-03-28 1998-10-13 Sony Corp コンタクトの形成方法
AU7673598A (en) * 1997-06-12 1998-12-30 Nikon Corporation Substrate for device manufacturing, process for manufacturing the substrate, andmethod of exposure using the substrate
JP3460618B2 (ja) * 1999-03-31 2003-10-27 株式会社豊田中央研究所 半導体装置及び半導体装置の製造方法
JP3339477B2 (ja) * 1999-10-04 2002-10-28 日本電気株式会社 ステンシルマスク及びステンシルマスクの形成方法
JP3821069B2 (ja) * 2002-08-01 2006-09-13 株式会社日立製作所 転写パターンによる構造体の形成方法
US6755984B2 (en) * 2002-10-24 2004-06-29 Hewlett-Packard Development Company, L.P. Micro-casted silicon carbide nano-imprinting stamp
JP3838218B2 (ja) * 2003-05-19 2006-10-25 ソニー株式会社 面発光型半導体レーザ素子及びその製造方法
JP2005091855A (ja) * 2003-09-18 2005-04-07 Dainippon Printing Co Ltd 階調マスクの製造方法
JP2005259991A (ja) * 2004-03-11 2005-09-22 Sony Corp パターン形成方法

Also Published As

Publication number Publication date
JP2007273665A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
JP5078058B2 (ja) モールド及びモールドの作製方法
US7368395B2 (en) Method for fabricating a nano-imprinting mold
US5705321A (en) Method for manufacture of quantum sized periodic structures in Si materials
JP5326806B2 (ja) 半導体光素子を作製する方法
KR100996072B1 (ko) 반도체 장치 제조 방법
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
JP5644192B2 (ja) 積層樹脂膜の形成方法及び半導体デバイスの製造方法
JP4997811B2 (ja) モールド及びモールドの作製方法
JP3121574B2 (ja) マスク・フィールドを備えた膜マスクの製造方法
JP2007266193A (ja) インプリント用の型部材とその作製方法、およびこれらに用いられる積層基板
US20090032997A1 (en) Resin pattern formation method
US7514282B2 (en) Patterned silicon submicron tubes
US20160079182A1 (en) Method for processing a carrier and a carrier
JP2005513812A (ja) 微細構造製造のためのレジストレスリソグラフィ方法
JP2011040687A (ja) 半導体レーザの製造方法
KR20060107086A (ko) 나노 임프린트 리소그래피에서의 SiO₂ 에칭 공정
KR100647513B1 (ko) 선격자 편광판용 나노패턴 몰드 및 이의 형성 방법
JP2007320246A (ja) モールド及びモールドの作製方法
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
US20110237052A1 (en) Method for manufacturing semiconductor device
US10497575B2 (en) Method for increasing trench CD in EUV patterning without increasing single line opens or roughness
KR20050072877A (ko) 나노 임프린트 리소그래피의 2-스텝 실리콘 옥사이드 에칭공정
KR100690012B1 (ko) 나노 구조물 가공용 쉐도우 마스크 제조 방법 및 그마스크를 이용한 나노 구조물 제조 방법
JP2008047671A (ja) 半導体光集積素子を作製する方法
KR101702991B1 (ko) 3차원 주기성을 갖는 반도체 나노 월 구조의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees