JP2005513812A - 微細構造製造のためのレジストレスリソグラフィ方法 - Google Patents

微細構造製造のためのレジストレスリソグラフィ方法 Download PDF

Info

Publication number
JP2005513812A
JP2005513812A JP2003557033A JP2003557033A JP2005513812A JP 2005513812 A JP2005513812 A JP 2005513812A JP 2003557033 A JP2003557033 A JP 2003557033A JP 2003557033 A JP2003557033 A JP 2003557033A JP 2005513812 A JP2005513812 A JP 2005513812A
Authority
JP
Japan
Prior art keywords
semiconductor
mask layer
layer
mask
carrier material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003557033A
Other languages
English (en)
Inventor
ヘルムート テーエーヴェーエス，
ロッドガー フェールハーバー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2005513812A publication Critical patent/JP2005513812A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2045—Exposure; Apparatus therefor using originals with apertures, e.g. stencil exposure masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2065—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam using corpuscular radiation other than electron beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本発明は、微細構造の製造のためのレジストレスリソグラフィ方法に関する。その方法によると、半導体マスク層（ＨＭ）がキャリア材料（ＴＭ、ＨＭ’）上に形成され、半導体マスク層（ＨＭ）の選択された領域（１）をドープするために、選択的イオン注入（Ｉ）が行われる。ウェット化学処理によって半導体マスク層（ＨＭ）の非ドープ領域を除去することにより、さらなる構成のために使用され得る半導体マスクが得られる。本発明は、こうして、１００ｎｍより小さい構造を製造するための、簡単で非常に正確なレジストレスリソグラフィ方法を提供する。

Description

本発明は、微細構造製造のためのレジストレスリソグラフィ方法に関し、特に、キャリア材料または半導体材料における１００ｎｍ未満の構造を製造するためのレジストレスリソグラフィの方法に関する。
１００ｎｍ未満の態様における極微細構造を製造するための適切なリソグラフィ方法の開発において、極めて大きな問題が生じるが、それは特に、いわゆるレジスト化学と呼ばれるマスクの製造およびリソグラフィシステムの複雑さに起因する。
いわゆる１５７ｎｍリソグラフィは、１００ｎｍ未満の態様における極微細構造を製造するための光リソグラフィのさらなる開発に至っている。この場合、これらの方法は、新しいレジスト材料を必要とする。しかし、必死の努力にもかかわらず、今日まで、そのような小さい構造に関する技術的な要求を完全に満たすどのようなレジストも見つけられていない。さらに、これらの新しい材料に加え、新しいマスク製造の方法もまた必要であり、それらの開発は、それはそれで、非常にコストがかかる。したがって、非常にコストがかかり、処理が難しいリソグラフィシステムという結果となる。
したがって、そのような従来の光リソグラフィ方法の代替として、例えば、ＥＢＤＷ（電子ビーム直接ライティングリソグラフィ ｅｌｅｃｔｒｏｎ ｂｅａｍ ｄｉｒｅｃｔ ｗｒｉｔｅ ｌｉｔｈｏｇｒａｐｈｙ）などのマスクレスリソグラフィ方法が導入され、適切なレジストがやはり必要とされている。この場合、レジストは、基本的に、好ましくはポリマーを有する有機物露光層であると理解される。
露光するその他のものとしては、例えば、ＩＰＬ（イオン投射リソグラフィ ｉｏｎ ｐｒｏｊｅｃｔｉｏｎ ｌｉｔｈｏｇｒａｐｈｙ）方法、いわゆる、特別なレジスト材料上に構造をイメージするために用いられるステンシルマスクがある。しかし、特に、適切なレジスト材料の製造により、さらなる微細化になる構造の実現にますます制限が加えらる。
文献ＪＰ６３０５１６４１ Ａ１号は、イオン注入およびレーザーエッチングによる酸素の多結晶シリコン半導体層への導入によって、その後、パターニングがもたらされる、パターニング方法を開示する。しかし、結果として、１００ｎｍ未満の態様の微細構造は、不適切に形成され得るのみである。
さらに、文献ＵＳ５，９１８，１４３号は、１００ｎｍ未満の態様の微細構造の製造のためのレジストレスリソグラフィ方法が開示され、そこでは、集束電子ビームによって特別な材料／半導体を露光し、その後、パターニングがもたらされる。しかし、この場合に、不利点となるのは、長時間を要することおよび標準的な製造方法と互換性に乏しいことである。
したがって、本発明は、実現のための、簡単で費用効果のある、微細構造を製造するためのレジストレスリソグラフィ方法の提供という目的に基づく。
本発明によると、この目的は、任意の所望のキャリア材料に関して、本願特許請求項１の手段により達成される。特許されるべき半導体材料に関して、この目的は、本願特許請求項１７の手段により達成される。
特に、半導体マスク層の選択した領域をドープするための選択的イオン注入、および半導体マスク層のドープされた領域または非ドープ領域へのウェット化学除去の使用と併せて、通常は製造するのが難しい、レジストの代わりに半導体マスク層を使用することによって、１００ｎｍよりはるかに小さい構造を形成し得るリソグラフィ方法の提供が可能である。
ハードマスク層は、好ましくはキャリア材料の最上部層として形成され、そのハードマスク層は、例えば、ＴＥＯＳ、ＳｉＯ２、窒化物、ＳｉＣまたはＢＰＳＧ層を有し、その結果、下に位置する領域の所望外のドープが確実に防がれ、基本的に、半導体素子の電気的特性は影響を受けないままである。
半導体マスク層は、好ましくは、アモルファスシリコン半導体層を包み、その結果、微細構造が非常に正確に形成され得る。しかし、原理上は、多結晶または結晶半導体層を半導体マスク層に対して使用することも可能である。
非ドープの、または弱くｐドープされた半導体材料を半導体マスク層に対して使用するとき、構造の正確さがさらに改善され、１０ｎｍから２０ｎｍの厚さとなる。
レジストの代わりをするいわゆる半導体マスク層の露光の間に、基本的に垂直に行われるイオンの注入が、好ましくは使用され、特に非常に薄い層と共に得られる、極微細構造を実現する結果となる。例えば、集束イオンビームによる直接のリソグラフィ作成、プログラム可能なマスクによるイオンビームリソグラフィ、または投射マスクによるイオンビームリソグラフィが、選択的イオン注入のために実行され得る。したがって、どの場合にも、最適化された露光方法またはイオンビーム方法が所望の構造に応じて使用され得る。さらに、この方法で、半導体回路内の極微細構造と、いわゆるステンシルマスクまたは投射マスクとの両方が、これまで思いもよらなかった微細構造を有して効果的に製造し得る。しかし、さらには、マイクロメカニックの構成物または半導体材料のその他の所望の表面効果の実現が可能である。この場合、半導体領域のドープのための選択的イオン注入、およびドープの、または非ドープの半導体領域のウェット化学除去が、半導体材料、または半導体ウェハに対し直接行われ得る。
本発明のさらなる有利な改善が従属請求項において説明される。
図面を参照して、例示的実施形態を使用して、本発明が、以下にさらに詳細に説明される。
図１Ａから図１Ｅは、第１の例示的実施形態による、レジストレスリソグラフィの基本的製造ステップの簡略断面図を示す。これらの場合、図１Ａによると、例えば、キャリア材料ＴＭのトポロジーを平坦にするための選択的平坦化ステップのあとで、薄いハードマスク層ＨＭ’が形成される。キャリア材料ＴＭは、例えば、ＳｉウェハまたはＳｉ半導体ウェハを構成する。この場合、全てのさらなるキャリア材料の使用もまた可能であり、特に、例えば、ＩＩＩ−Ｖ族材料などの半導体材料を使用し得る。
例えば、ＴＥＯＳ、ＳｉＯ２、窒化物、ＳｉＣまたはＢＰＳＧ層が、ハードマスク層ＨＭ’またはキャリア材料の最上部層として形成される。しかし、それぞれの標準的方法またはそれぞれのキャリア材料ＴＭに適応される、さらなるハードマスク層の使用もまた、可能である。
図１Ａによると、最上部層として、半導体マスク層ＨＭが、その後、キャリア材料すなわちハードマスク層ＨＭ’上に形成される。半導体マスク層ＨＭは、好ましくは、例えば、５００℃から６００℃の温度で厚さ１０ｎｍから２０ｎｍに堆積されるシリコン半導体層などの薄いアモルファス半導体層である。しかし、半導体マスク層の形成のために、他の方法の使用、特にこの層の形成のために他の半導体材料の使用もまた可能である。特に、通常必要とされるレジストの代わりとしてのアモルファス半導体層が、特に正確で、清浄な構造を可能とするが、より緩い必要条件または境界条件に対応する場合、多結晶半導体層または結晶半導体層を半導体マスク層ＨＭとして形成することもまた可能である。同様に、より厚い、またはより薄い半導体層も実現し得るが、そのような厚さがもっとも良い結果を生むのは、特に、１００ｎｍ未満の態様においてである。
同様に、好ましくは、半導体マスク層ＨＭに、非ドープまたは弱くｐドープされた半導体材料が使用されるが、ｎドープされた半導体材料も同様に使用される。しかし、非ドープまたは弱くｐドープされた半導体材料に、特にアモルファスＳｉ半導体マスク層が使用されるとき、１００ｎｍ未満の構造の実現に最良の結果を生むことが同様に見出される。
図１Ｂによると、次の方法のステップにおいて、半導体マスク層ＨＭの選択された領域１をドープするために、選択的イオン注入Ｉがその後実行される。例えば、集束イオンビームが、直接書き込むように、アモルファス半導体マスク層ＨＭ上に向けられる。このイオンビームは１Ｅ１９ａｔｏｍｓ／ｃｍ３より大きいドーパント濃度を実現するために導入される高エネルギーに対応して、好ましくは、ボロンまたはＢＦ２イオンである。この場合、選択的注入の注入エネルギーは１ｋｅＶから１０ｋｅＶの間であり、１Ｅ１３ｃｍ−２から５Ｅ１４ｃｍ−２の注入線量が使用される。さらに、イオン注入Ｉは、基本的に半導体マスク層ＨＭに垂直に行われ、その結果、この半導体層ＨＭに特に正確なドープが作成され、構造幅が１００ｎｍよりはるかに小さい幅の構造物を、こうして、作成し得る。特に、垂直の注入と、半導体マスク層ＨＭの厚さの薄い層および上記のエネルギーとの相互作用が、かつてない微細構造をリソグラフィ手法で製造することを可能とする。
上記のＰ型ドープが、好ましくは、非ドープの、または弱くｐドープされた半導体マスク層ＨＭにもたらされる。しかし、同様に、非ドープの、またはｎドープされた半導体マスク層ＨＭへのｎ型ドープ、あるいは、半導体マスク層ＨＭを逆の型にドープすることもまた可能である。
異なる種類の集束イオンビームの方法が、上記の、半導体マスク層ＨＭへの直接ライティングのために可能である。
例えば、いわゆるシングルソース―シングルビーム方法において、１つのイオンビームが１つのイオンソースによって生成され得、かつ半導体マスク層への書き込みに使用され得る。しかし、さらに、いわゆるシングル―ソース―マルチビーム方法もまた可能であり、この場合、複数のイオンビームが１つのイオンソースによって生成され、次に半導体マスク層へのライティングに使用される。集束ビームを使用する、この局在したイオン注入方法のさらに別のものとして、いわゆるマルチソース―シングルビーム方法を使用し得る。ここでは、複数のイオンソ−スがシングルイオンビームの生成に使用され、このシングルイオンビームが次に半導体マスク層に平行にライティングするために使用される。さらに、いわゆるマルチソース―マルチビーム方法の使用も可能であり、ここでは、複数のイオンソースが複数のイオンビームの生成に使用され、そのイオンビームが今度は半導体マスク層ＨＭに平行にライティングする。
上記の集束イオンビーム方法に加え、さらに、例えば、個々のビームの生成に用いられるプログラム可能なマスク、プログラム可能なドットマトリクスを用いるイオンビームリソグラフィの実行も可能であり、生成されたビームはそれぞれの位置で半導体マスク層の露光または照射を行う。
上記の集束または非集束イオンビームリソグラフィ方法の代わりとして、さらに、投射マスクを用いるイオンビームリソグラフィの実行も可能である。これは、一般的に、非集束ビームが、投射マスクを通って半導体マスク層ＨＭに向けられ、マスクを通して選択された領域のみがドープされる。
上記の注入方法は、所与の境界条件に応じて選択され得、その結果非常にフレキシブルな方法が得られる。
図１Ｃは，本発明によるレジストレスリソグラフィのさらなる製造ステップの簡略断面図を示し、注入ステップの後の、半導体マスク層ＨＭのドープ領域１およびハードマスク層ＨＭ’のドープまたは損傷領域２が示される。したがって、図１Ｃによると、ハードマスク層ＨＭ’が、その後者のハードマスク機能に加え、イオン注入Ｉによるキャリア材料ＴＭの所望外のドープまたはキャリア材料ＴＭのそれぞれの所望外の破壊を避けるための保護層として機能する。このようにして、極めて優れた電気特性を有する半導体回路の形成が可能である。
図１Ｄによると、ウェット化学エッチング方式による次のステップにおいて、半導体マスク層ＨＭの非ドープ領域が半導体マスクの形成のために除去される。この場合、好ましくは、標準的なポリシリコンウェットエッチング方法が、選択性が１００未満である半導体マスク層ＨＭの非ドープ領域の除去のために実行される。例えば、非ドープアモルファスシリコンが、対応する選択性を有する水酸化アンモニウムまたはＮＨ４ＯＨによって除去され得る。しかし、別のウェット化学標準エッチング方法がまた、半導体マスク層ＨＭおよびハードマスク層ＨＭ’に用いられる材料およびドープに応じて使用され得る。
最後のステップにおいて、図１Ｅによると、パターニングされた半導体マスクまたは半導体マスク層ＨＭのドープ領域１を用いて、ハードマスク層ＨＭ’のパターニングが、キャリア材料ＴＭに関して選択的に実行される。例えば、この目的のために、異方性のドライエッチング方法が、半導体マスクをハードマスク層ＨＭ’に変えるために使用される。エッチングの化学物質が、ここでも、半導体マスクおよびその下に位置するハードマスク層ＨＭ’のために選択された材料に応じて選ばれる。
薄い半導体マスク層ＨＭまたはドープ領域１の代わりに薄い酸化物マスクが要求される場合には、選択的ステップにおいて、例えば、熱酸化によって、残っているドープ領域１を酸化物に変換し、特に、窒化物をハードマスク層ＨＭ’として使用する場合は、ウェットエッチング方法によって十分な選択性が得られる。同様に、ドープ領域１または酸化物に変換された領域１は、次の図１Ｅに示すステップにおいて選択的に除去され得る。同様に、半導体マスク層ＨＭの非ドープ領域はまた、対応するエッチング化学物質を使用するとき、除去され得、その結果、いわゆる負性マスクが得られる。
図２Ａから２Ｄは、第２の例示的実施形態によるレジストレスリソグラフィ方法の基本的な製造方法の簡略断面図を示す。同一のまたは対応する素子または層は同一の参照符号で表し、以下に繰り返して説明がなされる。
この第２の実施形態によると、ゲートスタックを半導体ウェハ３上に製造する目的のために、ゲートまたは制御電極の役割をする、例えば厚さ１から２ｎｍのゲート酸化物層４および、例えば厚さ１００ｎｍのポリシリコン層５が形成される。厚さ約５０ｎｍの窒化物層がゲート層５の表面上にハードマスク層ＨＭ’として設置される。ここでもやはり、図１Ａから１Ｄと同様の方法で、例えば、厚さ１５ｎｍのアモルファスシリコン層が形成され、選択された領域のドープのための選択的イオン注入Ｉが垂直に行われる。この場合、好ましくは、約３ｋｅＶのエネルギーを有するボロンイオンが注入される。ウェット化学エッチング方法では、非注入領域が、ハードマスク層ＨＭ’または窒化物に関して選択的に除去され、それによって、図２Ａに示す層構造が製造される。
図２Ｂによると、アモルファス半導体マスクまたは残りのドープ領域１を酸化物に変換するため、例えば８００℃で１０分間の熱酸化がやはり選択的に実行され得、酸化層１’の厚さは、２倍の約３０ｎｍとなる。
図２Ｃによると、その後、ハードマスク層ＨＭ’または窒化物が、異方性のＲＩＥエッチング法（リアクティブイオンエッチング）によって、酸化領域１’に対し選択的にエッチングされ、その結果十分に厚いハードマスク層が得られる。
図２Ｄによると、次のステップにおいて、酸化マスクまたは酸化領域１’が除去され、ポリシリコン層５をハードマスク層ＨＭ’に関し選択的にエッチングするために、例えばリアクティブイオンエッチング（ＲＩＥ）などの異方性エッチング法が、ここでも実行され、その結果、図２Ｄに示されるゲート構造が得られる。
このようにして、半導体回路に、任意の小さい構造が、自由に選択し得る方法、すなわち、リソグラフィ的な方法で製造され得る。この場合、その構造物はまた、非常に近接して配置され得る。さらに、このレジストレスリソグラフィ方法によって極めて速く明瞭なパターニングが可能となる。特に、集束イオンビームを使用するとき、いわゆる露光時間が短縮され、したがって、形成されるべき構造物のサイズを縮小するとともに微細構造物の製造時間も短縮される。これは、従来の方法に対して重要な利点を構成する。
しかし、上記の方法は、半導体回路の微細構造の製造のためのリソグラフィ方法として使用されるのみならず、例えば、投射マスクまたはいわゆるステンシルマスクの微細構造の製造方法としても使用され得る。
図３Ａから図３Ｅは、このタイプの第３の例示的実施形態によるレジストレスリトグラフィ方法の基本的な製造ステップを示す簡略断面図を示し、ここでも、同一の参照符号は同一または同様の層または素子を表し、以下に繰り返して説明がなされる。
図３Ａによると、投射マスクまたはいわゆるステンシルマスクの製造のために、厚さ１００ｎｍの半導体ウェハが、例えば、キャリア材料ＴＭとして使用され得る。上記のステップに従って、この半導体ウェハまたはキャリア材料ＴＭが、ここでも、半導体マスク層ＨＭによってコーティングされ、かつ上記の選択的イオン注入に従って選択された領域に垂直にドープされ、それにより、図３Ｂに示す断面図を作成する。
図３Ｃおよび３Ｄによると、半導体マスク層ＨＭのドープまたは非ドープ領域１が、注入Ｉの後で、上記のウェット化学エッチング法によってここでもまた除去され、図３Ｅにおいて、キャリア材料または細くされた半導体ウェハＴＭへ移動され、それによって、連続した開口Ｏを製造する。投射マスクまたはいわゆるステンシルマスクが、このようにして、かつて知られていない微細な構造を有して非常に簡単に形成され得る。
図３Ｂで、破線で示される注入領域は、特にキャリア材料ＴＭにおいては、この場合、重要ではない。なぜなら、そのような投射マスクには、どのような活性構成物も形成される必要がないからである。
しかし、上記のレジストレスリソグラフィ方法は、投射マスクおよび半導体回路の微細構造の製造に適しているのみならず、例えば、非常に小さな微細機械構成物の製造または表面処理加工などにも適している。
図４Ａから４Ｄは、このタイプの第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを示す簡略断面図を示し、同一の方法ステップおよび同一の要素は同一に表され、以下に繰り返して説明がなされる。
図４Ａによると、そのような表面構造または微細機械的構造物の実現のために、使用されるキャリア材料ＴＭは、半導体材料であり得、それは、やはり、アモルファス、多結晶または結晶である。
図４Ｂによると、またも、半導体材料またはキャリア材料ＴＭの、選択された領域１のドープのために、選択的垂直注入Ｉが実行される。繰り返しての説明はこれに関連して行われ、かつ第１の例示的実施形態のそれぞれの方法が参照される。
図４Ｃによると、選択された領域１は、このように、半導体材料またはキャリア材料ＴＭの中にドープされ、その領域は、やはり、既に説明したウェット化学エッチング法によって、例えば、段差形状Ｓを製造するために使用される。使用されるウェット化学エッチング法に関しては、第１の例示的実施形態の説明が再び参照されるべきである。かつて知られていない、１００ｎｍよりはるかに小さいサイズを有する微細構造がこのように、半導体材料の中に形成され得る。同様に、それによって、目指す方法での表面処理および対応する粗さの設定が可能となる。
図５は、第５の例示的実施形態による、レジストレスリトグラフィ方法の基本的な製造ステップの簡略断面図を示し、同一の参照符号はやはり同一の層または素子を表し、これらの素子および関連する方法のステップが、以下に繰り返して説明される。
通常、図５に示される、半導体材料の激しいトポグラフィの違いは、特に、従来の光リソグラフィ方法にとって大きな問題となる。なぜなら、異なる平面への明瞭なイメージングは不可能であるか、可能としても大きな困難を伴う。図１から４に示すレジストレスリソグラフィ方法によると、選択された領域１が、異なる平面においてさえ、今や非常に正確にドープされ得、従って、この上ない正確な半導体マスクが提供され得る。
本発明は、シリコン半導体層に基いて上で説明されてきた。しかし、それに制限されず、同様に別の材料も含む。同様に、ゲート構造以外の構造が、半導体回路に形成され得る。同様に、ボロンまたはＢＦ２の注入およびＮＨ４ＯＨのエッチングに加え、別のイオンビームおよび同様に別のウェット化学エッチング法がまた可能である。
図１Ａは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図１Ｂは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図１Ｃは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図１Ｄは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図１Ｅは、第１の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図２Ａは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図２Ｂは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図２Ｃは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図２Ｄは、第２の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図３Ａは、第３の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図３Ｂは、第３の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図３Ｃは、第３の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図３Ｄは、第３の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図３Ｅは、第３の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図４Ａは、第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図４Ｂは、第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図４Ｃは、第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図４Ｄは、第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図４Ｅは、第４の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。 図５は、第５の例示的実施形態による、レジストレスリソグラフィ方法の基本的な製造ステップを例示する簡略断面図を示す。
符号の説明
１ ドープ領域
２ ハードマスク層の注入領域
３ 半導体ウェハ
４ 酸化ゲート層
５ ポリシリコン層
ＨＭ’ ハードマスク層
ＴＭ キャリア材料
ＨＭ 半導体マスク層
Ｏ 開口

Claims (27)

  1. キャリア材料に微細構造を製造するためのレジストレスリソグラフィ方法であって、
    ａ）該キャリア材料（ＴＭ、ＨＭ’）を調製するステップと、
    ｂ）該キャリア材料（ＴＭ、ＨＭ’）上に半導体マスク層（ＨＭ）を形成するステップと、
    ｃ）該半導体マスク層（ＨＭ）の選択された領域をドープするために選択的イオン注入（Ｉ）を行うステップと、
    ｄ）半導体マスクを形成するために、該半導体マスク層（ＨＭ）の該ドープまたは非ドープ領域（１）をウェット化学除去するステップと、
    ｅ）該パターニングされた半導体マスクを使用して該キャリア材料（ＴＭ、ＨＭ’）のパターニングを行うステップと
    を包含する、レジストレスリソグラフィ方法。
  2. ステップａ）において、ハードマスク層（ＨＭ’）を前記キャリア材料（ＴＭ）の最上部の層として形成することを特徴とする、請求項１に記載の方法。
  3. ＴＥＯＳ、ＳｉＯ２、窒化物、ＳｉＣまたはＢＰＳＧ層が、前記ハードマスク層（ＨＭ’）として形成されることを特徴とする、請求項２に記載の方法。
  4. ステップａ）において、前記キャリア材料（ＴＭ、ＨＭ’）の平坦化が行われることを特徴とする、請求項１から３のいずれか１つに記載の方法。
  5. ステップｂ）において、アモルファス、多結晶または結晶の半導体層が形成されることを特徴とする、請求項１から４のいずれか１つに記載の方法。
  6. ステップｂ）において、非ドープまたは弱くｐドープされた半導体層が形成されることを特徴とする、請求項１から５のいずれか１つに記載の方法。
  7. ステップｂ）において、前記半導体層（ＨＭ）が厚さ１０ｎｍから２０ｎｍを有して形成されることを特徴とする、請求項１から６のいずれか１つに記載の方法。
  8. ステップｃ）において、前記イオン注入（Ｉ）が、基本的に前記半導体マスク層（ＨＭ）に垂直になされることを特徴とする、請求項１から７のいずれか１つに記載の方法。
  9. ステップｃ）において、集束イオンビームを使用して直接、リソグラフィの描写が行われることを特徴とする、請求項１から８のいずれか１つに記載の方法。
  10. シングルソース―シングルビーム方法、またはシングルソース―マルチビーム方法、またはマルチソース―シングルビーム方法、またはマルチソース―マルチビーム方法が行われることを特徴とする、請求項９に記載の方法。
  11. ステップｃ）において、プログラム可能なマスクを使用してイオンビームリソグラフィが行われることを特徴とする、請求項１から８のいずれか１つに記載の方法。
  12. ステップｃ）において、投射マスクを使用して、イオンビームリソグラフィーが行われることを特徴とする、請求項１から８のいずれか１つに記載の方法。
  13. ステップｃ）において、１ｋｅＶから１０ｋｅＶの注入エネルギーおよび１Ｅ１３ｃｍ−２から５Ｅ１４ｃｍ−２の注入線量が使用されることを特徴とする、請求項１から１２のいずれか１つに記載の方法。
  14. ステップｃ）において、ドーパント濃度が１Ｅ１９ａｔｏｍｓ／ｃｍ３未満のドーパントによってｐ型ドープが行われることを特徴とする、請求項１から１３のいずれか１つに記載の方法。
  15. ステップｄ）において、１００未満の選択性を有する前記半導体マスク層（ＨＭ）の前記非ドープ領域を除去するために、標準的なポリシリコンウェットエッチング方法が行われることを特徴とする、請求項１から１４のいずれか１つに記載の方法。
  16. ステップｅ）において、異方性エッチング方法が行われることを特徴とする、請求項１から１５のいずれか１つに記載の方法。
  17. 半導体材料に微細構造を製造するレジストレスリソグラフィ方法であって、
    ａ）該半導体材料（ＴＭ）の選択された領域のドープのため、選択的イオン注入（Ｉ）がなされるステップと、
    ｂ）該微細構造の製造のために、該半導体材料の該ドープまたは非ドープ領域（１）をウェット化学除去するステップと
    を有する、レジストレスリソグラフィ方法。
  18. アモルファス、多結晶または結晶半導体が、前記半導体材料（ＴＨ）として使用されることを特徴とする、請求項１７に記載の方法。
  19. 非ドープまたは弱くｐドープされた半導体が、前記半導体材料（ＴＭ）として使用されることを特徴とする、請求項１７または１８に記載の方法。
  20. ステップａ）において、前記イオン注入（Ｉ）が基本的に垂直に、前記半導体材料の中になされることを特徴とする、請求項１７から１９のいずれか１つに記載の方法。
  21. ステップａ）において、集束イオンビームを使用して、直接、リソグラフィの描写が行われることを特徴とする、請求項１７から２０のいずれか１つに記載の方法。
  22. シングルソース―シングルビーム方法、またはシングルソース―マルチビーム（ｍｕｌｔｉｐｌｅ ｂｅａｍ）方法、または、マルチソース―シングルビーム方法、またはマルチソース―マルチビーム方法が行われることを特徴とする、請求項１７から２１のいずれか１つに記載の方法。
  23. ステップａ）において、プログラム可能なマスクを使用してイオンビームリソグラフィが行われることを特徴とする、請求項１７から２２のいずれか１つに記載の方法。
  24. ステップａ）において、投射マスクを使用して、イオンビームリソグラフィーが行われることを特徴とする、請求項１７から２３のいずれか１つに記載の方法。
  25. ステップａ）において、１ｋｅＶから１０ｋｅＶの注入エネルギーおよび１Ｅ１３ｃｍ−２から５Ｅ１４ｃｍ−２の注入線量が使用されることを特徴とする、請求項１７から２４のいずれか１つに記載の方法。
  26. ステップａ）において、ドーパント濃度が１Ｅ１９ａｔｏｍｓ／ｃｍ３未満のドーパントによってｐ型ドープが行われることを特徴とする、請求項１７から２５のいずれか１つに記載の方法。
  27. ステップｂ）において、１００未満の選択性を有する前記半導体材料の前記非ドープ領域の除去のため、標準的なポリシリコンウェットエッチング方が行われることを特徴とする、請求項１７から２６のいずれか１つに記載の方法。
JP2003557033A 2001-12-21 2002-12-10 微細構造製造のためのレジストレスリソグラフィ方法 Pending JP2005513812A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10163346A DE10163346A1 (de) 2001-12-21 2001-12-21 Resistloses Lithographieverfahren zur Herstellung feiner Strukturen
PCT/DE2002/004524 WO2003056611A2 (de) 2001-12-21 2002-12-10 Resistloses lithographieverfahren zur herstellung feiner strukturen

Publications (1)

Publication Number Publication Date
JP2005513812A true JP2005513812A (ja) 2005-05-12

Family

ID=7710425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003557033A Pending JP2005513812A (ja) 2001-12-21 2002-12-10 微細構造製造のためのレジストレスリソグラフィ方法

Country Status (7)

Country Link
US (1) US7318993B2 (ja)
EP (1) EP1456870B1 (ja)
JP (1) JP2005513812A (ja)
CN (1) CN100524618C (ja)
DE (2) DE10163346A1 (ja)
TW (1) TWI246714B (ja)
WO (1) WO2003056611A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038356A (ko) * 2017-09-29 2019-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 단부 대 단부 간격이 감소한 반도체 구조의 피처를 형성하는 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060275505A1 (en) * 2005-06-06 2006-12-07 Ignacio Cisneros Method and composition for increasing the alkalinity of the body
KR100924611B1 (ko) * 2007-05-11 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
EP2144117A1 (en) 2008-07-11 2010-01-13 The Provost, Fellows and Scholars of the College of the Holy and Undivided Trinity of Queen Elizabeth near Dublin Process and system for fabrication of patterns on a surface
JPWO2010016351A1 (ja) * 2008-08-07 2012-01-19 株式会社フジクラ 半導体装置の製造方法
US8481400B2 (en) * 2010-09-17 2013-07-09 Infineon Technologies Ag Semiconductor manufacturing and semiconductor device with semiconductor structure
US9941125B2 (en) * 2015-08-31 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
CA3003767A1 (en) * 2015-12-02 2017-06-08 Boehringer Ingelheim Vetmedica Gmbh Method for producing a plurality of measurement regions on a chip, and chip having a plurality of measurement regions
US10658180B1 (en) * 2018-11-01 2020-05-19 International Business Machines Corporation EUV pattern transfer with ion implantation and reduced impact of resist residue
CN111383920B (zh) * 2018-12-29 2024-06-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
EP3719576A1 (en) 2019-04-04 2020-10-07 IMEC vzw Resistless pattering mask

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5119974A (en) 1974-08-12 1976-02-17 Fujitsu Ltd Kibanjoheno pataanno sentakukeiseiho
JPS56116626A (en) * 1980-02-20 1981-09-12 Chiyou Lsi Gijutsu Kenkyu Kumiai Pattern formation
US4450041A (en) 1982-06-21 1984-05-22 The United States Of America As Represented By The Secretary Of The Navy Chemical etching of transformed structures
JPS6351641A (ja) 1986-08-21 1988-03-04 Oki Electric Ind Co Ltd 単結晶または多結晶Ｓｉ膜の微細パタ−ン形成方法
JP2641448B2 (ja) 1987-05-13 1997-08-13 株式会社日立製作所 光学部品の製造方法
US4897361A (en) 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
JPH0234922A (ja) * 1988-07-25 1990-02-05 Fujitsu Ltd 半導体装置の製造方法
JP2810444B2 (ja) 1988-10-02 1998-10-15 キヤノン株式会社 結晶材料の微細加工方法
US5106764A (en) * 1989-04-10 1992-04-21 At&T Bell Laboratories Device fabrication
JPH07162046A (ja) * 1993-12-02 1995-06-23 Mitsubishi Chem Corp 選択的エッチング方法
JPH08250403A (ja) 1995-03-15 1996-09-27 Hitachi Ltd パターンイオンビーム投射方法およびその装置
CA2197400C (en) 1997-02-12 2004-08-24 Universite De Sherbrooke Fabrication of sub-micron silicide structures on silicon using resistless electron beam lithography
JP3087685B2 (ja) 1997-06-04 2000-09-11 日本電気株式会社 半導体装置の製造方法
KR100248888B1 (ko) 1998-01-07 2000-03-15 윤종용 트랜치 격리의 형성 방법
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
DE10000003C2 (de) 2000-01-03 2001-12-06 Infineon Technologies Ag Verfahren zur Herstellung von Gräben für DRAM Zellanordnungen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038356A (ko) * 2017-09-29 2019-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 단부 대 단부 간격이 감소한 반도체 구조의 피처를 형성하는 방법
KR102128519B1 (ko) 2017-09-29 2020-07-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 단부 대 단부 간격이 감소한 반도체 구조의 피처를 형성하는 방법
US11139174B2 (en) 2017-09-29 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming features of semiconductor structure having reduced end-to-end spacing

Also Published As

Publication number Publication date
EP1456870A2 (de) 2004-09-15
WO2003056611A3 (de) 2003-12-24
CN100524618C (zh) 2009-08-05
TWI246714B (en) 2006-01-01
DE10163346A1 (de) 2003-07-10
WO2003056611A2 (de) 2003-07-10
DE50203707D1 (de) 2005-08-25
EP1456870B1 (de) 2005-07-20
CN1606797A (zh) 2005-04-13
US7318993B2 (en) 2008-01-15
US20050106861A1 (en) 2005-05-19
TW200305191A (en) 2003-10-16

Similar Documents

Publication Publication Date Title
US5776821A (en) Method for forming a reduced width gate electrode
JPH11220027A (ja) ハードマスクを用いて半導体基板の開口部を形成する方法
US7192873B1 (en) Method of manufacturing nano scale semiconductor device using nano particles
JP2007521645A (ja) インプリント・リソグラフィによる単一デュアルダマシン製法
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
US20080296737A1 (en) Methods for Manufacturing a Structure on or in a Substrate, Imaging Layer for Generating Sublithographic Structures, Method for Inverting a Sublithographic Pattern, Device Obtainable by Manufacturing a Structure
CN102446703A (zh) 双重图形化方法
JP2005513812A (ja) 微細構造製造のためのレジストレスリソグラフィ方法
KR100590575B1 (ko) 새로운 물질을 이용한 전자빔 리소그래피 방법
KR101219464B1 (ko) 반도체 장치 및 그 제조 방법
CN110556298A (zh) 场效应晶体管的制造方法
KR20080018437A (ko) 반도체 소자 및 그 제조방법
JPH0543287B2 (ja)
CN112447528A (zh) 集成电路的制作方法
JP5573306B2 (ja) フォトマスクブランクの製造方法
KR100523839B1 (ko) 건식 리소그라피 방법 및 이를 이용한 게이트 패턴 형성방법
KR100816210B1 (ko) 반도체 장치 형성 방법
JP2007129217A (ja) 半導体デバイス製造におけるフォトリソグラフィ法
JP4052430B2 (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
WO2003015145A1 (fr) Procede de micro-usinage utilisant un faisceau ionique
US11688610B2 (en) Feature patterning using pitch relaxation and directional end-pushing with ion bombardment
CN112670168B (zh) 半导体结构的形成方法、晶体管
KR100263671B1 (ko) 반도체 장치의 나노급 미세 패턴 형성방법
JPWO2003054973A1 (ja) 無機多層レジストのイオンビーム微細加工方法及びこの方法による半導体デバイス、量子デバイス、マイクロマシーンコンポーネント及び微細構造体
JPH05326503A (ja) 線パターンの形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080908