JP2751954B2 - 化合物半導体微細パターンの形成方法 - Google Patents
化合物半導体微細パターンの形成方法Info
- Publication number
- JP2751954B2 JP2751954B2 JP32176995A JP32176995A JP2751954B2 JP 2751954 B2 JP2751954 B2 JP 2751954B2 JP 32176995 A JP32176995 A JP 32176995A JP 32176995 A JP32176995 A JP 32176995A JP 2751954 B2 JP2751954 B2 JP 2751954B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- fine pattern
- forming
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は化合物半導体微細パ
ターンの形成方法に関し、特に、化合物半導体表面、あ
るいは化合物半導体と絶縁体との界面、又は化合物半導
体と他種半導体との界面に所定の形状を有する微細パタ
ーンを形成する方法に関する。
ターンの形成方法に関し、特に、化合物半導体表面、あ
るいは化合物半導体と絶縁体との界面、又は化合物半導
体と他種半導体との界面に所定の形状を有する微細パタ
ーンを形成する方法に関する。
【０００２】
【従来の技術】一般に、化合物半導体の表面に微細パタ
ーンを形成する際には種々の手法が用いられている。例
えば、１．３〜１．５５μｍの長波長分布帰還形（ＤＦ
Ｂ）レーザーを作製する際には、周期２１０〜２５０ｎ
ｍで深さ１００ｎｍ程度の高精度のグレーティングを半
導体表面に形成する必要がある。このような高精度のグ
レーティングを形成する際、直接電子ビーム露光法又は
イオンビーム露光法などを用いると、高価な装置が必要
となるばかりでなく微細パターンの描画に時間がかか
る。
ーンを形成する際には種々の手法が用いられている。例
えば、１．３〜１．５５μｍの長波長分布帰還形（ＤＦ
Ｂ）レーザーを作製する際には、周期２１０〜２５０ｎ
ｍで深さ１００ｎｍ程度の高精度のグレーティングを半
導体表面に形成する必要がある。このような高精度のグ
レーティングを形成する際、直接電子ビーム露光法又は
イオンビーム露光法などを用いると、高価な装置が必要
となるばかりでなく微細パターンの描画に時間がかか
る。
【０００３】このため、従来、簡便な手法として、主
に、ホログラフィック露光法を用いた微細パターンの形
成が行われている。このホログラフィック露光法では、
レンズでビームスポット径を広げ、ビームスプリッタで
２光路に分岐したＨｅ−Ｃｄレーザー光を基板面垂直軸
に対して対称な角度から同時にレジスト膜を塗布した基
板上に照射して、微細干渉パターンを発生させ、これに
よって、レジスト膜を露光している。そして、現像の
後、半導体表面をエッチングして、グレーティングを形
成する。
に、ホログラフィック露光法を用いた微細パターンの形
成が行われている。このホログラフィック露光法では、
レンズでビームスポット径を広げ、ビームスプリッタで
２光路に分岐したＨｅ−Ｃｄレーザー光を基板面垂直軸
に対して対称な角度から同時にレジスト膜を塗布した基
板上に照射して、微細干渉パターンを発生させ、これに
よって、レジスト膜を露光している。そして、現像の
後、半導体表面をエッチングして、グレーティングを形
成する。
【０００４】一方、上述のホログラフィック露光法に代
わる手法として、例えば、雑誌「アプライド・フィジク
ス・レター（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）」第５
５巻第５号（１９８９年）の第４１５−４１７頁に記載
された「グレーティングホトマスク」を用いる方法があ
る。
わる手法として、例えば、雑誌「アプライド・フィジク
ス・レター（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）」第５
５巻第５号（１９８９年）の第４１５−４１７頁に記載
された「グレーティングホトマスク」を用いる方法があ
る。
【０００５】この方法では、石英マスク基板上に目的の
グレーティングパターンを形成しておき、Ｈｅ−Ｃｄレ
ーザー光を適当な（所定の）角度で石英マスク基板に照
射すして、マスク上のグレーティングパターンによる回
折光と透過光との干渉パターンを発生させ、半導体表面
に塗布したレジストを露光している。
グレーティングパターンを形成しておき、Ｈｅ−Ｃｄレ
ーザー光を適当な（所定の）角度で石英マスク基板に照
射すして、マスク上のグレーティングパターンによる回
折光と透過光との干渉パターンを発生させ、半導体表面
に塗布したレジストを露光している。
【０００６】なお、グレーティング以外の複雑なパター
ンの形成の際には、上述の直接電子ビーム露光法又はイ
オンビーム露光法等が用いられている。
ンの形成の際には、上述の直接電子ビーム露光法又はイ
オンビーム露光法等が用いられている。
【０００７】
【発明が解決しようとする課題】ところで、上述のホロ
グラフィック露光法の場合、微細なグレーティングパタ
ーンを比較的簡便に高精度で形成できる点で利点がある
ものの、一度に一種類の周期のパターンが露光されるの
みであるため、例えば、同一基板上に一度に異なる周期
を有する複数種類のグレーティングを形成することがで
きない。さらに、振動に弱いため、除振対策を行う必要
がある。
グラフィック露光法の場合、微細なグレーティングパタ
ーンを比較的簡便に高精度で形成できる点で利点がある
ものの、一度に一種類の周期のパターンが露光されるの
みであるため、例えば、同一基板上に一度に異なる周期
を有する複数種類のグレーティングを形成することがで
きない。さらに、振動に弱いため、除振対策を行う必要
がある。
【０００８】一方、グレーティングホトマスク法では種
々の周期を有するグレーティング、あるいは途中で周期
が変化するようなグレーティングでも一括して形成でき
るため、例えば、１／４λ（λは波長）シフトの挿入又
は多波長ＤＦＢレーザーアレイの作製も容易となる。
々の周期を有するグレーティング、あるいは途中で周期
が変化するようなグレーティングでも一括して形成でき
るため、例えば、１／４λ（λは波長）シフトの挿入又
は多波長ＤＦＢレーザーアレイの作製も容易となる。
【０００９】しかしながら、グレーティングホトマスク
法においても、Ｈｅ−Ｃｄレーザー光を適当な角度で一
方向から照射する必要があり、このため、面内で種々の
方向を有するグレーティングパターンを一括形成するこ
とができない。加えて、さらにグレーティング以外の例
えば、多重同心円状パターンを有するゾーンプレート等
の複雑なパターンを形成することもできない。
法においても、Ｈｅ−Ｃｄレーザー光を適当な角度で一
方向から照射する必要があり、このため、面内で種々の
方向を有するグレーティングパターンを一括形成するこ
とができない。加えて、さらにグレーティング以外の例
えば、多重同心円状パターンを有するゾーンプレート等
の複雑なパターンを形成することもできない。
【００１０】上述の点から、複雑なパターンの形成の際
には、直接電子ビーム露光法又はイオンビーム露光法等
を用いる必要があり、この結果、装置が非常に高価とな
るばかりでなく、パターンの描画に時間がかかる等製造
コストが増大してしまうという問題点がある。
には、直接電子ビーム露光法又はイオンビーム露光法等
を用いる必要があり、この結果、装置が非常に高価とな
るばかりでなく、パターンの描画に時間がかかる等製造
コストが増大してしまうという問題点がある。
【００１１】本発明の目的は化合物半導体表面、、さら
には、半導体と絶縁体との界面又は半導体と他種半導体
との界面にも、所定の形状を有する微細パターンを低コ
ストで形成できる方法を提供することにある。
には、半導体と絶縁体との界面又は半導体と他種半導体
との界面にも、所定の形状を有する微細パターンを低コ
ストで形成できる方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明によれば、化合物
半導体基板に微細パターンを形成する際の方法であっ
て、前記化合物半導体基板と該化合物半導体基板よりも
融点が高く前記微細パターンが形成された高融点基板と
を熱処理によって圧着して前記高融点基板上の前記微細
パターンを前記化合物半導体基板に転写する第１の工程
を有することを特徴とする化合物半導体微細パターンの
形成方法が得られる。そして、必要に応じて、前記第１
の工程に続いて前記高融点基板を選択的に除去する第２
の工程が行われる。
半導体基板に微細パターンを形成する際の方法であっ
て、前記化合物半導体基板と該化合物半導体基板よりも
融点が高く前記微細パターンが形成された高融点基板と
を熱処理によって圧着して前記高融点基板上の前記微細
パターンを前記化合物半導体基板に転写する第１の工程
を有することを特徴とする化合物半導体微細パターンの
形成方法が得られる。そして、必要に応じて、前記第１
の工程に続いて前記高融点基板を選択的に除去する第２
の工程が行われる。
【００１３】第２の工程では、例えば、選択エッチング
又は該選択エッチングと研磨とによって前記高融点基板
を選択的に除去する。
又は該選択エッチングと研磨とによって前記高融点基板
を選択的に除去する。
【００１４】前記化合物半導体基板として、例えば、II
I−Ｖ族又はII−VI族化合物半導体基板、あるいはIII−
Ｖ族又はII−VI族化合物半導体層が少なくともその最上
面に形成された基板が用いられる。特に、前記化合物半
導体基板として、例えば、III族元素としてＩｎを含む
Ｉｎ系III−Ｖ族化合物半導体基板又はＩｎ系III−Ｖ族
化合物半導体層が少なくともその最上面に形成された基
板が用いられる。
I−Ｖ族又はII−VI族化合物半導体基板、あるいはIII−
Ｖ族又はII−VI族化合物半導体層が少なくともその最上
面に形成された基板が用いられる。特に、前記化合物半
導体基板として、例えば、III族元素としてＩｎを含む
Ｉｎ系III−Ｖ族化合物半導体基板又はＩｎ系III−Ｖ族
化合物半導体層が少なくともその最上面に形成された基
板が用いられる。
【００１５】前記第１の工程では、前記III−Ｖ族又はI
I−VI族化合物半導体基板、あるいは前記III−Ｖ族又は
II−VI族化合物半導体層を構成するＶ族又はVI族元素を
含む原料ガスを供給するようにしてもよい。
I−VI族化合物半導体基板、あるいは前記III−Ｖ族又は
II−VI族化合物半導体層を構成するＶ族又はVI族元素を
含む原料ガスを供給するようにしてもよい。
【００１６】前記高融点基板としては、例えば、石英ガ
ラス基板、Ｓｉ基板、及び石英ガラス層が少なくともそ
の最上面に形成された基板のいずれかが用いられる。ま
た、高融点基板として、ＧａＡｓ基板、ＧａＰ基板、及
びＧａＡｓ層又はＧａＰ層が少なくともその最上面に形
成された基板のいずれかを用いるようにしてもよい。
ラス基板、Ｓｉ基板、及び石英ガラス層が少なくともそ
の最上面に形成された基板のいずれかが用いられる。ま
た、高融点基板として、ＧａＡｓ基板、ＧａＰ基板、及
びＧａＡｓ層又はＧａＰ層が少なくともその最上面に形
成された基板のいずれかを用いるようにしてもよい。
【００１７】
【発明の実施の形態】まず、本発明の要点について説明
する。
する。
【００１８】本発明では、化合物半導体基板と他の化合
物半導体基板又はＳｉ基板等とを、例えば、表面同士で
張り合わせ、適当な重りを載せて高温で熱処理を行う。
これによって、両者が原子レベル接合される。上記の熱
処理中においては、接合する界面において、構成原子が
かなり大きな規模で質量移動しており、この作用によっ
て、両基板間に多少のすき間等が存在しても構成原子で
埋められることになる。その結果、ボイドの無い原子レ
ベルでの接合が行われる。
物半導体基板又はＳｉ基板等とを、例えば、表面同士で
張り合わせ、適当な重りを載せて高温で熱処理を行う。
これによって、両者が原子レベル接合される。上記の熱
処理中においては、接合する界面において、構成原子が
かなり大きな規模で質量移動しており、この作用によっ
て、両基板間に多少のすき間等が存在しても構成原子で
埋められることになる。その結果、ボイドの無い原子レ
ベルでの接合が行われる。
【００１９】従って、化合物半導体基板とこの化合物半
導体基板より高い融点を有し微細パターンが形成された
基板とを高温で接合すると、化合物半導体基板の構成原
子が質量移動して微細パターンのすき間を埋め、結果的
に、化合物半導体基板側に高融点基板側の微細パターン
が転写される。
導体基板より高い融点を有し微細パターンが形成された
基板とを高温で接合すると、化合物半導体基板の構成原
子が質量移動して微細パターンのすき間を埋め、結果的
に、化合物半導体基板側に高融点基板側の微細パターン
が転写される。
【００２０】この状態では、接合界面に微細パターンが
埋め込まれた構造となる。この構造は、例えば、面発光
レーザーと半導体界面に埋め込まれたゾーンプレートを
組み合わせた立体光学系等の構成に用いることができ
る。
埋め込まれた構造となる。この構造は、例えば、面発光
レーザーと半導体界面に埋め込まれたゾーンプレートを
組み合わせた立体光学系等の構成に用いることができ
る。
【００２１】さらに、上述の接合後に高融点基板を選択
的に除去すれば、化合物半導体基板表面に微細パターン
が形成されることになる。高融点基板を選択的に除去す
る方法としては、例えば、選択エッチングが用いられ
る。また、選択エッチングと研磨とを併用してもよい。
的に除去すれば、化合物半導体基板表面に微細パターン
が形成されることになる。高融点基板を選択的に除去す
る方法としては、例えば、選択エッチングが用いられ
る。また、選択エッチングと研磨とを併用してもよい。
【００２２】化合物半導体基板としては、III−Ｖ族又
はII−VI族化合物半導体基板か、あるいはIII−Ｖ族又
はII−VI族化合物半導体層が少なくともその最上面に形
成された基板が用いられる。接合の際の熱処理温度が高
い場合には、蒸気圧の高いＶ族又はVI族元素が化合物半
導体表面から蒸発して、III族又はII族金属元素の液滴
を生じて、接合が阻害される場合があるが、このような
場合には、Ｖ族又はVI族元素を含む原料ガスを雰囲気に
供給して、上述のような液滴を防止する。
はII−VI族化合物半導体基板か、あるいはIII−Ｖ族又
はII−VI族化合物半導体層が少なくともその最上面に形
成された基板が用いられる。接合の際の熱処理温度が高
い場合には、蒸気圧の高いＶ族又はVI族元素が化合物半
導体表面から蒸発して、III族又はII族金属元素の液滴
を生じて、接合が阻害される場合があるが、このような
場合には、Ｖ族又はVI族元素を含む原料ガスを雰囲気に
供給して、上述のような液滴を防止する。
【００２３】ところで、接合する界面における構成原子
の質量移動の容易さは、基板の種類と熱処理温度とに依
存する。III−Ｖ族化合物半導体では融点の低いIII族元
素としてＩｎを含むＩｎ系III−Ｖ族化合物半導体、特
に、Ｖ族元素の解離圧が特に高いＩｎＰにおいて構成原
子の質量移動が顕著である。
の質量移動の容易さは、基板の種類と熱処理温度とに依
存する。III−Ｖ族化合物半導体では融点の低いIII族元
素としてＩｎを含むＩｎ系III−Ｖ族化合物半導体、特
に、Ｖ族元素の解離圧が特に高いＩｎＰにおいて構成原
子の質量移動が顕著である。
【００２４】従って、化合物半導体基板としてはＩｎ系
III−Ｖ族化合物半導体基板又はＩｎ系III−Ｖ族化合物
半導体層が少なくともその最上面に形成された基板を用
いることが好ましく、このような半導体化合物基板を用
いれば、低温でより凹凸の大きなパターンを転写するこ
とができる。
III−Ｖ族化合物半導体基板又はＩｎ系III−Ｖ族化合物
半導体層が少なくともその最上面に形成された基板を用
いることが好ましく、このような半導体化合物基板を用
いれば、低温でより凹凸の大きなパターンを転写するこ
とができる。
【００２５】一方、微細パターンが形成される高融点基
板としては、例えば、石英ガラス基板、Ｓｉ基板、又は
石英ガラス層が少なくともその最上面に形成された基板
が適当である。これら基板はそれ自体安価でかつ大面積
を有する基板として用いることができる上に、例えば、
Ｓｉ量産プロセスを持つ専業メーカーに微細パターン形
成を委託することによって、高融点基板を大量に安く供
給してもらうことが可能である。
板としては、例えば、石英ガラス基板、Ｓｉ基板、又は
石英ガラス層が少なくともその最上面に形成された基板
が適当である。これら基板はそれ自体安価でかつ大面積
を有する基板として用いることができる上に、例えば、
Ｓｉ量産プロセスを持つ専業メーカーに微細パターン形
成を委託することによって、高融点基板を大量に安く供
給してもらうことが可能である。
【００２６】さらに、微細パターンが形成される高融点
基板として、ＧａＡｓ基板、ＧａＰ基板、又はＧａＡｓ
層あるいはＧａＰ層が少なくともその最上面に形成され
た基板を用いてもよい。このような基板は、半導体界面
に微細パターンを形成する際に有効である。
基板として、ＧａＡｓ基板、ＧａＰ基板、又はＧａＡｓ
層あるいはＧａＰ層が少なくともその最上面に形成され
た基板を用いてもよい。このような基板は、半導体界面
に微細パターンを形成する際に有効である。
【００２７】次に、本発明について図面を参照して具体
的に説明する。
的に説明する。
【００２８】図１（ａ）〜（ｄ）にはＩｎＰ基板上にグ
レーティングパターンを形成する際の製造工程が示され
ている。ここでは、グレーティングの周期は、１．５５
μｍの長波長分布帰還形（ＤＦＢ）レーザーを作製する
際の値とされ、その中央にはλ／４位相シフト領域が設
けられているものとする。
レーティングパターンを形成する際の製造工程が示され
ている。ここでは、グレーティングの周期は、１．５５
μｍの長波長分布帰還形（ＤＦＢ）レーザーを作製する
際の値とされ、その中央にはλ／４位相シフト領域が設
けられているものとする。
【００２９】図１（ａ）に示すように、例えば、ガラス
基板１の表面には中央にλ／４位相シフト領域４が設け
られた周期２５０ｎｍで深さ８０ｎｍのガラスグレーテ
ィングパターン２が形成されており、このガラス基板１
とＩｎＰ基板３とを硫酸系液で処理する。
基板１の表面には中央にλ／４位相シフト領域４が設け
られた周期２５０ｎｍで深さ８０ｎｍのガラスグレーテ
ィングパターン２が形成されており、このガラス基板１
とＩｎＰ基板３とを硫酸系液で処理する。
【００３０】その後、図１（ｂ）に示すように、ガラス
基板１とＩｎＰ基板３とを表面同士で張り合わせ、６０
０ｇ／ｃｍ2 程度の重りを載せて、Ｈ2 中で温度７５０
℃で３０分間熱処理する。これによって、図１（ｃ）に
示すように、両基板が接合される。この熱処理中に、Ｉ
ｎＰ基板３の構成原子が質量移動して、ガラスグレーテ
ィングパターン２のすき間が埋められ、結果的に、Ｉｎ
Ｐ基板３の表面にガラスグレーティングパターン２を反
転させたパターンが転写されることになる。
基板１とＩｎＰ基板３とを表面同士で張り合わせ、６０
０ｇ／ｃｍ2 程度の重りを載せて、Ｈ2 中で温度７５０
℃で３０分間熱処理する。これによって、図１（ｃ）に
示すように、両基板が接合される。この熱処理中に、Ｉ
ｎＰ基板３の構成原子が質量移動して、ガラスグレーテ
ィングパターン２のすき間が埋められ、結果的に、Ｉｎ
Ｐ基板３の表面にガラスグレーティングパターン２を反
転させたパターンが転写されることになる。
【００３１】最後に、図１（ｄ）に示すように、ガラス
基板１をＨＦ液でエッチング除去して、ＩｎＰグレーテ
ィングパターン５が形成されたＩｎＰ基板３が得られ
る。
基板１をＨＦ液でエッチング除去して、ＩｎＰグレーテ
ィングパターン５が形成されたＩｎＰ基板３が得られ
る。
【００３２】上述の手法を用いて、３種類の僅かに異な
る周期を有するグレーティングパターンを同一基板上に
作製し、３種類の発振波長に対応した１．５５μｍ帯の
分布帰還形（ＤＦＢ）レーザー構造層を同一基板上に作
製した。図２（ａ）〜（ｄ）には、この製造工程を示
す。
る周期を有するグレーティングパターンを同一基板上に
作製し、３種類の発振波長に対応した１．５５μｍ帯の
分布帰還形（ＤＦＢ）レーザー構造層を同一基板上に作
製した。図２（ａ）〜（ｄ）には、この製造工程を示
す。
【００３３】まず、図２（ａ）に示すように３種類の僅
かに異なる周期（ブラック波長λ1，λ2 ，λ3 に対
応、実際の周期は約２５０ｎｍ）を有し、中央にλ／４
位相シフト領域４が設けられた深さ８０ｎｍのガラスグ
レーティングパターン２が表面に形成されたガラス基板
１を用意する。
かに異なる周期（ブラック波長λ1，λ2 ，λ3 に対
応、実際の周期は約２５０ｎｍ）を有し、中央にλ／４
位相シフト領域４が設けられた深さ８０ｎｍのガラスグ
レーティングパターン２が表面に形成されたガラス基板
１を用意する。
【００３４】次に、図２（ｂ）に示すように、ｎ−Ｉｎ
Ｐ基板２１上に、例えば、有機金属気相成長法（ＭＯＣ
ＶＤ法）を用いて厚み１．５μｍのｎ−ＩｎＰクラッド
層２２を成長した後、図２（ｃ）に示すように、ｎ−Ｉ
ｎＰ基板２１とガラス基板１とを表面同士で接合し、ガ
ラス基板１をＨＦ液でエッチング除去して、ｎ−ＩｎＰ
クラッド層２２上にグレーティングパターン５を形成す
る。
Ｐ基板２１上に、例えば、有機金属気相成長法（ＭＯＣ
ＶＤ法）を用いて厚み１．５μｍのｎ−ＩｎＰクラッド
層２２を成長した後、図２（ｃ）に示すように、ｎ−Ｉ
ｎＰ基板２１とガラス基板１とを表面同士で接合し、ガ
ラス基板１をＨＦ液でエッチング除去して、ｎ−ＩｎＰ
クラッド層２２上にグレーティングパターン５を形成す
る。
【００３５】最後に、図２（ｄ）に示すように、グレー
ティングパターン５が形成されたｎ−ＩｎＰクラッド層
２２上にＭＯＣＶＤ法で順次、厚み０．２μｍのｎ−Ｉ
ｎＧａＡｓＰガイド層２３、ＩｎＧａＡｓ／ＩｎＧａＡ
ｓＰ（５ｎｍ／１０ｎｍ）ＭＱＷ層２４、厚み０．２μ
ｍのｐ−ＩｎＧａＡｓＰガイド層２５、厚み１．５μｍ
のｐ−ＩｎＰクラッド層２６、厚み０．３μｍのｐ+ −
ＩｎＧａＡｓコンタクト層２７を成長形成する。
ティングパターン５が形成されたｎ−ＩｎＰクラッド層
２２上にＭＯＣＶＤ法で順次、厚み０．２μｍのｎ−Ｉ
ｎＧａＡｓＰガイド層２３、ＩｎＧａＡｓ／ＩｎＧａＡ
ｓＰ（５ｎｍ／１０ｎｍ）ＭＱＷ層２４、厚み０．２μ
ｍのｐ−ＩｎＧａＡｓＰガイド層２５、厚み１．５μｍ
のｐ−ＩｎＰクラッド層２６、厚み０．３μｍのｐ+ −
ＩｎＧａＡｓコンタクト層２７を成長形成する。
【００３６】これによって、３種類の発振波長に対応し
た１．５５μｍ帯の分布帰還形（ＤＦＢ）レーザー構造
層を同一基板上に作製できた。
た１．５５μｍ帯の分布帰還形（ＤＦＢ）レーザー構造
層を同一基板上に作製できた。
【００３７】なお、上述の実施例では、グレーティング
を形成する高融点基板として、ガラス基板を用いたが、
他の基板、例えば、サファイア基板を用いてもよい。ま
た、Ｓｉ半導体基板、III−Ｖ族のＧａＡｓ基板、又は
ＧａＰ基板などを用いてもよく、さらに、これら高融点
層を少なくとも最上面に形成した基板を用いてもよい。
いずれにしても、グレーティングを形成したい相手側の
基板よりも十分に融点が高く、かつ選択的に除去ができ
るような基板を用いれば良い。
を形成する高融点基板として、ガラス基板を用いたが、
他の基板、例えば、サファイア基板を用いてもよい。ま
た、Ｓｉ半導体基板、III−Ｖ族のＧａＡｓ基板、又は
ＧａＰ基板などを用いてもよく、さらに、これら高融点
層を少なくとも最上面に形成した基板を用いてもよい。
いずれにしても、グレーティングを形成したい相手側の
基板よりも十分に融点が高く、かつ選択的に除去ができ
るような基板を用いれば良い。
【００３８】選択除去法としては選択エッチングか、ま
たは選択エッチングと研磨とを併用するようにしてもよ
い。
たは選択エッチングと研磨とを併用するようにしてもよ
い。
【００３９】また、グレーティングを形成する基板とし
て、上述の実施例では、長波ＤＦＢレーザーの際には、
構造上必要な点を考慮して、ＩｎＰ基板を用いたが、II
I−Ｖ族化合物半導体においては、融点の低いIII族元素
としてＩｎを含むＩｎ系III−Ｖ族化合物半導体、特
に、Ｖ族元素の解離圧が特に高いＩｎＰを用いた方が構
成原子の質量移動が容易で、より低温でより凹凸の大き
なパターンを転写することができるためである。従っ
て、グレーティングを形成しておく高融点基板を適当に
選べば、より条件は厳しくなるが、他のIII−Ｖ族化合
物半導体基板、II−VI族化合物半導体基板、又はこれら
半導体層が少なくとも最上面に形成された基板を用いる
こともできる。なお、接合に必要な熱処理温度が高い際
には、Ｖ族又はVI族元素の蒸発を防ぐために、Ｖ族また
はVI族元素を含む原料ガスを雰囲気に供給するようにし
てもよい。
て、上述の実施例では、長波ＤＦＢレーザーの際には、
構造上必要な点を考慮して、ＩｎＰ基板を用いたが、II
I−Ｖ族化合物半導体においては、融点の低いIII族元素
としてＩｎを含むＩｎ系III−Ｖ族化合物半導体、特
に、Ｖ族元素の解離圧が特に高いＩｎＰを用いた方が構
成原子の質量移動が容易で、より低温でより凹凸の大き
なパターンを転写することができるためである。従っ
て、グレーティングを形成しておく高融点基板を適当に
選べば、より条件は厳しくなるが、他のIII−Ｖ族化合
物半導体基板、II−VI族化合物半導体基板、又はこれら
半導体層が少なくとも最上面に形成された基板を用いる
こともできる。なお、接合に必要な熱処理温度が高い際
には、Ｖ族又はVI族元素の蒸発を防ぐために、Ｖ族また
はVI族元素を含む原料ガスを雰囲気に供給するようにし
てもよい。
【００４０】加えて、上述の実施例では、化合物半導体
表面にグレーティングパターンを形成する場合について
説明したが、他の微細パターンの形成にも応用できるこ
とは言うまでもない。さらに、接合後に高融点基板を除
去しなければ、接合界面に微細パターンを埋め込むこと
もできる。
表面にグレーティングパターンを形成する場合について
説明したが、他の微細パターンの形成にも応用できるこ
とは言うまでもない。さらに、接合後に高融点基板を除
去しなければ、接合界面に微細パターンを埋め込むこと
もできる。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
化合物半導体表面、あるいは化合物半導体と絶縁体との
界面（接合界面）又は化合物半導体と他種半導体との界
面に所定の形状を有する微細パターンを低コストで形成
できるという効果がある。
化合物半導体表面、あるいは化合物半導体と絶縁体との
界面（接合界面）又は化合物半導体と他種半導体との界
面に所定の形状を有する微細パターンを低コストで形成
できるという効果がある。
【図１】（ａ）乃至（ｄ）は本発明による化合物半導体
微細パターン形成方法の一例を説明するための断面図で
ある。
微細パターン形成方法の一例を説明するための断面図で
ある。
【図２】（ａ）乃至（ｄ）は本発明による化合物半導体
微細パターン形成方法の他の例を説明するための断面図
である。
微細パターン形成方法の他の例を説明するための断面図
である。
１ ガラス基板 ２ ガラスグレーティングパターン ３ ＩｎＰ基板 ４ λ／４位相シフト ５ ＩｎＰグレーティングパターン ２１ ｎ−ＩｎＰ基板 ２２ ｎ−ＩｎＰクラッド層 ２３ ｎ−ＩｎＧａＡｓＰガイド層 ２４ ＩｎＧａＡｓ／ＩｎＧａＡｓＰＭＱＷ層 ２５ ｐ−ＩｎＧａＡｓＰガイド層 ２６ ｐ−ＩｎＰクラッド層 ２７ ｐ+ −ＩｎＧａＡｓコンタクト層
Claims (8)
- 【請求項１】 化合物半導体基板に微細パターンを形成
する際の方法であって、前記化合物半導体基板と該化合
物半導体基板よりも融点が高く前記微細パターンが形成
された高融点基板とを熱処理によって圧着して前記高融
点基板上の前記微細パターンを前記化合物半導体基板に
転写する第１の工程を有することを特徴とする化合物半
導体微細パターンの形成方法。 - 【請求項２】 請求項１に記載された化合物半導体微細
パターンの形成方法において、前記第１の工程に続いて
前記高融点基板を選択的に除去する第２の工程とを有す
ることを特徴とする化合物半導体微細パターンの形成方
法。 - 【請求項３】 請求項２に記載された化合物半導体微細
パターンの形成方法において、前記第２の工程では、選
択エッチング又は該選択エッチングと研磨とによって前
記高融点基板を選択的に除去するようにしたことを特徴
とする化合物半導体微細パターンの形成方法。 - 【請求項４】 請求項１乃至３のいずれかに記載された
化合物半導体微細パターンの形成方法において、前記化
合物半導体基板は、III−Ｖ族又はII−VI族化合物半導
体基板、あるいはIII−Ｖ族又はII−VI族化合物半導体
層が少なくともその最上面に形成された基板であること
を特徴とする化合物半導体微細パターンの形成方法。 - 【請求項５】 請求項４に記載された化合物半導体微細
パターンの形成方法において、前記化合物半導体基板
は、III族元素としてＩｎを含むＩｎ系III−Ｖ族化合物
半導体基板又はＩｎ系III−Ｖ族化合物半導体層が少な
くともその最上面に形成された基板であることを特徴と
する化合物半導体微細パターンの形成方法。 - 【請求項６】 請求項４又は５に記載された化合物半導
体微細パターンの形成方法において、前記第１の工程で
は、前記III−Ｖ族又はII−VI族化合物半導体基板、あ
るいは前記III−Ｖ族又はII−VI族化合物半導体層を構
成するＶ族又はVI族元素を含む原料ガスが供給されるよ
うにしたことを特徴とする化合物半導体微細パターンの
形成方法。 - 【請求項７】 請求項１乃至６のいずれかに記載された
化合物半導体微細パターンの形成方法において、前記高
融点基板は石英ガラス基板、Ｓｉ基板、及び石英ガラス
層が少なくともその最上面に形成された基板のいずれか
であることを特徴とする化合物半導体微細パターンの形
成方法。 - 【請求項８】 請求項１乃至６のいずれかに記載された
化合物半導体微細パターンの形成方法において、前記高
融点基板は、ＧａＡｓ基板、ＧａＰ基板、及びＧａＡｓ
層又はＧａＰ層が少なくともその最上面に形成された基
板のいずれかであることを特徴とする化合物半導体微細
パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32176995A JP2751954B2 (ja) | 1995-12-11 | 1995-12-11 | 化合物半導体微細パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32176995A JP2751954B2 (ja) | 1995-12-11 | 1995-12-11 | 化合物半導体微細パターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162091A JPH09162091A (ja) | 1997-06-20 |
| JP2751954B2 true JP2751954B2 (ja) | 1998-05-18 |
Family
ID=18136233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32176995A Expired - Fee Related JP2751954B2 (ja) | 1995-12-11 | 1995-12-11 | 化合物半導体微細パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751954B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5326806B2 (ja) * | 2009-05-21 | 2013-10-30 | 住友電気工業株式会社 | 半導体光素子を作製する方法 |
-
1995
- 1995-12-11 JP JP32176995A patent/JP2751954B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162091A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7981591B2 (en) | Semiconductor buried grating fabrication method | |
| JPS6219803A (ja) | 回折格子形成方法及び装置 | |
| Nakao et al. | Distributed feedback laser arrays fabricated by synchrotron orbital radiation lithography | |
| JPH02224386A (ja) | λ／４シフト型回折格子の製造方法 | |
| JP2751954B2 (ja) | 化合物半導体微細パターンの形成方法 | |
| IES20000820A2 (en) | A single frequency laser | |
| JPH01214089A (ja) | 半導体材料に回折格子を形成する方法及び該方法によって製造された回折格子を備えた光電デバイス | |
| JP2932868B2 (ja) | 半導体光集積素子 | |
| US4902644A (en) | Preservation of surface features on semiconductor surfaces | |
| JPH08153928A (ja) | 半導体レーザアレイの製造方法 | |
| JPH06132610A (ja) | 半導体レーザアレイ素子及びその製造方法 | |
| JP2700312B2 (ja) | 分布帰還型半導体レーザ装置 | |
| JPH08162706A (ja) | 集積化半導体光素子の製造方法 | |
| JP2004063633A (ja) | 半導体レーザの製造方法 | |
| US5192710A (en) | Method of making a semiconductor laser with a liquid phase epitaxy layer and a plurality of gas phase or molecular beam epitaxy layers | |
| JPS60136278A (ja) | パタ−ン形成方法 | |
| WO2022165899A1 (zh) | 一种半导体制造方法 | |
| JP2552504B2 (ja) | 半導体レーザアレイ装置 | |
| KR100368323B1 (ko) | 이득 결합형 단일모드 반도체 레이저의 제조 방법 | |
| JP2527833B2 (ja) | 回折格子の製造方法 | |
| EP0490320A2 (en) | A method for producing a diffraction grating | |
| JPH04356001A (ja) | 回折格子の製造方法 | |
| KR100532333B1 (ko) | 레이저 다이오드의 회절격자 제조방법 | |
| JP2810518B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| KR100226270B1 (ko) | 광소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980128 |
|
| LAPS | Cancellation because of no payment of annual fees |