JP2007059621A - 半導体光素子の製造方法 - Google Patents

Abstract

【課題】 半導体メサ部の頂面上に設けられたマスク上にＩｎＰ埋め込み部が形成されることを抑制できる半導体光素子の製造方法を提供する。
【解決手段】 第１実施形態に係る半導体光素子の製造方法は、基板１２と基板１２上に設けられた活性層１４とを含みIII−Ｖ族化合物半導体から構成される積層体１１の活性層１４上に、Ａｌを含むIII−Ｖ族化合物半導体層１８を形成する工程と、III−Ｖ族化合物半導体層１８上に形成されたマスクＭを用いて、III−Ｖ族化合物半導体層１８及び積層体１１をエッチングすることにより、III−Ｖ族化合物半導体層１８から形成されるIII−Ｖ族化合物半導体領域１８ａを含む半導体メサ部２０を形成する工程と、半導体メサ部２０の側面を酸化する工程と、酸化された半導体メサ部２０ａを埋め込むためのＩｎＰ埋め込み部２２を形成する工程とを含む。
【選択図】 図１

Description

本発明は、半導体光素子の製造方法に関する。

埋め込み型の半導体レーザを製造する際には、半導体メサ部の周囲に埋め込み部を形成する。図１０は、半導体レーザの製造方法における一工程を模式的に示す断面図である。図１０に示される工程では、半導体メサ部１３４の周囲に、鉄元素（Ｆｅ）が添加されたＩｎＰ埋め込み部１２２を形成する。半導体メサ部１３４は、ＩｎＰ基板１１２ａ上に設けられＧａＩｎＡｓＰからなる活性層１１４ａと、活性層１１４ａ上に設けられｐ型ＩｎＰからなるクラッド層１１６ａと、クラッド層１１６ａ上に設けられＧａＩｎＡｓからなるコンタクト層１３２ａとを含む。この場合、ＩｎＰ埋め込み部１２２を半導体メサ部１３４の周囲に形成すると、半導体メサ部１３４の頂面上に設けられたマスク１００Ｍ上にもＩｎＰ埋め込み部１２２が形成される。この場合、マスク１００Ｍをエッチング等により除去することができなくなってしまう。また、マスク１００Ｍの一部が露出している場合であっても、マスク１００Ｍを除去することにより形成される開口の幅が狭くなってしまうため、電流が流れ難くなる。その結果、直列抵抗が増大する等、半導体レーザの素子特性が低下してしまう。

ここで、埋め込み層を平坦化するために、塩化水素（ＨＣｌ）が添加されたガスを用いて、減圧有機金属気相成長法によってメサ部の周囲にＩｎＰ埋め込み層を形成する半導体レーザの製造方法が知られている（特許文献１参照）。
特開平８−７８７９３号公報

しかしながら、特許文献１の方法では、塩化水素の腐食性が高いために有機金属気相成長装置の内部が腐食する等の問題がある。そこで、そのような問題がなく、ＩｎＰ埋め込み部がマスク上に形成されることを抑制できる方法が望まれている。

本発明は、上記事情に鑑みてなされたものであり、半導体メサ部の頂面上に設けられたマスク上にＩｎＰ埋め込み部が形成されることを抑制できる半導体光素子の製造方法を提供することを目的とする。

上述の課題を解決するため、本発明の半導体光素子の製造方法は、（ａ）基板と前記基板上に設けられた活性層とを含みIII−Ｖ族化合物半導体から構成される積層体の前記活性層上に、Ａｌを含むIII−Ｖ族化合物半導体層を形成する工程と、（ｂ）前記III−Ｖ族化合物半導体層上に形成されたマスクを用いて、前記III−Ｖ族化合物半導体層及び前記積層体をエッチングすることにより、前記III−Ｖ族化合物半導体層から形成されるIII−Ｖ族化合物半導体領域を含む半導体メサ部を形成する工程と、（ｃ）前記半導体メサ部の側面を酸化する工程と、（ｄ）酸化された半導体メサ部を埋め込むためのIII−Ｖ族化合物半導体埋め込み部を形成する工程とを含む。

本発明の半導体光素子の製造方法によれば、半導体メサ部の側面を酸化することによって、III−Ｖ族化合物半導体領域の側面にアルミニウム酸化物層が形成される。ここで、III−Ｖ族化合物半導体埋め込み部は、アルミニウム酸化物層上に成長し難い。このため、III−Ｖ族化合物半導体埋め込み部を形成する工程において、酸化された半導体メサ部の頂面上に設けられたマスク上にIII−Ｖ族化合物半導体埋め込み部が形成されることを抑制できる。

また、前記積層体は、前記活性層上に設けられたＩｎＰ層を含むことが好ましい。この場合、III−Ｖ族化合物半導体埋め込み部によって酸化された半導体メサ部を容易に埋め込むことができる。

また、前記積層体は、前記活性層上に設けられたＩｎＰ層と、前記ＩｎＰ層上に設けられＧａＩｎＡｓ又はＧａＩｎＡｓＰから構成される半導体層とを含むことが好ましい。この場合、実用性の高い半導体光素子を製造することができる。

また、前記積層体は、前記活性層上に設けられた第１のＩｎＰ層と、前記第１のＩｎＰ層上に設けられＧａＩｎＡｓ又はＧａＩｎＡｓＰから構成される半導体層と、前記半導体層上に設けられた第２のＩｎＰ層とを含むことが好ましい。この場合、半導体光素子の製造が容易になる。

さらに、前記半導体メサ部の側面を酸化する工程では、前記半導体メサ部の側面を空気に晒すことが好ましい。この場合、半導体メサ部の側面を酸化する工程において、半導体メサ部（例えば活性層）の側面が受けるダメージを低減することができる。

また、前記半導体メサ部の側面を酸化する工程では、前記半導体メサ部の側面を水蒸気雰囲気中で加熱することが好ましい。この場合、III−Ｖ族化合物半導体埋め込み部を形成する工程において、III−Ｖ族化合物半導体埋め込み部がマスク上に形成されることをより確実に抑制できる。

また、前記マスクは、シリコン窒化物からなることが好ましい。この場合、III−Ｖ族化合物半導体埋め込み部を形成する工程において、例えばマスクがシリコン酸化物からなる場合に比べて、III−Ｖ族化合物半導体埋め込み部がマスク上に形成され難くなる。

また、前記III−Ｖ族化合物半導体埋め込み部は、ＩｎＰ半導体からなることが好ましい。この場合、酸化された半導体メサ部の頂面上に設けられたマスク上にIII−Ｖ族化合物半導体埋め込み部が形成されることをより確実に抑制できる。

また、前記III−Ｖ族化合物半導体埋め込み部には、鉄元素が添加されていることが好ましい。これにより、得られる半導体光素子の素子特性を向上させることができる。

本発明によれば、半導体メサ部の頂面上に設けられたマスク上にIII−Ｖ族化合物半導体埋め込み部が形成されることを抑制できる半導体光素子の製造方法が提供される。

以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。

（第１実施形態）
図１〜図３は、第１実施形態に係る半導体光素子の製造方法における工程をそれぞれ模式的に示す工程断面図である。

（III−Ｖ族化合物半導体層形成工程）
まず、図１(ａ)に示されるように、積層体１１上に、Ａｌを含むIII−Ｖ族化合物半導体層１８を形成する。積層体１１は、基板１２と基板１２上に設けられた活性層１４とを含む。本実施形態では、積層体１１は、活性層１４上に設けられたＩｎＰ層１６を含む。積層体１１は、III−Ｖ族化合物半導体から構成される。III−Ｖ族化合物半導体層１８は、活性層１４上に形成される。本実施形態では、III−Ｖ族化合物半導体層１８は、ＩｎＰ層１６上に形成される。

基板１２は、ｎ型のＩｎＰからなることが好ましい。活性層１４は、ＧａＩｎＡｓＰからなることが好ましい。活性層１４は、ＡｌＧａＩｎＡｓからなるとしてもよい。活性層１４は、互いに組成比が異なる２種類のＧａＩｎＡｓＰ層が交互に積層された多重量子井戸構造（ＭＱＷ）を有してもよい。また、活性層１４は、一方の最外層又は両方の最外層にＧａＩｎＡｓＰからなる分離閉じ込めヘテロ構造層（ＳＣＨ層）を有してもよい。ＩｎＰ層１６は、ｐ型であることが好ましい。ＩｎＰ層１６は、例えばクラッド層として機能する。ＩｎＰ層１６の厚さは、例えば０．２μｍである。III−Ｖ族化合物半導体層１８は、ＡｌＩｎＡｓ又はＡｌＧａＩｎＡｓからなることが好ましい。III−Ｖ族化合物半導体層１８は、例えばキャップ層として機能する。

活性層１４、ＩｎＰ層１６及びIII−Ｖ族化合物半導体層１８は、例えば有機金属気相成長装置（ＯＭＶＰＥ装置）を用いて形成される。

（マスク形成工程）
次に、図１(ｂ)に示されるように、III−Ｖ族化合物半導体層１８上に、例えば絶縁物からなるマスクＭを形成する。マスクＭは、シリコン窒化物（ＳｉＮ_ｘ）からなることが好ましい。マスクＭは、例えば、プラズマＣＶＤ装置を用いて形成された膜を、フォトリソグラフィー技術を用いてパターニングすることにより形成される。マスクＭは、例えばストライプ状にパターニングされる。ストライプパターンのパターン幅は、１．５〜２．０μｍであることが好ましい。マスクＭは、例えば厚さ０．１μｍの膜である。マスクＭは、シリコン酸化物（例えばＳｉＯ_２）からなるとしてもよい。

（半導体メサ部形成工程）
次に、図１(ｃ)に示されるように、マスクＭを用いて、III−Ｖ族化合物半導体層１８及び積層体１１をエッチングすることにより、III−Ｖ族化合物半導体層１８から形成されるIII−Ｖ族化合物半導体領域１８ａを含む半導体メサ部２０を形成する。本実施形態では、基板１２に到達するまでエッチングする。したがって、半導体メサ部２０は、ＩｎＰ層１６がエッチングされることにより形成されるＩｎＰ領域１６ａと、活性層１４がエッチングされることにより形成される活性領域１４ａと、基板１２がエッチングされることにより形成される基板１２ａの一部とを含む。

半導体メサ部２０は、ドライエッチングにより形成されることが好ましい。エッチングガスとしては、例えばＣＨ_４とＨ_２との混合ガスを用いることができる。半導体メサ部２０は、ウェットエッチングにより形成されるとしてもよい。

（酸化工程）
次に、図２(ａ)に示されるように、半導体メサ部２０の側面を酸化する。これにより、III−Ｖ族化合物半導体領域１８ａの側面が酸化され、酸化された半導体メサ部２０ａが得られる。その結果、中央に配置され酸化されていないIII−Ｖ族化合物半導体領域１８ｂと、III−Ｖ族化合物半導体領域１８ｂの側面を取り囲むアルミニウム酸化物層１８ｃとが形成される。アルミニウム酸化物層１８ｃの厚さは、１〜１００ｎｍであることが好ましく、１〜２０ｎｍであることがより好ましい。アルミニウム酸化物層１８ｃの厚さが１ｎｍ未満であると、後述するＩｎＰ埋め込み部２２（III−Ｖ族化合物半導体埋め込み部）がマスクＭ上に形成され易くなる傾向にある。ＩｎＰ埋め込み部２２はＩｎＰ半導体からなる。一方、アルミニウム酸化物層１８ｃの厚さが１００ｎｍを超えると、応力の影響が大きくなる傾向にある。

酸化工程では、半導体メサ部２０の側面を空気に晒すことが好ましい。例えば、半導体メサ部２０を３０分間大気中に放置することが好ましい。また、半導体メサ部２０の側面を水蒸気雰囲気中で加熱してもよい。例えば、半導体メサ部２０を５００℃に加熱することが好ましい。

（埋め込み工程）
次に、図２(ｂ)に示されるように、酸化された半導体メサ部２０ａを埋め込むためのＩｎＰ埋め込み部２２を形成する。ＩｎＰ埋め込み部２２は、例えば、有機金属気相成長装置を用いて基板１２ａ上に形成される。ＩｎＰ埋め込み部２２には、鉄元素（Ｆｅ）が添加されていることが好ましい。成長温度は、５７０〜６００℃であることが好ましい。

また、ＩｎＰ埋め込み部２２は、ｎ型ＩｎＰ領域及びｐ型ＩｎＰ領域から構成されるｐｎ接合を含む電流狭窄構造を有してもよい。

（マスク除去工程）
次に、図２(ｃ)に示されるように、マスクＭ及びアルミニウム酸化物層１８ｃを除去することが好ましい。マスクＭ及びアルミニウム酸化物層１８ｃは、例えば、ＨＦ溶液によってエッチングされる。

（III−Ｖ族化合物半導体領域除去工程）
次に、図３(ａ)に示されるように、III−Ｖ族化合物半導体領域１８ｂを除去する。III−Ｖ族化合物半導体領域１８ｂは、例えば、リン酸及び過酸化水素を主成分とするエッチング液によってエッチングされる。

（ＩｎＰ層及びコンタクト層形成工程）
次に、図３(ｂ)に示されるように、ＩｎＰ領域１６ａ及びＩｎＰ埋め込み部２２上に、ＩｎＰ層２４を形成することが好ましい。ＩｎＰ層２４は、例えばｐ型である。ＩｎＰ層２４はクラッド層として機能する。続いて、ＩｎＰ層２４上にコンタクト層２６を形成することが好ましい。コンタクト層２６は、例えば、ｐ型のＧａＩｎＡｓからなる。

（電極形成工程）
次に、図３(ｃ)に示されるように、コンタクト層２６上に電極３０を形成し、基板１２ａの裏面上に電極２８を形成することが好ましい。

以上の工程を経ることによって、半導体レーザ１０（半導体光素子）が製造される。本実施形態に係る半導体光素子の製造方法によれば、半導体メサ部２０の側面を酸化することによって、III−Ｖ族化合物半導体領域１８ａの側面にアルミニウム酸化物層１８ｃが形成される。ここで、ＩｎＰ埋め込み部２２は、アルミニウム酸化物層１８ｃ上に形成され難い。このため、埋め込み工程において、マスクＭ上にＩｎＰ埋め込み部２２が形成されることを抑制できる。

本実施形態では、ＩｎＰ層１６とＩｎＰ層２４とが別々に形成されるので、ＩｎＰ層１６の厚さを例えば０．２μｍと薄くすることができる。よって、半導体メサ部２０の高さを低くできるので、ＩｎＰ埋め込み部２２による埋め込みが容易になる。

また、本実施形態では、積層体１１が活性層１４上に設けられたＩｎＰ層１６を含む。このため、ＩｎＰ埋め込み部２２によって半導体メサ部２０ａを容易に埋め込むことができる。

また、マスクＭがシリコン窒化物からなることが好ましい。これにより、埋め込み工程において、例えばマスクＭがシリコン酸化物からなる場合に比べて、ＩｎＰ埋め込み部２２がマスクＭ上に形成され難くなる。この理由は、多結晶の核生成が、シリコン酸化物上よりもシリコン窒化物上において生じ難いからと推察される。

また、酸化工程では、半導体メサ部２０の側面を空気に晒すことが好ましい。この場合、酸化工程において、半導体メサ部２０（特に活性領域１４ａ）の側面が受けるダメージを低減することができる。

また、半導体メサ部２０の側面を水蒸気雰囲気中で加熱してもよい。この場合、埋め込み部工程において、ＩｎＰ埋め込み部２２がマスクＭ上に形成されることをより確実に抑制できる。

また、ＩｎＰ埋め込み部２２には、鉄元素が添加されていることが好ましい。これにより、得られる半導体レーザ１０の素子特性を向上させることができる。

（第２実施形態）
図４〜図６は、第２実施形態に係る半導体光素子の製造方法における工程をそれぞれ模式的に示す工程断面図である。

（III−Ｖ族化合物半導体層形成工程）
まず、図４(ａ)に示されるように、積層体１３上に、Ａｌを含むIII−Ｖ族化合物半導体層１８を形成する。積層体１３は、基板１２と基板１２上に設けられた活性層１４とを含む。本実施形態では、積層体１３は、活性層１４上に設けられたＩｎＰ層１６と、ＩｎＰ層１６上に設けられＧａＩｎＡｓ又はＧａＩｎＡｓＰから構成される半導体層３２とを含む。積層体１３は、III−Ｖ族化合物半導体から構成される。本実施形態では、III−Ｖ族化合物半導体層１８は、半導体層３２上に形成される。

活性層１４の厚さは、例えば０．３μｍである。ＩｎＰ層１６の厚さは、例えば２μｍである。半導体層３２は、例えば、コンタクト層として機能する。半導体層３２の厚さは、例えば０．２μｍである。半導体層３２は、例えば、有機金属気相成長装置を用いて形成される。III−Ｖ族化合物半導体層１８の厚さは、例えば０．３μｍである。

（マスク形成工程）
次に、図４(ｂ)に示されるように、第１実施形態と同様に、III−Ｖ族化合物半導体層１８上にマスクＭを形成する。

（半導体メサ部形成工程）
次に、図４(ｃ)に示されるように、マスクＭを用いて、III−Ｖ族化合物半導体層１８及び積層体１３をエッチングすることにより、III−Ｖ族化合物半導体層１８から形成されるIII−Ｖ族化合物半導体領域１８ａを含む半導体メサ部３４を形成する。本実施形態では、基板１２に到達するまでエッチングする。したがって、半導体メサ部３４は、半導体層３２がエッチングされることによって形成される半導体領域３２ａと、ＩｎＰ領域１６ａと、活性領域１４ａと、基板１２ａの一部とを含む。半導体メサ部３４は、半導体メサ部２０と同様の方法により形成され得る。

（酸化工程）
次に、図５(ａ)に示されるように、第１実施形態と同様に、半導体メサ部３４の側面を酸化する。これにより、III−Ｖ族化合物半導体領域１８ａの側面が酸化され、酸化された半導体メサ部３４ａが得られる。その結果、中央に配置され酸化されていないIII−Ｖ族化合物半導体領域１８ｂと、III−Ｖ族化合物半導体領域１８ｂの側面を取り囲むアルミニウム酸化物層１８ｃとが形成される。

（埋め込み工程）
次に、図５(ｂ)に示されるように、第１実施形態と同様に、酸化された半導体メサ部３４ａを埋め込むためのＩｎＰ埋め込み部２２を形成する。

（マスク除去工程）
次に、図５(ｃ)に示されるように、第１実施形態と同様に、マスクＭ及びアルミニウム酸化物層１８ｃを除去することが好ましい。

（III−Ｖ族化合物半導体領域除去工程）
次に、図６(ａ)に示されるように、第１実施形態と同様に、III−Ｖ族化合物半導体領域１８ｂを除去する。

（電極形成工程）
次に、図６(ｂ)に示されるように、第１実施形態と同様に、半導体領域３２ａ上に電極３０を形成し、基板１２ａの裏面上に電極２８を形成することが好ましい。

以上の工程を経ることによって、半導体レーザ１０ａ（半導体光素子）が製造される。本実施形態に係る半導体光素子の製造方法によれば、第１実施形態と同様に、埋め込み工程において、マスクＭ上にＩｎＰ埋め込み部２２が形成されることを抑制できる。

本実施形態では、積層体１３が、活性層１４上に設けられたＩｎＰ層１６と、ＩｎＰ層１６上に設けられた半導体層３２とを含む。このため、実用性の高い半導体レーザ１０ａを製造することができる。

（第３実施形態）
図７〜図９は、第３実施形態に係る半導体光素子の製造方法における工程をそれぞれ模式的に示す工程断面図である。

（III−Ｖ族化合物半導体層形成工程）
まず、図７(ａ)に示されるように、積層体１５上に、Ａｌを含むIII−Ｖ族化合物半導体層１８を形成する。積層体１５は、基板１２と基板１２上に設けられた活性層１４とを含む。本実施形態では、積層体１５は、活性層１４上に設けられたＩｎＰ層１６（第１のＩｎＰ層）と、ＩｎＰ層１６上に設けられた半導体層３２と、半導体層３２上に設けられたＩｎＰ層３６（第２のＩｎＰ層）とを含む。積層体１５は、III−Ｖ族化合物半導体から構成される。本実施形態では、III−Ｖ族化合物半導体層１８は、ＩｎＰ層３６上に形成される。

活性層１４の厚さは、例えば０．３μｍである。ＩｎＰ層１６の厚さは、例えば２μｍである。半導体層３２の厚さは、例えば０．２μｍである。ＩｎＰ層３６の厚さは、例えば０．２μｍである。ＩｎＰ層３６は、例えば、有機金属気相成長装置を用いて形成される。III−Ｖ族化合物半導体層１８の厚さは、例えば０．３μｍである。

（マスク形成工程）
次に、図７(ｂ)に示されるように、第１実施形態と同様に、III−Ｖ族化合物半導体層１８上にマスクＭを形成する。

（半導体メサ部形成工程）
次に、図７(ｃ)に示されるように、マスクＭを用いて、III−Ｖ族化合物半導体層１８及び積層体１５をエッチングすることにより、III−Ｖ族化合物半導体層１８から形成されるIII−Ｖ族化合物半導体領域１８ａを含む半導体メサ部３８を形成する。本実施形態では、基板１２に到達するまでエッチングする。したがって、半導体メサ部３８は、ＩｎＰ層３６がエッチングされることにより形成されるＩｎＰ領域３６ａと、半導体領域３２ａと、ＩｎＰ領域１６ａと、活性領域１４ａと、基板１２ａの一部とを含む。半導体メサ部３８は、半導体メサ部２０と同様の方法により形成され得る。

（酸化工程）
次に、図８(ａ)に示されるように、第１実施形態と同様に、半導体メサ部３８の側面を酸化する。これにより、III−Ｖ族化合物半導体領域１８ａの側面が酸化され、酸化された半導体メサ部３８ａが得られる。その結果、中央に配置され酸化されていないIII−Ｖ族化合物半導体領域１８ｂと、III−Ｖ族化合物半導体領域１８ｂの側面を取り囲むアルミニウム酸化物層１８ｃとが形成される。

（埋め込み工程）
次に、図８(ｂ)に示されるように、第１実施形態と同様に、酸化された半導体メサ部３８ａを埋め込むためのＩｎＰ埋め込み部２２を形成する。

（マスク除去工程）
次に、図８(ｃ)に示されるように、第１実施形態と同様に、マスクＭ及びアルミニウム酸化物層１８ｃを除去することが好ましい。

（III−Ｖ族化合物半導体領域除去工程）
次に、図９(ａ)に示されるように、第１実施形態と同様に、III−Ｖ族化合物半導体領域１８ｂを除去する。ここで、ＩｎＰ領域３６ａは、例えばエッチングストップ層として機能する。

（ＩｎＰ領域除去工程）
次に、図９(ｂ)に示されるように、ＩｎＰ領域３６ａを除去する。ＩｎＰ領域３６ａは、例えば、ＨＣｌ及びＨ_２Ｏを含むエッチング液を用いてエッチングされることにより除去される。これにより、半導体領域３２ａの表面を容易に露出させることができる。

（電極形成工程）
次に、図９(ｃ)に示されるように、第１実施形態と同様に、半導体領域３２ａ上に電極３０を形成し、基板１２ａの裏面上に電極２８を形成することが好ましい。

以上の工程を経ることによって、半導体レーザ１０ｂ（半導体光素子）が製造される。本実施形態に係る半導体光素子の製造方法によれば、第１実施形態と同様に、埋め込み工程において、マスクＭ上にＩｎＰ埋め込み部２２が形成されることを抑制できる。

本実施形態では、積層体１５が、活性層１４上に設けられたＩｎＰ層１６と、ＩｎＰ層１６上に設けられた半導体層３２と、半導体層３２上に設けられたＩｎＰ層３６とを含む。このため、半導体レーザ１０ｂの製造が容易になる。

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。例えば、III−Ｖ族化合物半導体埋め込み部は、ＩｎＰ半導体以外のIII−Ｖ族化合物半導体からなってもよい。

第１実施形態に係る半導体光素子の製造方法における工程を模式的に示す工程断面図である。 第１実施形態に係る半導体光素子の製造方法における工程を模式的に示す工程断面図である。 第１実施形態に係る半導体光素子の製造方法における工程を模式的に示す工程断面図である。 第２実施形態に係る半導体光素子の製造方法における工程を模式的に示す工程断面図である。 第２実施形態に係る半導体光素子の製造方法における工程を模式的に示す工程断面図である。 第２実施形態に係る半導体光素子の製造方法における工程を模式的に示す工程断面図である。 第３実施形態に係る半導体光素子の製造方法における工程を模式的に示す工程断面図である。 第３実施形態に係る半導体光素子の製造方法における工程を模式的に示す工程断面図である。 第３実施形態に係る半導体光素子の製造方法における工程を模式的に示す工程断面図である。 半導体レーザの製造方法における一工程を模式的に示す断面図である。

符号の説明

１０，１０ａ，１０ｂ…半導体レーザ（半導体光素子）、１１，１３，１５…積層体、１２…基板、１４…活性層、１６…ＩｎＰ層（第１のＩｎＰ層）、１８…III−Ｖ族化合物半導体層、１８ａ…III−Ｖ族化合物半導体領域、２０，３４，３８…半導体メサ部、２０ａ，３４ａ，３８ａ…酸化された半導体メサ部、２２…ＩｎＰ埋め込み部（III−Ｖ族化合物半導体埋め込み部）、３２…半導体層、３６…ＩｎＰ層（第２のＩｎＰ層）、Ｍ…マスク。

Claims (8)

1. 基板と前記基板上に設けられた活性層とを含みIII−Ｖ族化合物半導体から構成される積層体の前記活性層上に、Ａｌを含むIII−Ｖ族化合物半導体層を形成する工程と、
   前記III−Ｖ族化合物半導体層上に形成されたマスクを用いて、前記III−Ｖ族化合物半導体層及び前記積層体をエッチングすることにより、前記III−Ｖ族化合物半導体層から形成されるIII−Ｖ族化合物半導体領域を含む半導体メサ部を形成する工程と、
   前記半導体メサ部の側面を酸化する工程と、
   酸化された半導体メサ部を埋め込むためのIII−Ｖ族化合物半導体埋め込み部を形成する工程と、
   を含む、半導体光素子の製造方法。
2. 前記積層体は、前記活性層上に設けられたＩｎＰ層を含む、請求項１に記載の半導体光素子の製造方法。
3. 前記積層体は、前記活性層上に設けられたＩｎＰ層と、前記ＩｎＰ層上に設けられＧａＩｎＡｓ又はＧａＩｎＡｓＰから構成される半導体層と、を含む、請求項１に記載の半導体光素子の製造方法。
4. 前記積層体は、前記活性層上に設けられた第１のＩｎＰ層と、前記第１のＩｎＰ層上に設けられＧａＩｎＡｓ又はＧａＩｎＡｓＰから構成される半導体層と、前記半導体層上に設けられた第２のＩｎＰ層と、を含む、請求項１に記載の半導体光素子の製造方法。
5. 前記半導体メサ部の側面を酸化する工程では、前記半導体メサ部の側面を水蒸気雰囲気中で加熱する、請求項１〜４のいずれか一項に記載の半導体光素子の製造方法。
6. 前記マスクは、シリコン窒化物からなる、請求項１〜５のいずれか一項に記載の半導体光素子の製造方法。
7. 前記III−Ｖ族化合物半導体埋め込み部は、ＩｎＰ半導体からなる、請求項１〜６のいずれか一項に記載の半導体光素子の製造方法。
8. 前記III−Ｖ族化合物半導体埋め込み部には、鉄元素が添加されている、請求項７に記載の半導体光素子の製造方法。

Images