JP5100185B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5100185B2
JP5100185B2 JP2007096851A JP2007096851A JP5100185B2 JP 5100185 B2 JP5100185 B2 JP 5100185B2 JP 2007096851 A JP2007096851 A JP 2007096851A JP 2007096851 A JP2007096851 A JP 2007096851A JP 5100185 B2 JP5100185 B2 JP 5100185B2
Authority
JP
Japan
Prior art keywords
via hole
semi
insulating substrate
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007096851A
Other languages
English (en)
Other versions
JP2008258281A (ja
Inventor
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007096851A priority Critical patent/JP5100185B2/ja
Priority to KR1020097008283A priority patent/KR101156779B1/ko
Priority to EP07832928A priority patent/EP2133909A4/en
Priority to PCT/JP2007/073308 priority patent/WO2008120418A1/ja
Priority to US12/514,933 priority patent/US8278685B2/en
Priority to TW096148277A priority patent/TWI385788B/zh
Publication of JP2008258281A publication Critical patent/JP2008258281A/ja
Application granted granted Critical
Publication of JP5100185B2 publication Critical patent/JP5100185B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Description

本発明は、高周波帯で使用する半導体装置およびその製造方法に関し、特にＧａＮ／ＳｉＣなど薄層化が困難な素子の接地電極形成における半導体チップのビア（ＶＩＡ）形状に特徴を有する半導体装置およびその製造方法に関する。
高周波帯で使用する半導体装置、例えばマイクロ波電力増幅装置は、電界効果型トランジスタなどの能動素子および抵抗やコンデンサなどの受動素子、高周波信号を伝送するマイクロストリップ線路などの回路素子から構成される。
これらの回路素子は、例えば半絶縁性基板上に形成されている。半絶縁性基板の裏面には接地用電極が形成されている。そして、回路素子を接地する場合、例えば半絶縁性基板を貫通するＶＩＡホールを介して、半絶縁性基板上に設けた回路素子と半絶縁性基板の裏面に形成した接地用電極とが電気的に接続される。
ＶＩＡホールは、半絶縁性基板の一方の面から他方の面に貫通する穴を設け、ＶＩＡホールの内璧面に接地電極を形成した構造を有する。ＶＩＡホールは、例えばエッチングで形成され、接地電極はメッキや蒸着などで形成される。上記した構成のＶＩＡホールは特許文献１およびは特許文献２などに開示されている。
図７は、従来例に係る半導体装置の模式的構成であって、図７（ａ）は、平面パターン構成図、図７（ｂ）は、ソース端子電極１８に対して形成される小口径ＶＩＡホール３０近傍における模式的斜視図を示す。
従来例に係る半導体装置は、図７（ａ）および（ｂ）に示すように、半導体チップ１０上において、ゲート電極、ソース電極およびドレイン電極が複数のフィンガーを有し、ゲート電極、ソース電極およびドレイン電極ごとに複数のフィンガーを束ねられて、端子用電極を形成する。ゲート電極、ソース電極およびドレイン電極が複数のフィンガー形状を有する部分は、図７（ａ）に示すように、発熱部１６を形成する。図７（ａ）の例では、一方の端にゲート端子電極１４，１４−１，１４−２，１４−３，１４−４およびソース端子電極１８，１８−１，１８−２，１８−３，１８−４，１８−５が配置され、他方の端にドレイン端子電極１２が配置される。
半絶縁性基板１１の表面近傍において、ゲート電極、ソース電極およびドレイン電極の下部の半絶縁性基板１１上に動作層が形成される。動作層は発熱部１６を形成する。
従来例に係る半導体装置は、動作層近傍のソース端子電極１８，１８−１，１８−２，１８−３，１８−４，１８−５に対して、小口径ＶＩＡホール３０を形成する。
尚、ゲート端子電極１４，１４−１，１４−２，１４−３，１４−４は、ボンディングワイヤなどで周辺の半導体チップ２２に接続され、また、ドレイン端子電極１２も、ボンディングワイヤなどで周辺の半導体チップ２４に接続される。また、ソース端子電極１８，１８−１，１８−２，１８−３，１８−４，１８−５に対しては、図７（ｂ）に示すように、半絶縁性基板１１の裏面から小口径ＶＩＡホール３０が形成されて、半絶縁性基板１１の裏面には接地導体２６が形成されている。そして、回路素子を接地する場合、半絶縁性基板１１を貫通する小口径ＶＩＡホール３０を介して、半絶縁性基板１１上に設けた回路素子と半絶縁性基板１１の裏面に形成した接地導体２６とが電気的に接続される。
従来技術による小口径ＶＩＡホール３０を介した接地導体２６は、図７（ｂ）に示すように、円錐状の１段の小口径ＶＩＡホール３０の内壁面３０ａに形成される導電層（図示省略）を介して、ソース端子電極１８に接続されていた。
さらに、ソース端子電極１８，１８−１，１８−２，１８−３，１８−４，１８−５の微細化に伴い、小口径ＶＩＡホール３０は、さらに微細化される。半絶縁性基板１１の厚さが薄い半導体チップでは問題にならなかったが、薄層化が困難なＳｉＣを基板とするＧａＮＨＥＭＴにおいては、小口径ＶＩＡホール３０の長さは１００μｍにも達するため、そのインダクタンスが無視できなくなっている。
また、発熱部１６領域の直下まで小口径ＶＩＡホール３０を大径化すると空洞により熱の拡散を阻害する原因となる。
さらにまた、従来の半導体装置では、小口径ＶＩＡホール３０は、例えばエッチングで形成され、小口径ＶＩＡホール３０内璧面に形成する導電層はメッキや蒸着などの方法で形成されている。 しかし、小口径ＶＩＡホール３０の内璧面に導電層を形成する場合に、メッキや蒸着を行う金属が十分に形成されず、小口径ＶＩＡホール３０の内璧面の一部に導電層が形成されない、いわゆる段切れが発生する場合がある。その結果、回路素子の接地が不十分になり、マイクロ波電力増幅用半導体装置などの電気的特性が劣化する原因になる。
特開平２−２８８４０９号公報 特開２００１−２８４２５号公報
本発明の目的は、動作層近傍には小口径ＶＩＡホールを用いて表面電極と微細な面積で接続し、接地近傍では口径を広げることで接地用電極に接続されるソース端子電極のインダクタンスを抑制する半導体装置およびその製造方法を提供することにある。
さらに、本発明の目的は、大口径ＶＩＡホールを半導体チップの外側に偏芯させることで発熱領域の直下にはＶＩＡホールによる空洞を広げないで、熱放散の効率を向上した半導体装置およびその製造方法を提供することにある。
さらに、本発明の目的は、上記した欠点を解決し、ＶＩＡホールの段切れなどを防止した半導体装置およその製造方法を提供することにある。
上記目的を達成するための本発明の請求項１に記載の半導体装置は、半導体チップ上の半絶縁性基板と、前記半絶縁性基板の第１表面に配置され,それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、前記半絶縁性基板の第１表面と反対側の第２表面に配置された接地導体と、前記半絶縁性基板の第１表面に配置され,前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極と、前記ゲート電極、前記ソース電極および前記ドレイン電極の下部の半絶縁性基板上に形成された動作層と、前記動作層近傍の小口径ＶＩＡホールと前記接地導体近傍の大口径ＶＩＡホールとからなる多段ＶＩＡホールと、前記多段ＶＩＡホールの内壁面および前記半絶縁性基板の第２表面に形成され、動作層近傍の前記ソース端子電極に対して前記半絶縁性基板の第２表面側から接続された接地電極とを備え、前記大口径ＶＩＡホールの中心が前記小口径ＶＩＡホールの中心よりも半導体チップの周辺方向へ偏芯していることを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１記載の半導体装置において、前記小口径ＶＩＡホールが、前記第２表面側に位置する部分の内径の幅が前記第１表面側に位置する部分の内径の幅よりも大きいテーパ領域を有すると共に、前記大口径ＶＩＡホールが、前記第２表面側に位置する部分の内径の幅が前記第１表面側に位置する部分の内径の幅よりも大きいテーパ領域を有することを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項１又は２のいずれかに記載の半導体装置において、前記半絶縁性基板は、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＧａＡｌＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板であることを特徴とする。
本発明の請求項４に記載の半導体装置の製造方法は、半絶縁性基板に対して、予めテーパのないマスク層をマスクとして垂直性の高い小口径ＶＩＡホールを形成する工程と、前記半絶縁性基板に対して、テーパをもたせたマスク層をマスクとして傾斜を有する大口径ＶＩＡホールを形成する工程とを有することを特徴とする。
本発明の請求項５に記載の半導体装置の製造方法は、半絶縁性基板に対して、テーパをもたせたマスク層をマスクとして傾斜を有する小口径ＶＩＡホールを形成する工程と、前記半絶縁性基板に対して、テーパをもたせたマスク層をマスクとして傾斜を有する大口径ＶＩＡホールを形成する工程とを有することを特徴とする。
本発明の請求項６に記載の半導体装置の製造方法は、請求項４又は５記載の半導体装置の製造方法において、前記マスク層の材料がアルミニウムであることを特徴とする。
本発明の請求項７に記載の半導体装置の製造方法は、第１表面に電極が形成された半絶縁性基板の第２表面に、前記半絶縁性基板よりもエッチング速度が小さい材料からなるマスク層を形成する第１工程と、前記マスク層上にレジスト層を形成する第２工程と、光が通る領域を設けた第１マスクパターンを通して前記レジスト層に光を照射し、前記レジスト層に第１開口を形成する第３工程と、第１開口を形成した前記レジスト層を加熱し、前記レジスト層の第１開口の周辺に第１開口側に向かって厚さが薄くなる第１テーパ領域を形成する第４工程と、前記レジスト層の第１開口を利用して前記マスク層をエッチングし、前記半絶縁性基板の第２表面の一部が露出する第２開口を形成すると共に、前記第２開口の周辺に第２開口側に向かって厚さが薄くなる第２テーパ領域を形成する第５工程と、前記マスク層上に残った前記レジスト層を除去する第６工程と、前記第２開口を利用して前記半絶縁性基板をエッチングし、前記半絶縁性基板の第２表面側に位置する部分の内径の幅がこれよりも第１表面側に位置する部分の内径の幅よりも大きい第３テーパ領域を有する小口径ＶＩＡホールを形成する第７工程と、前記第１乃至第７工程と同一の工程により、前記第１マスクパターンよりも幅の広い第２マスクパターンを用い、大口径ＶＩＡホールを形成する第８工程と、前記小口径ＶＩＡホールおよび前記大口径ＶＩＡホールからなる多段ＶＩＡホールの内璧面に接地電極を形成する第９工程とを有することを特徴とする。
本発明の請求項８に記載の半導体装置の製造方法は、請求項４乃至７のいずれかに記載の半導体装置の製造方法において、前記マスク層の材料がアルミニウムであることを特徴とする。
本発明の請求項９に記載の半導体装置の製造方法は、請求項４乃至８のいずれかに記載の半導体装置の製造方法において、前記大口径ＶＩＡホールの中心が前記小口径ＶＩＡホールの中心よりも半導体チップの周辺方向へ偏芯していることを特徴とする。
本発明の請求項１０に記載の半導体装置の製造方法は、請求項４乃至９のいずれかに記載の半導体装置の製造方法において、前記半絶縁性基板は、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＧａＡｌＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板であることを特徴とする。
本発明の半導体装置およびその製造方法によれば、動作層近傍には小口径のＶＩＡホールを用いて表面電極と微細な面積で接続し、接地近傍では口径を広げることで接地用電極に接続されるソース端子電極のインダクタンスを抑制することができる。
さらに、本発明の半導体装置およびその製造方法によれば、大口径ＶＩＡホールを半導体チップの外側に偏芯させることで発熱領域の直下には大口径ＶＩＡホールによる空洞を広げないで、熱放散の効率を向上することができる。
さらに、本発明の半導体装置およびその製造方法によれば、小口径ＶＩＡホールと大口径ＶＩＡホールからなる多段ＶＩＡホールの内璧面に内径の幅が変化するテーパ領域が形成されて、ＶＩＡホールの内璧面に導電層が確実に形成され、段切れのないＶＩＡホールを形成することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
図１（ａ）は、本発明の第１の実施の形態に係る半導体装置の模式的平面パターン構成を示し、図１（ｂ）は、大口径のＶＩＡホール近傍における模式的斜視図を示す。また、図２は、本発明の第１の実施の形態に係る半導体装置において形成される大口径のＶＩＡホール２０と小口径のＶＩＡホール３０による多段ＶＩＡホールの３次元模式的構成を示す。
本発明の第１の実施の形態に係る半導体装置の構成は、図１（ａ）および（ｂ）に示すように、半導体チップ１０上の半絶縁性基板１１と、半絶縁性基板１１の第１表面に配置され,それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、半絶縁性基板１１の第１表面と反対側の第２表面に配置された接地導体２６と、半絶縁性基板１１の第１表面に配置され,ゲート電極、ソース電極およびドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極１４−１，１４−２，１４−３，１４−４、ソース端子電極１８,１８−１，１８−２，１８−３，１８−４，１８−５およびドレイン端子電極１２と、ゲート電極、ソース電極およびドレイン電極の下部の半絶縁性基板１１上に形成された動作層と、動作層近傍の小口径ＶＩＡホールと接地導体２６近傍の大口径ＶＩＡホールとからなる多段ＶＩＡホールと、多段ＶＩＡホールの内壁面および半絶縁性基板１１の第２表面に形成され、動作層近傍のソース端子電極１８,１８−１，１８−２，１８−３，１８−４，１８−５に対して半絶縁性基板１１の第２表面側から接続された接地電極２３とを備えることを特徴とする。
また、本発明の第１の実施の形態に係る半導体装置においては、図１乃至図２に示すように、大口径ＶＩＡホールの中心が小口径ＶＩＡホールの中心よりも半導体チップ１０の周辺方向へ偏芯していることを特徴とする。
図５乃至図６は、後述する本発明の第１の実施の形態に係る半導体装置の製造方法に適用される多段ＶＩＡホール形成工程の説明図であるが、同時に多段ＶＩＡホールの形状を示している。
本発明の第１の実施の形態に係る半導体装置においては、図５乃至図６に示すように、第１表面に電極３２が形成され、かつ第１表面と反対側の第２表面に貫通する小口径ＶＩＡホール３０および大口径ＶＩＡホール２０からなる多段ＶＩＡホールが形成された半絶縁性基板１１と、小口径ＶＩＡホール３０および大口径ＶＩＡホール２０からなる多段ＶＩＡホールの内璧面３０ａ,２０ｂに形成され、電極３２と電気的に接続する接地電極２３と、小口径ＶＩＡホール３０が、第２表面側に位置する部分の内径の幅Ｗ１が第１表面側に位置する部分の内径の幅Ｗ０よりも大きいテーパ領域を有すると共に、大口径ＶＩＡホール２０が、第２表面側に位置する部分の内径の幅Ｗ２が第１表面側に位置する部分の内径の幅よりも大きいテーパ領域を有することを特徴とする。
また、本発明の第１の実施の形態に係る半導体装置においては、半絶縁性基板１１は、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＧａＡｌＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板であることを特徴とする。
図１（ａ）および（ｂ）に示すように、ゲート端子電極１４，１４−１，１４−２，１４−３，１４−４は、ボンディングワイヤなどで周辺の半導体チップ２２に接続され、また、ドレイン端子電極１２も、ボンディングワイヤなどで周辺の半導体チップ２４に接続される。また、ソース端子電極１８，１８−１，１８−２，１８−３，１８−４，１８−５に対しては、図１（ａ）および（ｂ）に示すように、小径のＶＩＡホール３０が形成されて、半絶縁性基板１１の裏面には接地導体２６が形成されている。そして、回路素子を接地する場合、半絶縁性基板１１を貫通する小口径ＶＩＡホール３０と、半絶縁性基板１１の途中まで形成される大口径ＶＩＡホール２０からなる多段ＶＩＡホール（図２参照）を介して、半絶縁性基板１１上に設けた回路素子と半絶縁性基板１１の裏面に形成した接地導体２６とが電気的に接続される。
本発明の第１の実施の形態に係る半導体装置における多段ＶＩＡホールの構成においては、多段ＶＩＡホールを介した接地導体２６は、図１（ａ）および（ｂ）に示すように、円錐状の１段の小口径ＶＩＡホール３０に対してさらに大口径ＶＩＡホール２０を形成して、大口径ＶＩＡホール２０の内璧面２０ｂおよび小口径ＶＩＡホール３０の内壁面３０ａに形成される接地電極（２３）を介して接地される。
このような構造によって、ソース端子電極１８，１８−１，１８−２，１８−３，１８−４，１８−５電極の微細化に伴い、小口径ＶＩＡホール３０は、さらに微細化されるが、大口径ＶＩＡホール２０と多段構成に組み合わせることによって、厚い半絶縁性基板１１の半導体チップにおいても寄生インダクタンスの発生を抑制した接用電極を形成することができる。
薄層化が困難なＳｉＣを基板とするＧａＮＨＥＭＴにおいては、ＶＩＡホール３０の長さは１００μｍにも達するが、本発明の第１の実施の形態に係る半導体装置における多段ＶＩＡホールの構成を適用することによって、寄生インダクタンスの発生を抑制した接地電極を形成することができる。
また、本発明の第１の実施の形態に係る半導体装置における多段ＶＩＡホールの構成においては、図１（ａ）および（ｂ）に示すように、動作層近傍の小口径ＶＩＡホール３０と、接地導体２６近傍の大口径ＶＩＡホール２０，２０−１，２０−２，２０−３，２０−４，２０−５とからなる多段ＶＩＡホールにおいて、大口径ＶＩＡホール２０，２０−１，２０−２，２０−３，２０−４，２０−５の中心が小口径ＶＩＡホール３０の中心よりも半導体チップ１０の周辺方向へ偏芯している。
発熱部１６領域の直下まで延長して大口径ＶＩＡホール２０，２０−１，２０−２，２０−３，２０−４，２０−５を形成すると、空洞により熱の拡散を阻害する原因となるのに対して、このような構成により、発熱部１６の直下の熱拡散を阻害することなく、本発明の第１の実施の形態に係る半導体装置の熱伝導性を確保することができる。
（小口径ＶＩＡホール形成工程）
図３は、本発明の第１の実施の形態に係る半導体装置の製造方法の一部において適用する小口径ＶＩＡホールの形成工程を詳細に説明する模式的断面構造である。図３（ａ）は、フォトリソグラフィー工程図、図３（ｂ）は、第１開口３４ａの形成工程図、図３（ｃ）は、第１テーパ領域３４ｂの形成工程図、図３（ｄ）は、マスク層３３のエッチング工程図、図３（ｅ）は、マスク層３３を利用し、半絶縁性基板３１のエッチングにより、第３開口３１ｃを形成する工程図、図３（ｆ）は、接地電極３７を形成して、小口径ＶＩＡホールを形成する工程図を示す。
本発明の第１の実施の形態に係る半導体装置の製造方法の一部において適用する小口径ＶＩＡホール形成工程について、図３の工程図を参照して説明する。
（ａ）まず、図３（ａ）に示すように、半絶縁性基板３１の第１表面３１ａ、例えばその表面に、ある面積をもった電極３２が形成されている。半絶縁性基板３１は、例えばＧａＮあるいはＳｉＣなどの化合物半導体から構成されている。電極３２はＮｉなどで形成されている。電極３２には、半絶縁性基板３１の、例えば半絶縁性基板３１の第１表面３１ａに形成された回路素子（図示せず）のソース端子電極などが接続される。
半絶縁性基板３１の第２表面３１ｂ、例えばその裏面には、Ａｌなどの金属からなるマスク層３３が形成されている。マスク層３３を形成する金属には、後述するように、半絶縁性基板３１をドライエッチングする際に使用するエッチングガスによるエッチング速度が、半絶縁性基板３１よりも小さい特性のものが使用される。また、マスク層３３上にレジスト層３４が形成されている。
マスク層３３およびレジスト層３４が形成された半絶縁性基板３１の上方にマスクパターン３５が配置されている。マスクパターン３５はその一部に光を通すたとえば透孔３５ａが形成されている。マスクパターン３５は、透孔３５ａと電極３２とが対面する位置関係になるように配置される。マスクパターン３５の図示上方、例えばマスクパターン３５を基準にして半絶縁性基板３１と反対側に光源３６が配置される。
（ｂ）次に、図３（ｂ）に示すように、光源３６からマスクパターン３５を通してレジスト層３４に光を照射し、その後、現像処理を行い、光が照射された部分、例えば電極３２と対面する位置に第１開口３４ａを形成する。このとき、第１開口３４ａの底にマスク層３３が露出する。なお、第１開口３４ａの面積は電極の面積よりも小さくなっている。また、ここではポジ型レジストの場合で説明している。しかし、ネガ型レジストを用いることもできる。
（ｃ）次に、図３（ｃ）に示すように、レジスト層３４を加熱する。この加熱で、第１開口３４ａを囲む縁上端の凸部がだれて、第１開口３４ａ側に向かって厚さが薄くなる第１テーパ領域３４ｂが、第１開口３４ａの周辺にたとえば環状に形成される。
（ｄ）次に、図３（ｄ）に示すように、レジスト層３４の第１開口３４ａを利用してマスク層３３をエッチングする。エッチングは、例えばＡｒガスあるいはＦ、Ｃｌなどのハロゲン系のガスを用いたドライエッチングで行われる。このエッチングで、マスク層３３に第２開口３３ａが形成され、第２開口３３ａの底に半絶縁性基板３１の第２表面（裏面）３１ｂが露出する。
マスク層３３をエッチングする際に、マスクとして機能するレジスト層３４は、第１開口３４ａの周辺が第１テーパ領域３４ｂになっている（図３（ｃ）参照）。そのため、マスク層３３をエッチングする場合に、第１テーパ領域３４ｂも、時間の経過とともに第１開口３４ａに近い厚さの薄い内側から外側へと順にエッチングが進み、第１開口３４ａの径が徐々に拡大する。
したがって、マスク層３３のエッチングは、まず第１開口３４ａの底に露出する部分がエッチングされる。その後、レジスト層３４の第１開口３４ａの口径の拡大に伴って、マスク層３３も内側から外側へと徐々にエッチングが進み、第２開口３３ａの口径が徐々に拡大する。このとき、マスク層３３の内側の方が外側よりもエッチングが進む。したがって、第２開口３３ａの周辺には、例えば第２開口３３ａ側に向かって厚さが徐々に薄くなる第２テーパ領域３３ｂが、たとえば環状に形成される。
（ｅ）次に、図３（ｅ）に示すように、レジスト層３４を除去し、その後、マスク層３３を利用して半絶縁性基板３１をエッチングする。半絶縁性基板３１のエッチングは、例えばＡｒガスあるいはＦ、Ｃｌなどのハロゲン系のガスを用いたドライエッチングで行われる。
（ｆ）半絶縁性基板３１のエッチングは、まず、第２開口３３ａの底に露出する部分、例えば半絶縁性基板３１面に垂直な点線ｄ６で囲まれた範囲で始まる。その後、図３（ｆ）に示すように、エッチングの進行によって半絶縁性基板３１を貫通する第３開口（小口径ＶＩＡホール）３１ｃが形成される。
このとき、図３（ｄ）で説明したレジスト層３４の場合と同様、マスク層３３の第２テーパ領域３３ｂでも、厚さの薄い内側から厚い外側へとエッチングが順に進み、第２開口３３ａの口径が拡大する。したがって、半絶縁性基板３１は、第２開口３３ａの口径の拡大に伴って、第３開口３１ｃの形成と並行して、第３開口３１ｃの、例えば、図示上方の内径の幅が徐々に大きくなる。この場合、第３開口３１ｃの、例えば図示上方、例えば他方の面３１ｂ側に位置する部分がエッチングの進みが早くなる。このため、点線ｄ５に示すように、例えば半絶縁性基板３１の第２表面３１ｂに開口する開口の内径の幅Ｗ５の方が、半絶縁性基板３１の第１表面３１ａに開口する開口の内径の幅Ｗ６よりも大きくなる。
したがって、半絶縁性基板３１の第２表面３１ｂから半絶縁性基板３１の第１表面３１ａに向かって、例えば内径の幅が徐々に小さくなる第３テーパ領域３１ｄを有する第３開口３１ｃが形成される。
次に、図３（ｆ）に示すようにマスク層３３を除去する。その後、蒸着あるいは電気メッキなどの方法で、半絶縁性基板３１の第２表面３１ｂおよび第３開口３１ｃの第３テーパ領域３１ｄ、第３開口３１ｃに面する電極３２の裏面に、Ａｕなどの金属からなる接地電極３７を形成し、小口径ＶＩＡホールが完成する。
このとき、電極３２は小口径ＶＩＡホールを構成する穴の開口を、例えば塞いだ形になっている。
本発明の第１の実施の形態に係る半導体装置の製造方法の一部において適用するＶＩＡホール形成工程については、図３（ｅ）の点線ｄ５に示すように、第３開口３１ｃはその深さ方向において全体が第３テーパ領域３１ｄになっている。
接地電極３７を確実に形成するためには、深さ方向の全体がテーパ領域になっていることが望ましい。しかし、第３開口３１ｃの一部、例えば半絶縁性基板３１の第２表面３１ｂから連続する第３開口３１ｃの図示上方の一部領域のみにテーパ領域も設ける構成にしてもよい。この場合、全体がテーパ領域になっている場合に比べると効果は小さいものの、接地電極３７を確実に形成する効果が得られる。
また、第３開口３１ｃの内面に接地電極３７を形成する場合、マスク層３３を除去している。しかし、マスク層３３を除去することなく、マスク層３３の上から接地電極３７を形成することもできる。
（エッチング装置の構成）
図４は、本発明の第１の実施の形態に係る半導体装置の製造方法において、半絶縁性基板３１に対するＶＩＡホール形成工程に適用するエッチング装置の模式的構成図を示す。
チャンバ１２１内の例えば下方にカソード１２２が配置されている。カソード１２２の上方でカソード１２２と対向する位置にアノード１２３が配置されている。例えばアノード１２３に高周波電源１２４が接続され、カソード１２２は接地されている。
エッチングを行う半絶縁性基板３１が、例えばカソード１２２上に搭載される。また、チャンバ１２１の図示上方には、エッチングガス、例えばＡｒガスあるいはＦ、Ｃｌなどハロゲン系元素を含むガスを供給する供給口１２５が設けられている。チャンバ１２１の図示下方には、チャンバ１２１内のガスを排出する排出口１２６が設けられている。
上記の構成で、供給口１２５からエッチングガスがチャンバ１２１内に送られる。エッチングガスは高周波電源１２４が発生する高周波で励起され、例えば加速されたイオンなどの作用で、半絶縁性基板３１がエッチングされる。
上記した小口径ＶＩＡホール形成工程により形成されたＶＩＡホールの構成によれば、半絶縁性基板３１のＶＩＡホールの内面にテーパ領域を設けている。この場合、ＶＩＡホールの一方の開口が大きくなり、また、ＶＩＡホールの内面の傾斜が接地電極３７を形成する金属を受ける形になる。そのため、蒸着や電気メッキなどの方法で接地電極３７を形成する場合、接地電極３７が確実に形成され、段切れが防止される。
また、半絶縁性基板３１としてＧａＮ基板あるいはＳｉＣ基板、サファイア基板、ダイヤモンド基板などを用いた場合、これらの物質は、ＶＩＡホールを形成するためにエッチングする際の反応性が乏しく、ＶＩＡホールの内面にテーパ領域を形成することが困難になっている。
例えばＳｉＣは化学的エッチングが困難であるため、ドライエッチングなどスパッタ性の強い物理的なエッチングになる。したがって、ＶＩＡホールを形成する場合に、テーパ領域を形成することが難しく、垂直なＶＩＡホールになりやすい。
しかし、Ａｌなどからなるテーパ加工したマスク層を用いれば、ＧａＮ基板あるいはＳｉＣ基板などに対しても、ＶＩＡホールの内面にテーパ領域を容易に形成でき、段切れのないＶＩＡホールが得られる。
また、ＶＩＡホールを形成する穴の一方の開口が大きくても、電極３２側の開口は小さくなっている。したがって、電極３２を大きくする必要がなく、回路の大形化が防止される。
（多段ＶＩＡホールの形成工程１）
本発明の第１の実施の形態に係る半導体装置の製造方法においては、上記の小口径ＶＩＡホールの形成工程において、接地電極３７を形成する前に、更に大口径ＶＩＡホールを形成し、多段ＶＩＡホールを形成した後、接地電極層（例えば、図５（ｃ）参照）を形成する点に特徴を有する。
図５は、本発明の第１の実施の形態に係る半導体装置の製造方法に適用される多段ＶＩＡホール形成工程の説明図であって、図５（ａ）は、小口径のＶＩＡホール３０の形成工程図、図５（ｂ）は、大口径のＶＩＡホール２０の形成工程図、図５（ｃ）は、接地電極２３の形成工程図である。
（ａ）まず、図５（ａ）に示すように、半絶縁性基板１１の第１表面上に電極３２を形成後、上記の小口径ＶＩＡホール形成工程により、小口径ＶＩＡホール３０を形成する。上述のＡｌなどからなるテーパ加工したマスク層を用いることにより、ＧａＮ基板あるいはＳｉＣ基板などからなる半絶縁性基板１１に対しても、小口径ＶＩＡホール３０の内面にテーパ領域を容易に形成できる。また、小口径ＶＩＡホール３０を形成する穴の一方の開口の幅Ｗ１が大きく、電極３２側の開口の幅Ｗ０は小さくなっている。したがって、電極３２を大きくする必要がなく、回路の大形化が防止される。
（ｂ）次に、図５（ｂ）に示すように、上記の小口径ＶＩＡホール形成工程と同様の工程により、大口径ＶＩＡホール２０を形成する。小口径ＶＩＡホール形成工程と異なる点は、マスクパターン３５（図３（ａ））の幅を広く形成した点である。上述のＡｌなどからなるテーパ加工したマスク層を用いることにより、ＧａＮ基板あるいはＳｉＣ基板などからなる半絶縁性基板１１に対しても、大口径ＶＩＡホール２０の内面にテーパ領域を容易に形成できる。また、大口径ＶＩＡホール２０を形成する穴の一方の開口の幅Ｗ２が大きく、電極３２側の開口の幅はＷ０よりも大きくなっている。エッチング時間を制御することで、
小口径ＶＩＡホール３０の部分を深さＤ１のみ残し、大口径ＶＩＡホール２０の部分の深さをＤ２に設定することができる。
（ｃ）次に、図５（ｃ）に示すように、蒸着あるいは電気メッキなどの方法で、半絶縁性基板１１の第２表面（裏面）、大口径ＶＩＡホール２０の内璧面２０ｂ、および小口径ＶＩＡホール３０の内壁面３０ａに、Ａｕなどの金属からなる接地電極２３を形成し、多段ＶＩＡホールが完成する。
このとき、電極３２は小口径ＶＩＡホールを構成する穴の開口を、例えば塞いだ形になっている。
接地電極２３を確実に形成するためには、小口径ＶＩＡホール３０および大口径ＶＩＡホール２０からなる多段ＶＩＡホールの深さ方向の全体がテーパ領域になっていることが望ましい。
上述の多段ＶＩＡホールの形成工程１を適用した本発明の第１の実施の形態に係る半導体装置の製造方法によれば、図５（ｃ）に示すように、動作層近傍には小口径ＶＩＡホール３０を用いて表面電極３２と微細な面積で接続し、接地近傍では口径を広げることで接地電極２３に接続されるソース端子電極１８，１８−１，１８−２，１８−３，１８−４，１８−５のインダクタンスを抑制することができる。
さらに、図１乃至図２に示すように、大口径ＶＩＡホール２０を半導体チップの外側に偏芯させることで発熱領域の直下にはＶＩＡホールによる空洞を広げないで、熱放散の効率を向上することができる。
さらに、図５（ｃ）に示すように、小口径ＶＩＡホール３０および大口径ＶＩＡホール２０からなる多段ＶＩＡホールの深さ方向の全体がテーパ領域になっていることからＶＩＡホールの段切れなどを防止することができる。
（多段ＶＩＡホールの形成工程２）
図６は、本発明の第１の実施の形態に係る半導体装置の製造方法に適用される多段ＶＩＡホール形成工程の別の工程の説明図であって、図６（ａ）は、小口径ＶＩＡホール３０となる深さＤ１の溝の形成工程図、図６（ｂ）は、大口径ＶＩＡホール２０の形成工程図、図６（ｃ）は、接地電極２３の形成工程図を示す。
（ａ）まず、図６（ａ）に示すように、半絶縁性基板１１の第１表面上に、ドライエッチング工程により、幅Ｗ７、深さＤ１の溝を形成後、電極３２を形成する。この工程においては、前述の図４に示されるエッチング装置を適用することができる。
（ｂ）次に、図６（ｂ）に示すように、図３において説明した小口径ＶＩＡホール形成工程と同様の工程により、大口径ＶＩＡホール２０を形成する。小口径ＶＩＡホール形成工程と異なる点は、マスクパターン３５（図３（ａ））の幅を広く形成した点である。Ａｌなどからなるテーパ加工したマスク層を用いることにより、ＧａＮ基板あるいはＳｉＣ基板などからなる半絶縁性基板１１に対しても、大口径ＶＩＡホール２０の内面にテーパ領域を容易に形成できる。また、大口径ＶＩＡホール２０を形成する穴の一方の開口の幅Ｗ４が大きく、電極３２側の開口の幅はＷ７よりも大きく形成されている。エッチング時間を制御することで、半絶縁性基板１１の第１表面近傍で深さＤ１のみを残し、大口径ＶＩＡホール２０の部分の深さをＤ２に設定することができる。結果として、図６（ｂ）に示すように、大口径ＶＩＡホール２０の形成工程によって、電極３２の底部がエッチングされ、幅Ｗ３の開口が形成される。幅Ｗ３を構成する開口穴によって、結果として、深さＤ１の小口径ＶＩＡホールが形成されている。このとき、電極３２は幅Ｗ３を構成する開口穴の内璧を被覆する形になっている。
（ｃ）次に、図６（ｃ）に示すように、蒸着あるいは電気メッキなどの方法で、半絶縁性基板１１の第２表面（裏面）、および大口径ＶＩＡホール２０の内璧面２０ｂに、Ａｕなどの金属からなる接地電極２３を形成し、多段ＶＩＡホールが完成する。
このとき、幅Ｗ３を構成する開口穴の内璧を被覆する電極３２は、接地電極２３に接続されている。
接地電極２３を確実に形成するためには、深さＤ１,幅Ｗ３の開口を有する小口径ＶＩＡホールと、大口径ＶＩＡホール２０からなる多段ＶＩＡホールの深さ方向の全体がテーパ領域になっていることが望ましい。
上述の多段ＶＩＡホールの形成工程２を適用した本発明の第１の実施の形態に係る半導体装置の製造方法によれば、図６（ｃ）に示すように、動作層近傍には小口径ＶＩＡホール３０を用いて表面電極３２と微細な面積で接続し、接地近傍では口径を広げることで接地電極２３に接続されるソース端子電極１８，１８−１，１８−２，１８−３，１８−４，１８−５のインダクタンスを抑制することができる。
さらに、図１乃至図２に示すように、大口径ＶＩＡホール２０を半導体チップの外側に偏芯させることで発熱領域の直下にはＶＩＡホールによる空洞を広げないで、熱放散の効率を向上することができる。
さらに、図６（ｃ）に示すように、小口径ＶＩＡホール３０と底部で接した大口径ＶＩＡホール２０からなる多段ＶＩＡホールの深さ方向の全体がテーパ領域になっていることからＶＩＡホールの段切れなどを防止することができる。
本発明の第１の実施の形態に係る半導体装置およびその製造方法によれば、動作層近傍には小口径のＶＩＡホールを用いて表面電極と微細な面積で接続し、接地近傍では口径を広げることで接地用電極に接続されるソース端子電極のインダクタンスを抑制することができる。
さらに、本発明の第１の実施の形態に係る半導体装置およびその製造方法によれば、大口径ＶＩＡホールを半導体チップの外側に偏芯させることで発熱領域の直下には大口径ＶＩＡホールによる空洞を広げないで、熱放散の効率を向上することができる。
さらに、本発明の第１の実施の形態に係る半導体装置およびその製造方法によれば、小口径ＶＩＡホールと大口径ＶＩＡホールからなる多段ＶＩＡホールの内璧面に内径の幅が変化するテーパ領域が形成されて、ＶＩＡホールの内璧面に導電層が確実に形成され、段切れのないＶＩＡホールを形成することができる。
[その他の実施の形態]
上記のように、本発明は第１の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
なお、増幅素子はＦＥＴに限らず、ＨＥＭＴ（High Electron Mobility Transistor）やＬＤＭＯＳ（Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor）やＨＢＴ（Hetero-junction Bipolar Transistor）など他の増幅素子にも適用できることは言うまでもない。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体装置およびその製造方法は、ＳｉＣ基板やＧａＮウェハ基板などの薄層化の困難な半導体装置に適用され、内部整合型電力増幅素子、電力ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、マイクロ波電力増幅器、ミリ波電力増幅器などの幅広い適用分野を有する。
本発明の第１の実施の形態に係る半導体装置の模式的構成であって、（ａ）模式的平面パターン構成図、（ｂ）大口径のＶＩＡホール近傍における模式的斜視図。 本発明の第１の実施の形態に係る半導体装置において形成される大口径のＶＩＡホール２０と小口径のＶＩＡホール３０による多段ＶＩＡホールの３次元模式的構成図。 本発明の第１の実施の形態に係る半導体装置の製造方法の一部において適用する、小口径ＶＩＡホールの形成工程を詳細に説明する模式的断面構造図であって、（ａ）フォトリソグラフィー工程図、（ｂ）第１開口３４ａの形成工程図、（ｃ）第１テーパ領域３４ｂの形成工程図、（ｄ）マスク層３３のエッチング工程図、（ｅ）マスク層３３を利用し、半絶縁性基板３１のエッチングにより、第３開口３１ｃを形成する工程図、（ｆ）接地電極３７を形成して、小口径ＶＩＡホールを形成する工程図。 本発明の第１の実施の形態に係る半導体装置の製造方法において、半絶縁性基板に対するＶＩＡホール形成工程に適用するエッチング装置の模式的構成図を示す。 本発明の第１の実施の形態に係る半導体装置の製造方法に適用される多段ＶＩＡホール形成工程の説明図であって、（ａ）小口径のＶＩＡホール３０の形成工程図、（ｂ）大口径のＶＩＡホール２０の形成工程図、（ｃ）接地電極２３の形成工程図。 本発明の第１の実施の形態に係る半導体装置の製造方法に適用される多段ＶＩＡホール形成工程の別の工程の説明図であって、（ａ）小口径のＶＩＡホール３０となる深さＤ１の溝の形成工程図、（ｂ）大口径のＶＩＡホール２０の形成工程図、（ｃ）接地電極２３の形成工程図。 従来例に係る半導体装置の模式的構成であって、（ａ）平面パターン構成図、（ｂ）ソース端子電極１８に対して形成される小口径ＶＩＡホール３０近傍における模式的斜視図。
符号の説明
１０,２２,２４…半導体チップ
１１，３１…半絶縁性基板
１２…ドレイン端子電極
１４，１４−１，１４−２，１４−３，１４−４…ゲート端子電極
１６…発熱部
１８，１８−１，１８−２，１８−３，１８−４，１８−５…ソース端子電極
２０，２０−１，２０−２，２０−３，２０−４，２０−５…大口径ＶＩＡホール
２０ｂ…大口径ＶＩＡホールの内壁面
２３,３７…接地電極
２６…接地導体
３０…小口径ＶＩＡホール
３０ａ…小口径ＶＩＡホールの内壁面
３１ａ…半絶縁性基板の第１表面
３１ｂ…半絶縁性基板の第２表面（裏面）
３１ｃ…第３開口
３１ｄ…第３テーパ領域
３２…電極
３３…マスク層
３３ａ…第２開口
３３ｂ…第２テーパ領域
３４…レジスト層
３４ａ…第１開口
３４ｂ…第１テーパ領域
３５…マスクパターン
３５ａ…透孔
３６…光源
Ｗ０，Ｗ１，Ｗ３, Ｗ５，Ｗ６…小口径ＶＩＡホール３０の内径の幅
Ｗ２，Ｗ４…大口径ＶＩＡホール２０の内径の幅
１２１…チャンバ
１２２…カソード
１２３…アノード
１２４…高周波電源
１２５…供給口
１２６…排出口

Claims (10)

  1. 半導体チップ上の半絶縁性基板と、
    前記半絶縁性基板の第１表面に配置され,それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、
    前記半絶縁性基板の第１表面と反対側の第２表面に配置された接地導体と、
    前記半絶縁性基板の第１表面に配置され,前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極と、
    前記ゲート電極、前記ソース電極および前記ドレイン電極の下部の半絶縁性基板上に形成された動作層と、
    前記動作層近傍の小口径ＶＩＡホールと前記接地導体近傍の大口径ＶＩＡホールとからなる多段ＶＩＡホールと、
    前記多段ＶＩＡホールの内壁面および前記半絶縁性基板の第２表面に形成され、動作層近傍の前記ソース端子電極に対して前記半絶縁性基板の第２表面側から接続された接地電極と
    を備え、
    前記大口径ＶＩＡホールの中心が前記小口径ＶＩＡホールの中心よりも半導体チップの周辺方向へ偏芯していることを特徴とする半導体装置。
  2. 前記小口径ＶＩＡホールが、前記第２表面側に位置する部分の内径の幅が前記第１表面側に位置する部分の内径の幅よりも大きいテーパ領域を有すると共に、
    前記大口径ＶＩＡホールが、前記第２表面側に位置する部分の内径の幅が前記第１表面側に位置する部分の内径の幅よりも大きいテーパ領域を有することを特徴とする請求項１記載の半導体装置。
  3. 請求項１又は２記載の半導体装置において、
    前記半絶縁性基板は、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＧａＡｌＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板であることを特徴とする半導体装置。
  4. 半絶縁性基板に対して、予めテーパのないマスク層をマスクとして垂直性の高い小口径ＶＩＡホールを形成する工程と、
    前記半絶縁性基板に対して、テーパをもたせたマスク層をマスクとして傾斜を有する大口径ＶＩＡホールを形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  5. 半絶縁性基板に対して、テーパをもたせたマスク層をマスクとして傾斜を有する小口径ＶＩＡホールを形成する工程と、
    前記半絶縁性基板に対して、テーパをもたせたマスク層をマスクとして傾斜を有する大口径ＶＩＡホールを形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  6. 請求項４又は５記載の半導体装置の製造方法において、
    前記マスク層の材料がアルミニウムであることを特徴とする半導体装置の製造方法。
  7. 第１表面に電極が形成された半絶縁性基板の第２表面に、前記半絶縁性基板よりもエッチング速度が小さい材料からなるマスク層を形成する第１工程と、
    前記マスク層上にレジスト層を形成する第２工程と、
    光が通る領域を設けた第１マスクパターンを通して前記レジスト層に光を照射し、前記レジスト層に第１開口を形成する第３工程と、
    第１開口を形成した前記レジスト層を加熱し、前記レジスト層の第１開口の周辺に第１開口側に向かって厚さが薄くなる第１テーパ領域を形成する第４工程と、
    前記レジスト層の第１開口を利用して前記マスク層をエッチングし、前記半絶縁性基板の第２表面の一部が露出する第２開口を形成すると共に、前記第２開口の周辺に第２開口側に向かって厚さが薄くなる第２テーパ領域を形成する第５工程と、
    前記マスク層上に残った前記レジスト層を除去する第６工程と、
    前記第２開口を利用して前記半絶縁性基板をエッチングし、前記半絶縁性基板の第２表面側に位置する部分の内径の幅がこれよりも第１表面側に位置する部分の内径の幅よりも大きい第３テーパ領域を有する小口径ＶＩＡホールを形成する第７工程と、
    前記第１乃至第７工程と同一の工程により、前記第１マスクパターンよりも幅の広い第２マスクパターンを用い、大口径ＶＩＡホールを形成する第８工程と、
    前記小口径ＶＩＡホールおよび前記大口径ＶＩＡホールからなる多段ＶＩＡホールの内璧面に接地電極を形成する第９工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 請求項４乃至７のいずれかに記載の半導体装置の製造方法において、
    前記マスク層の材料がアルミニウムであることを特徴とする半導体装置の製造方法。
  9. 請求項４乃至８のいずれかに記載の半導体装置の製造方法において、
    前記大口径ＶＩＡホールの中心が前記小口径ＶＩＡホールの中心よりも半導体チップの周辺方向へ偏芯していることを特徴とする半導体装置の製造方法。
  10. 請求項４乃至９のいずれかに記載の半導体装置の製造方法において、
    前記半絶縁性基板は、ＳｉＣ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＧａＡｌＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板であることを特徴とする半導体装置の製造方法。
JP2007096851A 2007-04-02 2007-04-02 半導体装置およびその製造方法 Expired - Fee Related JP5100185B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007096851A JP5100185B2 (ja) 2007-04-02 2007-04-02 半導体装置およびその製造方法
KR1020097008283A KR101156779B1 (ko) 2007-04-02 2007-12-03 반도체 장치 및 그 제조 방법
EP07832928A EP2133909A4 (en) 2007-04-02 2007-12-03 SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THE PRODUCTION THEREOF
PCT/JP2007/073308 WO2008120418A1 (ja) 2007-04-02 2007-12-03 半導体装置およびその製造方法
US12/514,933 US8278685B2 (en) 2007-04-02 2007-12-03 Semiconductor device used with high frequency band
TW096148277A TWI385788B (zh) 2007-04-02 2007-12-17 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007096851A JP5100185B2 (ja) 2007-04-02 2007-04-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008258281A JP2008258281A (ja) 2008-10-23
JP5100185B2 true JP5100185B2 (ja) 2012-12-19

Family

ID=39808006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007096851A Expired - Fee Related JP5100185B2 (ja) 2007-04-02 2007-04-02 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US8278685B2 (ja)
EP (1) EP2133909A4 (ja)
JP (1) JP5100185B2 (ja)
KR (1) KR101156779B1 (ja)
TW (1) TWI385788B (ja)
WO (1) WO2008120418A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143654B1 (en) * 2008-01-16 2012-03-27 Triquint Semiconductor, Inc. Monolithic microwave integrated circuit with diamond layer
US7939926B2 (en) 2008-12-12 2011-05-10 Qualcomm Incorporated Via first plus via last technique for IC interconnects
US20110018013A1 (en) * 2009-07-21 2011-01-27 Koninklijke Philips Electronics N.V. Thin-film flip-chip series connected leds
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
US20110291153A1 (en) * 2010-05-31 2011-12-01 Yang ming-kun Chip submount, chip package, and fabrication method thereof
JP5649357B2 (ja) * 2010-07-30 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置及び製造方法
JP5760394B2 (ja) * 2010-11-05 2015-08-12 三菱電機株式会社 ビアホールの製造方法およびビアホールを有する半導体素子の製造方法
US8853857B2 (en) 2011-05-05 2014-10-07 International Business Machines Corporation 3-D integration using multi stage vias
KR101813180B1 (ko) * 2011-06-28 2017-12-29 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
JP5777798B2 (ja) * 2012-03-12 2015-09-09 三菱電機株式会社 太陽電池セルの製造方法
KR101988893B1 (ko) 2012-12-12 2019-09-30 한국전자통신연구원 반도체 소자 및 이를 제조하는 방법
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
US10672877B2 (en) * 2018-02-06 2020-06-02 Integrated Device Technology, Inc. Method of boosting RON*COFF performance
US10629526B1 (en) * 2018-10-11 2020-04-21 Nxp Usa, Inc. Transistor with non-circular via connections in two orientations
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
JPWO2022176051A1 (ja) * 2021-02-17 2022-08-25

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62211962A (ja) * 1986-03-12 1987-09-17 Fujitsu Ltd 高周波半導体装置の製造方法
JPS63278368A (ja) * 1987-05-11 1988-11-16 Nec Corp 半導体基板のバイアホ−ル形成方法
JPH07118619B2 (ja) 1989-04-27 1995-12-18 三菱電機株式会社 抵抗帰還型増幅器
JP2773899B2 (ja) * 1989-05-23 1998-07-09 沖電気工業株式会社 半導体素子の電極の製造方法
JPH06310547A (ja) * 1993-02-25 1994-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5343071A (en) * 1993-04-28 1994-08-30 Raytheon Company Semiconductor structures having dual surface via holes
JP2616380B2 (ja) * 1993-05-14 1997-06-04 日本電気株式会社 半導体装置の製造方法
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002026270A (ja) * 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
JP2002217194A (ja) * 2001-01-15 2002-08-02 Hitachi Ltd 半導体装置
JP2003078127A (ja) * 2001-08-31 2003-03-14 Kyocera Corp 半導体装置およびその製造方法
US7378342B2 (en) * 2004-08-27 2008-05-27 Micron Technology, Inc. Methods for forming vias varying lateral dimensions
EP1693891B1 (en) * 2005-01-31 2019-07-31 IMEC vzw Method of manufacturing a semiconductor device
JP4821214B2 (ja) * 2005-08-26 2011-11-24 三菱電機株式会社 カスコード接続回路

Also Published As

Publication number Publication date
US20100059791A1 (en) 2010-03-11
KR20090084825A (ko) 2009-08-05
WO2008120418A1 (ja) 2008-10-09
EP2133909A4 (en) 2011-03-16
US8278685B2 (en) 2012-10-02
EP2133909A1 (en) 2009-12-16
JP2008258281A (ja) 2008-10-23
TWI385788B (zh) 2013-02-11
KR101156779B1 (ko) 2012-06-18
TW200841455A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
JP5100185B2 (ja) 半導体装置およびその製造方法
TWI455202B (zh) Semiconductor device and method for manufacturing semiconductor device
US7834461B2 (en) Semiconductor apparatus
CN103117254B (zh) 封装
JP5468286B2 (ja) 半導体装置およびその製造方法
JP2001060593A (ja) ヘテロ接合型バイポーラトランジスタおよびその製造方法
JP2011040597A (ja) 半導体装置およびその製造方法
WO2019076300A1 (zh) 半导体器件及其制造方法
JP2010027703A (ja) 半導体装置およびその製造方法
JP5468287B2 (ja) 半導体装置およびその製造方法
KR20190032161A (ko) 반도체 소자 및 이의 제조 방법
JPS5914906B2 (ja) 電界効果トランジスタの製造方法
JP3646071B2 (ja) 化合物半導体装置の製造方法および化合物半導体装置
TWI718300B (zh) 半導體電晶體及其加工方法
KR102392556B1 (ko) 반도체 소자의 제조 방법
WO2022176051A1 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2004158865A (ja) 半導体装置の製造方法
JP2007081124A (ja) 半導体装置
KR20240045054A (ko) 트랜지스터의 비아홀 형성 방법
CN115440655A (zh) 高功率射频器件的制作方法
JP2004179673A (ja) 半導体装置の製造方法
JP2004146557A (ja) 半導体素子、半導体装置及びそれらの製造方法
JP2005085963A (ja) 半導体装置およびその製造方法
KR20030070775A (ko) ＧａＮ계 전자소자 제조방법
JP2011238842A (ja) 高周波半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees