WO2022176051A1 - 窒化物半導体装置および窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置および窒化物半導体装置の製造方法 Download PDF

Info

Publication number
WO2022176051A1
WO2022176051A1 PCT/JP2021/005869 JP2021005869W WO2022176051A1 WO 2022176051 A1 WO2022176051 A1 WO 2022176051A1 JP 2021005869 W JP2021005869 W JP 2021005869W WO 2022176051 A1 WO2022176051 A1 WO 2022176051A1
Authority
WO
WIPO (PCT)
Prior art keywords
via hole
nitride semiconductor
layer
semiconductor device
electrode
Prior art date
Application number
PCT/JP2021/005869
Other languages
English (en)
French (fr)
Inventor
謙 今村
秀一 檜座
邦彦 西村
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2021/005869 priority Critical patent/WO2022176051A1/ja
Priority to JP2023500177A priority patent/JPWO2022176051A1/ja
Priority to CN202180093557.2A priority patent/CN116868351A/zh
Priority to US18/274,223 priority patent/US20240096968A1/en
Priority to EP21926491.8A priority patent/EP4297070A4/en
Publication of WO2022176051A1 publication Critical patent/WO2022176051A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present disclosure relates to nitride semiconductor devices.
  • FET field effect transistor
  • a structure in which the entire substrate of the semiconductor device is replaced with diamond that is, a structure using diamond as a heat spreader is known. Since it is difficult to grow a nitride semiconductor directly on diamond, a structure in which diamond is grown or attached to a nitride semiconductor via an intermediate layer is used.
  • GaN on Diamond structure using gallium nitride (GaN) as a nitride semiconductor is well known.
  • a via hole is generally formed to establish contact between a surface electrode and a back surface of a semiconductor substrate.
  • An opening is formed by etching from the back surface of the semiconductor substrate, and the opening is covered with a metal layer. It is formed by With such a configuration, it is possible to omit the wire bonding structure, reduce the source inductance, and further improve the performance by improving the high-frequency characteristics.
  • Patent Document 1 discloses a configuration in which a via hole penetrating the front and back surfaces of a semi-insulating substrate is a multistage via hole consisting of a small-diameter via hole on the front surface side and a large-diameter via hole on the back surface side.
  • the multistage via hole of Patent Document 1 is formed by dry etching.
  • the etching rate is very low because diamond is a difficult material to etch. Therefore, there is a problem that it takes a long time to form the via hole only by dry etching, and the cost increases.
  • Non-Patent Document 1 discloses forming a tapered via in a high-frequency device with a Gan on Diamond structure by laser drilling. In this case, burrs at the opening edge of the via hole, roughening of the side wall of the via hole, and damage to the electrode pad cause poor conduction, and the desired high frequency characteristics cannot be obtained.
  • the present disclosure has been made to solve the above problems, and aims to obtain desired high-frequency characteristics at low cost in a nitride semiconductor device having diamond as a substrate.
  • the nitride semiconductor device of the present disclosure includes a diamond layer, a ground electrode formed on a first main surface of the diamond layer, and a second main surface opposite to the first main surface of the diamond layer. a formed intermediate layer; a nitride semiconductor layer formed on a surface of the intermediate layer opposite to the diamond layer; and an electrode formed on a surface of the nitride semiconductor layer opposite to the intermediate layer.
  • a via hole is provided extending from the first main surface of the diamond layer through the diamond layer, the intermediate layer, and the nitride semiconductor layer to reach the electrode.
  • the via hole has a multistage structure having a large diameter via hole in contact with the first main surface of the diamond layer and a small diameter via hole facing the electrode and having a diameter smaller than that of the large diameter via hole and having a tapered shape.
  • FIG. 1 is a cross-sectional view of the nitride semiconductor device of Embodiment 1;
  • FIG. FIG. 4 is a cross-sectional view showing the method for manufacturing the nitride semiconductor device of Embodiment 1;
  • FIG. 4 is a cross-sectional view showing the method for manufacturing the nitride semiconductor device of Embodiment 1;
  • FIG. 4 is a cross-sectional view showing the method for manufacturing the nitride semiconductor device of Embodiment 1;
  • FIG. 4 is a cross-sectional view showing the method for manufacturing the nitride semiconductor device of Embodiment 1;
  • FIG. 4 is a diagram showing a method of forming a via hole in the nitride semiconductor device of Embodiment 1 with a laser;
  • FIG. 10 is a cross-sectional view of a nitride semiconductor device according to a second embodiment
  • FIG. 11 is a cross-sectional view showing a method for manufacturing the nitride semiconductor device of Embodiment 2
  • FIG. 11 is a cross-sectional view showing a method for manufacturing the nitride semiconductor device of Embodiment 2
  • FIG. 11 is a cross-sectional view showing a method for manufacturing the nitride semiconductor device of Embodiment 2
  • FIG. 11 is a cross-sectional view showing a method for manufacturing the nitride semiconductor device of Embodiment 2
  • FIG. 11 is a cross-sectional view of a nitride semiconductor device according to a third embodiment
  • FIG. 11 is a cross-sectional view of a nitride semiconductor device according to a fourth embodiment
  • FIG. 12 is a cross-sectional view of a nitride semiconductor device of a modification of the fourth embodiment
  • FIG. 11 is a cross-sectional view of a nitride semiconductor device according to a fifth embodiment
  • FIG. 11 is a cross-sectional view showing a method of manufacturing a nitride semiconductor device according to a fifth embodiment
  • FIG. 11 is a cross-sectional view showing a method of manufacturing a nitride semiconductor device according to a fifth embodiment
  • FIG. 11 is a cross-sectional view showing a method of manufacturing a nitride semiconductor device according to a fifth embodiment
  • FIG. 11 is a cross-sectional view showing a method of manufacturing a nitride semiconductor device according to a fifth embodiment
  • FIG. 11 is a cross-sectional view showing a method of manufacturing a nitride semiconductor device according to
  • FIG. 1 shows a cross-sectional structure of a nitride semiconductor device 101 according to a first embodiment.
  • Nitride semiconductor device 101 comprises diamond layer 11 , intermediate layer 12 , nitride semiconductor layer 13 , electrode 14 and ground electrode 15 .
  • the diamond layer 11 has a first main surface S1 and a second main surface S2 facing the first main surface S1.
  • Nitride semiconductor layer 13 is stacked on second main surface S ⁇ b>2 of diamond layer 11 with intermediate layer 12 interposed therebetween.
  • Electrode 14 is a source electrode, a gate electrode, a drain electrode, or the like, and is provided on the surface of nitride semiconductor layer 13 opposite to intermediate layer 12 .
  • the ground electrode 15 is formed on the first principal surface S1, which is the principal surface of the diamond layer 11 opposite to the second principal surface S2.
  • a via hole 16 penetrating through the diamond layer 11, the intermediate layer 12, and the nitride semiconductor layer 13 is formed in the electrode 14 directly below the source electrode or the electrode pad connected to the source electrode. Therefore, the electrode 14 and the ground electrode 15 are electrically connected.
  • the diamond layer 11 is preferably produced by a CVD (Chemical Vapor Deposition) method.
  • the thickness of the diamond layer 11 is preferably 10 ⁇ m or more and 500 ⁇ m or less.
  • intermediate layer 12 Si, an oxide of Si, or a nitride of Si is used for the intermediate layer 12 .
  • intermediate layer 12 is a conductor, the high frequency characteristics of nitride semiconductor device 101 are degraded. Therefore, intermediate layer 12 preferably has a specific resistance of 0.1 ⁇ or more.
  • the thickness of the intermediate layer 12 may be 1 nm or more and 100 nm or less. However, when the thickness of intermediate layer 12 is large, the heat dissipation of nitride semiconductor device 101 is reduced. Therefore, the thickness of the intermediate layer 12 is preferably 1 nm or more and 40 nm or less.
  • the material of the nitride semiconductor layer 13 is, for example, GaN, AlGaN, InAlN, or AlN.
  • the nitride semiconductor layer 13 may be a single semiconductor layer made of any one of these materials, or may be a stack of a plurality of semiconductor layers made of two or more different materials selected from these materials. can be anything.
  • the thickness of nitride semiconductor layer 13 is generally 10 ⁇ m or less, but may exceed 10 ⁇ m.
  • the material of the electrode 14 and the ground electrode 15 may be a single metal element or an alloy.
  • One element selected from the group consisting of Cu, Ti, Al, Au, Ni, Nb, Pd, Pt, Cr, W, Ta, and Mo may be used as the single metal element.
  • AuGe, AuGa, AuSn, or the like may be used as the alloy.
  • the electrode 14 and the ground electrode 15 may be a laminate of any of the above materials.
  • the nitride semiconductor layer 13 and the electrode 14 form a semiconductor device such as a high electron mobility transistor (HEMT).
  • HEMT high electron mobility transistor
  • the via hole 16 is composed of a small via hole 16a facing the electrode 14 and a large via hole 16b facing the ground electrode 15 and having a larger diameter than the small via hole 16a.
  • the small-diameter via hole 16a has a tapered shape in which the diameter becomes smaller as it approaches the electrode 14 and becomes larger as it approaches the large-diameter via hole 16b.
  • the tapered shape means a shape in which the angle formed by the bottom surface and the side surface of the via hole, that is, the taper angle is 90° or more.
  • Manufacturing method> 2 to 5 are cross-sectional views showing the method of manufacturing nitride semiconductor device 101 of the first embodiment. A method for manufacturing the nitride semiconductor device 101 will be described below with reference to FIGS.
  • a nitride semiconductor layer 13 is formed on a substrate such as Si, and an electrode 14 is formed on the nitride semiconductor layer 13 .
  • a semiconductor device is thus formed by the nitride semiconductor layer 13 and the electrode 14 .
  • the substrate is removed, and the second main surface S2 of the diamond layer 11 is joined to the surface of the nitride semiconductor layer 13 from which the substrate has been removed, with the intermediate layer 12 interposed therebetween.
  • a surface activated bonding method is used for bonding the diamond layer 11 .
  • the intermediate layer 12 is made of Si and has a thickness of 10 nm. Moreover, the thickness of the diamond layer 11 is 100 ⁇ m. In this way, a laminated body composed of the diamond layer 11, the intermediate layer 12, the nitride semiconductor layer 13, and the electrode 14 shown in FIG. 2 is obtained.
  • a laser is irradiated to a position of the electrode 14 corresponding to the source electrode or the electrode pad connected to the source electrode, thereby removing the diamond layer 11.
  • a via hole 16c is formed by removing a portion in the thickness direction. As shown in FIG. 3, via hole 16c does not reach intermediate layer 12 .
  • the via hole 16c is a via hole in the middle of forming the via hole 16, and is also called a first via hole.
  • a Nd:YAG laser with a wavelength of 1064 nm is used as the laser.
  • FIG. 6 shows a method of processing the via hole 16c with a laser.
  • a focused laser with a laser diameter of 10 ⁇ m is scanned so as to draw a circle with a diameter R, and the scanning diameter R is gradually reduced within the same plane.
  • the scanning diameter R is gradually reduced within the same plane.
  • the via hole 16c has a depth of 95 ⁇ m and an opening diameter of 65 ⁇ m.
  • a metal mask 17 is formed on the first main surface S1 of the diamond layer 11. Then, as shown in FIG. The opening diameter of the metal mask 17 is set to 80 .mu.m, which is larger than the opening diameter of the via hole 16c so that the via hole 16c formed in the previous step fits within the opening of the metal mask 17. Next, as shown in FIG. The metal mask 17 is formed by forming a power supply layer with a laminated film of Ti and Au, patterning it, and forming a Ni film by electroless plating.
  • etching is performed using a metal mask 17 to etch the remaining diamond layer 11, intermediate layer 12, and nitride semiconductor layer 13 to form a via hole 16 consisting of a small diameter via hole 16a and a large diameter via hole 16b.
  • the via hole 16 is a via hole formed based on the via hole 16c, which is the first via hole, and is also called a second via hole.
  • An ICP (Inductively Coupled Plasma) etching apparatus is used for dry etching.
  • the diamond layer 11 and intermediate layer 12 are etched with a mixed gas of O2, SF6 and Ar, and the nitride semiconductor layer 13 is etched with a mixed gas of Cl2, BCl3 and Ar.
  • the etching depth is adjusted by adjusting the etching time.
  • the thicknesses of the diamond layer 11, the intermediate layer 12, and the nitride semiconductor layer 13, the depth of the via hole 16c, and the etching rate of the material to be etched for each gas species are measured in advance, and the etching time is determined based on these. .
  • the side and bottom surfaces of the via hole 16c are etched, penetrating the intermediate layer 12 and the nitride semiconductor layer 13 to reach the electrode 14.
  • a small-diameter via hole 16a is formed.
  • the roughness of the side surface of the via hole 16c caused by laser processing is reduced or removed.
  • the opening of metal mask 17 is larger than the opening of via hole 16c as described above, the portion of first main surface S1 of diamond layer 11 exposed from the opening of metal mask 17 is also etched.
  • a large-diameter via hole 16b is formed, and burrs at the opening of the via hole 16c generated by laser processing are removed.
  • the depth of the small-diameter via hole 16a is 96 ⁇ m, and the depth of the large-diameter via hole 16b is 7 ⁇ m.
  • the metal mask 17 is removed by wet etching.
  • the metal mask 17 may be formed prior to the formation of the via holes 16c.
  • the ground electrode 15 is formed on the first main surface S1 of the diamond layer 11 and the inner side of the via hole 16. Then, as shown in FIG. Thus, the nitride semiconductor device 101 shown in FIG. 1 is completed.
  • Nitride semiconductor device 101 of Embodiment 1 includes diamond layer 11, ground electrode 15 formed on first main surface S1 of diamond layer 11, and main electrode 15 on the opposite side of first main surface S1 of diamond layer 11.
  • the intermediate layer 12 formed on the second main surface S2 which is a surface, the nitride semiconductor layer 13 formed on the surface of the intermediate layer 12 opposite to the diamond layer 11, and the intermediate layer of the nitride semiconductor layer 13 and an electrode 14 formed on the opposite surface.
  • a via hole 16 extending from the first main surface S1 of the diamond layer 11 through the diamond layer 11, the intermediate layer 12, and the nitride semiconductor layer 13 to reach the electrode 14 is provided.
  • the via hole 16 has a multistage structure having a large via hole 16b in contact with the first main surface S1 of the diamond layer 11 and a small via hole 16a facing the electrode 14 and having a smaller diameter than the large via hole 16b and having a tapered shape.
  • Such a via hole 16 is formed by first forming a via hole from the first main surface S1 to a certain depth by laser processing, and then removing the layer remaining at the bottom of the via hole and the periphery of the opening of the via hole by dry etching. can be formed. Therefore, it is not necessary to dry-etch the diamond layer 11 when forming the via hole 16, so the via hole 16 can be formed in a short period of time. Moreover, since the nitride semiconductor layer 13 is not penetrated by the laser processing, damage to the electrodes 14 by the laser can be avoided. In addition, burrs generated by laser processing or roughening of the cross section of the via hole are reduced or removed by subsequent dry etching. As a result, the electrode 14 and the ground electrode 15 are well connected through the via hole 16 . Therefore, an increase in source inductance is suppressed, and high frequency characteristics are not degraded.
  • the method for manufacturing the nitride semiconductor device 101 comprises: (a) laser processing a laminate in which a diamond layer 11, an intermediate layer 12, a nitride semiconductor layer 13, and an electrode 14 are laminated in this order; forming a via hole 16c, which is a first via hole that does not reach the electrode 14, from the first main surface S1, which is the surface opposite to the intermediate layer 12; (c) a step of forming a metal mask 17 having an opening larger in diameter than the via hole 16c and exposing a portion of the first main surface S1 of the layer 11; (d) forming a ground electrode 15 on the first main surface S ⁇ b>1 of the diamond layer 11 and inside the via hole 16 ; In step (c), the large-diameter via hole 16b and the via hole 16c formed by removing the first main surface S1 of the diamond layer 11 exposed from the opening of the metal mask 17 are extended until they reach the electrode 14.
  • intermediate layer 12 is etched by dry etching after via hole 16c is formed.
  • the intermediate layer 12 may recede not only in the thickness direction but also in the plane direction perpendicular to the thickness direction, and the side surface of the via hole 16 may have a notch shape in the intermediate layer 12 .
  • the via hole 26c formed by laser processing penetrates from the diamond layer 11 through the intermediate layer 12 and reaches the nitride semiconductor layer 13, unlike the first embodiment. different.
  • FIG. 7 is a cross-sectional view of nitride semiconductor device 102 of the second embodiment.
  • the feature is that the depth h of the small-diameter via hole 26 a is greater than the sum of the thicknesses of the diamond layer 11 and the intermediate layer 12 .
  • Nitride semiconductor device 102 differs from nitride semiconductor device 101 of the first embodiment only in that via hole 26 is formed instead of via hole 16 .
  • the via hole 26 is composed of a small via hole 26a facing the electrode 14 and a large via hole 26b facing the ground electrode 15 and having a larger diameter than the small via hole 26a.
  • the small-diameter via hole 26a has a tapered shape in which the diameter becomes smaller as it approaches the electrode 14 and becomes larger as it approaches the large-diameter via hole 26b. Also, the depth h of the small-diameter via hole 26 a is greater than the sum of the thicknesses of the diamond layer 11 and the intermediate layer 12 .
  • Manufacturing method> 8 to 11 are cross-sectional views showing the method of manufacturing nitride semiconductor device 102 of the second embodiment. A method for manufacturing the nitride semiconductor device 102 will be described below with reference to FIGS.
  • a laminate consisting of a diamond layer 11, an intermediate layer 12, a nitride semiconductor layer 13, and an electrode 14 is formed in the same manner as in the first embodiment.
  • a via hole 26 c that penetrates the diamond layer 11 and the intermediate layer 12 and reaches the nitride semiconductor layer 13 is formed by irradiating the laser at the position.
  • the via hole 26c is a via hole in the middle of forming the via hole 26, and is also called a first via hole.
  • the processing depth by the laser can be controlled.
  • the depth of via hole 26c is assumed to be 101 ⁇ m.
  • a metal mask 17 is formed on the first main surface S1 of the diamond layer 11. Then, as shown in FIG. This step is the same as the step shown in FIG. 4 in the first embodiment.
  • dry etching is performed using the metal mask 17 to etch the nitride semiconductor layer 13 .
  • An ICP etching apparatus is used for dry etching.
  • the nitride semiconductor layer 13 is etched with a mixed gas of Cl2 and BCl3.
  • the bottom surface of the via hole 26 c is etched, and the via hole 26 c penetrates the nitride semiconductor layer 13 to reach the electrode 14 .
  • a small-diameter via hole 26a is formed.
  • the roughness of the diamond layer 11 forming the side surface of the via hole 26c caused by laser processing is reduced or removed.
  • the opening of metal mask 17 is larger than the opening of via hole 26c, the portion of first main surface S1 of diamond layer 11 exposed from the opening of metal mask 17 is also etched. As a result, a large-diameter via hole 26b is formed, and burrs at the opening of the via hole 26c generated by laser processing are removed.
  • a via hole 26 consisting of a small diameter via hole 26a and a large diameter via hole 26b is a via hole formed based on the via hole 26c, which is the first via hole, and is also called a second via hole.
  • the depth h of the small-diameter via hole 26a is the sum of the thicknesses of the diamond layer 11, the intermediate layer 12, and the nitride semiconductor layer 13 minus the depth of the large-diameter via hole 26b.
  • the depth of the large-diameter via hole 26b corresponds to the thickness of the diamond layer 11 removed while the entire thickness of the nitride semiconductor layer 13 is removed by dry etching. Since the etching rate of diamond layer 11 is lower than the etching rate of nitride semiconductor layer 13 , the depth of large-diameter via hole 26 b is smaller than the thickness of nitride semiconductor layer 13 . Therefore, the depth h of the small-diameter via hole 26a is greater than the sum of the thicknesses of the diamond layer 11 and the intermediate layer 12.
  • the metal mask 17 is removed by wet etching.
  • the ground electrode 15 is formed on the first main surface S1 of the diamond layer 11, that is, the surface having the opening of the via hole 26. As shown in FIG. Thus, the nitride semiconductor device 102 shown in FIG. 7 is completed.
  • the depth of small-diameter via hole 26 a is equal to or greater than the total thickness of intermediate layer 12 and nitride semiconductor layer 13 .
  • Such a small-diameter via hole 26a is formed by forming a via hole 26c, which is a first via hole penetrating the diamond layer 11 and the intermediate layer 12 from the first main surface S1 of the diamond layer 11 by laser processing, and then forming the via hole 26c at the bottom of the via hole 26c. It is formed by removing the located nitride semiconductor layer 13 and the first main surface S1 around the opening of the via hole 26c by dry etching.
  • the intermediate layer 12 is exposed to an etching gas in the dry etching process of the nitride semiconductor layer 13, the etching rate of the intermediate layer 12 with respect to this etching gas is low, so the intermediate layer 12 is difficult to recede in the planar direction. Therefore, the side surface of the via hole 26 is less likely to have a notch shape in the intermediate layer 12, and poor conduction of the via hole 26 is less likely to occur. As a result, it becomes possible to suppress the deterioration of the high-frequency characteristics and manufacture the nitride semiconductor device 102 with a high yield.
  • step (a) is a step of forming via hole 26c, which is a first via hole penetrating diamond layer 11 and intermediate layer 12 and reaching the nitride semiconductor layer.
  • the step (c) is a step of removing a portion of the nitride semiconductor layer 13 that overlaps with the via hole 26c in plan view to form a small diameter via hole 26a.
  • the intermediate layer 12 is difficult to recede in the planar direction. Therefore, the side surface of the via hole 26 is less likely to have a notch shape in the intermediate layer 12, and poor conduction of the via hole 26 is less likely to occur. As a result, it becomes possible to suppress the deterioration of the high-frequency characteristics and manufacture the nitride semiconductor device 102 with a high yield.
  • FIG. 12 is a cross-sectional view of nitride semiconductor device 103 of the third embodiment.
  • Nitride semiconductor device 103 differs from nitride semiconductor device 101 of the first embodiment only in that intermediate layer 32 is provided instead of intermediate layer 12 .
  • the hard-to-etch material is a material that is less easily etched than Si or SiN, and specific examples include nanocrystal diamond, Si oxides or carbides, Al, Ti oxides or nitrides, Hf, or Zr. oxides and the like.
  • Hard-to-etch materials are characterized in that physical reactions are the main component in dry etching.
  • the hard-to-etch material also has the feature that the etching rate is extremely low when dry-etched with a Cl-based or F-based gas. In general, a high melting point material having a melting point of 1000° C. or higher tends to be difficult to etch.
  • the first is physical etching in which ion sputtering is performed, and the second is chemical etching in which reactive etching is performed by chemical reaction of an etching gas.
  • Hard-to-etch materials can be processed by the former physical etching, although the etching rate is low.
  • the intermediate layer 32 made of a difficult-to-etch material can be processed by physical etching.
  • nitride semiconductor device 103 of the third embodiment conforms to the manufacturing process of nitride semiconductor device 101 of the first embodiment or nitride semiconductor device 102 of the second embodiment.
  • the intermediate layer 32 located at the bottom of the via hole 16c by performing physical etching as dry etching.
  • the intermediate layer 32 is made of AlN with a thickness of 10 nm.
  • An ICP etching apparatus is used for dry etching, and the diamond layer 11 and the intermediate layer 12 below the via hole 16c are etched with a mixed gas of Cl2 and Ar. After that, the semiconductor layer 13 is etched with a mixed gas of Cl2, BCl3 and Ar.
  • a via hole 16 consisting of a small diameter via hole 16a and a large diameter via hole 16b is obtained.
  • intermediate layer 32 is made of a hard-to-etch material having a lower etching rate than Si or SiN in dry etching using F-based gas or Cl-based gas. Therefore, when the via hole 16 is formed, the intermediate layer 12 does not recede in the plane direction when the nitride semiconductor layer 13 is etched. Therefore, since the side surface of the via hole 16 does not have a notch shape in the intermediate layer 32, the conduction failure of the via hole 16 can be avoided. As a result, deterioration of high frequency characteristics can be avoided, and the nitride semiconductor device 103 can be manufactured with a high yield.
  • Embodiment 4 > ⁇ D-1.
  • FIG. 13 is a cross-sectional view of nitride semiconductor device 104 according to the fourth embodiment.
  • Nitride semiconductor device 104 differs from nitride semiconductor device 101 of the first embodiment in that ground electrode 45 is provided instead of ground electrode 15 .
  • the thickness of ground electrode 45 at the bottom of via hole 16 is equal to or greater than the sum of the thicknesses of nitride semiconductor layer 13 and intermediate layer 12 .
  • a method for manufacturing nitride semiconductor device 104 of the fourth embodiment conforms to that of the first or second embodiment. However, it is possible to increase the thickness of the ground electrode 45 at the bottom of the via hole 16 by increasing the plating thickness when forming the ground electrode 45 .
  • FIG. 14 is a cross-sectional view of a nitride semiconductor device 104A of a modification of the fourth embodiment.
  • the nitride semiconductor device 104 ⁇ /b>A includes an embedded layer 49 embedded in the via hole 16 in addition to the structure of the nitride semiconductor device 101 .
  • 14 shows a state in which the buried layer 49 is completely filled in the via hole 16, the buried layer 49 is buried at least in the bottom of the via hole 16, and the ground electrode 45 and the buried layer 49 at the bottom of the via hole 16 are separated from each other. is equal to or greater than the total thickness of nitride semiconductor layer 13 and intermediate layer 12 .
  • the embedded layer 49 may be a single metal element or an alloy.
  • One element selected from the group consisting of Cu, Ti, Al, Au, Ni, Nb, Pd, Pt, Cr, W, Ta, and Mo may be used as the single metal element.
  • AuGe, AuGa, AuSn, and the like may be used as alloys.
  • a power supply layer is formed on the first main surface S1 of the diamond layer 11 and in the via hole 16, and the power supply layer is left only in the via hole 16 by patterning. By plating, the embedding layer 49 can be embedded in the via hole 16.
  • the thickness of ground electrode 15 at the bottom of via hole 16 facing electrode 14 is equal to or greater than the total thickness of nitride semiconductor layer 13 and intermediate layer 12 . Therefore, even if intermediate layer 12 recedes in the planar direction during etching of nitride semiconductor layer 13 for forming via hole 16 , ground electrode 15 can prevent conduction failure of via hole 16 . Therefore, it is possible to avoid the deterioration of the high frequency characteristics and manufacture the nitride semiconductor device 104 with a high yield.
  • the nitride semiconductor device 104A of the fourth embodiment includes a buried layer 49 buried in the via hole 16 via the ground electrode 15. As shown in FIG. The total thickness of ground electrode 15 and buried layer 49 at the bottom of via hole 16 facing electrode 14 is greater than or equal to the total thickness of nitride semiconductor layer 13 and intermediate layer 12 . Therefore, even if intermediate layer 12 recedes in the planar direction during etching of nitride semiconductor layer 13 for forming via hole 16 , ground electrode 15 and embedded layer 49 can prevent conduction failure of via hole 16 . Therefore, it is possible to avoid the deterioration of the high frequency characteristics and manufacture the nitride semiconductor device 104A with a high yield.
  • the manufacturing method of the nitride semiconductor device 104A of the fourth embodiment includes a step (e) of embedding an embedding layer 49 made of metal or alloy in the via hole 16, which is the second via hole, after step (d).
  • the total thickness of ground electrode 15 and buried layer 49 at the bottom of via hole 16 facing electrode 14 is greater than or equal to the total thickness of nitride semiconductor layer 13 and intermediate layer 12 . Therefore, even if intermediate layer 12 recedes in the planar direction during etching of nitride semiconductor layer 13 for forming via hole 16 , ground electrode 15 and embedded layer 49 can prevent conduction failure of via hole 16 . Therefore, it is possible to avoid the deterioration of the high frequency characteristics and manufacture the nitride semiconductor device 104A with a high yield.
  • Embodiment 5 In Embodiment 1-4, since the openings of the large-diameter via holes 16b and 26b are vertical, it is difficult to cover the ground electrodes 15 and 45, resulting in poor conduction. In contrast, in the present embodiment, large-diameter via hole 16b1 has a tapered shape.
  • FIG. 15 is a cross-sectional view of nitride semiconductor device 105 of the fifth embodiment.
  • Nitride semiconductor device 105 differs from nitride semiconductor device 101 of the first embodiment in that it includes tapered large-diameter via-hole 16b1 instead of large-diameter via-hole 16b.
  • ⁇ E-2. Manufacturing process> 16 to 19 are schematic cross-sectional views for explaining the method of manufacturing nitride semiconductor device 105 according to the fifth embodiment. A method of manufacturing the nitride semiconductor device 105 will be described below with reference to FIGS.
  • a SiOx film 58 is formed on the first main surface S1 of the diamond layer 11 and inside the via hole 16c.
  • the SiOx film 58 is formed by plasma CVD using TEOS (Tetraethyl orthosilicate) as a raw material.
  • a photoresist 59 having a tapered opening cross section is formed to obtain the configuration shown in FIG.
  • the photoresist 59 is developed and post-baked to soften the photoresist 59 and make the cross section of the opening tapered.
  • dry etching is performed using a mask 57 to remove the diamond layer 11, the intermediate layer 12, and the nitride semiconductor layer 13 on the bottom surface of the via hole 16c, thereby obtaining the small via hole 16a and exposing from the opening of the mask 57.
  • First main surface S1 of diamond layer 11 is removed to obtain large-diameter via hole 16b1 having a tapered shape. After that, as shown in FIG. 19, the mask 57 is removed.
  • the ground electrode 15 is formed on the first main surface S1 of the diamond layer 11 and inside the via hole 16 . Since the large-diameter via hole 16b1 is tapered, the ground electrode 15 can cover the large-diameter via hole 16b1 well. Thus, the nitride semiconductor device 105 shown in FIG. 15 is completed.
  • large-diameter via hole 16b1 has a tapered shape. Therefore, the coverage of the ground electrode 15 with respect to the large-diameter via hole 16b1 is improved, and the conduction failure of the via hole 16 is suppressed. As a result, deterioration of the high frequency characteristics of the nitride semiconductor device 105 can be suppressed, and the nitride semiconductor device 105 can be manufactured with a high yield.

Abstract

本開示は、ダイヤモンドを基板として有する窒化物半導体装置において低コストで所望の高周波特性を得ることを目的とする。本開示に係る窒化物半導体装置（１０１）において、ダイヤモンド層（１１）の第１主面（Ｓ１）からダイヤモンド層（１１）、中間層（１２）、および窒化物半導体層（１３）を貫通して電極（１４）に達するビアホール（１６）が設けられる。ビアホール（１６）は、ダイヤモンド層（１１）の第１主面（Ｓ１）に接する大口径ビアホール（１６ｂ）と、電極（１４）に面し大口径ビアホール（１６ｂ）より小径かつテーパー形状の小口径ビアホール（１６ａ）とを有する多段構造である。

Description

窒化物半導体装置および窒化物半導体装置の製造方法
　本開示は、窒化物半導体装置に関する。
　従来から、高出力、かつ、高周波領域で動作する半導体装置として、窒化物半導体から作製される電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）などが用いられている。しかしながら、高出力動作中に半導体装置内部の温度が上昇することによって、装置の特性または信頼性が低下する現象が問題となっている。
　この半導体装置内部の温度上昇を抑制するためには、放熱性が高い材料または放熱性が高い構造を発熱部近傍に設けることが重要である。ダイヤモンドは、固体物質中で最も高い熱伝導率を誇っており、放熱用材料として最適である。
　高い放熱効果が見込まれる半導体装置として、半導体装置の基板全体をダイヤモンドで置換する、つまり、ダイヤモンドをヒートスプレッダとして用いる構造が知られている。窒化物半導体をダイヤモンド直上に成長させることは困難であるため、窒化物半導体に中間層を介してダイヤモンドを成長させたり、貼り付けたりした構造が用いられる。窒化物半導体に窒化ガリウム（ＧａＮ）を用いたＧａＮ　ｏｎ　Ｄｉａｍｏｎｄ構造が良く知られている。
　このような構造で所望の高周波特性を得ようとした場合、ビアホールを形成する必要がある。ビアホールは、一般的に、半導体基板の表面電極と裏面との間のコンタクトを取るために形成されるものであり、半導体基板の裏面からエッチングによって開口を形成し、当該開口内に金属層を被覆させることにより形成される。このような構成により、ワイヤボンディング構造を省略し、ソースインダクタンスの低減、ひいては高周波特性の向上による高性能化を達成することができる。
特開２００８－２５８２８１号公報
"A Trapping Behavior of GaN on Diamond HEMTs for Next Generation 5G Base Station and SSPA Rader Application", International Journal of Internet, Broadcasting and Communication Vol.12 No.2 30-36(2020).
　特許文献１には、半絶縁性基板の表面と裏面とを貫通するビアホールを、表面側の小口径ビアホールと、裏面側の大口径ビアホールとからなる多段ビアホールとする構成が開示されている。特許文献１の多段ビアホールは、ドライエッチングにより形成される。しかし、半絶縁性基板にダイヤモンドを用いる場合、ダイヤモンドは難エッチング材料であるためエッチングレートが非常に低い。そのため、ドライエッチングのみではビアホールの形成に多大な時間を要し、コストが増大するという問題があった。
　非特許文献１には、レーザードリルによりＧａｎ　ｏｎ　Ｄｉａｍｏｎｄ構造の高周波デバイスにテーパー形状のビアを形成することが開示されている。この場合、ビアホール開口端部のバリ、ビアホール側壁の荒れ、および電極パッドへのダメージによって、導通不良が生じ、所望の高周波特性が得られないという問題があった。
　本開示は、上記の問題点を解決するためになされたものであり、ダイヤモンドを基板として有する窒化物半導体装置において、低コストで所望の高周波特性を得ることを目的とする。
　本開示の窒化物半導体装置は、ダイヤモンド層と、ダイヤモンド層の第１主面上に形成された接地電極と、ダイヤモンド層の第１主面と反対側の主面である第２主面上に形成された中間層と、中間層のダイヤモンド層と反対側の面に形成された窒化物半導体層と、窒化物半導体層の中間層と反対側の面に形成された電極と、を備える。ダイヤモンド層の第１主面からダイヤモンド層、中間層、および窒化物半導体層を貫通して電極に達するビアホールが設けられる。ビアホールは、ダイヤモンド層の第１主面に接する大口径ビアホールと、電極に面し大口径ビアホールより小径かつテーパー形状の小口径ビアホールとを有する多段構造である。
　本開示の窒化物半導体装置によれば、低コストで所望の高周波特性を得ることが可能である。本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１の窒化物半導体装置の断面図である。 実施の形態１の窒化物半導体装置の製造方法を示す断面図である。 実施の形態１の窒化物半導体装置の製造方法を示す断面図である。 実施の形態１の窒化物半導体装置の製造方法を示す断面図である。 実施の形態１の窒化物半導体装置の製造方法を示す断面図である。 実施の形態１の窒化物半導体装置におけるビアホールをレーザーで形成する方法を示す図である。 実施の形態２の窒化物半導体装置の断面図である。 実施の形態２の窒化物半導体装置の製造方法を示す断面図である。 実施の形態２の窒化物半導体装置の製造方法を示す断面図である。 実施の形態２の窒化物半導体装置の製造方法を示す断面図である。 実施の形態２の窒化物半導体装置の製造方法を示す断面図である。 実施の形態３の窒化物半導体装置の断面図である。 実施の形態４の窒化物半導体装置の断面図である。 実施の形態４の変形例の窒化物半導体装置の断面図である。 実施の形態５の窒化物半導体装置の断面図である。 実施の形態５の窒化物半導体装置の製造方法を示す断面図である。 実施の形態５の窒化物半導体装置の製造方法を示す断面図である。 実施の形態５の窒化物半導体装置の製造方法を示す断面図である。 実施の形態５の窒化物半導体装置の製造方法を示す断面図である。
　＜Ａ．実施の形態１＞
　＜Ａ－１．構成＞
　図１は、実施の形態１の窒化物半導体装置１０１の断面構造を示している。窒化物半導体装置１０１は、ダイヤモンド層１１、中間層１２、窒化物半導体層１３、電極１４、および接地電極１５を備えて構成される。ダイヤモンド層１１は、第１主面Ｓ１と、第１主面Ｓ１に対向する第２主面Ｓ２とを有している。ダイヤモンド層１１の第２主面Ｓ２上に、中間層１２を介して窒化物半導体層１３が積層される。電極１４は、ソース電極、ゲート電極、またはドレイン電極などであり、窒化物半導体層１３の中間層１２と反対側の面に設けられる。接地電極１５は、ダイヤモンド層１１の第２主面Ｓ２と反対側の主面である第１主面Ｓ１上に形成される。
　電極１４のうち、ソース電極またはソース電極と接続された電極パッドの直下には、ダイヤモンド層１１、中間層１２、および窒化物半導体層１３を貫通するビアホール１６が形成されており、ビアホール１６を介して当該電極１４と接地電極１５とは電気的に接続されている。
　ダイヤモンド層１１には、多結晶ダイヤモンドまたは単結晶ダイヤモンドが用いられる。ダイヤモンド層１１は、ＣＶＤ法（Ｃｈｅｍｉｃａｌ　Ｖａｐｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）法で作製することが好適である。ダイヤモンド層１１の厚みは１０μｍ以上５００μｍ以下であることが好ましい。
　中間層１２には、Ｓｉ、Ｓｉの酸化物、またはＳｉの窒化物が用いられる。中間層１２が導体であると、窒化物半導体装置１０１の高周波特性が低下する、従って、中間層１２の比抵抗は０．１μΩ以上であることが好ましい。中間層１２の厚みは１ｎｍ以上１００ｎｍ以下であればよい。但し、中間層１２の厚みが大きいと、窒化物半導体装置１０１の放熱性が低下する。従って、中間層１２の厚みは１ｎｍ以上４０ｎｍ以下が好ましい。
　窒化物半導体層１３の材料は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、またはＡｌＮなどである。窒化物半導体層１３は、これらの材料のいずれか１つからなる単一の半導体層であってもよいし、これらの材料から選択した２つ以上の異種材料からなる複数の半導体層を積層したものであってもよい。窒化物半導体層１３の厚みは、一般的には１０μｍ以下であるが、１０μｍを超えてもよい。
　電極１４および接地電極１５の材料は、単一の金属元素でも合金でもよい。単一の金属元素として、Ｃｕ、Ｔｉ、Ａｌ、Ａｕ、Ｎｉ、Ｎｂ、Ｐｄ、Ｐｔ、Ｃｒ、Ｗ、Ｔａ、およびＭｏからなる群から選択された一つの元素が用いられてもよい。合金として、ＡｕＧｅ、ＡｕＧａ、またはＡｕＳｎなどが用いられてもよい。また、電極１４および接地電極１５は、上記のいずれかの材料を積層したものであってもよい。
　窒化物半導体層１３および電極１４により、高電子移動度トランジスタ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）などの半導体デバイスが形成される。
　ビアホール１６は、電極１４に面する小口径ビアホール１６ａと、接地電極１５に面し、小口径ビアホール１６ａより直径の大きい大口径ビアホール１６ｂとから構成される。小口径ビアホール１６ａは、電極１４に近づくほど直径が小さく、大口径ビアホール１６ｂに近づくほど直径が大きくなる、テーパー形状を有している。テーパー形状とは、ビアホールの底面と側面とのなす角、すなわちテーパー角が９０°以上である形状を意味する。
　＜Ａ－２．製造方法＞
　図２から図５は、実施の形態１の窒化物半導体装置１０１の製造方法を示す断面図である。以下、図２から図５を参照して窒化物半導体装置１０１の製造方法を説明する。
　まず、Ｓｉ等の基板上に、窒化物半導体層１３を形成し、窒化物半導体層１３上に電極１４を形成する。こうして、窒化物半導体層１３と電極１４とにより半導体デバイスが形成される。次に、基板を除去して、基板を除去した窒化物半導体層１３の面に、中間層１２を介してダイヤモンド層１１の第２主面Ｓ２を接合する。ダイヤモンド層１１の接合には、表面活性化接合法を用いる。中間層１２は、Ｓｉで、その厚みは１０ｎｍである。また、ダイヤモンド層１１の厚みは１００μｍである。こうして、図２に示す、ダイヤモンド層１１、中間層１２、窒化物半導体層１３、および電極１４からなる積層体が得られる。
　次に、図３に示すように、ダイヤモンド層１１の第１主面Ｓ１において、電極１４のうちソース電極またはソース電極と接続された電極パッドに対応する位置にレーザーを照射し、ダイヤモンド層１１の厚み方向の一部を除去することによってビアホール１６ｃを形成する。図３に示すように、ビアホール１６ｃは中間層１２に達しない。ビアホール１６ｃは、ビアホール１６の形成途中のビアホールであり、第１ビアホールとも称する。レーザーには、波長が１０６４ｎｍであるＮｄ:ＹＡＧレーザーを用いる。
　図６は、レーザーによるビアホール１６ｃの加工方法を示している。集光されたレーザー径１０μｍのレーザーを、直径Ｒの円を描くように走査し、同一面内で走査直径Ｒを徐々に小さくする。ビアホール１６ｃが深くなるにつれて走査直径Ｒを徐々に小さくすることによって、ビアホール１６ｃの直径Ｒｈは徐々に小さくなり、ビアホール１６ｃの断面がテーパー形状となる。ビアホール１６ｃは、深さを９５μｍ、開口径を６５μｍとする。
　次に、図４に示すように、ダイヤモンド層１１の第１主面Ｓ１にメタルマスク１７を形成する。前工程で形成したビアホール１６ｃがメタルマスク１７の開口に収まるよう、メタルマスク１７の開口径は、ビアホール１６ｃの開口径よりも大きい８０μｍとする。メタルマスク１７は、ＴｉとＡｕの積層膜で給電層を形成した後、パターニングし、さらに無電解メッキによりＮｉを成膜することにより形成する。
　次に、メタルマスク１７を用いてドライエッチングを行い、残りのダイヤモンド層１１、中間層１２、および窒化物半導体層１３をエッチングし、小口径ビアホール１６ａと大口径ビアホール１６ｂからなるビアホール１６を形成する。ビアホール１６は、第１ビアホールであるビアホール１６ｃを基に形成されるビアホールであり、第２ビアホールとも称する。ドライエッチングにはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）エッチング装置を用いる。ダイヤモンド層１１および中間層１２は、Ｏ２、ＳＦ６、およびＡｒの混合ガスでエッチングし、窒化物半導体層１３は、Ｃｌ２、ＢＣｌ３、およびＡｒの混合ガスでエッチングする。エッチング時間の調整によりエッチング深さを調整する。予めダイヤモンド層１１、中間層１２、および窒化物半導体層１３の厚みと、ビアホール１６ｃの深さと、それぞれのガス種に対する被エッチング材料のエッチングレートを測定しておき、これらに基づきエッチング時間を決定する。
　上記のエッチングにより、ビアホール１６ｃの側面および底面がエッチングされ、中間層１２および窒化物半導体層１３を貫通して電極１４に達する。こうして、小口径ビアホール１６ａが形成される。ビアホール１６ｃの側面がエッチングされることにより、レーザー加工により発生したビアホール１６ｃの側面の荒れが軽減または除去される。また、上述したようにメタルマスク１７の開口がビアホール１６ｃの開口より大きいことから、ダイヤモンド層１１の第１主面Ｓ１のうちメタルマスク１７の開口から露出する部分もエッチングされる。これにより大口径ビアホール１６ｂが形成されると共に、レーザー加工により発生したビアホール１６ｃの開口部のバリが除去される。小口径ビアホール１６ａの深さは９６μｍで、大口径ビアホール１６ｂの深さは７μｍである。
　その後、図５に示すように、メタルマスク１７をウエットエッチングで除去する。
　なお、上記の説明では、レーザー加工によるビアホール１６ｃの形成後に、メタルマスク１７を形成し、ドライエッチングする例を示した。しかし、メタルマスク１７の形成をビアホール１６ｃの形成より先に行ってもよい。その場合、ビアホール１６ｃを形成する際には、メタルマスク１７の損傷を避けるため、レーザーをメタルマスク１７の開口部より内側に照射し、メタルマスク１７に照射しないようにすることが好ましい。
　次に、ダイヤモンド層１１の第１主面Ｓ１と、ビアホール１６の内側とに接地電極１５を形成する。こうして、図１に示す窒化物半導体装置１０１が完成する。
　＜Ａ－３．効果＞
　実施の形態１の窒化物半導体装置１０１は、ダイヤモンド層１１と、ダイヤモンド層１１の第１主面Ｓ１上に形成された接地電極１５と、ダイヤモンド層１１の第１主面Ｓ１と反対側の主面である第２主面Ｓ２上に形成された中間層１２と、中間層１２のダイヤモンド層１１と反対側の面に形成された窒化物半導体層１３と、窒化物半導体層１３の中間層と反対側の面に形成された電極１４と、を備える。そして、ダイヤモンド層１１の第１主面Ｓ１からダイヤモンド層１１、中間層１２、および窒化物半導体層１３を貫通して電極１４に達するビアホール１６が設けられる。ビアホール１６は、ダイヤモンド層１１の第１主面Ｓ１に接する大口径ビアホール１６ｂと、電極１４に面し大口径ビアホール１６ｂより小径かつテーパー形状の小口径ビアホール１６ａとを有する多段構造である。
　このようなビアホール１６は、まずレーザー加工により第１主面Ｓ１から一定の深さまでのビアホールを形成した後、ドライエッチングによってビアホールの底部に残った層とビアホールの開口周辺とを除去することによって、形成することができる。従って、ビアホール１６を形成する際のダイヤモンド層１１の除去を全てドライエッチングにより行う必要がないため、短時間でビアホール１６を形成することが可能である。また、レーザー加工により窒化物半導体層１３を貫通しないため、レーザーによる電極１４へのダメージが避けられる。また、レーザー加工により発生したバリまたはビアホール断面の荒れが、その後のドライエッチングにより軽減または除去される。その結果、電極１４と接地電極１５とが、ビアホール１６によって良好に導通する。そのため、ソースインダクタンスの増加は抑制され、高周波特性が劣化しない。
　窒化物半導体装置１０１の製造方法は、（ａ）ダイヤモンド層１１、中間層１２、窒化物半導体層１３、および電極１４がこの順で積層された積層体に対して、レーザー加工により、ダイヤモンド層１１の中間層１２とは反対側の面である第１主面Ｓ１から電極１４に達しない第１ビアホールであるビアホール１６ｃを形成する工程と、（ｂ）ビアホール１６ｃの全体とビアホール１６ｃに隣接するダイヤモンド層１１の第１主面Ｓ１の一部とが露出する、ビアホール１６ｃより大径の開口を有するメタルマスク１７を形成する工程と、（ｃ）メタルマスク１７を用いたドライエッチングによりビアホール１６ｃを第２ビアホールであるビアホール１６に加工する工程と、（ｄ）ダイヤモンド層１１の第１主面Ｓ１とビアホール１６の内部とに接地電極１５を形成する工程とを備える。そして、工程（ｃ）は、メタルマスク１７の開口から露出するダイヤモンド層１１の第１主面Ｓ１を除去することにより形成された大口径ビアホール１６ｂと、ビアホール１６ｃを電極１４に達するまで拡張することにより形成された大口径ビアホール１６ｂより小径かつテーパー形状の小口径ビアホール１６ａとを含む、多段構造のビアホール１６を形成する工程である。従って、工程（ａ）のレーザー加工により発生したバリまたはビアホール１６ｃの断面の荒れが、その後の工程（ｃ）のドライエッチングにより軽減または除去される。また、工程（ａ）のレーザー加工で除去するのはダイヤモンド層１１の一部のみであるため、レーザーによる電極１４へのダメージがない。その結果、電極１４と接地電極１５とは、ビアホール１６によって良好に導通し、ソースインダクタンスの増加は抑制され、高周波特性が劣化しない。また、ダイヤモンド層１１のドライエッチングにおけるエッチングレートは非常に低いため、ドライエッチングのみでビアホール１６を形成する場合と比較して、ビアホール１６を短時間で形成することができる。
　＜Ｂ．実施の形態２＞
　実施の形態１の窒化物半導体装置１０１の製造方法によれば、ビアホール１６ｃを形成した後のドライエッチングで中間層１２がエッチングされる。これにより、中間層１２が厚み方向だけでなく厚み方向と垂直な面方向にも後退し、ビアホール１６の側面が中間層１２においてノッチ形状となる場合がある。その結果、接地電極１５がビアホール１６の側面を被覆し難くなり、導通不良が生じるおそれがある。
　そこで、実施の形態２の窒化物半導体装置の製造方法では、レーザー加工で形成したビアホール２６ｃが、ダイヤモンド層１１から中間層１２を貫通し窒化物半導体層１３まで達する点で、実施の形態１と異なる。
　＜Ｂ－１．構成＞
　図７は、実施の形態２の窒化物半導体装置１０２の断面図である。小口径ビアホール２６ａの深さｈがダイヤモンド層１１と中間層１２の厚みの合計よりも大きいことが特徴である。窒化物半導体装置１０２は、実施の形態１の窒化物半導体装置１０１と比較すると、ビアホール１６に代えてビアホール２６が形成されている点でのみ異なる。
　ビアホール２６は、電極１４に面する小口径ビアホール２６ａと、接地電極１５に面し、小口径ビアホール２６ａより直径の大きい大口径ビアホール２６ｂとから構成される。小口径ビアホール２６ａは、電極１４に近づくほど直径が小さく、大口径ビアホール２６ｂに近づくほど直径が大きくなる、テーパー形状を有している。また、小口径ビアホール２６ａの深さｈは、ダイヤモンド層１１と中間層１２の厚みの合計よりも大きい。
　＜Ｂ－２．製造方法＞
　図８から図１１は、実施の形態２の窒化物半導体装置１０２の製造方法を示す断面図である。以下、図８から図１１を参照して窒化物半導体装置１０２の製造方法を説明する。
　まず、図８に示すように、実施の形態１と同様にして、ダイヤモンド層１１、中間層１２、窒化物半導体層１３、および電極１４からなる積層体を形成する。
　次に、図９に示すように、ダイヤモンド層１１の中間層１２とは反対側の面、すなわち第１主面Ｓ１において、電極１４のうちソース電極またはソース電極と接続された電極パッドに対応する位置にレーザーを照射することにより、ダイヤモンド層１１と中間層１２を貫通し、窒化物半導体層１３に達するビアホール２６ｃを形成する。ビアホール２６ｃは、ビアホール２６の形成途中のビアホールであり、第１ビアホールとも称する。ここで、予めダイヤモンドおよび中間層１２の材料の加工深さを評価することで、レーザーによる加工深さを制御することができる。ここで、ビアホール２６ｃの深さを１０１μｍとする。
　次に、図１０に示すように、ダイヤモンド層１１の第１主面Ｓ１にメタルマスク１７を形成する。本工程は、実施の形態１で図４に示した工程と同様である。
　次に、メタルマスク１７を用いてドライエッチングを行い、窒化物半導体層１３をエッチングする。ドライエッチングにはＩＣＰエッチング装置を用いる。窒化物半導体層１３はＣｌ２およびＢＣｌ３の混合ガスでエッチングする。
　上記のエッチングにより、ビアホール２６ｃの底面がエッチングされ、ビアホール２６ｃは窒化物半導体層１３を貫通して電極１４に達する。こうして、小口径ビアホール２６ａが形成される。ビアホール２６ｃの側面がエッチングされることにより、レーザー加工により発生したビアホール２６ｃの側面を構成するダイヤモンド層１１の荒れが軽減または除去される。また、メタルマスク１７の開口がビアホール２６ｃの開口より大きいことから、ダイヤモンド層１１の第１主面Ｓ１のうちメタルマスク１７の開口から露出する部分もエッチングされる。これにより大口径ビアホール２６ｂが形成されると共に、レーザー加工により発生したビアホール２６ｃの開口部のバリが除去される。小口径ビアホール２６ａの深さｈは１０２μｍで、大口径ビアホール２６ｂの深さは１μｍである。小口径ビアホール２６ａと大口径ビアホール２６ｂとからなるビアホール２６は、第１ビアホールであるビアホール２６ｃを基に形成されるビアホールであり、第２ビアホールとも称する。
　小口径ビアホール２６ａの深さｈは、ダイヤモンド層１１、中間層１２、および窒化物半導体層１３の厚みの合計から、大口径ビアホール２６ｂの深さを差し引いた値となる。ここで、大口径ビアホール２６ｂの深さは、窒化物半導体層１３の全厚み分がドライエッチングで除去される間に除去されるダイヤモンド層１１の厚み分に相当する。ダイヤモンド層１１のエッチングレートは窒化物半導体層１３のエッチングレートより低いため、大口径ビアホール２６ｂの深さは、窒化物半導体層１３の厚みより小さい。従って、小口径ビアホール２６ａの深さｈは、ダイヤモンド層１１と中間層１２の厚みの合計より大きくなる。
　その後、図１１に示すように、メタルマスク１７をウエットエッチングで除去する。
　次に、ダイヤモンド層１１の第１主面Ｓ１、すなわちビアホール２６の開口を有する面に接地電極１５を形成する。こうして、図７に示す窒化物半導体装置１０２が完成する。
　＜Ｂ－３．効果＞
　実施の形態２の窒化物半導体装置１０２において、小口径ビアホール２６ａの深さは、中間層１２および窒化物半導体層１３の厚さの合計以上である。このような小口径ビアホール２６ａは、レーザー加工により、ダイヤモンド層１１の第１主面Ｓ１からダイヤモンド層１１および中間層１２を貫通する第１ビアホールであるビアホール２６ｃを形成した後、ビアホール２６ｃの底部に位置する窒化物半導体層１３と、ビアホール２６ｃの開口周辺の第１主面Ｓ１をドライエッチングで除去することにより、形成される。窒化物半導体層１３のドライエッチング工程で中間層１２はエッチングガスに曝されるが、このエッチングガスに対する中間層１２のエッチングレートは低いため、中間層１２は面方向に後退し難い。従って、ビアホール２６の側面が中間層１２においてノッチ形状となり難く、ビアホール２６の導通不良が生じ難い。その結果、高周波特性の低下を抑制すると共に、歩留まりよく窒化物半導体装置１０２を製造することが可能となる。
　実施の形態２の窒化物半導体装置１０２の製造方法において、工程（ａ）は、ダイヤモンド層１１および中間層１２を貫通して窒化物半導体層に達する第１ビアホールであるビアホール２６ｃを形成する工程であり、工程（ｃ）は、窒化物半導体層１３のビアホール２６ｃと平面視で重なる部分を除去して小口径ビアホール２６ａを形成する工程である。レーザー加工で中間層１２を除去しておくことにより、その後の窒化物半導体層１３のドライエッチング工程で中間層１２はエッチングガスに曝されるが、このエッチングガスに対する中間層１２のエッチングレートは低いため、中間層１２は面方向に後退し難い。従って、ビアホール２６の側面が中間層１２においてノッチ形状となり難く、ビアホール２６の導通不良が生じ難い。その結果、高周波特性の低下を抑制すると共に、歩留まりよく窒化物半導体装置１０２を製造することが可能となる。
　＜Ｃ．実施の形態３＞
　＜Ｃ－１．構成＞
　図１２は、実施の形態３の窒化物半導体装置１０３の断面図である。窒化物半導体装置１０３は、中間層１２に代えて中間層３２を備える点でのみ、実施の形態１の窒化物半導体装置１０１と異なる。
　中間層３２には、中間層１２とは異なり難エッチング材料が用いられる。難エッチング材料とは、ＳｉまたはＳｉＮに比べてエッチングが容易ではない材料であり、具体例としてナノクリスタルダイヤモンド、Ｓｉの酸化物または炭化物、Ａｌ、Ｔｉの酸化物または窒化物、Ｈｆ、もしくはＺｒの酸化物などが挙げられる。難エッチング材料は、ドライエッチングにおいて物理反応が主体となるという特徴を有する。また、難エッチング材料は、Ｃｌ系またはＦ系のガスでドライエッチングされた場合にエッチングレートが極端に低くなるという特徴も有する。一般的に、融点が１０００℃以上などである高温融点材料は難エッチング材料となりやすい。
　ドライエッチングの主たる原理は２つある。１つ目はイオンによるスパッタリングを行う物理的エッチングであり、２つ目はエッチングガスの化学反応による反応性エッチングを行う化学的エッチングである。難エッチング材料は前者の物理的エッチングにより、エッチングレートは低いものの加工可能である。
　難エッチング材料により形成された中間層３２は、物理的エッチングで加工することができる。
　＜Ｃ－２．製造工程＞
　実施の形態３の窒化物半導体装置１０３の製造工程は、実施の形態１の窒化物半導体装置１０１または実施の形態２の窒化物半導体装置１０２の製造工程に準じる。
　前者の場合、ドライエッチングとして物理的エッチングを行うことにより、ビアホール１６ｃの底部に位置する中間層３２を除去することが可能である。ここで、中間層３２は厚み１０ｎｍのＡｌＮとする。ドライエッチングにはＩＣＰエッチング装置を用い、ビアホール１６ｃの下方のダイヤモンド層１１および中間層１２をＣｌ２およびＡｒの混合ガスでエッチングする。その後、半導体層１３をＣｌ２、ＢＣｌ３およびＡｒの混合ガスでエッチングする。こうして、小口径ビアホール１６ａと大口径ビアホール１６ｂからなるビアホール１６が得られる。
　＜Ｃ－３．効果＞
　実施の形態３の窒化物半導体装置１０３において、中間層３２は、Ｆ系ガスまたはＣｌ系ガスを用いたドライエッチングにおいて、ＳｉまたはＳｉＮと比較してエッチングレートが低い難エッチング材料からなる。従って、ビアホール１６を形成する際、窒化物半導体層１３のエッチング時に中間層１２は面方向に後退しない。従って、ビアホール１６の側面が中間層３２においてノッチ形状とならないため、ビアホール１６の導通不良が避けられる。その結果、高周波特性の低下を回避し、歩留まりよく窒化物半導体装置１０３を製造することが可能となる。
　＜Ｄ．実施の形態４＞
　＜Ｄ－１．構成＞
　実施の形態１，２の窒化物半導体装置１０１，１０２では、中間層１２が窒化物半導体層１３のエッチング時に後退する結果、ビアホール１６，２６に導通不良が生じることがあった。
　図１３は、実施の形態４の窒化物半導体装置１０４の断面図である。窒化物半導体装置１０４は、接地電極１５に代えて接地電極４５を備える点で実施の形態１の窒化物半導体装置１０１と異なる。接地電極４５は、ビアホール１６の底部における厚みが窒化物半導体層１３と中間層１２の厚みの合計以上である。
　＜Ｄ－２．製造方法＞
　実施の形態４の窒化物半導体装置１０４の製造方法は、実施の形態１または実施の形態２に準ずる。但し、接地電極４５を形成する際に、メッキ厚みを厚くすることによって、ビアホール１６の底部における接地電極４５を厚くすることが可能である。
　＜Ｄ－３．変形例＞
　図１４は、実施の形態４の変形例の窒化物半導体装置１０４Ａの断面図である。窒化物半導体装置１０４Ａは、窒化物半導体装置１０１の構成に加えて、ビアホール１６に埋め込まれた埋め込み層４９を備えている。図１４では、埋め込み層４９がビアホール１６内に完全に充填された状態が示されているが、埋め込み層４９は少なくともビアホール１６の底部に埋め込まれ、ビアホール１６の底部における接地電極４５と埋め込み層４９の厚みの合計が、窒化物半導体層１３と中間層１２の厚みの合計以上であればよい。
　埋め込み層４９は、単一の金属元素でもよく、合金であってもよい。単一の金属元素として、Ｃｕ、Ｔｉ、Ａｌ、Ａｕ、Ｎｉ、Ｎｂ、Ｐｄ、Ｐｔ、Ｃｒ、Ｗ、Ｔａ、およびＭｏからなる群から選択された一つの元素が用いられてもよい。合金として、ＡｕＧｅ、ＡｕＧａ、およびＡｕＳｎなどが用いられてもよい。
　ダイヤモンド層１１の第１主面Ｓ１およびビアホール１６内に給電層を形成し、パターニングによって給電層をビアホール１６内にのみ残し、メッキすることによって、ビアホール１６内に埋め込み層４９を埋め込むことができる。
　＜Ｄ－４．効果＞
　実施の形態４の窒化物半導体装置１０４において、ビアホール１６の電極１４に面する底部における接地電極１５の厚みは、窒化物半導体層１３と中間層１２の厚みの合計以上である。そのため、ビアホール１６を形成する際の窒化物半導体層１３のエッチング時に中間層１２が面方向に後退しても、接地電極１５によりビアホール１６の導通不良を避けられる。したがって、高周波特性の低下を回避し、歩留まりよく窒化物半導体装置１０４を製造することが可能となる。
　実施の形態４の窒化物半導体装置１０４Ａは、接地電極１５を介してビアホール１６に埋め込まれた埋め込み層４９を備える。そして、ビアホール１６の電極１４に面する底部における接地電極１５および埋め込み層４９の厚みの合計は、窒化物半導体層１３と中間層１２の厚みの合計以上である。そのため、ビアホール１６を形成する際の窒化物半導体層１３のエッチング時に中間層１２が面方向に後退しても、接地電極１５および埋め込み層４９によりビアホール１６の導通不良を避けられる。したがって、高周波特性の低下を回避し、歩留まりよく窒化物半導体装置１０４Ａを製造することが可能となる。
　実施の形態４の窒化物半導体装置１０４Ａの製造方法は、（ｅ）工程（ｄ）の後、第２ビアホールであるビアホール１６に金属または合金からなる埋め込み層４９を埋め込む工程を備える。そして、ビアホール１６の電極１４に面する底部における接地電極１５および埋め込み層４９の厚みの合計は、窒化物半導体層１３と中間層１２の厚みの合計以上である。そのため、ビアホール１６を形成する際の窒化物半導体層１３のエッチング時に中間層１２が面方向に後退しても、接地電極１５および埋め込み層４９によりビアホール１６の導通不良を避けられる。したがって、高周波特性の低下を回避し、歩留まりよく窒化物半導体装置１０４Ａを製造することが可能となる。
　＜Ｅ．実施の形態５＞
　実施の形態１－４では、大口径ビアホール１６ｂ、２６ｂの開口部が垂直であるため、接地電極１５，４５が被覆し難く、導通不良になることがあった。これに対して本実施の形態は、大口径ビアホール１６ｂ１がテーパー形状である。
　＜Ｅ－１．構成＞
　図１５は、実施の形態５の窒化物半導体装置１０５の断面図である。窒化物半導体装置１０５は、実施の形態１の窒化物半導体装置１０１と比較すると、大口径ビアホール１６ｂに代えてテーパー形状の大口径ビアホール１６ｂ１を備える点で異なる。
　＜Ｅ－２．製造工程＞
　図１６から図１９は、実施の形態５の窒化物半導体装置１０５の製造方法を説明する断面模式図である。以下、図１６から図１９を参照して窒化物半導体装置１０５の製造方法を説明する。
　図１６に示す、レーザー加工によるビアホール１６ｃの形成までは実施の形態１と同様である。ビアホール１６ｃの形成後、ダイヤモンド層１１の第１主面Ｓ１およびビアホール１６ｃ内にＳｉＯｘ膜５８を成膜する。ＳｉＯｘ膜５８は、ＴＥＯＳ（Tetraethyl　orthosilicate：オルトケイ酸テトラエチル）を原料とするプラズマＣＶＤにより成膜される。
　その後、テーパー形状の開口断面を有するフォトレジスト５９を形成し、図１７に示す構成が得られる。フォトレジスト５９を塗布した後、現像し、さらにポストベークすることによって、フォトレジスト５９が軟化し、開口断面がテーパー形状となる。
　フォトレジスト５９をマスクとしてＳｉＯｘ膜５８をドライエッチングすることにより、図１８に示すようにテーパー形状の開口断面を有するマスク５７が得られる。
　その後、マスク５７を用いてドライエッチングすると、ビアホール１６ｃの底面にあるダイヤモンド層１１、中間層１２、および窒化物半導体層１３が除去されて小口径ビアホール１６ａが得られると共に、マスク５７の開口から露出したダイヤモンド層１１の第１主面Ｓ１が除去され、テーパー形状を有する大口径ビアホール１６ｂ１が得られる。その後、図１９に示すように、マスク５７を除去する。
　次に、ダイヤモンド層１１の第１主面Ｓ１とビアホール１６の内側に接地電極１５を形成する。大口径ビアホール１６ｂ１はテーパー形状であるため、大口径ビアホール１６ｂ１に対する接地電極１５の被覆性はよい。こうして、図１５に示す窒化物半導体装置１０５が完成する。
　＜Ｅ－３．効果＞
　実施の形態５の窒化物半導体装置１０５において、大口径ビアホール１６ｂ１はテーパー形状である。従って、大口径ビアホール１６ｂ１に対する接地電極１５の被覆性が向上し、ビアホール１６の導通不良が抑制される。その結果、窒化物半導体装置１０５の高周波特性の低下を抑制すると共に、歩留まりよく窒化物半導体装置１０５を製造することが可能となる。
　なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。上記の説明は、すべての態様において、例示である。例示されていない無数の変形例が想定され得るものと解される。
　１１　ダイヤモンド層、１２，３２　中間層、１３　窒化物半導体層、１４　電極、１５，４５　接地電極、１６，１６ｃ，２６，２６ｃ　ビアホール、１６ａ，２６ａ　小口径ビアホール、１６ｂ，１６ｂ１，２６ｂ　大口径ビアホール、１７　メタルマスク、４９　埋め込み層、５７　マスク、５８　ＳｉＯｘ膜、５９　フォトレジスト。

Claims (14)

  1. 　ダイヤモンド層と、
    　前記ダイヤモンド層の第１主面上に形成された接地電極と、
    　前記ダイヤモンド層の前記第１主面と反対側の主面である第２主面上に形成された中間層と、
    　前記中間層の前記ダイヤモンド層と反対側の面に形成された窒化物半導体層と、
    　前記窒化物半導体層の前記中間層と反対側の面に形成された電極と、を備え、
    　前記ダイヤモンド層の前記第１主面から前記ダイヤモンド層、前記中間層、および前記窒化物半導体層を貫通して前記電極に達するビアホールが設けられ、
    　前記ビアホールは、前記ダイヤモンド層の前記第１主面に接する大口径ビアホールと、前記電極に面し前記大口径ビアホールより小径かつテーパー形状の小口径ビアホールとを有する多段構造である、
    窒化物半導体装置。
  2. 　前記小口径ビアホールの深さは、前記中間層および窒化物半導体層の厚さの合計以上である、
    請求項１に記載の窒化物半導体装置。
  3. 　前記中間層は、Ｆ系ガスまたはＣｌ系ガスを用いたドライエッチングにおいて、ＳｉまたはＳｉＮと比較してエッチングレートが低い難エッチング材料からなる、
    請求項１または請求項２に記載の窒化物半導体装置。
  4. 　前記難エッチング材料は、ナノクリスタルダイヤモンド、Ｓｉの酸化物または炭化物、Ａｌ、Ｔｉの酸化物または窒化物、Ｈｆ、Ｚｒの酸化物のいずれかである、
    請求項３に記載の窒化物半導体装置。
  5. 　前記ビアホールの前記電極に面する底部における前記接地電極の厚みは、前記窒化物半導体層と前記中間層の厚みの合計以上である、
    請求項１から請求項４のいずれか１項に記載の窒化物半導体装置。
  6. 　前記接地電極を介して前記ビアホールに埋め込まれた埋め込み層をさらに備え、
    　前記ビアホールの前記電極に面する底部における前記接地電極および前記埋め込み層の厚みの合計は、前記窒化物半導体層と前記中間層の厚みの合計以上である、
    請求項１から請求項４のいずれか１項に記載の窒化物半導体装置。
  7. 　前記大口径ビアホールはテーパー形状である、
    請求項１から請求項６のいずれか１項に記載の窒化物半導体装置。
  8. 　（ａ）ダイヤモンド層、中間層、窒化物半導体層、および電極がこの順で積層された積層体に対して、レーザー加工により、前記ダイヤモンド層の前記中間層とは反対側の面である第１主面から前記電極に達しない第１ビアホールを形成する工程と、
    　（ｂ）前記第１ビアホールの全体と前記第１ビアホールに隣接する前記ダイヤモンド層の前記第１主面の一部とが露出する、前記第１ビアホールより大径の開口を有するマスクを形成する工程と、
    　（ｃ）前記マスクを用いたドライエッチングにより前記第１ビアホールを第２ビアホールに加工する工程と、
    　（ｄ）前記ダイヤモンド層の前記第１主面と、前記第２ビアホールの内部とに接地電極を形成する工程と、を備え、
    　前記工程（ｃ）は、前記マスクの開口から露出する前記ダイヤモンド層の前記第１主面を除去することにより形成された大口径ビアホールと、前記第１ビアホールを前記電極に達するまで拡張することにより形成された前記大口径ビアホールより小径かつテーパー形状の小口径ビアホールとを含む、多段構造の前記第２ビアホールを形成する工程である、
    窒化物半導体装置の製造方法。
  9. 　前記工程（ａ）は、前記ダイヤモンド層および前記中間層を貫通して前記窒化物半導体層に達する前記第１ビアホールを形成する工程であり、
    　前記工程（ｃ）は、前記窒化物半導体層の前記第１ビアホールと平面視で重なる部分を除去して前記小口径ビアホールを形成する工程である、
    請求項８に記載の窒化物半導体装置の製造方法。
  10. 　前記中間層は、Ｆ系ガスまたはＣｌ系ガスを用いたドライエッチングにおいて、ＳｉまたはＳｉＮと比較してエッチングレートが低い難エッチング材料からなる、
    請求項８または請求項９に記載の窒化物半導体装置の製造方法。
  11. 　前記難エッチング材料は、ナノクリスタルダイヤモンド、Ｓｉの酸化物または炭化物、Ａｌ、Ｔｉの酸化物または窒化物、Ｈｆ、Ｚｒの酸化物のいずれかである、
    請求項１０に記載の窒化物半導体装置の製造方法。
  12. 　前記第２ビアホールの前記電極に面する底部における前記接地電極の厚みは、前記窒化物半導体層と前記中間層の厚みの合計以上である、
    請求項８から請求項１１のいずれか１項に記載の窒化物半導体装置の製造方法。
  13. 　（ｅ）前記工程（ｄ）の後、前記第２ビアホールに金属または合金からなる埋め込み層を埋め込む工程をさらに備え、
    　前記第２ビアホールの前記電極に面する底部における前記接地電極および前記埋め込み層の厚みの合計は、前記窒化物半導体層と前記中間層の厚みの合計以上である、
    請求項８から請求項１１のいずれか１項に記載の窒化物半導体装置の製造方法。
  14. 　前記大口径ビアホールはテーパー形状である、
    請求項８から請求項１３のいずれか１項に記載の窒化物半導体装置の製造方法。
PCT/JP2021/005869 2021-02-17 2021-02-17 窒化物半導体装置および窒化物半導体装置の製造方法 WO2022176051A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2021/005869 WO2022176051A1 (ja) 2021-02-17 2021-02-17 窒化物半導体装置および窒化物半導体装置の製造方法
JP2023500177A JPWO2022176051A1 (ja) 2021-02-17 2021-02-17
CN202180093557.2A CN116868351A (zh) 2021-02-17 2021-02-17 氮化物半导体装置以及氮化物半导体装置的制造方法
US18/274,223 US20240096968A1 (en) 2021-02-17 2021-02-17 Nitride semiconductor device and method for manufacturing nitride semiconductor device
EP21926491.8A EP4297070A4 (en) 2021-02-17 2021-02-17 NITRIDE SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING NITRIDE SEMICONDUCTOR DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/005869 WO2022176051A1 (ja) 2021-02-17 2021-02-17 窒化物半導体装置および窒化物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2022176051A1 true WO2022176051A1 (ja) 2022-08-25

Family

ID=82930313

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/005869 WO2022176051A1 (ja) 2021-02-17 2021-02-17 窒化物半導体装置および窒化物半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20240096968A1 (ja)
EP (1) EP4297070A4 (ja)
JP (1) JPWO2022176051A1 (ja)
CN (1) CN116868351A (ja)
WO (1) WO2022176051A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008536332A (ja) * 2005-04-11 2008-09-04 クリー インコーポレイテッド 厚い半絶縁性または絶縁性エピタキシャル窒化ガリウム層およびそれを組み込んだデバイス
JP2008258281A (ja) * 2007-04-02 2008-10-23 Toshiba Corp 半導体装置およびその製造方法
JP2009503903A (ja) * 2005-08-01 2009-01-29 パナソニック株式会社 モノリシックマイクロ波集積回路用ビアホールの加工形成
JP2011040597A (ja) * 2009-08-12 2011-02-24 Toshiba Corp 半導体装置およびその製造方法
US8143654B1 (en) * 2008-01-16 2012-03-27 Triquint Semiconductor, Inc. Monolithic microwave integrated circuit with diamond layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02257643A (ja) * 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06310547A (ja) * 1993-02-25 1994-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8674405B1 (en) * 2005-04-13 2014-03-18 Element Six Technologies Us Corporation Gallium—nitride-on-diamond wafers and devices, and methods of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008536332A (ja) * 2005-04-11 2008-09-04 クリー インコーポレイテッド 厚い半絶縁性または絶縁性エピタキシャル窒化ガリウム層およびそれを組み込んだデバイス
JP2009503903A (ja) * 2005-08-01 2009-01-29 パナソニック株式会社 モノリシックマイクロ波集積回路用ビアホールの加工形成
JP2008258281A (ja) * 2007-04-02 2008-10-23 Toshiba Corp 半導体装置およびその製造方法
US8143654B1 (en) * 2008-01-16 2012-03-27 Triquint Semiconductor, Inc. Monolithic microwave integrated circuit with diamond layer
JP2011040597A (ja) * 2009-08-12 2011-02-24 Toshiba Corp 半導体装置およびその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A Trapping Behavior of GaN on Diamond HEMTs for Next Generation 5G Base Station and SSPA Rader Application", INTERNATIONAL JOURNAL OF INTERNET, BROADCASTING AND COMMUNICATION, vol. 12, no. 2, 2020, pages 30 - 36
See also references of EP4297070A4

Also Published As

Publication number Publication date
US20240096968A1 (en) 2024-03-21
JPWO2022176051A1 (ja) 2022-08-25
CN116868351A (zh) 2023-10-10
EP4297070A4 (en) 2024-04-03
EP4297070A1 (en) 2023-12-27

Similar Documents

Publication Publication Date Title
JP5134378B2 (ja) 電界効果トランジスタ
JP4339657B2 (ja) 半導体装置及びその製造方法
JP5100185B2 (ja) 半導体装置およびその製造方法
JP5531434B2 (ja) 化合物半導体装置及びその製造方法
JP2006278999A (ja) 半導体基板、半導体結晶成長用基板、半導体装置、光半導体装置およびそれらの製造方法
JP5202877B2 (ja) 半導体装置の製造方法
JP2014199864A (ja) 半導体装置及びその製造方法
TWI434354B (zh) 基於氮化鎵之高電子移動率電晶體主動裝置之洩漏阻障
US7871840B2 (en) Method for manufacturing semiconductor optical device using inductive coupled plasma-enhance CVD
WO2022176051A1 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP7263614B2 (ja) スプライシングサブデバイスを備えるＧａＮ高電子移動度トランジスタおよびその製造方法
JP2003086608A (ja) 電界効果トランジスタ及びその製造方法
CN112466942A (zh) 具有插指型金刚石散热层的GaN HEMT及制备方法
JP4908475B2 (ja) 半導体装置
JP2009302191A (ja) 半導体装置及びその製造方法
JP2010098251A (ja) 半導体装置及びその製造方法
JP2010062320A (ja) 半導体装置およびその製造方法
JP5075518B2 (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP2019135745A (ja) 電界効果トランジスタの製造方法
WO2023242994A1 (ja) 半導体装置および半導体装置の製造方法
JP5386810B2 (ja) Ｍｉｓ型ｆｅｔ及びその製造方法
CN107170809B (zh) 一种基于自对准工艺的GaNHEMT器件及其制造方法
JP2005223265A (ja) 半導体装置の製造方法、半導体装置
CN113809170B (zh) 低接触电阻高Al组分氮化物器件及其制备方法
JP5596636B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21926491

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023500177

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 18274223

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202180093557.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2021926491

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021926491

Country of ref document: EP

Effective date: 20230918