JP2009503903A - モノリシックマイクロ波集積回路用ビアホールの加工形成 - Google Patents

Abstract

超高速パルスレーザ源を含むレーザ加工システムを用いてサファイア基板内にビアホールを形成する方法。サファイア基板を提供する。レーザ光のパルスを、サファイア基板の第１の表面上に実質的にフォーカスさせてビームスポットとし、フォーカスした各レーザ光パルスが、サファイア基板の一部分であってサファイア基板の厚みより小さい深さを有する一部分を除去するようにする。フォーカスしたレーザ光パルスのビームスポットでサファイア基板の第１の表面のビアホール部を走査する。第１の表面に対する実質的法線方向にサファイア基板を移動させることにより、各レーザ光パルスによって除去されるサファイア基板の一部分が実質的に一定になるように制御する。サファイア基板の第１の表面から第２の表面まで延びるビアホールが形成されるまで、パルス照射工程と走査工程とを反復する。

Description

本発明は、概してサファイアにビアホールを加工形成することに関し、特に超高速レーザ加工によりサファイア基板にビアホールを形成することに関する。

高周波電子回路設計の分野では、１９７０年代にヒ化ガリウム（ＧａＡｓ）モノリシックマイクロ波集積回路（ＭＭＩＣ）が出現した。それ以来、ＧａＡｓ製品（例えば、ＭＥＳＦＥＴ、ＰＨＥＭＴ、ＨＥＭＴおよびＨＢＴ技術）の最大動作周波数（ｆ_max）を数百ギガヘルツ（ＧＨｚ）まで増加させるべく多くの資金・資源が投入されてきた。しかし窒化ガリウム（ＧａＮ）がその優れた材料特性ゆえにＧａＡｓよりも優れた代替物となる可能性がある。ＧａＮは例えば、より低い電流でより高い効率とより高い動作電圧を供給し、それによりＧａＡｓ ＰＨＥＭＴの約１０倍もの電力密度を有する回路設計を可能にし得る。

ＧａＮベースのＭＭＩＣを成長させる基板を選択することは、デバイス性能にとって重要な要因である。例えば、基板を介したグラウンドへのＲＦ損失を制限するには導電率の低い基板を提供することが望ましいといえる。（すなわち、非絶縁性基板は、高周波でグラウンドまで減衰する送電線路と等価である）。そのため、ＧａＮデバイス用の基板としてはサファイアまたはＳｉＣなどの材料を用いることができる。サファイアは、費用対効果が高く損失特性が低いため、基板材料としては特に魅力的な候補である。

しかしＭＭＩＣは、基板を貫通するビアホールを有することにより、背面側に形成された金属層に適切なグラウンドコンタクトを供給することが望ましい。さらに、そのようなビアホールは熱的接触によってＭＭＩＣからパッケージまでの熱拡散を補助することが望ましいといえる。例えば厚み１００μｍのサファイア基板の場合、３０μｍと６０μｍとの間の直径を有するビアホールをチップ１ｍｍ²当たり８〜１０個有することが望ましいといえる。これを標準の４インチのウエハに当てはめると約６万個のビアホールとなり、標準の６インチのウエハでは約１５万個のビアホールとなる。しかしサファイアの材料特性を考えると、通常の加工技術を用いてサファイヤ基板に深さ約１００μｍ以上のビアホールを６万個から１５万個も機械加工により形成することは余りにも高価であり、非効率的であり、概して望ましくない。

ドライエッチングまたはイオンビームミリングを用いてこのように多くのビアホールをサファイヤ基板に加工形成することも高価すぎて望ましくない。ドライエッチング法またはイオンビームミリング法では、ビアホールを形成すべき位置に孔をあけたマスクをサファイア上に載置することが必要である。しかしこのマスクは厚すぎて、堅いサファイア基板上に所望の間隔で多くのビアホールを形成するには概して実用的ではないといえる。

本発明は、超高速パルスレーザ源を含むレーザ加工システムを用いてサファイア基板内にビアホールを形成する方法の一例によって具現化される。サファイア基板は、基板厚みによって分離された第１の表面と第２の表面とを有する。超高速パルスレーザ源のレーザ光のパルスを、サファイア基板の第１の表面上に実質的にフォーカスさせてビームスポットとし、フォーカスした各レーザ光パルスが、サファイア基板の一部分であってサファイア基板の厚みより小さい深さを有する一部分を除去するようにする。フォーカスしたレーザ光パルスのビームスポットでサファイア基板の第１の表面のビアホール部を走査する。サファイヤ基板の第１の表面に対する実質的法線方向にサファイア基板を移動させることにより、各レーザ光パルスによって除去されるサファイア基板の一部分が実質的に一定になるように制御する。サファイア基板の第１の表面からサファイア基板の第２の表面まで延びるビアホールが形成されるまで、パルス照射工程と走査工程とを反復する。

別の実施形態では、方法例は、サファイア基板の第１の表面の少なくともビアホール部に流体またはエーロゾルのストリームを吹き付けることにより、破片をビアホール部から逸らす工程を含む。さらに別の実施形態では、撮像システムを用いて、サファイア基板の第１の表面の少なくともビアホール部の撮像データを得る。撮像データに従ってコントローラがアブレーション法を制御する。

本発明の別の実施形態は、ビアホールを有する基板上に半導体デバイスを形成する方法である。第１の表面と第２の表面とを有する電気的絶縁性の材料を含む基板を提供する。基板の第２の表面上にアブレーションバッファ層を形成し、アブレーションバッファ層上に半導体層を形成する。超高速パルスレーザ源のレーザ光のパルスを、基板の第１の表面上に実質的にフォーカスさせてビームスポットとし、フォーカスした各レーザ光パルスが基板の一部分を除去するようにする。基板の第１の表面からアブレーションバッファ層まで延びるビアホールが形成されるまで、フォーカスしたレーザ光パルスのビームスポットで基板の第１の表面のビアホール部を走査することにより、アブレーションバッファ層の一部分を露出させる。アブレーションバッファ層の露出した一部分をエッチングすることにより、半導体層のコンタクト部を露出させる。基板の第１の表面上に電極を形成して、電極がビアホールを介して半導体層のコンタクト部に電気的に接続するようにする。

本発明の別の実施形態は、第１の表面と、第２の表面と、第１の表面から第２の表面まで延びるビアホールと、ビアホール周囲に設けられた減少した熱影響領域とを含む、サファイヤ基板である。減少した熱影響領域は約１００ｎｍ未満の深さを有する。減少した熱影響領域は、実質的に化学的ダメージを呈さない。

本発明のさらに別の実施形態は、第１の表面から第２の表面まで延びるビアホールを有する基板と、基板の第２の表面に接続された半導体層と、基板の第１の表面上に形成された電極とを含むモノリシックマイクロ波集積回路である。半導体層は複数のマイクロ波回路要素を含む。電極は、ビアホールを介して半導体層と電気的に接続している。

本発明のさらなる実施形態は、基板上に半導体デバイスを形成する方法である。第１の表面と第２の表面とを有する電気的絶縁性の材料を含む基板を提供する。基板の第１の表面上に半導体層を形成する。半導体層をエッチングしてアブレーション窓を形成することにより、基板のビアホール部を露出させる。超高速パルスレーザ源のレーザ光のパルスを、基板の露出したビアホール部上に実質的にフォーカスさせてビームスポットとし、フォーカスした各レーザ光パルスが基板の一部分を除去するようにする。基板の第１の表面から、基板の第２の表面より所定の距離以内の位置まで延びるビアホールが実質的に形成されるまで、フォーカスしたレーザ光パルスのビームスポットで基板の第１の表面のビアホール部を走査する。その後基板の少なくともビアホール部上に電極構造を形成する。

本発明のさらなる実施形態では、基板の第２の表面を薄くして電極を露出させてもよい。

上記の概略説明と以下の詳細な説明は本発明の例であり、本発明を限定するものではないことが理解されるべきである。

本発明は添付の図面を参照して下記の詳細な説明を読むことにより最も良く理解できる。強調しておくが、図面の様々な特徴部は通常の実務に従って実際の規模には比例していない。むしろ明瞭化のため、様々な特徴部の形状・寸法は恣意的に拡大または縮小している。

様々な固体材料を高精度で加工するには超高速レーザ（すなわちフェムト秒パルスおよびピコ秒パルスなど、約１ナノ秒よりも短いパルス長でパルスを発光させるレーザ）を用いることができる。さらにこのように加工した場合、熱影響領域は比較的小さい。超高速レーザ加工は、他の技術では加工が困難であるといえる材料を含む多様な材料に用いることができる。より具体的には超高速レーザ加工は、ＧａＮデバイスとの使用に適した基板（例えばサファイア、炭化シリコンなど）に望ましい深さのビアホールを形成するために用いることができる。この場合ビアホールの側壁は、熱影響領域が減少したために、露出した基板材料に匹敵する表面品質を呈する。

以下、図面を参照する。全図面を通して同様の要素には同様の参照符号を付す。図１は、本発明の一実施形態により、超高速パルスレーザ源を用いて機械的かつ化学的に堅い基板にビアホールを形成する方法の一例を示すフローチャートである。基板を提供する（ステップ１０２）。基板は機械的および化学的耐性を有する材料、例えばサファイアまたは炭化シリコンにより形成されており、第１の表面と第２の表面とを分離する材料厚みをある程度有する。以下サファイアまたは炭化シリコン基板を例にして述べるが、本方法は機械的および化学的耐性を有する他の材料にビアホールを形成する場合にも用いることができる。それら材料はＧａＮモノリシックマイクロ波半導体デバイスまたは他の半導体デバイス用の基板として開発されたものでもよい。

超高速レーザを好適にフォーカスさせる（ステップ１０４）。このフォーカシングは、超高速レーザ源からのレーザ光のパルスを実質的にフォーカスさせて基板表面（例えば第１の表面）に入射するビームスポットとすることを含んでもよい。レーザ光の各パルスのフォーカシングは、基板材料を所定分だけ除去（アブレーション）するように行うことが望ましい。除去された分の深さが基板の厚みよりも小さく、そのため基板の反対側の層が基板アブレーションの影響を受けないことが望ましいといえる。さらに典型的には基板の厚みは１００μｍ以上であってもよく、各パルスが除去する深さはプロセス制御の面から１００μｍより有意に小さいことが望ましく、典型的には１μｍ未満であることが望ましい。

基板表面のビアホール部をレーザビームで所定の走査パターンに従って走査する（ステップ１０６）。ビアホール部とは、基板表面の一部分であって、ビアホールが基板を貫通して反対側の表面に達するように加工形成されるべき一部分である。所定の走査パターンは所望のビアホール形状に従って選択する。例えば図２Ａはラスタ走査パターン２０２を示し、これは矩形のビアホール２００を望む場合に選択することができる。あるいは丸いビアホール２１０を望むのであれば、図２Ｂに示すように螺旋状の切り抜き走査パターン２１２を選択することができる。当業者であれば、本方法で用いるための複数の走査パターンを、本発明の範囲から逸脱することなく生成または獲得することができることを認識し得る。

アブレーション中の表面（例えば第１の表面）に対する法線方向に基板を移動させる（ステップ１０８）ことにより、超高速レーザ光の各パルスによって除去される基板の分量を制御する。レーザ光の各パルスは基板の一部分をある程度の深さまで除去するので、その部分が除去された後に照射されるパルスは、基板表面に達するためにより長い距離（すなわち、前の焦点距離＋前のレーザパルスが除去した深さ）を移動する。従って、ビームが収束するか発散するかによってアブレーション後の表面上に形成されるビームスポットのサイズが変わり得る。このようにビームスポットのサイズが変わり得ることにより、除去される基板材料の分量も変わり得、それに応じてビームのフルエンスも変わり得る。従ってアブレーション分量／深さを実質的に一定の値に維持するためには、上記のように基板を移動させることによってアブレーション中の材料表面部（すなわちビアホール部）をほぼ同一のレーザ光焦平面に保つことが望ましい。別の実施形態では、アブレーション中の表面と同一平面上の半径方向に基板を傾斜、回転、および／または移動させてもよい。このような傾斜角、回転角、半径方向への動きは、上記のようにアブレーション分量／深さを実質的に一定の値に維持することを補助するために行ってもよいし、上記（ステップ１０６）の走査パターンの一部として行ってもよい。例えば、丸いビアホールを形成するための螺旋状走査は、基板を表面と同一平面上の半径方向に移動させながら回転させることを含んでもよい。当業者であれば、様々な動きスキーム（例えば回転速度、半径方向、傾斜方向、動き速度、走査経路に沿ったアブレーション点の数など）を含む多様な動きアルゴリズムが本発明の範囲から逸脱することなく実施可能であることを認識し得る。

本発明の別の実施形態では、基板を静止させた状態で基板表面をレーザビームで走査し、焦平面を調節することにより上記のように超高速レーザ光の各パルスによって除去される基板分量を制御してもよい。これによるとレーザビームの走査は、レーザビームの光路内にある光学レンズの移動によって制御され得、それにより基板上の焦平面の位置が影響を受ける。レーザビームの光路を制御するために走査ミラーを用いてもよく、それにより基板上のビームスポットの位置が影響を受ける。当業者であれば、レーザビームの光路およびフォーカスに影響を与えて基板表面をレーザビームで走査する他の多くの手段が、本発明の範囲から逸脱することなく採用可能であることを認識する。さらに別の実施形態では、アブレーションプロセス中に、アブレーション中の表面に対する法線方向に基板を移動させることと、レーザ光の焦平面との両方を上記のように調節してもよい。

ビアホールが形成されたか否かを判定する（ステップ１１０）。ビアホールを形成することは、ビアホールが基板の一方の表面から他方の表面に達するまで（すなわち第１の表面から第２の表面に達するまで）基板を除去することを含み得る。本発明の別の実施形態では、ビアホールを基板内の所定の深さまで延ばすだけでもよい。ビアホールがまだ形成されていないと判定した場合は、ビアホールが形成されるまでプロセスを継続して上記のようにレーザビームで走査し（ステップ１０６）、基板を動かす（ステップ１０８）。ステップ１１０でビアが形成されたと判定すると、プロセスは完了する（ステップ１２０）。

あるいは複数のビアホールを続けて加工形成する場合は、ステップ１２０ではなくステップ１１１（波線で示す）に進んでもよい。まだ加工形成すべきビアホールが残っているか否かを判定する（ステップ１２０）。まだ加工形成すべきビアホールが残っている場合、次のビアホールを形成するためにアブレーションプロセスを開始する（ステップ１０６）。所望のビアホールがすべて形成されると、プロセスは完了する（ステップ１２０）。ステップ１０８で形成するビアホールが基板を貫通しないで基板内の所定の深さまで延びるだけの実施形態では、ステップ１２０の前に基板をウエハ状に薄くすることによってビアホールを貫通させてもよい。

アブレーションプロセス中、基板材料の突出部が望ましからぬ破片を発生させて基板表面に再堆積する可能性がある。破片を基板表面に結合させる分子間力が強いために破片の除去は非常に難しいことが多い。そのため本発明の一実施形態では、基板のビアホール部に流体またはエーロゾルストリームを吹き付けることによりアブレーション破片をビアホール部から逸らしてもよい。これによりアブレーション破片が形成中のビアホール内に再堆積することがなくなる。ストリームの方向は、破片が安全に堆積され得る所定の堆積位置に破片を向かわせるように選択することができる。破片が基板のどこかに再堆積したり、基板上に既に成長した半導体層上に再堆積することが実質的にないように、ストリームは十分強力であることが望ましいといえる。ストリームは、エーロゾル、アシストガス、不活性ガスまたは空気からなっていてもよい。エーロゾルは、ドライアイスなどの固体粒子またはアルコールなどの液体粒子を含んでいてもよい。

アブレーション破片が基板表面上または半導体デバイス層上に再堆積すること、さらにより包括的には本発明によって形成されるデバイスのいずれかの表面上に再堆積することも概して望ましくない。そのため本発明の別の実施形態では、基板表面上に表面保護層を形成してもよい。具体的には保護層はアブレーション中の表面（例えば第１の表面）上に形成することができる。その結果、アブレーションプロセスによって発生したアブレーション破片を表面保護層上に再堆積させることができ、破片は基板表面に結合することはない。さらなる実施形態では、ビアホール部にストリームを吹き付けることにより、アブレーション破片をビアホール（露出した基板材料を含む）から逸らして表面保護層に向ける。表面保護層は容易に除去可能な材料、例えばポリビニルアルコール（ＰＶＡ）または他のポリマーで形成してもよい。表面保護層を形成した場合、表面保護層のうちビアホール部上に形成された部分を除去することが望ましいといえる。あるいは表面保護層のうちビアホール部上の部分をアブレーション前に除去し、ビアホール部上に窓を設けてもよい。アブレーションプロセスが完了すると、残った表面保護層を除去してもよい。それによりアブレーション破片は保護層に沿って除去することができる。

アブレーションプロセスを監視するために、撮像システムを用いてアブレーションプロセス中の基板の撮像データを得ることが望ましいといえる。その後撮像データを用いてアブレーションの進行を監視することにより、ビアホールが形成されたか否か、ビアホールが計画通りに形成されているか否か、および／またはアブレーション破片が基板表面上の望ましからぬ位置に再堆積しているか否かを判定してもよい。撮像データを分析することにより、コントローラを用いて基板の動き、ビームスポットの走査、および他のプロセス設定（例えばレーザパルスレート、ビアホール形状の調整など）を制御してもよい。

図３は、本発明の別の実施形態による、ビアホールを有する基板上に半導体デバイスを形成する方法の一例を示すフローチャートである。基板を提供する（ステップ３０２）。基板は電気的絶縁性の材料、例えばサファイアまたは炭化シリコンで形成されていることが望ましく、第１の表面と第２の表面とを含む。以下サファイアまたは炭化シリコン基板を例にして述べるが、本方法は機械的および化学的耐性を有する他の基板にも用いることができる。ＧａＮモノリシックマイクロ波半導体デバイスは、本実施形態の方法によって基板上に形成することができる半導体デバイスの一例である。

本発明の本実施形態は、超高速レーザ光を用いて基板材料を除去することにより基板の第１の表面から基板の第２の表面まで貫通するビアホールを形成する工程を含む。従ってアブレーションを制御することにより、レーザ光が第２の表面にまで達して第２の表面上に堆積した半導体デバイス層の一部分を除去するような不都合を起こさないようにすることが望ましいといえる。半導体層内にはレジスタ、キャパシタ、インダクタ、トランジスタなどの様々な回路コンポーネントを形成してもよい。これらのコンポーネント近傍で半導体材料を除去すると、回路の性能に望ましからぬ影響を与える可能性がある。そこで半導体材料の望ましからぬアブレーションを防止するため、基板の第２の表面上にアブレーションバッファ層を選択的に形成してもよい（ステップ３０４）。アブレーションバッファ層は、基板の第２の表面のビアホール部上のみに選択的に形成する。これらのアブレーションバッファ層部は、超高速レーザ光によるアブレーションに対する耐性を有する材料で形成する。このような材料は、超高速レーザパルスからのエネルギー吸収が低いため、あるいは材料内の結合が強いために、アブレーション閾値が高いことが望ましいといえる。アブレーションバッファ層は例えば、二酸化シリコン（ＳｉＯ₂）またはアモルファスダイヤモンドで形成してもよい。

基板の第２の表面の露出した部分上とアブレーションバッファ層上とに半導体層を形成する（ステップ３０６）。半導体層はいずれの半導体材料で形成してもよい。半導体層は複数のサブ層を含んでいてもよい。さらに例えばレジスタ、キャパシタ、インダクタ、トランジスタなどの１以上の回路コンポーネントを半導体層内に形成してもよい。本発明の一実施形態では、半導体層は窒化ガリウム（ＧａＮ）であってもよく、回路要素はモノリシックマイクロ波集積回路（ＭＭＩＣ）を形成してもよい。

超高速レーザを基板の第１の表面上にフォーカスさせる（ステップ３０８）。これは、基板の第１の表面上で超高速レーザ源からのレーザ光パルスを実質的にフォーカスさせて所望のサイズのビームスポットとし、レーザ光の各パルスが基板のほぼ所与の分量を除去するようにすることを含んでもよい。基板の第１の表面のビアホール部をレーザビームで所定の走査パターンに従って走査する（ステップ３１０）。ビアホール部とは、基板の第１の表面の領域であって、ビアホールが基板を貫通して第２の表面に達するように形成されるべき部分である。ビアホールが基板を貫通してアブレーションバッファ層の一部を露出させるまで、パルス照射と走査を繰り返す。所定の走査パターンは所望のビアホール形状に従って選択することができる。例えば図２Ａはラスタ走査パターン２０２を示す。これは矩形のビアホール２００を望む場合に選択することができる。あるいは丸いビアホール２１０の形成を望むのであれば、図２Ｂに示すように螺旋状の切り抜き走査パターン２１２を選択することができる。当業者であれば、本方法で用いるための複数の走査パターンを、本発明の範囲から逸脱することなく生成または獲得することができることを認識し得る。

別の実施形態では、アブレーション中の表面（例えば第１の表面）に対する法線方向に基板を移動させる（オプションのステップ３１１、波線で示す）ことにより、超高速レーザ光の各パルスによって除去される基板の分量を制御する。レーザ光の各パルスは基板の一部分をある程度の深さまで除去するので、その部分が除去された後に照射されるパルスは、基板表面に達するためにより長い距離を移動する。さらに示されるビームスポットのサイズが変わり得る。このようにビームスポットのサイズの違いにより、除去される基板材料の分量も変わり得る。従ってアブレーション分量／深さを一定に維持するためには、上記のように基板を移動させることによって、アブレーション中の材料表面（すなわちビアホール部）をほぼ同一のレーザ光焦平面に保つことが望ましい。基板が所定の距離だけ段階的に移動する毎に、ビアホール形成が完了したか否かを判定する（ステップ３１３、波線で示す）。完了していなければ走査プロセスを続行する（ステップ３１０）。

留意すべきは、レーザの段階的移動距離をアブレーションバッファ層の厚み以下に固定することが望ましいといえることである。アブレーションバッファ層はレーザビームを実質的に透過させる。そのため基板がアブレーションバッファ層の厚みより大きい距離だけ移動すると、レーザビームがアブレーションバッファ層を通過して半導体デバイス層の反対側の表面に、半導体層に望ましからぬ加工を施すだけのフルエンスを有するビームスポットを形成する可能性がある。

さらなる実施形態では、アブレーション中の表面と同一平面上の半径方向に基板を傾斜、回転、および／または移動させてもよい。このような傾斜角、回転角、移動方向への動きは、上記のようにアブレーション分量／深さを実質的に一定の値に維持することを補助するために行ってもよいし、走査パターンの一部として行ってもよい。例えば、丸いビアホールを形成するための螺旋状の切り抜き走査パターンは、基板を表面と同一平面上の半径方向に移動させながら回転させることを含んでもよい。当業者であれば、様々な動きスキーム（例えば回転速度、半径方向、傾斜方向、動き速度、走査経路に沿ったアブレーション点の数など）を含む多様な動きアルゴリズムが、本発明の範囲から逸脱することなく実施可能であることを認識し得る。

本発明のさらに別の実施形態では、基板を静止させた状態で基板表面をレーザビームで走査させ、焦平面を調節することにより上記のように超高速レーザ光の各パルスによって除去される基板分量を制御してもよい。これによるとレーザビームの走査は、レーザビームの光路内にある光学レンズの移動に制御され得、それにより基板上の焦平面の位置が影響を受ける。レーザビームの光路を制御するために走査ミラーを用いてもよく、それにより基板上のビームスポットの位置が影響を受ける。当業者であれば、レーザビームの光路およびフォーカスに影響を与えて基板表面をレーザビームで走査する他の多くの手段が、本発明の範囲から逸脱することなく採用可能であることを認識する。さらに別の実施形態では、アブレーションプロセス中に、アブレーション中の表面に対する法線方向に基板を移動させることと、レーザ光の焦平面との両方を上記のように調節してもよい。

基板の一方の表面から他方の表面（すなわち第１の表面から第２の表面）まで延びたビアホールが一旦形成されると、アブレーションバッファ層の部分であって基板を貫通するビアホールによって露出している部分をエッチングにより除去し（ステップ３１２）、半導体層のコンタクト部を露出させてもよい。あるいはアブレーションバッファ層をエッチングにより除去する前に、形成すべき他の複数のビアホールの数だけフォーカシングステップと走査ステップとを繰り返してもよい。アブレーションバッファ層の露出部分がエッチングにより一旦除去されると、半導体層の１以上のコンタクト部が露出する。コンタクト部は、半導体層内に設けられた回路要素のうち任意の数の回路要素に電気的に接続した金属部を含んでいてもよい。基板の第１の表面上に電極を形成する（ステップ３１４）。電極は、ビアホールを介して半導体層のコンタクト部に電気的に接続するように形成する。本発明の一実施形態では、この電極はグラウンドコンタクトを供給してもよい。別の実施形態では、この電極はパワーコンタクトを提供してもよい。さらに別の実施形態では、この電極は、ビアホールを介して半導体層のコンタクト部に熱的に接続するヒートシンクを含んでいてもよい。

別の実施形態では、ステップ３０４で熱伝導性アブレーションバッファ層を形成し、ステップ３１４で形成する電極がヒートシンクを含む。この実施形態では、電極／ヒートシンクがアブレーションバッファ層に熱的に接続していてもよい。これによると半導体層によって発生した熱が熱伝導性アブレーションバッファ層を介して電極／ヒートシンクまで拡散することを可能にする熱グラジエントが形成され得る。

上記のように撮像システムを用いてプロセスを監視してもよい。さらに上記のように流体またはエーロゾルストリームおよび／または表面保護層を用いて、再堆積したアブレーション破片による基板表面の汚染を防止してもよい。

図４Ａ〜図４Ｄは、本発明による、内部にビアホールを加工形成したサファイア基板の一例を示す。図４Ａは基板４００の側面図である。基板４００は、第１の表面４０２と、第２の表面４０４と、超高速レーザ加工により第１の表面４０２から第２の表面４０４まで延びたビアホール４０６とを含む。ビアホール４０６は側壁４０８によって規定される。ビアホール４０６は超高速レーザ（例えば図１に示す方法例）によって形成されているため、基板４００はビアホール４０６の周囲に減少した熱影響領域４１０を呈する。減少した熱影響領域４１０はビアホールの側壁５０８から隣接する基板材料中に約１０ｎｍ未満の深さだけ延びている。さらに減少した熱影響領域４１０は実質的に化学的ダメージを呈さない。なぜならビアホール４０６は、例えば化学的エッチングではなく超高速レーザを用いたアブレーションによって形成されているからである。

図４Ｄは基板４４０の側面図である。基板４４０は、第１の表面４４２と、第２の表面４４４と、超高速レーザ加工によるビアホール４４６とを含む。ビアホール４４６は、第１の表面４０２から延びて、第２の表面４４４より所定の距離ｄにある位置まで延びている。ビアホール４４６は側壁４４８によって規定され、減少した熱影響領域４４１に隣接している。基板４４０は、第２の表面４４４から、所定の距離ｄに等しい深さだけ薄くしてウエハ状にしてもよい。これにより図４Ａに示すように貫通したビアホールが形成される。

本発明の一実施形態では、ビアホール上に設けられ得る金属層（図４Ａ〜図４Ｃには不図示）に対する付着をより良好にするために、ビアホール４０６の直径（または概して表面積）が第２の表面４０４におけるよりも第１の表面４０２における方が大きくなるように側壁５０８を傾斜させてもよい。図４Ｂは基板４００の第１の表面４０２の平面図である。図４Ｃは基板４００の第２の表面４０４の底面図である。この実施形態では、ビアホール４０６の第１の表面上の領域４２２が、第２の表面上の領域４２４よりも大きい。

本発明の実施形態では例えば、ビアホール４０６は第１の表面４０２および第２の表面４０４上に円形の断面を有していてもよい。ビアホール４０６は、高さ１００ｎｍ以上であることが望ましく、第１の表面上の円形断面の直径は約５０μｍであってもよく、第２の表面上の円形断面の直径は約３０μｍであってもよい。本発明のさらなる実施形態では、第１の表面上の領域４２２は約７００μｍ²と約３８５０μｍ²との間であってもよく（例えばそれぞれ円形断面の直径が約３０μｍと約７０μｍとの間であることに対応し得る）、第２の表面上の領域４２４は約７５μｍ²と約２０００μｍ²との間であってもよい（例えばそれぞれ円形断面の直径が約１０μｍと約５０μｍとの間であることに対応し得る）。さらに別の実施形態では、ビアホール４０６は高さ７５μｍ以上であり、第１の表面上の領域４２２および第２の表面上の領域４２４は１μｍ²と１ｍｍ²との間であってもよい。

図５Ａ〜図５Ｃは、互いに異なる製造段階における、本発明によるモノリシックマイクロ波集積回路（ＭＭＩＣ）の一例を示す。図５ＡはＭＭＩＣ５００の断面図であって、アブレーションバッファ層部５０４を基板５０２の第２の表面上に選択的に形成し、半導体層５０８を基板５０２の第２の表面の露出部上とアブレーションバッファ層部５０４上とに形成し、表面保護層５０６を基板５０２の第１の表面上に形成した後の段階を示す。本発明の別の実施形態では、バッファ層を形成せず、半導体層５０８を基板５０２の第２の表面上に直接形成してもよい。一実施形態では、半導体層は窒化ガリウム（ＧａＮ）材料の１以上のサブ層により形成されていてもよく、任意の数のマイクロ波回路要素（例えばレジスタ、キャパシタ、インダクタ、トランジスタ、送電線路など）を含んでいてもよい。基板はサファイヤまたは炭化シリコン（ＳｉＣ）であってもよく、アブレーションバッファ層はアモルファスダイヤモンドまたは二酸化シリコン（ＳｉＯ₂）により形成されていてもよい。本発明の別の実施形態では、アブレーションバッファ層５０４は基板５０２の第２の表面全体に亘って形成されていてもよい。

図５ＢはＭＭＩＣ５００の断面図であって、基板５０２の第１の表面から第２の表面（すなわち、アブレーションバッファ層）まで延びるビアホール５１０を形成した後の段階を示す。ビアホール５１０は、基板５０２の第１の表面から第２の表面まで１００ｎｍ以上の距離を延びていてもよい。本発明の一実施形態では、ビアホール５１０は、図４Ａ〜図４Ｃを参照して上記したビアホール５０６と実質的に同様の特性を示し得る。

図５ＣはＭＭＩＣ５００の断面図であって、例えばアブレーションバッファ層５０４と半導体層５０８とをエッチングすることにより、これらの層内に延びるビアホール５１０を形成した後の段階を示す。この製造段階では表面保護層５０６も既に除去されており、電極５１２が基板５０２の第１の表面上に形成されている。図５Ｃは半導体層５０８内に延びるビアホール５１０と電極５１２とを示す。但しビアホール５１０は図示されているものとは異なり半導体層５０８の表面で止まり（図示せず）、電極５１２がこの表面でコンタクト部と電気的に接していてもよい。電極５１２はビアホール５１０を介して半導体層５０８と電気的に接続していてもよい。あるいは電極５１２はビアホール５１０を介して半導体層５０８と熱的に接続していてもよい。

図６Ａ〜図６Ｅは、図８の例による製造方法の互いに異なる段階における、本発明の別のモノリシックマイクロ波集積回路（ＭＭＩＣ）の一例を示す。

図８は、基板上に半導体デバイスを形成する方法の一例を示すフローチャートである。第１の表面と第２の表面とを有する電気的絶縁性の材料を含む基板を提供する（ステップ８００）。電気的絶縁性の材料は機械的および化学的耐性を有する材料であって、サファイヤまたはＳｉＣなどの典型的な機械的および化学的半導体加工技術では加工が困難な材料であることが望ましいといえる。

基板の第１の表面上に半導体層を形成する（ステップ８０２）。この半導体層は、互いに異なるドープ濃度および／または材料組成を有する半導体から形成された複数のサブ層を含むことが望ましい。半導体層は任意の典型的な半導体材料により形成することができるが、ここで注目する半導体材料の一例はＧａＮである。図６Ａは製造プロセスのこの段階におけるＭＭＩＣ６００の断面図である。ＭＭＩＣ６００は、電気的絶縁性の基板６０２と、基板６０２の第１の表面上に形成された半導体層６０４とを含む。半導体層６０４は図示するように複数のマイクロ波回路要素を含み、これらはレジスタ６０６とキャパシタ６０８とインダクタ６１０とを含む。当業者であれば、半導体層６０４がさらに任意の数のマイクロ波回路要素、例えばトランジスタ、カプラ、送電線路、ミキサおよびアンテナを含んでもよいことを認識する。但し図６Ａ〜図６ＥのＭＭＩＣ６００では、ステップ８０２における半導体層６０４形成の一部としてマイクロ波回路要素が形成されたように示されているが、これらのマイクロ波回路要素はビアホールの形成後に形成してもよい。

半導体層６０４をエッチングすることによりアブレーション窓６１２を形成し（ステップ８０２）、これにより基板６０２のビアホール部を露出させる。図６Ｂは製造プロセスのこの段階におけるＭＭＩＣ６００を示す。一実施形態では、アブレーション窓６１２は、半導体層６０４を化学的にエッチングすることにより基板６０２のビアホール部上に形成してもよい。

必要であれば、半導体層６０４上に上記の表面保護層（図６には不図示）を形成してもよい（ステップ８０５、波線で示す）。これにより半導体層６０４およびその上に設けたデバイスがアブレーション破片から保護される。一実施形態では、ステップ８０４より前に表面保護層を形成することにより、ステップ８０４が半導体層６０４をエッチングすることに加えて表面保護層をエッチングしてアブレーション窓を形成することを含むようにしてもよい。

比較的厚い基板（例えば４００μｍ）の場合、基板を厚み方向に貫通するビアホールをレーザ加工することは望ましくないといえる。従って本発明のこの実施形態では、ステップ８０４でアブレーション窓６１２を一旦形成すると、上記した１以上の例示的レーザアブレーション方法を用いて基板６０２の第１の表面から所定の深さまで延びるビアホールを形成してもよい。超高速パルスレーザ源のレーザ光パルスを、基板６０２の露出したビアホール部上に実質的にフォーカスさせてビームスポットとし、レーザ光の各パルスが基板の一部分を除去するようにする（ステップ８０６）。フォーカスされたレーザ光パルスのビームスポットで基板６０２の第１の表面のビアホール部を走査する（ステップ８０８）。基板６０２の第１の表面から、基板の第２の表面より所定距離の位置に達するビアホールが実質的に形成されるまで、この走査を継続する。

図６Ｃは製造プロセスのこの段階におけるＭＭＩＣ６００を示す。ここではビアホール６１４が基板６０２の第１の表面から、第２の表面より所定距離の位置に達している。但し、ステップ８０６の後またはステップ８０２中に半導体層内に１以上のコンタクト窓を形成することによって１以上の回路要素のコンタクト部を露出してもよい。図６Ｄは、レジスタのコンタクト窓６０７、キャパシタのコンタクト窓６０９およびインダクタのコンタクト窓６１１を半導体層６０４内に形成した後のＭＭＩＣ６０を示す。

ステップ８０５で表面保護層を形成した場合、上記のようにこの時点、すなわちステップ８０９（波線で示す）で表面保護層を除去してもよい。それにより半導体層６０４の表面は露出されてさらに加工される。

その後基板６０２の少なくともビアホール部上に電極構造６２０を形成する（ステップ８１０）。コンタクト窓を半導体層内に形成して１以上の回路要素のコンタクトを露出させる場合、電極構造６２０はこれらのコンタクト部上にも延びていることが望ましいといえる。さらに電極構造６２０は複数の電極を含んでいてもよい。図６Ｅは、電極構造６２０がコンタクト窓６０７、６０９および６６１並びにビアホール６１４上に形成された後のＭＭＩＣ６００の一例を示す。

電極構造６２０を一旦形成し所定の回路設計による電気接続を提供すると、基板６０２の第２の表面を薄くして、電極構造６２０のうちビアホール６１４を介して延びる部分を露出させてもよい。当該分野で公知の機械的まはた化学的方法によって基板６０２をウエハ状に薄くしてもよい。上記のように基板６０２の第２の表面を一旦所定の距離だけ薄くすると、第２の表面上に金属層を形成してもよい。その場合、金属層は露出した電極に電気的に接続させる。別の実施形態では、電極構造６２０を形成する前に基板６０２を薄くしてもよい。

さらに薄くした後、基板６０２の第２の表面上にヒートシンクを形成してもよい。ヒートシンクを電極構造６２０の露出部に熱的に接続させ、例としてのＭＭＩＣ６００の熱管理を効率的に行うようにしてもよい。

図７は、本発明の一実施形態による、単一ビアホール加工形成用レーザ加工システムの一例を示すブロック図である。システム７００は、超高速レーザ７０２を含み、超高速レーザ７０２はレーザビーム７２０を発生させる。レーザビーム７２０を発生させるために用いられるレーザ源はいずれの超高速短パルスレーザであってもよく、例えばフェムト秒レーザまたはピコ秒レーザなどである。このレーザ源は、レーザ加工分野で通常用いられる任意のタイプの固体利得媒体を含むことが望ましいといえる。固体利得媒体とは例えば、Ｃｒ：ＹＡＧ（ピーク基本波長λ_f＝１５２０ｎｍ）、Ｃｒ：ホーステライト（λ_f＝１２３０〜１２７０ｎｍ）、Ｎｄ：ＹＡＧおよびＮｄ：ＹＶＯ４（λ_f＝１０６４ｎｍ）、Ｎｄ：ＧｄＶＯ４（λ_f＝１０６３ｎｍ）、Ｎｄ：ＹＬＦ（λ_f＝１０４７ｎｍおよび１０５３ｎｍ）、Ｎｄ：ガラス（λ_f＝１０４７〜１０８７ｎｍ）、Ｙｂ：ＹＡＧ（λ_f＝１０３０ｎｍ）、Ｃｒ：ＬｉＳＡＦ（λ_f＝８２６〜８７６ｎｍ）、Ｔｉ：サファイア（λ_f＝７６０〜８２０ｎｍ）、およびＰｒ：ＹＬＦ（λ_f＝６１２ｎｍ）である。これらの固体利得媒体は、標準的な光学ポンプシステムを用いて注入することができる。光学ポンプシステムとは、例えばフラッシュランプ、エルビウムをドープしたグラスファイバ、およびレーザダイオードなどであり、その出力パルスが固体利得媒体に直接結合し得るもの、またはその出力パルスが高調波発生を経た後に固体利得媒体の注入に用いられ得るものである。固体利得媒体は、レーザ発振器、単一パス増幅器および／または複数パス増幅器の１以上として動作するように構成されていてもよい。この要素は、レーザ光を実質的に平行光にする光学素子を含んでいてもよい。

レーザ源は、フーリエ変換によりほぼ限定されたパルスを発生させることが望ましいといえる。超高速レーザ源が望まれ得、その場合、これらのパルスは約１ｎｓ未満、典型的には５０ｐｓ未満の長さを有していてもよい。アブレーションプロセス用に超高速短パルスレーザを用いると、被加工物の熱変形がうまく避けられ、被加工物から材料を除去することが可能となる。この材料の除去は、照射された原子の電子を剥がして、ナノメータからサブナノメータの精度で本質的に材料を気化させることにより行われる。あるいはレーザ源はエキシマレーザシステム（例えば、ＸｅＣｌ、λ_f＝３０８ｎｍ；ＫｒＦ、λ_f＝２４８ｎｍ；ＡｒＦ、λ_f＝１９３ｎｍ；またはＦ₂、λ_f＝１５７ｎｍ）、ダイレーザシステム（例えば、７−ジエチルアミノー４−メチルクマリン、λ_f＝４３５〜５００ｎｍ；安息香酸、２−[６−（エチルアミノ）−３−（エチルイミノ）−２，７−ジメチル−３Ｈ−キサンテン−９−イル]エチルエステル、モノヒドロクロリド、λ_f＝５５５〜６２５ｎｍ；４−ジシアンメチレン−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ−ピラン、λ_f＝５９８〜７１０ｎｍ；または２−（６−（４−ジメチルアミノフェニル）−２，４−ネオペンチレン１，３，５−ヘキサトリエニル）−３−メチルベンゾチアゾリウムパークロレート、λ_f＝７８５〜９００ｎｍ）、またはレーザ加工分野で用いられる他のレーザシステムを含んでいてもよい。

レーザビーム７２０は光路に沿って進んだ後、第１のミラー７０４に入射する。第１のミラー７０４は、レーザビーム７２０の波長で高反射率を有する従来のレーザミラーであってもよい。別の実施形態では、第１のミラー７０４は、ビームホモジナイゼーションを行うＰＺＴ走査ミラーであってもよい。第１のミラー７０４はさらに必要に応じて移動してレーザビーム７２０を第２のミラー７１４および第３のミラー７１６に導く。これによりレーザビーム７２０のビームスポットを基板７０８上で動かし、ビームスポットで走査する。一実施形態では、第１のミラー７０４は、レーザビーム７２０の波長で高反射率を有する従来のＰＺＴ走査ミラーであってもよい。

こうしてレーザビーム７２０は、第１のミラー７０４により反射し光路に沿って進んだ後、第２のミラー７１６に入射する。第２のミラー７１６は、ビームを反射させて光学レンズ７０６と結合させる。一実施形態では、第２のミラー７１６は、少なくともレーザビーム７２０の波長で高反射率を有する従来のレーザミラーであってもよい。別の実施形態では、第２のミラー７１６は、光源７１２が発光した光の少なくとも一部分を透過させ、レーザビーム７２０の波長を実質的に反射させるダイクロイックミラーである。

光学レンズ７０６は、レーザビーム７２０を基板７０８の表面に好適にフォーカスさせるように選択される。一実施形態では、光学レンズ７０６は、比較的焦点距離が短いレーザシステムで用いられる従来の拡大レンズであってもよい。例えば光学レンズは７０６は、開口率０．０６５の２倍レンズであってもよい。

基板７０８は、並行移動ステージ（図７には不図示）に搭載されていてもよい。一実施形態では、並行移動ステージは基板７０８を光学レンズ７０６方向に移動させる機械的並行移動ステージ、例えばＢｕｒｌｅｉｇｈ Ｉｎｃｈｗｏｒｍシステムなどを含んでいてもよい。別の実施形態では、並行移動ステージは一方向のみ（すなわちＸ、Ｙ、Ｚ方向のいずれか）に移動してもよいし、３方向すべてに移動してもよい。さらに別の実施形態では、６段階の自由度を有する並行移動ステージを提供してもよい。その場合、並行移動ステージはｘステージ、ｙステージ、ｚステージを提供し、これらステージが、ロータリーシフトに保持された基板７０８をレーザビーム７２０に対する所望の位置まで移動させる、ブラシも芯もない線形モータステージを含んでいてもよい。これによるとｚを半径方向軸とする円筒状座標系において任意の角度Φでレーザビーム７２０を整合させることができる。一実施形態では、Φをほぼ＋９０度と−９０度との間の任意の角度に設定してもよい。別の実施形態では、Φをアブレーションプロセスの期間中を通して動的に変化させ、それによりレーザビーム７２０と基板７０８の表面との所望の整合を維持するようにしてもよい。そのため並行移動ステージを含む本発明のさらなる実施形態では、並行移動ステージによって基板７０８をレーザビーム７２０に対して移動させることにより、基板７０８をレーザビーム７２０で走査してもよい。

図７の実施形態では、撮像システム７１０を用いて、レーザビーム７２０を基板７０８の対象領域に対して整合させてもよい。レーザビーム７２０が正しい位置で基板７０８に入射することを確実にするため、および加工プロセスの進行を監視するために撮像システム７１０を用いてもよい。一実施形態では、撮像システム７１０は、電荷結合素子（ＣＣＤ）アレイまたはその他のデジタルまたはアナログカメラを含んでいてもよい。撮像システム７１０は表示機構（図示せず）を含んでいてもよく、その場合、システムオペレータはレーザビーム７２０がどこで基板７０８に入射するかを監視することができる。あるいは撮像システムが提供する撮像データをコントローラ（図７には不図示）により受け取り、処理して所望の制御機能を実行するようにしてもよい。一実施形態では、コントローラは従来の演算手段、例えば撮像システム７１０が生成する被加工物の画像を表示するために用いられ得るモニタ（図示せず）を有するパーソナルコンピュータなどであってもよい。

撮像システム７１０を光源７１２およびレーザドリルシステム７００の他の部品と共に用いてもよい。一実施形態では、光源７１２は上手くフォーカスされた光スポットを生成することができる従来の白熱光源である。実施形態のシステムでは、光源７１２からの光とレーザ７０２からの光とが同時にレーザドリルシステムを透過する必要はない。光源７１２を活性化させる前にシャッタ（図示せず）を閉じてレーザビーム７２０がシステムを透過することを防止してもよい。あるいは光源７１２と撮像システム７１０の動作中はレーザ７０２を選択的にオフにしてもよい。

一実施形態では、光源７１２は、直径２ｃｍの光スポット７２２を生成するファイバ案内型光源であってもよい。光源７１２が生成した光スポット７２２は光路に沿って進み、ビームスプリッタ７１４を通過する。一実施形態では、ビームスプリッタ７１４は一部反射型ミラーであってもよいし、実質的に透過型の基板、例えばガラスであってもよい。光スポット７２２は光路に沿って伝搬し続けた後、第２のミラー７１６および光学レンズ７０６に入射する。光スポット７２２は光学レンズ７０６から基板７０８に入射する。光スポット７２２の一部は基板７０８の表面で画像信号７２４として反射し、光路に沿って戻り、光学レンズ７０６と第２のミラー７１６とを通過した後にビームスプリッタ７１４に入射する。ビームスプリッタ７１４は画像信号７２４を反射させて撮像システム７１０に入射させ、それにより基板７０８表面に画像が生成される。

アブレーション中に基板表面にストリームを吹き付けない場合、除去された基板材料の小さい粒子が基板表面上に残って基板に付着し、望ましからぬ起伏を生み出す可能性がある。そこで本発明のさらなる実施形態では、レーザ加工システム７００は、アブレーション中に基板表面全体に気体を吹き付けて材料の破片をアブレーション領域から逸らすファンまたはエアーナイフ（図７には不図示）を含んでいてもよい。

一実施形態では、図２Ａに示したものと類似の矩形ラスタ走査パターンのアブレーション経路によって１４０ｍｍ×１４０ｍｍの正方形のビアホールを形成してもよい。矩形ラスタ走査パターンのアブレーション経路は４００本の水平走査線からなり、各走査線に沿って４００のアブレーション点を等間隔に有する。上記したようにレーザは走査パターンに沿って走査する毎にパルスされ、それにより基板材料の表面をある深さまで除去する。その後このプロセスを所定の層の数だけ、および／または所望の深さを有するビアホールなどの特徴部が形成されるまで繰り返してもよい。本発明の一実施形態では、超高速レーザ１０２は波長３８５ｎｍで動作し、１５ｍＷのフェムト秒パルスを発生し得る。

当業者であれば、望ましい加工特性を提供するために、レーザ加工システムの複数の追加のコンポーネントを本発明の範囲から逸脱することなく含み得ることを認識する。このような追加のコンポーネントは、レーザビームの伝搬を制御するレーザシャッタシステムと、レーザビームのエネルギーをフィルタリングする減衰器と、複数の孔を加工形成するために複数のレーザビーム画像を提供するマスクまたはホログラムシステムと、複数の孔を加工形成するために複数のレーザビーム画像を提供するビームスプリッタと、レーザビームを整形する光学素子とを含むがこれらに限定されない。

本発明を特定の実施形態について図示し説明してきたが、本発明は上記の詳細な点に限定されるわけではない。むしろ詳細については、本発明の請求の範囲の等価物の範囲内で本発明から逸脱することなく、多様な改変が可能である。

図１は、本発明による基板ビアホールを加工形成するプロセスの一例を示すフローチャートである。 図２Ａは、本発明による矩形ビアホールを加工形成するレーザビーム走査経路の一例を示す平面図である。 図２Ｂは、本発明による丸いビアホールを加工形成するレーザビーム走査経路の一例を示す平面図である。 図３は、本発明によるモノリシックマイクロ波集積回路を形成するプロセスの一例を示すフローチャートである。 図４Ａは、本発明によるレーザ加工ビアホールを有する基板の側面図である。 図４Ｂは、本発明によるレーザ加工ビアホールを有する基板の底面図である。 図４Ｃは、本発明によるレーザ加工ビアホールを有する基板の平面図である。 図４Ｄは、本発明による、所定の深さまで延びたレーザ加工ビアホールを有する基板の側面図である。 図５Ａは、本発明の方法による製造段階の、本発明の一実施形態による装置の垂直方向断面図である。 図５Ｂは、本発明の方法による製造段階の、本発明の一実施形態による装置の垂直方向断面図である。 図５Ｃは、本発明の方法による製造段階の、本発明の一実施形態による装置の垂直方向断面図である。 図６Ａは、本発明の別の方法による製造段階の、本発明の別の実施形態による装置の垂直方向断面図である。 図６Ｂは、本発明の上記別の方法による製造段階の、本発明の上記別の実施形態による装置の垂直方向断面図である。 図６Ｃは、本発明の上記別の方法による製造段階の、本発明の上記別の実施形態による装置の垂直方向断面図である。 図６Ｄは、本発明の上記別の方法による製造段階の、本発明の上記別の実施形態による装置の垂直方向断面図である。 図６Ｅは、本発明の上記別の方法による製造段階の、本発明の上記別の実施形態による装置の垂直方向断面図である。 図７は、本発明による基板ビアホールを加工形成するレーザ加工システムの一例を示すブロック図である。 図８は、本発明によるモノリシックマイクロ波集積回路を形成するプロセスの別の例を示すフローチャートである。

Claims (55)

1. 超高速パルスレーザ源を含むレーザ加工システムを用いてサファイア基板内にビアホールを形成する方法であって、
   ａ）基板厚みによって分離された第１の表面と第２の表面とを有する前記サファイア基板を提供する工程と、
   ｂ）前記超高速パルスレーザ源のレーザ光のパルスを、前記サファイア基板の前記第１の表面上に実質的にフォーカスさせてビームスポットとし、フォーカスした各レーザ光パルスが、前記サファイア基板の一部分であって前記サファイア基板の厚みより小さい深さを有する一部分を除去するようにする工程と、
   ｃ）前記フォーカスしたレーザ光パルスの前記ビームスポットで前記サファイア基板の前記第１の表面のビアホール部を走査する工程と、
   ｄ）各レーザ光パルスによって除去される前記サファイア基板の前記一部分が実質的に一定になるように制御する工程と、
   ｅ）前記サファイア基板の前記第１の表面から、前記サファイア基板の前記第２の表面より所定距離にある位置まで延びる前記ビアホールが形成されるまで、工程（ｃ）と工程（ｄ）とを反復する工程と、
   を含む方法。
2. 前記所定距離がゼロである、請求項１に記載の方法。
3. ｆ）前記基板の前記第２の表面を前記所定距離だけ薄くしてウエハ状にする工程をさらに含む、請求項１に記載の方法。
4. 工程（ｄ）が、
   前記サファイア基板の前記第１の表面に対する実質的法線方向に前記サファイア基板を、移動させる工程と、
   前記超高速パルスレーザ源の前記レーザ光パルスを実質的に再フォーカスさせる工程と、
   の１以上を含む、請求項１に記載の方法。
5. ｆ）前記サファイア基板の前記第１の表面の少なくとも前記ビアホール部に選択的にストリームを吹き付けることにより、破片を前記ビアホール部から逸らす工程をさらに含む、請求項１に記載の方法。
6. 工程（ｃ）が、前記サファイア基板を、前記サファイア基板の前記第１の表面と同一平面上の傾斜角、回転角および半径方向の１以上に移動させる工程を含む、請求項１に記載の方法。
7. ｆ）前記サファイア基板の前記第１の表面の少なくとも前記ビアホール部の撮像データを、撮像システムによって得る工程をさらに含む、請求項１に記載の方法。
8. ｇ）前記撮像データに応じて工程（ｂ）から（ｅ）の１以上を制御する工程をさらに含む、請求項７に記載の方法。
9. 工程（ａ）が、前記サファイア基板の前記第１の表面上に溶解可能な表面保護層を形成する工程をさらに含み、
   工程（ｂ）が、前記超高速パルスレーザ源の前記レーザ光パルスを、前記表面保護層上に実質的にフォーカスさせてビームスポットとすることにより、前記サファイア基板を除去する前に前記表面保護層の前記ビアホール部を除去する工程を含む、請求項１に記載の方法。
10. ｇ）前記表面保護層を除去する工程をさらに含む、請求項９に記載の方法。
11. 前記ビアホール部が矩形断面を有し、
    工程（ｃ）が、前記ビームスポットによりラスタ走査パターンで走査することを含む、請求項１に記載の方法。
12. 前記ビアホール部が丸い断面を有し、
    工程（ｃ）が、前記ビームスポットにより螺旋状の切り抜き走査パターンで走査することを含む、請求項１に記載の方法。
13. ビアホールを有する基板上に半導体デバイスを形成する方法であって、
    ａ）第１の表面と第２の表面とを有する電気的絶縁性の材料を含む基板を提供する工程と、
    ｂ）前記基板の前記第２の表面上の少なくとも一部分にアブレーションバッファ層を形成する工程と、
    ｃ）前記基板の前記第２の表面上の露出した部分に半導体層を形成する工程と、
    ｄ）超高速パルスレーザ源のレーザ光のパルスを、前記基板の前記第１の表面上に実質的にフォーカスさせてビームスポットとし、フォーカスした各レーザ光パルスが、前記基板の一部分を除去するようにする工程と、
    ｅ）前記基板の前記第１の表面から前記アブレーションバッファ層まで延びる前記ビアホールが形成されるまで、前記フォーカスしたレーザ光パルスの前記ビームスポットで前記基板の前記第１の表面のビアホール部を走査することにより、前記アブレーションバッファ層の一部分を露出させる工程と、
    ｆ）前記アブレーションバッファ層の前記露出した一部分をエッチングすることにより、前記半導体層のコンタクト部を露出させる工程と、
    ｇ）前記基板の前記第１の表面上に電極を形成して、前記電極が前記ビアホールを介して前記半導体層の前記コンタクト部に電気的に接続するようにする工程と、
    を含む方法。
14. 工程（ｅ）が、前記基板の前記第１の表面に対する実質的法線方向に前記基板を移動させることにより、各レーザ光パルスによって除去される前記基板の前記一部分が実質的に一定になるように制御する工程をさらに含む、請求項１３に記載の方法。
15. 前記基板を、前記アブレーションバッファ層の厚みより小さい段階ずつ、前記基板の前記第１の表面に対する実質的法線方向に移動させる、請求項１４に記載の方法。
16. 工程（ｅ）が、前記基板の前記第１の表面に対する実質的法線方向に前記ビームスポットを移動させることにより、各レーザ光パルスによって除去される前記基板の前記一部分が実質的に一定になるように制御する工程をさらに含む、請求項１３に記載の方法。
17. 前記超高速パルスレーザ源の前記レーザ光パルスを実質的に再フォーカスさせることによって前記ビームスポットを移動させる、請求項１６に記載の方法。
18. ｈ）前記基板の前記第１の表面の少なくとも前記ビアホール部に選択的にストリームを吹き付けることにより、破片を前記ビアホール部から逸らす工程をさらに含む、請求項１３に記載の方法。
19. 工程（ｅ）が、前記基板を、前記基板の前記第１の表面と同一平面上の傾斜角、回転角および半径方向の１以上に移動させる工程を含む、請求項１３に記載の方法。
20. ｈ）前記基板の前記第１の表面の少なくとも前記ビアホール部の撮像データを、撮像システムによって得る工程をさらに含む、請求項１３に記載の方法。
21. ｉ）前記撮像データに応じて工程（ｄ）および（ｅ）の１以上を制御する工程をさらに含む、請求項２０に記載の方法。
22. 工程（ａ）が、前記基板の前記第１の表面上に表面保護層を形成する工程をさらに含み、
    工程（ｃ）が、前記超高速パルスレーザ源の前記レーザ光パルスを、前記表面保護層上に実質的にフォーカスさせてビームスポットとすることにより、前記基板を除去する前に前記表面保護層の前記ビアホール部を除去する工程を含む、請求項１３に記載の方法。
23. ｈ）工程（ｅ）の後に、溶解可能な前記表面保護層を溶解させる工程をさらに含む、請求項２２に記載の方法。
24. 前記ビアホール部が矩形断面を有し、
    工程（ｅ）が、前記ビームスポットによりラスタ走査パターンで走査することを含む、請求項１３に記載の方法。
25. 前記ビアホール部が丸い断面を有し、
    工程（ｅ）が、前記ビームスポットにより螺旋状走査をすることを含む、請求項１３に記載の方法。
26. 工程（ｂ）が、前記基板の前記第２の表面上に二酸化シリコン層およびアモルファスダイヤモンド層の一方を形成する工程を含む、請求項１３に記載の方法。
27. 工程（ｇ）が、前記基板の前記第１の表面上にヒートシンクを形成し、前記ヒートシンクが前記ビアホールを介して、前記半導体デバイスの前記コンタクト部および前記アブレーションバッファ層の側壁部の少なくとも一方と熱的に接続するようにする工程を含む、請求項１３に記載の方法。
28. 工程（ｇ）が、前記基板の前記第１の表面上にグラウンド面を形成し、前記グラウンド面が前記ビアホールを介して、前記半導体デバイスの前記コンタクト部および前記アブレーションバッファ層の側壁部の少なくとも一方と電気的に接続するようにする工程を含む、請求項１３に記載の方法。
29. 第１の表面と、
    第２の表面と、
    超高速レーザー加工を用いて形成した、前記第１の表面から前記第２の表面まで延びるビアホールと、
    を含むサファイア基板。
30. 前記ビアホールが１００ｎｍ以上の高さを有する、請求項２９に記載のサファイヤ基板。
31. 前記ビアホールが、
    前記サファイア基板の前記第１の表面に形成された１μｍ²と１ｍｍ²との間の第１の開口領域と、
    前記サファイア基板の前記第２の表面に形成された１μｍ²と１ｍｍ²との間の第２の開口領域と、
    を含む、請求項２９に記載のサファイア基板。
32. 前記ビアホールが、前記基板の前記第１の表面と鋭角を成す１以上の傾斜した側壁を含む、請求項２９に記載のサファイア基板。
33. 約１００ｎｍ未満の深さを有する前記ビアホール周囲に設けられ、実質的に化学的ダメージを呈さない減少した熱影響領域をさらに含む、請求項２９に記載のサファイア基板。
34. モノリシックマイクロ波集積回路であって、
    第１の表面と、第２の表面と、前記第１の表面から前記第２の表面まで延びるビアホールとを有し、サファイア材料および炭化シリコン材料の一方から形成されている、基板と、
    前記基板の前記第２の表面に接続され、複数のマイクロ波回路要素を含む半導体層と、
    前記基板の前記第１の表面上に形成され、前記ビアホールを介して前記半導体層と電気的に接続している電極と、
    を含むモノリシックマイクロ波集積回路。
35. 前記ビアホールが、前記基板の前記第１の表面から前記基板の前記第２の表面方向に１００ｎｍ以上の距離だけ延びている、請求項３４に記載のモノリシックマイクロ波集積回路。
36. 前記ビアホールが、
    前記基板の前記第１の表面に形成された１μｍ²と１ｍｍ²との間の第１の開口領域と、
    前記基板の前記第２の表面に形成された１μｍ²と１ｍｍ²との間の第２の開口領域と、
    を含む、請求項３４に記載のモノリシックマイクロ波集積回路。
37. 前記ビアホールが、前記基板の前記第１の表面と鋭角を成す１以上の傾斜した側壁を含む、請求項３４に記載のモノリシックマイクロ波集積回路。
38. 前記基板が、約１００ｎｍ未満の深さを有する前記ビアホール周囲に設けられ、実質的に化学的ダメージを呈さない減少した熱影響領域をさらに含む、請求項３４に記載のモノリシックマイクロ波集積回路。
39. 前記電極が前記ビアホールを介して前記半導体層と熱的に接続している、請求項３４に記載のモノリシックマイクロ波集積回路。
40. 前記半導体層がＧａＮ半導体層である、請求項３４に記載のモノリシックマイクロ波集積回路。
41. 前記基板の前記第２の表面上の少なくとも一部分に形成されたアブレーションバッファ層をさらに含み、
    前記半導体層が、前記アブレーションバッファ層上および前記基板の前記第２の表面の露出した部分上に形成されており、
    前記ビアホールが前記アブレーションバッファ層を貫通している、請求項３４に記載のモノリシックマイクロ波集積回路。
42. 前記アブレーションバッファ層が、二酸化シリコンおよびアモルファスダイヤモンドの一方から形成されている、請求項４１に記載のモノリシックマイクロ波集積回路。
43. 基板上に半導体デバイスを形成する方法であって、
    ａ）第１の表面と第２の表面とを有する電気的絶縁性の材料を含む基板を提供する工程と、
    ｂ）前記基板の前記第１の表面上に半導体層を形成する工程と、
    ｃ）前記半導体層をエッチングしてアブレーション窓を形成することにより、前記基板のビアホール部を露出させる工程と、
    ｄ）超高速パルスレーザ源のレーザ光のパルスを、前記基板の前記露出したビアホール部上に実質的にフォーカスさせてビームスポットとし、フォーカスした各レーザ光パルスが前記基板の一部分を除去するようにする工程と、
    ｅ）前記基板の前記第１の表面から、前記基板の前記第２の表面より所定の距離以内の位置まで延びる前記ビアホールが実質的に形成されるまで、前記フォーカスしたレーザ光パルスの前記ビームスポットで前記基板の前記第１の表面の前記ビアホール部を走査する工程と、
    ｆ）前記基板の少なくとも前記ビアホール部上に電極構造を形成する工程と、
    を含む方法。
44. 工程（ｄ）の前に、前記半導体層上および前記基板の任意の露出部上に表面保護層を形成する工程と、
    工程（ｅ）の後に前記表面保護層を除去する工程と、
    をさらに含む、請求項４３に記載の方法。
45. ｇ）前記半導体層をエッチングして１以上のコンタクト窓を形成することにより、１以上の回路要素のコンタクト部を露出させる工程をさらに含み、
    工程（ｆ）が、前記１以上の回路要素の前記コンタクト部上に前記電極構造を形成する工程をさらに含む、請求項４３に記載の方法。
46. ｇ）前記基板の前記第２の表面を前記所定距離だけ薄くすることにより、前記電極の一部分を露出させる工程をさらに含む、請求項４３に記載の方法。
47. ｈ）前記基板の前記第２の表面上に、前記電極に電気的に接続する金属層を形成する工程をさらに含む、請求項４６に記載の方法。
48. ｈ）前記基板の前記第２の表面上に、前記電極に熱的に接続するヒートシンクを形成する工程をさらに含む、請求項４６に記載の方法。
49. 工程（ｅ）が、前記基板の前記第１の表面に対する実質的法線方向に前記基板および前記ビームスポットの１以上を移動させることにより、各レーザ光パルスによって除去される前記基板の前記一部分が実質的に一定になるように制御する工程をさらに含む、請求項４３に記載の方法。
50. ｇ）前記基板の前記第１の表面の少なくとも前記ビアホール部に選択的にストリームを吹き付けることにより、アブレーション破片を前記ビアホール部から逸らす工程をさらに含む、請求項４３に記載の方法。
51. 工程（ｅ）が、前記基板を、前記基板の前記第１の表面と同一平面上の傾斜角、回転角および半径方向の１以上に移動させる工程を含む、請求項４３に記載の方法。
52. ｇ）前記基板の前記第１の表面の少なくとも前記ビアホール部の撮像データを、撮像システムによって得る工程をさらに含む、請求項４３に記載の方法。
53. ｈ）前記撮像データに応じて工程（ｂ）および（ｆ）の１以上を制御する工程をさらに含む、請求項５２に記載の方法。
54. 前記ビアホールが矩形断面を有し、
    工程（ｅ）が、前記ビームスポットによりラスタ走査パターンで走査することを含む、請求項４３に記載の方法。
55. 前記ビアホール部が丸い断面を有し、
    工程（ｅ）が、前記ビームスポットにより螺旋状走査をすることを含む、請求項４３に記載の方法。

Images