JPH07118619B2 - 抵抗帰還型増幅器 - Google Patents
抵抗帰還型増幅器Info
- Publication number
- JPH07118619B2 JPH07118619B2 JP1109722A JP10972289A JPH07118619B2 JP H07118619 B2 JPH07118619 B2 JP H07118619B2 JP 1109722 A JP1109722 A JP 1109722A JP 10972289 A JP10972289 A JP 10972289A JP H07118619 B2 JPH07118619 B2 JP H07118619B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrodes
- electrode lead
- lead conductor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、主としてマイクロ波帯で使われる集積回路
であるMMIC（モノリシックマイクロ波集積回路）の改良
に関するものである。更に、詳しく言えば、抵抗帰還型
増幅器において、抵抗で構成される帰還回路の改良に関
するものである。
であるMMIC（モノリシックマイクロ波集積回路）の改良
に関するものである。更に、詳しく言えば、抵抗帰還型
増幅器において、抵抗で構成される帰還回路の改良に関
するものである。
MMICはマイクロ波帯で使われるモノリシックICの総称で
あって、通常、GaAs基板上にGaAsFET（GaAs電界効果ト
ランジスタ）やHEMT（High Electron Mobility Transis
tor）等の高周波トランジスタの能動素子を抵抗やコン
デンサ等の受動素子と共に集積化して作られたものであ
る。MMICには、低雑音増幅器、高出力増幅器、スイッ
チ、移相器等様々な種類のものがあるが、マイクロ波増
幅器への応用が多い。
あって、通常、GaAs基板上にGaAsFET（GaAs電界効果ト
ランジスタ）やHEMT（High Electron Mobility Transis
tor）等の高周波トランジスタの能動素子を抵抗やコン
デンサ等の受動素子と共に集積化して作られたものであ
る。MMICには、低雑音増幅器、高出力増幅器、スイッ
チ、移相器等様々な種類のものがあるが、マイクロ波増
幅器への応用が多い。
第３図はMMICの１例として、広帯域増幅器の等価回路を
示したものである。図中、ＴはGaAsFETまたはHEMT等の
トランジスタ、Ｇ、Ｄ、ＳはトランジスタＴのゲート電
極、ドレイン電極、ソース電極を示す。C1〜C4はコンデ
ンサ、L1〜L7はインダクタ、Ｒは抵抗を示す。この回路
の特徴は、第３図から分るように、トランジスタＴのド
レイン電極Ｄ（出力端子）とゲート電極Ｇ（入力端子）
とを接続するC3、L5、Ｒの直列回路によって、帰還がか
けられていることである。この帰還をかけることにより
広帯域な増幅特性を実現することが出来る。第４図は第
３図に示す各回路定数の最適化を図りシミュレーション
により求めた利得の周波数特性である。この図から分る
ように、約2GHzから18GHzに至る広帯域で平坦な利得が
得られる。
示したものである。図中、ＴはGaAsFETまたはHEMT等の
トランジスタ、Ｇ、Ｄ、ＳはトランジスタＴのゲート電
極、ドレイン電極、ソース電極を示す。C1〜C4はコンデ
ンサ、L1〜L7はインダクタ、Ｒは抵抗を示す。この回路
の特徴は、第３図から分るように、トランジスタＴのド
レイン電極Ｄ（出力端子）とゲート電極Ｇ（入力端子）
とを接続するC3、L5、Ｒの直列回路によって、帰還がか
けられていることである。この帰還をかけることにより
広帯域な増幅特性を実現することが出来る。第４図は第
３図に示す各回路定数の最適化を図りシミュレーション
により求めた利得の周波数特性である。この図から分る
ように、約2GHzから18GHzに至る広帯域で平坦な利得が
得られる。
第５図は、第３図の等価回路のトランジスタＴ部分と帰
還回路C3、L5、Ｒの部分をMMICのパターン図として示し
たものである。この図ではトランジスタＴのゲート電極
Ｇは２本に分岐した電極部分G1、G2を有するものとして
示されている。それぞれのゲート電極部分G1、G2は例え
ば、ゲート長0.25μｍ、単位ゲート幅50μｍ（トランジ
スタとしての全ゲート幅100μｍ）である。この場合、
ドレイン電極Ｄは１個でよいが、ソース電極は第５図に
示すように２個、すなわちS1、S2が必要となる。それぞ
れのソース電極S1、S2は第３図に示すように、接地され
ていなければならない。MMICではGHz以上の極めて高い
周波数での動作が要求されるので、接地については出来
るだけ接地インダクタンスが小さくなるように工夫がな
されている。MMICの接地電極は通常基板の裏面に形成さ
れている。第６図はソース電極の接地法の１例を示した
ものであり、第５図の線Ｂ−Ｂ′に沿った断面を示して
いる。この図で、（１）はGaAs基板、（２）はソース電
極S1の引出し部、（20）は接地電極である。（30）は基
板（１）に開けられた穴であり、バイアホールと呼ばれ
る。この図から分るようにソース電極S1、S2は引出し部
（２）の下に設けられたバイアホール（30）を通じて直
接基板裏面の接地電極（20）に接続され、結果として最
小のソースインダクタンスを実現できる。基板（１）の
厚さは100〜200μｍ程度が普通であり、バイアホール
（30）の直径は基板（１）の厚さ以上の寸法が必要であ
る。そのため、引出し部（２）のパターンサイズとして
は、200μｍ角乃至300μｍ角程度が必要である。帰還回
路部は第５図に示されるように、コンデンサC3と抵抗Ｒ
の直径回路で構成され、ソース電極（S2）及びその引出
し部（２）を回避するようにドレイン電極Ｄからゲート
電極Ｇに接続される。
還回路C3、L5、Ｒの部分をMMICのパターン図として示し
たものである。この図ではトランジスタＴのゲート電極
Ｇは２本に分岐した電極部分G1、G2を有するものとして
示されている。それぞれのゲート電極部分G1、G2は例え
ば、ゲート長0.25μｍ、単位ゲート幅50μｍ（トランジ
スタとしての全ゲート幅100μｍ）である。この場合、
ドレイン電極Ｄは１個でよいが、ソース電極は第５図に
示すように２個、すなわちS1、S2が必要となる。それぞ
れのソース電極S1、S2は第３図に示すように、接地され
ていなければならない。MMICではGHz以上の極めて高い
周波数での動作が要求されるので、接地については出来
るだけ接地インダクタンスが小さくなるように工夫がな
されている。MMICの接地電極は通常基板の裏面に形成さ
れている。第６図はソース電極の接地法の１例を示した
ものであり、第５図の線Ｂ−Ｂ′に沿った断面を示して
いる。この図で、（１）はGaAs基板、（２）はソース電
極S1の引出し部、（20）は接地電極である。（30）は基
板（１）に開けられた穴であり、バイアホールと呼ばれ
る。この図から分るようにソース電極S1、S2は引出し部
（２）の下に設けられたバイアホール（30）を通じて直
接基板裏面の接地電極（20）に接続され、結果として最
小のソースインダクタンスを実現できる。基板（１）の
厚さは100〜200μｍ程度が普通であり、バイアホール
（30）の直径は基板（１）の厚さ以上の寸法が必要であ
る。そのため、引出し部（２）のパターンサイズとして
は、200μｍ角乃至300μｍ角程度が必要である。帰還回
路部は第５図に示されるように、コンデンサC3と抵抗Ｒ
の直径回路で構成され、ソース電極（S2）及びその引出
し部（２）を回避するようにドレイン電極Ｄからゲート
電極Ｇに接続される。
上述のようにして帰還回路部を設ける場合において問題
になることは、ソース電極を接地するためのバイアホー
ル部が比較的大きな面積を占めていることである。すな
わち、ソース電極及びその引出し部を回避する帰還回路
の迂回距離が長くなることである。第３図のインダクタ
L5は帰還回路の迂回に必要な線路の等価的なインダクタ
ンスを表わしているが、その迂回距離が長くなるとイン
ダクタンスL5のインダクタンスが大きくなるので、MMIC
の性能を高くすることができなくなる。つまり、シミュ
レーションで良好な性能が得られてもパターン図上で実
現不可能な場合が生ずる。また、帰還回路の迂回距離が
長くなるとその帰還回路が占有するが面積が大きくなる
という問題点が生ずる。
になることは、ソース電極を接地するためのバイアホー
ル部が比較的大きな面積を占めていることである。すな
わち、ソース電極及びその引出し部を回避する帰還回路
の迂回距離が長くなることである。第３図のインダクタ
L5は帰還回路の迂回に必要な線路の等価的なインダクタ
ンスを表わしているが、その迂回距離が長くなるとイン
ダクタンスL5のインダクタンスが大きくなるので、MMIC
の性能を高くすることができなくなる。つまり、シミュ
レーションで良好な性能が得られてもパターン図上で実
現不可能な場合が生ずる。また、帰還回路の迂回距離が
長くなるとその帰還回路が占有するが面積が大きくなる
という問題点が生ずる。
この発明は上述の問題点を解決するためになされたもの
であって、帰還回路の迂回を不要とする抵抗帰還型増幅
器を影響することを目的とする。
であって、帰還回路の迂回を不要とする抵抗帰還型増幅
器を影響することを目的とする。
この発明に係る抵抗帰還型増幅器は、互いに平行に、か
つ、一定の間隔を隔ててゲート電極引出し導体から伸延
された二つのゲート電極と、上記二つのゲート電極の間
に互いに平行に、かつ、上記ゲート電極とも平行に、一
定の間隔を隔てて上記ゲート電極引出し導体と反対側に
位置するドレイン電極引出し導体から伸延された二つの
ドレイン電極と、上記二つのゲート電極の両外側に上記
両ゲート電極にそれぞれ対向して設けられた二つのソー
ス電極と、上記二つのドレイン電極の間に設けられ、一
端部が上記ゲート電極引出し導体に、他端部が上記ドレ
イン電極引出し導体にそれぞれ接続された帰還抵抗とを
備えている。
つ、一定の間隔を隔ててゲート電極引出し導体から伸延
された二つのゲート電極と、上記二つのゲート電極の間
に互いに平行に、かつ、上記ゲート電極とも平行に、一
定の間隔を隔てて上記ゲート電極引出し導体と反対側に
位置するドレイン電極引出し導体から伸延された二つの
ドレイン電極と、上記二つのゲート電極の両外側に上記
両ゲート電極にそれぞれ対向して設けられた二つのソー
ス電極と、上記二つのドレイン電極の間に設けられ、一
端部が上記ゲート電極引出し導体に、他端部が上記ドレ
イン電極引出し導体にそれぞれ接続された帰還抵抗とを
備えている。
この発明に係る抵抗帰還型増幅器は、上記の如く構成さ
れているので、帰還抵抗は、ソース電極を迂回すること
なく設けることができ、増幅器の高性能化および小型化
が可能となる。
れているので、帰還抵抗は、ソース電極を迂回すること
なく設けることができ、増幅器の高性能化および小型化
が可能となる。
第１図はこの発明の一実施例を示すものである。この図
において、（３）はドレイン電極D1、D2の引出し導体を
示す。この図から分るように、ドレイン電極引出し導体
（３）は、ゲート電極G1、G2の先端部よりもさらにゲー
ト電極引出し導体（８）よりも離れた位置に、ゲート電
極引出し導体（３）と同一直線上に位置するように配置
されている。このドレイン電極引出し導体（３）からド
レイン電極D1、D2が、ゲート電極G1、G2の間に、これら
と平行にかつ互いに間隔を隔てるように設けられてい
る。このようなドレイン電極D1、D2の間に、帰還抵抗
（４）が、ドレイン電極D1、D2の長さ方向に沿って配置
されている。この例では、抵抗（４）は半導体層で形成
されている。また、この抵抗（４）の両端にはオーム性
電極（５）、（６）が形成され、一方の電極（５）はエ
アブリッジ（７）を介してゲート電極引出し導体（８）
に接続され、また他方の電極（６）はエアブリッジ
（９）を介して直流阻止用MIM（Metal−Insulator−Met
al）コンデンサ（10）に接続されている。このMIMコン
デンサ（10）はドレイン電極引出し導体（３）上に形成
されている、第２図は第１図の線Ａ−Ａ′に沿った断面
を示すものである。この図から分かるように、MIMコン
デンサ（10）は金属膜（３）−誘電体膜（101）−金属
膜（102）の３層構造の平行平板型コンデンサであり、
この実施例では、ドレイン電極引出し導体（３）がMIM
コンデンサ（10）の下地電極を兼ねている。MIMコンデ
ンサ（10）の上地電極、すなわち金属膜（102）はエア
ブリッジ（９）に接続されている。
において、（３）はドレイン電極D1、D2の引出し導体を
示す。この図から分るように、ドレイン電極引出し導体
（３）は、ゲート電極G1、G2の先端部よりもさらにゲー
ト電極引出し導体（８）よりも離れた位置に、ゲート電
極引出し導体（３）と同一直線上に位置するように配置
されている。このドレイン電極引出し導体（３）からド
レイン電極D1、D2が、ゲート電極G1、G2の間に、これら
と平行にかつ互いに間隔を隔てるように設けられてい
る。このようなドレイン電極D1、D2の間に、帰還抵抗
（４）が、ドレイン電極D1、D2の長さ方向に沿って配置
されている。この例では、抵抗（４）は半導体層で形成
されている。また、この抵抗（４）の両端にはオーム性
電極（５）、（６）が形成され、一方の電極（５）はエ
アブリッジ（７）を介してゲート電極引出し導体（８）
に接続され、また他方の電極（６）はエアブリッジ
（９）を介して直流阻止用MIM（Metal−Insulator−Met
al）コンデンサ（10）に接続されている。このMIMコン
デンサ（10）はドレイン電極引出し導体（３）上に形成
されている、第２図は第１図の線Ａ−Ａ′に沿った断面
を示すものである。この図から分かるように、MIMコン
デンサ（10）は金属膜（３）−誘電体膜（101）−金属
膜（102）の３層構造の平行平板型コンデンサであり、
この実施例では、ドレイン電極引出し導体（３）がMIM
コンデンサ（10）の下地電極を兼ねている。MIMコンデ
ンサ（10）の上地電極、すなわち金属膜（102）はエア
ブリッジ（９）に接続されている。
上述の実施例では、帰還抵抗（４）として半導体層を用
いたが、金属抵抗であってもよい。また、帰還抵抗
（４）とゲート電極組引出し導体（８）及びMIMコンデ
ンサ（10）との接続にはエアブリッジ（７）、（９）を
用いたが、通常の配線でもよい。また、MIMコンデンサ
（10）はドレイン電極引出し導体（３）上に形成されて
いるが、基板（１）に形成してもよい。更に、MIMコン
デンサ（10）はゲート電極引出し導体（８）上あるいは
ゲート電極側の基板（１）上に配置してもよいことは言
うまでもない。更にまた、トランジスタは２本に分岐し
たゲート電極部分G1、G2を有するものを例に取っている
が、この発明は多数のゲート電極を有するトランジスラ
に対しても容易に実施可能である。むしろ、多数のゲー
ト電極を有するトランジスタの方がこの発明の効果はよ
り顕著なものとなる。すなわち、高出力トランジスタは
通常、数10本のゲート電極を有し、トランジスタ寸法は
大きくなるので、第５図に示すような従来の方法では帰
還回路のインダクタンスが大きくなりその帰還回路を構
成することは不可能になるが、この発明では容易に可能
である。
いたが、金属抵抗であってもよい。また、帰還抵抗
（４）とゲート電極組引出し導体（８）及びMIMコンデ
ンサ（10）との接続にはエアブリッジ（７）、（９）を
用いたが、通常の配線でもよい。また、MIMコンデンサ
（10）はドレイン電極引出し導体（３）上に形成されて
いるが、基板（１）に形成してもよい。更に、MIMコン
デンサ（10）はゲート電極引出し導体（８）上あるいは
ゲート電極側の基板（１）上に配置してもよいことは言
うまでもない。更にまた、トランジスタは２本に分岐し
たゲート電極部分G1、G2を有するものを例に取っている
が、この発明は多数のゲート電極を有するトランジスラ
に対しても容易に実施可能である。むしろ、多数のゲー
ト電極を有するトランジスタの方がこの発明の効果はよ
り顕著なものとなる。すなわち、高出力トランジスタは
通常、数10本のゲート電極を有し、トランジスタ寸法は
大きくなるので、第５図に示すような従来の方法では帰
還回路のインダクタンスが大きくなりその帰還回路を構
成することは不可能になるが、この発明では容易に可能
である。
この発明は、以上述べたように構成されているので、帰
還抵抗はソース電極を迂回することなく設けることがで
き、増幅器の高性能化および小型化が可能となる。
還抵抗はソース電極を迂回することなく設けることがで
き、増幅器の高性能化および小型化が可能となる。
第１図はこの発明の一実施例を示す図、第２図は第１図
の一部断面を示す図、第３図はモノリシックマイクロ波
集積回路の１例を示す図、第４図は第３図の回路の利得
の周波数特性を示す図、第５図は第３図の主要部のパタ
ーンを示す図、第６図は第５図の一部断面を示す図であ
る。 図中、（３）はドレイン電極引出し導体、（４）は帰還
抵抗、（８）はゲート電極引出し導体、（10）は直流阻
止用コンデンサ、（G1）、（G2）はゲート電極、
（D1）、（D2）はドレイン電極、である。 なお、各図中同一符号は同一又は相当部分を示す。
の一部断面を示す図、第３図はモノリシックマイクロ波
集積回路の１例を示す図、第４図は第３図の回路の利得
の周波数特性を示す図、第５図は第３図の主要部のパタ
ーンを示す図、第６図は第５図の一部断面を示す図であ
る。 図中、（３）はドレイン電極引出し導体、（４）は帰還
抵抗、（８）はゲート電極引出し導体、（10）は直流阻
止用コンデンサ、（G1）、（G2）はゲート電極、
（D1）、（D2）はドレイン電極、である。 なお、各図中同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｆ 1/34 8839−5Ｊ
Claims (1)
- 【請求項１】互いに平行に、かつ、一定の間隔を隔てて
ゲート電極引出し導体から伸延された二つのゲート電極
と、 上記二つのゲート電極の間に互いに平行に、かつ、上記
ゲート電極とも平行に、一定の間隔を隔てて上記ゲート
電極引出し導体と反対側に位置するドレイン電極引出し
導体から伸延された二つのドレイン電極と、 上記二つのゲート電極の両外側に上記両ゲート電極にそ
れぞれ対向して設けられた二つのソース電極と、 上記二つのドレイン電極の間に設けられ、一端部が上記
ゲート電極引出し導体に、他端部が上記ドレイン電極引
出し導体にそれぞれ接続された帰還抵抗と を備えた抵抗帰還型増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109722A JPH07118619B2 (ja) | 1989-04-27 | 1989-04-27 | 抵抗帰還型増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1109722A JPH07118619B2 (ja) | 1989-04-27 | 1989-04-27 | 抵抗帰還型増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02288409A JPH02288409A (ja) | 1990-11-28 |
| JPH07118619B2 true JPH07118619B2 (ja) | 1995-12-18 |
Family
ID=14517567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1109722A Expired - Lifetime JPH07118619B2 (ja) | 1989-04-27 | 1989-04-27 | 抵抗帰還型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118619B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5022683B2 (ja) | 2006-11-30 | 2012-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5100185B2 (ja) | 2007-04-02 | 2012-12-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP5106041B2 (ja) | 2007-10-26 | 2012-12-26 | 株式会社東芝 | 半導体装置 |
| JP2009111217A (ja) | 2007-10-31 | 2009-05-21 | Toshiba Corp | 半導体装置 |
| JP2009176930A (ja) | 2008-01-24 | 2009-08-06 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2009239816A (ja) * | 2008-03-28 | 2009-10-15 | Icom Inc | 増幅器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6263477A (ja) * | 1985-09-14 | 1987-03-20 | Sharp Corp | 電界効果トランジスタ |
| JPS6377165A (ja) * | 1986-09-19 | 1988-04-07 | Mitsubishi Electric Corp | 半導体装置 |
-
1989
- 1989-04-27 JP JP1109722A patent/JPH07118619B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02288409A (ja) | 1990-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6377125B1 (en) | Distributed amplifier having separately biased sections | |
| JP6526192B2 (ja) | 単一の直列キャパシタ及び分路キャパシタ構成要素を結合した出力整合ネットワーク | |
| US5166639A (en) | High gain mololithic microwave integrated circuit amplifier | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| JPH07118619B2 (ja) | 抵抗帰還型増幅器 | |
| JPH0878976A (ja) | 無効補償の電力トランジスタ回路 | |
| JP3004882B2 (ja) | スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置 | |
| US6768153B2 (en) | Semiconductor device | |
| JP3455413B2 (ja) | 半導体装置 | |
| JP3062358B2 (ja) | マイクロ波集積回路素子 | |
| JP3279282B2 (ja) | 高周波半導体装置 | |
| JP3143897B2 (ja) | モノリシック高周波ｉｃ | |
| JP3077636B2 (ja) | モノリシックマイクロ波集積回路 | |
| US6469331B2 (en) | Monolithic integrated circuit with several capacitors forming bypass to ground | |
| JPH07321130A (ja) | 半導体装置 | |
| JPH11204728A (ja) | 高周波半導体装置 | |
| JPS61263146A (ja) | 半導体装置 | |
| JP3499495B2 (ja) | マイクロ波半導体増幅器 | |
| JP3667136B2 (ja) | 高周波電力増幅器モジュール | |
| JP2870503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH1154699A (ja) | 高周波集積回路装置 | |
| JPH02284457A (ja) | コンデンサ及び該コンデンサを備えた半導体集積回路 | |
| JPH0354428Y2 (ja) | ||
| JP3402795B2 (ja) | 半導体装置 | |
| JPH04261206A (ja) | 増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 14 |