JP2001060593A - ヘテロ接合型バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合型バイポーラトランジスタおよびその製造方法Info
- Publication number
- JP2001060593A JP2001060593A JP11232671A JP23267199A JP2001060593A JP 2001060593 A JP2001060593 A JP 2001060593A JP 11232671 A JP11232671 A JP 11232671A JP 23267199 A JP23267199 A JP 23267199A JP 2001060593 A JP2001060593 A JP 2001060593A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- layer
- bipolar transistor
- substrate
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 67
- 239000000758 substrate Substances 0.000 claims abstract description 174
- 239000002184 metal Substances 0.000 claims abstract description 100
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000005498 polishing Methods 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 25
- 238000001312 dry etching Methods 0.000 claims description 19
- 238000000206 photolithography Methods 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 16
- 239000007788 liquid Substances 0.000 claims description 16
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005192 partition Methods 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 299
- 239000010931 gold Substances 0.000 description 15
- 230000017525 heat dissipation Effects 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000000926 separation method Methods 0.000 description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 230000006378 damage Effects 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- -1 oxygen ions Chemical class 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- 239000002699 waste material Substances 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000000191 radiation effect Effects 0.000 description 4
- 239000004570 mortar (masonry) Substances 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- DOSMHBDKKKMIEF-UHFFFAOYSA-N 2-[3-(diethylamino)-6-diethylazaniumylidenexanthen-9-yl]-5-[3-[3-[4-(1-methylindol-3-yl)-2,5-dioxopyrrol-3-yl]indol-1-yl]propylsulfamoyl]benzenesulfonate Chemical compound C1=CC(=[N+](CC)CC)C=C2OC3=CC(N(CC)CC)=CC=C3C(C=3C(=CC(=CC=3)S(=O)(=O)NCCCN3C4=CC=CC=C4C(C=4C(NC(=O)C=4C=4C5=CC=CC=C5N(C)C=4)=O)=C3)S([O-])(=O)=O)=C21 DOSMHBDKKKMIEF-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 放熱性を改善でき、エミッタインダクタンス
を低減できるヘテロ接合型バイポーラトランジスタを提
供する。 【解決手段】 半導体基板１３の表面側に積層されたエ
ミッタ層１、ベース層２およびコレクタ層３と、基板裏
面に設けられた金属からなるヒートシンク層１２とを備
える。エミッタ層１、ベース層２、コレクタ層３および
基板１３をバイアホール１０が貫通している。エミッタ
層１の表面電極４とヒートシンク層１２とがバイアホー
ル１０内を通る金属配線１１で接続されている。
を低減できるヘテロ接合型バイポーラトランジスタを提
供する。 【解決手段】 半導体基板１３の表面側に積層されたエ
ミッタ層１、ベース層２およびコレクタ層３と、基板裏
面に設けられた金属からなるヒートシンク層１２とを備
える。エミッタ層１、ベース層２、コレクタ層３および
基板１３をバイアホール１０が貫通している。エミッタ
層１の表面電極４とヒートシンク層１２とがバイアホー
ル１０内を通る金属配線１１で接続されている。
Description
【０００１】
【発明の属する技術分野】この発明はヘテロ接合型バイ
ポーラトランジスタ（並列接続されたものを含む。）お
よびその製造方法に関する。また、ヘテロ接合型バイポ
ーラトランジスタを増幅器として有する高周波送受信機
に関する。
ポーラトランジスタ（並列接続されたものを含む。）お
よびその製造方法に関する。また、ヘテロ接合型バイポ
ーラトランジスタを増幅器として有する高周波送受信機
に関する。
【０００２】
【従来の技術】マイクロ波帯域での高出力素子としてＧ
ａＡｓ系ヘテロ接合型バイポーラトランジスタ（以下、
適宜「ＨＢＴ」と略称する。）が開発されている。一般
に、ＨＢＴは熱抵抗が高く、高出力素子として使用する
場合、接合温度が高くなってしまう問題点がある。この
ため、図２２に示すように、放熱性を改善するための構
造が提案されている（特開平８−２７９５６２号公
報）。ここで、図２２（ａ）は高出力動作のために並列
接続されたＨＢＴの平面パターンを示し、図２２（ｂ）
は同図（ａ）におけるＢ−Ｂ線断面を示している。この
構造では、ＧａＡｓ基板１１３の表面側にコレクタ電極
１０６、ベース電極１０５、エミッタ電極１０４を有す
る複数のＨＢＴ９０を含み、隣り合うＨＢＴ９０の間
に、基板表面側から基板裏面側に貫通するバイアホール
１１０が設けられている。各ＨＢＴ９０の表面側の接合
部１２７で発生した熱は、そのトランジスタのエミッタ
電極１０４からエアブリッジ１１１を介して隣接するバ
イアホール１１０内の金属体９９へ伝わり、その金属体
９９から更に基板裏面に設けられたＰＨＳ（プレイテッ
ド・ヒート・シンク）層１１２に伝わって放熱される。
ａＡｓ系ヘテロ接合型バイポーラトランジスタ（以下、
適宜「ＨＢＴ」と略称する。）が開発されている。一般
に、ＨＢＴは熱抵抗が高く、高出力素子として使用する
場合、接合温度が高くなってしまう問題点がある。この
ため、図２２に示すように、放熱性を改善するための構
造が提案されている（特開平８−２７９５６２号公
報）。ここで、図２２（ａ）は高出力動作のために並列
接続されたＨＢＴの平面パターンを示し、図２２（ｂ）
は同図（ａ）におけるＢ−Ｂ線断面を示している。この
構造では、ＧａＡｓ基板１１３の表面側にコレクタ電極
１０６、ベース電極１０５、エミッタ電極１０４を有す
る複数のＨＢＴ９０を含み、隣り合うＨＢＴ９０の間
に、基板表面側から基板裏面側に貫通するバイアホール
１１０が設けられている。各ＨＢＴ９０の表面側の接合
部１２７で発生した熱は、そのトランジスタのエミッタ
電極１０４からエアブリッジ１１１を介して隣接するバ
イアホール１１０内の金属体９９へ伝わり、その金属体
９９から更に基板裏面に設けられたＰＨＳ（プレイテッ
ド・ヒート・シンク）層１１２に伝わって放熱される。
【０００３】
【発明が解決しようとする課題】しかし、上記従来の構
造では、（１）更に高出力化を図る場合、エアブリッジ
１１１の電気抵抗が無視できず、放熱効果が不十分であ
り、トランジスタ内部の接合温度を十分に低減すること
ができない、（２）エミッタインダクタンスの低減に限
界があるため、高周波特性にバラツキが生じたり、高周
波動作時の利得の低下を招く等の問題がある。
造では、（１）更に高出力化を図る場合、エアブリッジ
１１１の電気抵抗が無視できず、放熱効果が不十分であ
り、トランジスタ内部の接合温度を十分に低減すること
ができない、（２）エミッタインダクタンスの低減に限
界があるため、高周波特性にバラツキが生じたり、高周
波動作時の利得の低下を招く等の問題がある。
【０００４】そこで、この発明の目的は、放熱性を改善
でき、エミッタインダクタンスを低減できるヘテロ接合
型バイポーラトランジスタ（並列接続されたものを含
む。）を提供することにある。
でき、エミッタインダクタンスを低減できるヘテロ接合
型バイポーラトランジスタ（並列接続されたものを含
む。）を提供することにある。
【０００５】また、この発明の目的は、そのようなヘテ
ロ接合型バイポーラトランジスタを作製できるヘテロ接
合型バイポーラトランジスタの製造方法を提供すること
にある。
ロ接合型バイポーラトランジスタを作製できるヘテロ接
合型バイポーラトランジスタの製造方法を提供すること
にある。
【０００６】また、この発明の目的は、そのようなヘテ
ロ接合型バイポーラトランジスタを増幅器として有する
高周波送受信機を提供することにある。
ロ接合型バイポーラトランジスタを増幅器として有する
高周波送受信機を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、この発明のヘテロ接合型バイポーラトランジスタ
は、半導体基板の表面側に積層されたエミッタ層、ベー
ス層およびコレクタ層と、上記基板裏面に設けられた金
属からなるヒートシンク層とを備え、上記エミッタ層、
ベース層、コレクタ層および基板をバイアホールが貫通
し、上記エミッタ層の表面電極と上記ヒートシンク層と
が上記バイアホール内を通る金属配線で接続されている
ことを特徴とする。
め、この発明のヘテロ接合型バイポーラトランジスタ
は、半導体基板の表面側に積層されたエミッタ層、ベー
ス層およびコレクタ層と、上記基板裏面に設けられた金
属からなるヒートシンク層とを備え、上記エミッタ層、
ベース層、コレクタ層および基板をバイアホールが貫通
し、上記エミッタ層の表面電極と上記ヒートシンク層と
が上記バイアホール内を通る金属配線で接続されている
ことを特徴とする。
【０００８】この発明のヘテロ接合型バイポーラトラン
ジスタでは、動作時に半導体基板の表面側の接合部（主
としてベース層とコレクタ層との界面）で発生した熱
は、二つの経路を通して放熱される。一つの経路は、接
合部からエミッタ層の表面電極を経由して金属配線に伝
わり、この金属配線によって基板表面側からバイアホー
ル内を通して基板裏面のヒートシンク層に伝わる経路で
ある。もう一つの経路は、接合部から基板内を通してバ
イアホール内の金属配線に伝わり、この金属配線によっ
て基板裏面のヒートシンク層に伝わる経路である。この
ように、接合部で発生した熱が二つの経路を通して放熱
されるので、放熱性が改善される。また、上記バイアホ
ールは上記エミッタ層、ベース層、コレクタ層および基
板を貫通しているので、エミッタの表面電極とバイアホ
ールの表面側開口とは極めて接近している。したがっ
て、上記金属配線は、エミッタ層の表面電極からバイア
ホール内に最短距離で引き込まれる。この結果、エアブ
リッジを介する場合に比して、エミッタインダクタンス
が低減され、高周波特性が改善される。
ジスタでは、動作時に半導体基板の表面側の接合部（主
としてベース層とコレクタ層との界面）で発生した熱
は、二つの経路を通して放熱される。一つの経路は、接
合部からエミッタ層の表面電極を経由して金属配線に伝
わり、この金属配線によって基板表面側からバイアホー
ル内を通して基板裏面のヒートシンク層に伝わる経路で
ある。もう一つの経路は、接合部から基板内を通してバ
イアホール内の金属配線に伝わり、この金属配線によっ
て基板裏面のヒートシンク層に伝わる経路である。この
ように、接合部で発生した熱が二つの経路を通して放熱
されるので、放熱性が改善される。また、上記バイアホ
ールは上記エミッタ層、ベース層、コレクタ層および基
板を貫通しているので、エミッタの表面電極とバイアホ
ールの表面側開口とは極めて接近している。したがっ
て、上記金属配線は、エミッタ層の表面電極からバイア
ホール内に最短距離で引き込まれる。この結果、エアブ
リッジを介する場合に比して、エミッタインダクタンス
が低減され、高周波特性が改善される。
【０００９】一実施形態のヘテロ接合型バイポーラトラ
ンジスタは、上記バイアホールの断面形状は、各頂角が
鈍角であるような多角形または円形であることを特徴と
する。
ンジスタは、上記バイアホールの断面形状は、各頂角が
鈍角であるような多角形または円形であることを特徴と
する。
【００１０】バイアホールの断面形状が鋭角の部分を持
てば、動作時にその部分で電界集中が起きて、素子の信
頼性が低下する可能性がある。そこで、一実施形態のヘ
テロ接合型バイポーラトランジスタでは、上記バイアホ
ールの断面形状は、各頂角が鈍角であるような多角形ま
たは円形に設定される。これにより、バイアホールの周
りで電界集中が抑制される。したがって、素子の信頼性
が向上する。
てば、動作時にその部分で電界集中が起きて、素子の信
頼性が低下する可能性がある。そこで、一実施形態のヘ
テロ接合型バイポーラトランジスタでは、上記バイアホ
ールの断面形状は、各頂角が鈍角であるような多角形ま
たは円形に設定される。これにより、バイアホールの周
りで電界集中が抑制される。したがって、素子の信頼性
が向上する。
【００１１】また、一実施形態のヘテロ接合型バイポー
ラトランジスタは、上記バイアホールの内部が上記金属
配線の材料で埋め込まれていることを特徴とする。
ラトランジスタは、上記バイアホールの内部が上記金属
配線の材料で埋め込まれていることを特徴とする。
【００１２】この実施形態のヘテロ接合型バイポーラト
ランジスタでは、上記バイアホールの内部が上記金属配
線の材料で埋め込まれているので、上記バイアホールを
通した放熱効果が高まり、さらに放熱性が改善される。
この結果、素子特性の安定化及び高信頼性化が図られ
る。
ランジスタでは、上記バイアホールの内部が上記金属配
線の材料で埋め込まれているので、上記バイアホールを
通した放熱効果が高まり、さらに放熱性が改善される。
この結果、素子特性の安定化及び高信頼性化が図られ
る。
【００１３】一実施形態のヘテロ接合型バイポーラトラ
ンジスタは、上記エミッタ層の周縁部の厚さがそのエミ
ッタ層の他の部分の厚さよりも薄く設定されていること
を特徴とする。
ンジスタは、上記エミッタ層の周縁部の厚さがそのエミ
ッタ層の他の部分の厚さよりも薄く設定されていること
を特徴とする。
【００１４】この実施形態のヘテロ接合型バイポーラト
ランジスタでは、上記エミッタ層の周縁部の厚さがその
エミッタ層の他の部分の厚さよりも薄く設定され、いわ
ゆるエッジシンニング構造となっている。したがって、
動作時にエミッタ層の周縁部とベース層との間に発生す
る正孔と電子との再結合が防止される。この結果、素子
の高信頼性化が図られる。
ランジスタでは、上記エミッタ層の周縁部の厚さがその
エミッタ層の他の部分の厚さよりも薄く設定され、いわ
ゆるエッジシンニング構造となっている。したがって、
動作時にエミッタ層の周縁部とベース層との間に発生す
る正孔と電子との再結合が防止される。この結果、素子
の高信頼性化が図られる。
【００１５】また、この発明の並列接続のヘテロ接合型
バイポーラトランジスタは、共通の半導体基板に、上記
いずれかのヘテロ接合型バイポーラトランジスタが複数
個並べて形成され、並列動作するように互いに電気的に
接続されていることを特徴とする。
バイポーラトランジスタは、共通の半導体基板に、上記
いずれかのヘテロ接合型バイポーラトランジスタが複数
個並べて形成され、並列動作するように互いに電気的に
接続されていることを特徴とする。
【００１６】この並列接続のヘテロ接合型バイポーラト
ランジスタでは、上記いずれかのヘテロ接合型バイポー
ラトランジスタが並列動作するように互いに電気的に接
続されているので、高出力動作が可能となる。また、各
トランジスタの接合部で発生した熱は、そのトランジス
タ毎に基板裏面のヒートシンク層に放熱される。したが
って、各トランジスタの性能ばらつきによる熱の集中が
抑制されて、信頼性が向上する。
ランジスタでは、上記いずれかのヘテロ接合型バイポー
ラトランジスタが並列動作するように互いに電気的に接
続されているので、高出力動作が可能となる。また、各
トランジスタの接合部で発生した熱は、そのトランジス
タ毎に基板裏面のヒートシンク層に放熱される。したが
って、各トランジスタの性能ばらつきによる熱の集中が
抑制されて、信頼性が向上する。
【００１７】一実施形態の並列接続のヘテロ接合型バイ
ポーラトランジスタは、上記共通の半導体基板に、基板
表面から基板裏面まで貫通して、隣り合うヘテロ接合型
バイポーラトランジスタの間を仕切る溝が設けられてい
ることを特徴とする。
ポーラトランジスタは、上記共通の半導体基板に、基板
表面から基板裏面まで貫通して、隣り合うヘテロ接合型
バイポーラトランジスタの間を仕切る溝が設けられてい
ることを特徴とする。
【００１８】一般に、並列接続のヘテロ接合型バイポー
ラトランジスタでは、動作時に隣り合うトランジスタ同
士が熱的に影響を及ぼし合う。或るトランジスタが不均
一な動作をして不均一に発熱した場合には、そのトラン
ジスタに隣り合うトランジスタが影響を受けて発熱し、
極端な場合には破壊に至ることがある。また、或るトラ
ンジスタの隣にトランジスタが存在しない場合には、熱
的なバランスが崩れて、同様の結果を招くおそれがあ
る。そこで、一実施形態の並列接続のヘテロ接合型バイ
ポーラトランジスタでは、上記共通の半導体基板に、基
板表面から基板裏面まで貫通して、隣り合うヘテロ接合
型バイポーラトランジスタの間を仕切る溝が設けられて
いる。これにより、動作時に隣り合うトランジスタ同士
が熱的に遮断されて、互いに影響を及ぼし合うことが無
くなるとともに、各トランジスタの熱容量が均一化され
て均―に動作するようになる。したがって、素子の高信
頼性化が図られる。
ラトランジスタでは、動作時に隣り合うトランジスタ同
士が熱的に影響を及ぼし合う。或るトランジスタが不均
一な動作をして不均一に発熱した場合には、そのトラン
ジスタに隣り合うトランジスタが影響を受けて発熱し、
極端な場合には破壊に至ることがある。また、或るトラ
ンジスタの隣にトランジスタが存在しない場合には、熱
的なバランスが崩れて、同様の結果を招くおそれがあ
る。そこで、一実施形態の並列接続のヘテロ接合型バイ
ポーラトランジスタでは、上記共通の半導体基板に、基
板表面から基板裏面まで貫通して、隣り合うヘテロ接合
型バイポーラトランジスタの間を仕切る溝が設けられて
いる。これにより、動作時に隣り合うトランジスタ同士
が熱的に遮断されて、互いに影響を及ぼし合うことが無
くなるとともに、各トランジスタの熱容量が均一化され
て均―に動作するようになる。したがって、素子の高信
頼性化が図られる。
【００１９】この発明のヘテロ接合型バイポーラトラン
ジスタの製造方法は、半導体基板の表面側にコレクタ
層、ベース層およびエミッタ層をこの順に積層し、上に
なった層ほど面積が小さくなるように上記各層をパター
ン加工するとともに、上記各層の表面部分に、それぞれ
オーミック接触のための表面電極を形成する工程と、上
記エミッタ層、ベース層、コレクタ層を貫通して上記基
板内の所定の深さで止まる第１のバイアホールを形成す
る工程と、上記エミッタの表面電極から上記第１のバイ
アホール内に延びて上記第１のバイアホールの底部に達
する金属配線を形成する工程と、上記基板の裏面側を上
記第１のバイアホールの底部に達するまで研摩する工程
と、上記第１のバイアホール内の金属配線と接触するよ
うに、上記研摩後の基板裏面に金属からなるヒートシン
ク層を設ける工程を有することを特徴とする。
ジスタの製造方法は、半導体基板の表面側にコレクタ
層、ベース層およびエミッタ層をこの順に積層し、上に
なった層ほど面積が小さくなるように上記各層をパター
ン加工するとともに、上記各層の表面部分に、それぞれ
オーミック接触のための表面電極を形成する工程と、上
記エミッタ層、ベース層、コレクタ層を貫通して上記基
板内の所定の深さで止まる第１のバイアホールを形成す
る工程と、上記エミッタの表面電極から上記第１のバイ
アホール内に延びて上記第１のバイアホールの底部に達
する金属配線を形成する工程と、上記基板の裏面側を上
記第１のバイアホールの底部に達するまで研摩する工程
と、上記第１のバイアホール内の金属配線と接触するよ
うに、上記研摩後の基板裏面に金属からなるヒートシン
ク層を設ける工程を有することを特徴とする。
【００２０】この発明のヘテロ接合型バイポーラトラン
ジスタの製造方法によれば、放熱性を改善でき、エミッ
タインダクタンスを低減できるヘテロ接合型バイポーラ
トランジスタが作製される。
ジスタの製造方法によれば、放熱性を改善でき、エミッ
タインダクタンスを低減できるヘテロ接合型バイポーラ
トランジスタが作製される。
【００２１】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法は、上記第１のバイアホールを上記
エミッタ層、ベース層、コレクタ層を貫通するまで形成
した後、上記エミッタ層、ベース層、コレクタ層の表面
及び側面を覆う絶縁膜を設け、さらに上記第１のバイア
ホールを上記基板の裏面側へ向かって延長することを特
徴とする。
ンジスタの製造方法は、上記第１のバイアホールを上記
エミッタ層、ベース層、コレクタ層を貫通するまで形成
した後、上記エミッタ層、ベース層、コレクタ層の表面
及び側面を覆う絶縁膜を設け、さらに上記第１のバイア
ホールを上記基板の裏面側へ向かって延長することを特
徴とする。
【００２２】上記第１のバイアホールを形成する工程で
は、上記エミッタ層、ベース層、コレクタ層を貫通し上
記基板内の所定の深さまで長時間のエッチングを行うこ
とになる。このため、エッチングの横方向への広がりに
よる寸法シフトが生じて、素子の加工精度が低下し、ひ
いては特性ばらつきが生ずる。また、第１のバイアホー
ルの内壁（すなわちエミッタ層、ベース層、コレクタ層
の側面）に表面荒れが生じ、特にドライエッチングを用
いた場合はエッチング面へのプラズマダメージが導入さ
れる。このため、素子特性が劣化する等のおそれがあ
る。そこで、一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法では、上記第１のバイアホールを上
記エミッタ層、ベース層、コレクタ層を貫通するまで形
成した後、上記エミッタ層、ベース層、コレクタ層の表
面及び側面を覆う絶縁膜を設け、さらに上記第１のバイ
アホールを上記基板の裏面側へ向かって延長する。これ
により、エッチングによる第１のバイアホールの寸法シ
フトが抑制されて、素子の高精度化、特性の高均一化が
図られる。また、エミッタ層、ベース層、コレクタ層の
側面に表面荒れやダメージが生じなくなる。したがっ
て、素子の高信頼性化が図られる。
は、上記エミッタ層、ベース層、コレクタ層を貫通し上
記基板内の所定の深さまで長時間のエッチングを行うこ
とになる。このため、エッチングの横方向への広がりに
よる寸法シフトが生じて、素子の加工精度が低下し、ひ
いては特性ばらつきが生ずる。また、第１のバイアホー
ルの内壁（すなわちエミッタ層、ベース層、コレクタ層
の側面）に表面荒れが生じ、特にドライエッチングを用
いた場合はエッチング面へのプラズマダメージが導入さ
れる。このため、素子特性が劣化する等のおそれがあ
る。そこで、一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法では、上記第１のバイアホールを上
記エミッタ層、ベース層、コレクタ層を貫通するまで形
成した後、上記エミッタ層、ベース層、コレクタ層の表
面及び側面を覆う絶縁膜を設け、さらに上記第１のバイ
アホールを上記基板の裏面側へ向かって延長する。これ
により、エッチングによる第１のバイアホールの寸法シ
フトが抑制されて、素子の高精度化、特性の高均一化が
図られる。また、エミッタ層、ベース層、コレクタ層の
側面に表面荒れやダメージが生じなくなる。したがっ
て、素子の高信頼性化が図られる。
【００２３】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法は、上記第１のバイアホールを上記
エミッタ層、ベース層、コレクタ層を貫通するまで形成
する第１段階では、ウエットエッチングまたは低パワー
条件のドライエッチングを行う一方、上記第１のバイア
ホールを上記基板の裏面側へ向かって延長する第２段階
では、高パワー条件のドライエッチングを行うことを特
徴とする。
ンジスタの製造方法は、上記第１のバイアホールを上記
エミッタ層、ベース層、コレクタ層を貫通するまで形成
する第１段階では、ウエットエッチングまたは低パワー
条件のドライエッチングを行う一方、上記第１のバイア
ホールを上記基板の裏面側へ向かって延長する第２段階
では、高パワー条件のドライエッチングを行うことを特
徴とする。
【００２４】この実施形態のヘテロ接合型バイポーラト
ランジスタの製造方法では、上記第１のバイアホールを
上記エミッタ層、ベース層、コレクタ層を貫通するまで
形成する第１段階では、ウエットエッチングまたは低パ
ワー条件のドライエッチングを行うので、上記エミッタ
層、ベース層、コレクタ層の側面に表面荒れやダメージ
が生じるのを効果的に防止できる。したがって、素子の
高信頼性化が図られる。また、上記第１のバイアホール
を上記基板の裏面側へ向かって延長する第２段階では、
高パワー条件のドライエッチングを行うので、横方向へ
のエッチング広がりを抑えながら高速のエッチングを行
うことができ、深いバイアホールを比較的短時間で形成
できる。
ランジスタの製造方法では、上記第１のバイアホールを
上記エミッタ層、ベース層、コレクタ層を貫通するまで
形成する第１段階では、ウエットエッチングまたは低パ
ワー条件のドライエッチングを行うので、上記エミッタ
層、ベース層、コレクタ層の側面に表面荒れやダメージ
が生じるのを効果的に防止できる。したがって、素子の
高信頼性化が図られる。また、上記第１のバイアホール
を上記基板の裏面側へ向かって延長する第２段階では、
高パワー条件のドライエッチングを行うので、横方向へ
のエッチング広がりを抑えながら高速のエッチングを行
うことができ、深いバイアホールを比較的短時間で形成
できる。
【００２５】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法は、上記エミッタ層をパターン加工
するとき、上記エミッタ層の外縁下部をエッチングして
アンダーカットを形成し、上記基板の表面側に上記ベー
ス層の表面電極を構成すべき金属膜を成膜して、上記ベ
ース層の表面電極の内縁を、上記エミッタ層の外縁の段
差を用いて上記エミッタ層に対して自己整合的に形成す
るとともに、上記金属膜とベース層とを同一のマスクを
用いて連続的にエッチングして、上記ベース層の表面電
極の外縁とベース層の外縁とが一致するように加工する
ことを特徴とする。
ンジスタの製造方法は、上記エミッタ層をパターン加工
するとき、上記エミッタ層の外縁下部をエッチングして
アンダーカットを形成し、上記基板の表面側に上記ベー
ス層の表面電極を構成すべき金属膜を成膜して、上記ベ
ース層の表面電極の内縁を、上記エミッタ層の外縁の段
差を用いて上記エミッタ層に対して自己整合的に形成す
るとともに、上記金属膜とベース層とを同一のマスクを
用いて連続的にエッチングして、上記ベース層の表面電
極の外縁とベース層の外縁とが一致するように加工する
ことを特徴とする。
【００２６】この発明のヘテロ接合型バイポーラトラン
ジスタの製造方法では、上記エミッタ層、ベース層、コ
レクタ層を第１のバイアホールが貫通するため、上記各
層とそれらの表面電極が第１のバイアホールの周りを細
長く環状に取り囲む形態となる。このため、特にベース
配線抵抗が上昇して素子の高周波特性を劣化させるおそ
れがある。なお、単にベース層の幅を広くしてベース層
の表面電極の面積を広くすれば、ベース配線抵抗の上昇
を抑制できるが、ベース・コレクタ間の容量が増加して
高周波特性が低下することになる。そこで、この実施形
態のヘテロ接合型バイポーラトランジスタの製造方法で
は、上記エミッタ層をパターン加工するとき、上記エミ
ッタ層の外縁下部をエッチングしてアンダーカットを形
成し、上記基板の表面側に上記ベース層の表面電極を構
成すべき金属膜を成膜して、上記ベース層の表面電極の
内縁を、上記エミッタ層の外縁の段差を用いて上記エミ
ッタ層に対して自己整合的に形成する。これとともに、
上記金属膜とベース層とを同一のマスクを用いて連続的
にエッチングして、上記ベース層の表面電極の外縁とベ
ース層の外縁とが一致するように加工する。これによ
り、ベース層の幅を広げることなく、ベース層の表面電
極の幅をエミッタ層の外縁からベース層の外縁の範囲ま
で一杯に広げることができる。これにより、ベース・コ
レクタ間の容量の増加を避けながら、ベース配線抵抗の
上昇を抑制できる。したがって、素子の高周波特性の向
上が図られる。
ジスタの製造方法では、上記エミッタ層、ベース層、コ
レクタ層を第１のバイアホールが貫通するため、上記各
層とそれらの表面電極が第１のバイアホールの周りを細
長く環状に取り囲む形態となる。このため、特にベース
配線抵抗が上昇して素子の高周波特性を劣化させるおそ
れがある。なお、単にベース層の幅を広くしてベース層
の表面電極の面積を広くすれば、ベース配線抵抗の上昇
を抑制できるが、ベース・コレクタ間の容量が増加して
高周波特性が低下することになる。そこで、この実施形
態のヘテロ接合型バイポーラトランジスタの製造方法で
は、上記エミッタ層をパターン加工するとき、上記エミ
ッタ層の外縁下部をエッチングしてアンダーカットを形
成し、上記基板の表面側に上記ベース層の表面電極を構
成すべき金属膜を成膜して、上記ベース層の表面電極の
内縁を、上記エミッタ層の外縁の段差を用いて上記エミ
ッタ層に対して自己整合的に形成する。これとともに、
上記金属膜とベース層とを同一のマスクを用いて連続的
にエッチングして、上記ベース層の表面電極の外縁とベ
ース層の外縁とが一致するように加工する。これによ
り、ベース層の幅を広げることなく、ベース層の表面電
極の幅をエミッタ層の外縁からベース層の外縁の範囲ま
で一杯に広げることができる。これにより、ベース・コ
レクタ間の容量の増加を避けながら、ベース配線抵抗の
上昇を抑制できる。したがって、素子の高周波特性の向
上が図られる。
【００２７】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法は、上記コレクタ層、ベース層の表
面電極を形成した後、上記エミッタ層の表面電極を形成
する前に上記第１のバイアホールを形成し、上記エミッ
タ層の表面電極を形成するのと同時に、その表面電極の
材料からなり、上記エミッタ層の表面部分から上記第１
のバイアホール内に延びて上記第１のバイアホールの底
部に達する配線パターンを形成し、メッキ法により、そ
の配線パターン上に上記金属配線を形成することを特徴
とする。
ンジスタの製造方法は、上記コレクタ層、ベース層の表
面電極を形成した後、上記エミッタ層の表面電極を形成
する前に上記第１のバイアホールを形成し、上記エミッ
タ層の表面電極を形成するのと同時に、その表面電極の
材料からなり、上記エミッタ層の表面部分から上記第１
のバイアホール内に延びて上記第１のバイアホールの底
部に達する配線パターンを形成し、メッキ法により、そ
の配線パターン上に上記金属配線を形成することを特徴
とする。
【００２８】この実施形態のヘテロ接合型バイポーラト
ランジスタの製造方法では、エミッタ層の表面電極を形
成するのと同時に、金属配線をメッキするための配線パ
ターンを形成しているので、エミッタ層の表面電極と金
属配線とを別々にパターン加工する場合に比して、工程
が短縮化される。したがって、製造コストの低減が図ら
れる。
ランジスタの製造方法では、エミッタ層の表面電極を形
成するのと同時に、金属配線をメッキするための配線パ
ターンを形成しているので、エミッタ層の表面電極と金
属配線とを別々にパターン加工する場合に比して、工程
が短縮化される。したがって、製造コストの低減が図ら
れる。
【００２９】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法は、上記金属配線を形成した後、上
記基板の裏面側を研摩するのに代えて、または上記基板
の裏面側を所定量だけ研摩した後、上記基板の裏面側か
ら上記第１のバイアホールの底部に達する第２のバイア
ホールを形成し、上記研摩後の基板裏面に金属からなる
ヒートシンク層を、上記第２のバイアホールを通して第
１のバイアホール内の金属配線と接触するように設ける
ことを特徴とする。
ンジスタの製造方法は、上記金属配線を形成した後、上
記基板の裏面側を研摩するのに代えて、または上記基板
の裏面側を所定量だけ研摩した後、上記基板の裏面側か
ら上記第１のバイアホールの底部に達する第２のバイア
ホールを形成し、上記研摩後の基板裏面に金属からなる
ヒートシンク層を、上記第２のバイアホールを通して第
１のバイアホール内の金属配線と接触するように設ける
ことを特徴とする。
【００３０】この実施形態のヘテロ接合型バイポーラト
ランジスタの製造方法によれば、基板裏面の研摩工程が
省略されるか、または少しの研摩量で済ませられる。特
に、基板裏面側から第２のバイアホールをウエットエッ
チングによって擂り鉢状に形成した場合は、作製された
ヘテロ接合型バイポーラトランジスタにおいて、基板裏
面のヒートシンク層に近づくにつれて第２のバイアホー
ルが作る放熱経路が太くなるので、さらに放熱性が改善
される。
ランジスタの製造方法によれば、基板裏面の研摩工程が
省略されるか、または少しの研摩量で済ませられる。特
に、基板裏面側から第２のバイアホールをウエットエッ
チングによって擂り鉢状に形成した場合は、作製された
ヘテロ接合型バイポーラトランジスタにおいて、基板裏
面のヒートシンク層に近づくにつれて第２のバイアホー
ルが作る放熱経路が太くなるので、さらに放熱性が改善
される。
【００３１】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法は、上記エミッタ層、ベース層、コ
レクタ層を貫通して上記基板内の所定の深さで止まる第
１のバイアホールを形成するのと同時に、上記基板上で
上記各層が占める領域以外の領域に、上記基板表面側か
ら上記第１のバイアホールよりも深いアライメント用ホ
ールを形成し、上記基板の裏面側を上記アライメント用
ホールの底部に達するまで研摩して、この基板の裏面側
に現れたアライメント用ホールを基準として上記第２の
バイアホールを形成するためのフォトリソグラフィを行
うことを特徴とする。
ンジスタの製造方法は、上記エミッタ層、ベース層、コ
レクタ層を貫通して上記基板内の所定の深さで止まる第
１のバイアホールを形成するのと同時に、上記基板上で
上記各層が占める領域以外の領域に、上記基板表面側か
ら上記第１のバイアホールよりも深いアライメント用ホ
ールを形成し、上記基板の裏面側を上記アライメント用
ホールの底部に達するまで研摩して、この基板の裏面側
に現れたアライメント用ホールを基準として上記第２の
バイアホールを形成するためのフォトリソグラフィを行
うことを特徴とする。
【００３２】この実施形態のヘテロ接合型バイポーラト
ランジスタの製造方法では、基板表面側から形成した第
１のバイアホールに対して、基板裏面側から形成する第
２のバイアホールを、両面アライナ等の特殊な装置を用
いることなく、通常のアライナによって位置合わせする
ことができる。したがって、通常のフォトリソグラフィ
技術による高精度な位置合わせが行える。
ランジスタの製造方法では、基板表面側から形成した第
１のバイアホールに対して、基板裏面側から形成する第
２のバイアホールを、両面アライナ等の特殊な装置を用
いることなく、通常のアライナによって位置合わせする
ことができる。したがって、通常のフォトリソグラフィ
技術による高精度な位置合わせが行える。
【００３３】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法は、上記コレクタ層、ベース層、エ
ミッタ層の表面電極のパターンを、それぞれ上記第１の
バイアホールを形成すべき領域の周囲を一部欠落して取
り囲むパターンとし、上記各表面電極をリフトオフ法に
よって形成することを特徴とする。
ンジスタの製造方法は、上記コレクタ層、ベース層、エ
ミッタ層の表面電極のパターンを、それぞれ上記第１の
バイアホールを形成すべき領域の周囲を一部欠落して取
り囲むパターンとし、上記各表面電極をリフトオフ法に
よって形成することを特徴とする。
【００３４】この実施形態のヘテロ接合型バイポーラト
ランジスタの製造方法では、コレクタ層、ベース層、エ
ミッタ層の表面電極のパターンを、それぞれ上記第１の
バイアホールを形成すべき領域の周囲を一部欠落して取
り囲む略環状のパターンとしているので、リフトオフ用
レジストを溶剤で溶かすとき、溶剤が略環状のパターン
の外側からその欠落部分を通して内側へ容易に浸入す
る。したがって、コレクタ層、ベース層、エミッタ層の
表面電極のパターンを完全な環状パターンとした場合に
比して、リフトオフが容易に行える。
ランジスタの製造方法では、コレクタ層、ベース層、エ
ミッタ層の表面電極のパターンを、それぞれ上記第１の
バイアホールを形成すべき領域の周囲を一部欠落して取
り囲む略環状のパターンとしているので、リフトオフ用
レジストを溶剤で溶かすとき、溶剤が略環状のパターン
の外側からその欠落部分を通して内側へ容易に浸入す
る。したがって、コレクタ層、ベース層、エミッタ層の
表面電極のパターンを完全な環状パターンとした場合に
比して、リフトオフが容易に行える。
【００３５】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法は、上記基板の裏面側を上記第１の
バイアホールの底部に達するまで研摩するとき、研磨液
の電気抵抗を観測して、上記第１のバイアホール内の金
属配線の削りかすが研摩液中に混入して上記研摩液の電
気抵抗が変化した時を研摩の終点とすることを特徴とす
る。
ンジスタの製造方法は、上記基板の裏面側を上記第１の
バイアホールの底部に達するまで研摩するとき、研磨液
の電気抵抗を観測して、上記第１のバイアホール内の金
属配線の削りかすが研摩液中に混入して上記研摩液の電
気抵抗が変化した時を研摩の終点とすることを特徴とす
る。
【００３６】この実施形態のヘテロ接合型バイポーラト
ランジスタの製造方法によれば、研摩の終点が明確にな
るので、基板裏面側の研摩量の精度が向上する。
ランジスタの製造方法によれば、研摩の終点が明確にな
るので、基板裏面側の研摩量の精度が向上する。
【００３７】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法は、共通の半導体基板に、上記ヘテ
ロ接合型バイポーラトランジスタのエミッタ層、ベース
層、コレクタ層を複数組並べて形成し、上記各ヘテロ接
合型バイポーラトランジスタに第１のバイアホールを形
成する前に、隣り合うヘテロ接合型バイポーラトランジ
スタのコレクタ層の間に、イオン注入を行って所定の厚
さを持つ素子間分離領域を形成することを特徴とする。
ンジスタの製造方法は、共通の半導体基板に、上記ヘテ
ロ接合型バイポーラトランジスタのエミッタ層、ベース
層、コレクタ層を複数組並べて形成し、上記各ヘテロ接
合型バイポーラトランジスタに第１のバイアホールを形
成する前に、隣り合うヘテロ接合型バイポーラトランジ
スタのコレクタ層の間に、イオン注入を行って所定の厚
さを持つ素子間分離領域を形成することを特徴とする。
【００３８】この発明のヘテロ接合型バイポーラトラン
ジスタの製造方法では、各ヘテロ接合型バイポーラトラ
ンジスタのエミッタ層、ベース層、コレクタ層はメサ状
に形成される。このため、第１のバイアホールを形成す
るためにフォトリソグラフィを行ったとき、メサ段差に
起因してフォトレジストマスクの膜厚が不均一となり、
最上段のエミッタ層上でフォトレジストマスクの膜厚が
薄くなる。この結果、第１のバイアホールをエッチング
している間にマスク破れが発生して、エミッタ層がエッ
チングされるおそれがある。なお、単にフォトレジスト
マスクの膜厚を厚くすると、パターニング精度が低下し
てしまうため、あまり厚くすることはできない。そこ
で、この実施形態のヘテロ接合型バイポーラトランジス
タの製造方法では、隣り合うヘテロ接合型バイポーラト
ランジスタのコレクタ層の間に、イオン注入を行って所
定の厚さを持つ素子間分離領域を形成する。この素子間
分離領域の厚さのお陰で、第１のバイアホールを形成す
るためにフォトリソグラフィを行ったとき、上記基板上
のトランジスタ部とフィールド部（トランジスタの間の
領域）との間の段差が低減されて、フォトレジストマス
クの膜厚が均一となる。したがって、第１のバイアホー
ルをエッチングしている間にマスク破れが発生するおそ
れが解消される。しかも、金属配線を形成するときにト
ランジスタ部の被覆性が良好となり、素子信頼性の向上
が図られる。
ジスタの製造方法では、各ヘテロ接合型バイポーラトラ
ンジスタのエミッタ層、ベース層、コレクタ層はメサ状
に形成される。このため、第１のバイアホールを形成す
るためにフォトリソグラフィを行ったとき、メサ段差に
起因してフォトレジストマスクの膜厚が不均一となり、
最上段のエミッタ層上でフォトレジストマスクの膜厚が
薄くなる。この結果、第１のバイアホールをエッチング
している間にマスク破れが発生して、エミッタ層がエッ
チングされるおそれがある。なお、単にフォトレジスト
マスクの膜厚を厚くすると、パターニング精度が低下し
てしまうため、あまり厚くすることはできない。そこ
で、この実施形態のヘテロ接合型バイポーラトランジス
タの製造方法では、隣り合うヘテロ接合型バイポーラト
ランジスタのコレクタ層の間に、イオン注入を行って所
定の厚さを持つ素子間分離領域を形成する。この素子間
分離領域の厚さのお陰で、第１のバイアホールを形成す
るためにフォトリソグラフィを行ったとき、上記基板上
のトランジスタ部とフィールド部（トランジスタの間の
領域）との間の段差が低減されて、フォトレジストマス
クの膜厚が均一となる。したがって、第１のバイアホー
ルをエッチングしている間にマスク破れが発生するおそ
れが解消される。しかも、金属配線を形成するときにト
ランジスタ部の被覆性が良好となり、素子信頼性の向上
が図られる。
【００３９】なお、素子分離領域を形成するために注入
されるイオンとしては、素子分離領域を高抵抗領域とす
るために、酸素イオン、ヘリウムイオン、水素イオン等
の活性化されないイオン種を用いるのが望ましい。
されるイオンとしては、素子分離領域を高抵抗領域とす
るために、酸素イオン、ヘリウムイオン、水素イオン等
の活性化されないイオン種を用いるのが望ましい。
【００４０】この発明の高周波送受信機は、上記いずれ
かのヘテロ接合型バイポーラトランジスタ若しくは並列
接続のヘテロ接合型バイポーラトランジスタ、上記いず
れかのヘテロ接合型バイポーラトランジスタの製造方法
によって作製されたヘテロ接合型バイポーラトランジス
タを、高周波増幅器として備えたことを特徴とする。
かのヘテロ接合型バイポーラトランジスタ若しくは並列
接続のヘテロ接合型バイポーラトランジスタ、上記いず
れかのヘテロ接合型バイポーラトランジスタの製造方法
によって作製されたヘテロ接合型バイポーラトランジス
タを、高周波増幅器として備えたことを特徴とする。
【００４１】この発明の高周波送受信機では、高周波増
幅器が放熱性に優れているので、高周波増幅を行う場合
に、高利得で高出力動作が可能になる。また、高信頼化
が図られる。
幅器が放熱性に優れているので、高周波増幅を行う場合
に、高利得で高出力動作が可能になる。また、高信頼化
が図られる。
【００４２】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。
態により詳細に説明する。
【００４３】（第１実施形態）図１（ａ）は第１実施形
態のＨＢＴ５０の平面パターンを示し、図１（ｂ）は同
図（ａ）におけるＢ−Ｂ線断面を示している。
態のＨＢＴ５０の平面パターンを示し、図１（ｂ）は同
図（ａ）におけるＢ−Ｂ線断面を示している。
【００４４】このＨＢＴ５０は、半絶縁性ＧａＡｓ基板
１３の表面側に積層されたｎ−ＧａＡｓ等からなるエミ
ッタ層１、ｐ+−ＧａＡｓ等からなるベース層２および
ｎ−ＧａＡｓ等からなるコレクタ層３と、基板１３の裏
面に設けられた金属からなるヒートシンク層（以下「Ｐ
ＨＳ層」という。）１２とを備えている。
１３の表面側に積層されたｎ−ＧａＡｓ等からなるエミ
ッタ層１、ｐ+−ＧａＡｓ等からなるベース層２および
ｎ−ＧａＡｓ等からなるコレクタ層３と、基板１３の裏
面に設けられた金属からなるヒートシンク層（以下「Ｐ
ＨＳ層」という。）１２とを備えている。
【００４５】コレクタ層３、ベース層２およびエミッタ
層１は、下からこの順に積層され、上になった層ほど面
積が小さくなるように同心の矩形パターンで、それぞれ
メサ状に加工されている。各層１、２、３の表面部分に
は、それぞれオーミック接触のための厚さ数１００ｎｍ
の表面電極（以下「オーミック電極」という。）４、
５、６が形成されている。各オーミック電極の材料とし
ては、エミッタオーミック電極４については例えばＷＮ
やＷＮ／Ｔｉ／Ａｕの多層膜、ベースオーミック電極５
については例えばＰｔやＰｔ／Ｔｉ／Ｐｔ／Ａｕの多層
膜、コレクタオーミック電極６については例えばＡｕＧ
ｅやＡｕＧｅ／Ｎｉ／Ａｕの多層膜がそれぞれ採用され
る。これらのオーミック電極４、５、６は、図１（ａ）
では図示が省略されているが、それぞれ矩形の枠状にパ
ターン加工されている。
層１は、下からこの順に積層され、上になった層ほど面
積が小さくなるように同心の矩形パターンで、それぞれ
メサ状に加工されている。各層１、２、３の表面部分に
は、それぞれオーミック接触のための厚さ数１００ｎｍ
の表面電極（以下「オーミック電極」という。）４、
５、６が形成されている。各オーミック電極の材料とし
ては、エミッタオーミック電極４については例えばＷＮ
やＷＮ／Ｔｉ／Ａｕの多層膜、ベースオーミック電極５
については例えばＰｔやＰｔ／Ｔｉ／Ｐｔ／Ａｕの多層
膜、コレクタオーミック電極６については例えばＡｕＧ
ｅやＡｕＧｅ／Ｎｉ／Ａｕの多層膜がそれぞれ採用され
る。これらのオーミック電極４、５、６は、図１（ａ）
では図示が省略されているが、それぞれ矩形の枠状にパ
ターン加工されている。
【００４６】エミッタ層１、ベース層２、コレクタ層３
の中央部を貫通して、各層１、２、３と同心の断面矩形
状のバイアホール１０が設けられている。このバイアホ
ール１０は、一定の断面寸法を持ち、エミッタ層１の表
面から基板１３の裏面まで達している。バイアホール１
０の側壁１０ｓは、各層１、２、３の側面を保護するた
めの層間絶縁膜９で覆われている。
の中央部を貫通して、各層１、２、３と同心の断面矩形
状のバイアホール１０が設けられている。このバイアホ
ール１０は、一定の断面寸法を持ち、エミッタ層１の表
面から基板１３の裏面まで達している。バイアホール１
０の側壁１０ｓは、各層１、２、３の側面を保護するた
めの層間絶縁膜９で覆われている。
【００４７】エミッタオーミック電極４とＰＨＳ層１２
とがバイアホール１０内を通る金属配線１１で接続され
ている。エミッタオーミック電極４とバイアホール１０
の開口とは極めて接近しているので、金属配線１１は、
エミッタオーミック電極４からバイアホール１０内に最
短距離で引き込まれている。
とがバイアホール１０内を通る金属配線１１で接続され
ている。エミッタオーミック電極４とバイアホール１０
の開口とは極めて接近しているので、金属配線１１は、
エミッタオーミック電極４からバイアホール１０内に最
短距離で引き込まれている。
【００４８】このＨＢＴ５０では、動作時に半導体基板
１３の表面側の接合部（主としてベース層２とコレクタ
層３との界面）で発生した熱は、二つの経路を通して放
熱される。一つの経路は、接合部からエミッタオーミッ
ク電極４を経由して金属配線１１に伝わり、この金属配
線１１によって基板表面側からバイアホール１０内を通
して基板裏面のＰＨＳ層１２に伝わる経路である。もう
一つの経路は、接合部から基板１３内、バイアホール側
壁１０ｓの層間絶縁膜９を通してバイアホール１０内の
金属配線１１に伝わり、この金属配線１１によって基板
裏面のＰＨＳ層１２に伝わる経路である。このように、
接合部で発生した熱が二つの経路を通して放熱されるの
で、放熱性が改善される。また、金属配線１１は、エミ
ッタオーミック電極４からバイアホール１０内に最短距
離で引き込まれているので、エアブリッジを介する場合
に比して、エミッタインダクタンスが低減され、高周波
特性が改善される。
１３の表面側の接合部（主としてベース層２とコレクタ
層３との界面）で発生した熱は、二つの経路を通して放
熱される。一つの経路は、接合部からエミッタオーミッ
ク電極４を経由して金属配線１１に伝わり、この金属配
線１１によって基板表面側からバイアホール１０内を通
して基板裏面のＰＨＳ層１２に伝わる経路である。もう
一つの経路は、接合部から基板１３内、バイアホール側
壁１０ｓの層間絶縁膜９を通してバイアホール１０内の
金属配線１１に伝わり、この金属配線１１によって基板
裏面のＰＨＳ層１２に伝わる経路である。このように、
接合部で発生した熱が二つの経路を通して放熱されるの
で、放熱性が改善される。また、金属配線１１は、エミ
ッタオーミック電極４からバイアホール１０内に最短距
離で引き込まれているので、エアブリッジを介する場合
に比して、エミッタインダクタンスが低減され、高周波
特性が改善される。
【００４９】このＨＢＴ５０は次のようにして作製され
る。
る。
【００５０】まず、図２（ａ）に示すように、半絶縁性
ＧａＡｓ基板１３の表面側に、エピタキシャル成長法に
より、所定の組成および厚さのコレクタ層３、ベース層
２、エミッタ層１を積層する（予めこれらの層３、２、
１が積層された市販のウエハを用いても良い）。次に、
エミッタ層１、ベース層２、コレクタ層３をそれぞれク
エン酸系等のエッチング溶液を用いたウエットエッチン
グ若しくは塩素系ガス等を用いたＲＩＥ（リアクティブ
・イオン・エッチング）等のドライエッチングにより、
上になった層ほど面積が小さくなるように各層１、２、
３をパターン加工する。この例では、エミッタ層１の各
辺の長さを５０μｍ程度に設定する。これとともに、図
２（ｂ）に示すように、各層１、２、３の表面部分に、
リフトオフ法により、それぞれ矩形の枠状パターンを持
つオーミック電極４、５、６を形成する。
ＧａＡｓ基板１３の表面側に、エピタキシャル成長法に
より、所定の組成および厚さのコレクタ層３、ベース層
２、エミッタ層１を積層する（予めこれらの層３、２、
１が積層された市販のウエハを用いても良い）。次に、
エミッタ層１、ベース層２、コレクタ層３をそれぞれク
エン酸系等のエッチング溶液を用いたウエットエッチン
グ若しくは塩素系ガス等を用いたＲＩＥ（リアクティブ
・イオン・エッチング）等のドライエッチングにより、
上になった層ほど面積が小さくなるように各層１、２、
３をパターン加工する。この例では、エミッタ層１の各
辺の長さを５０μｍ程度に設定する。これとともに、図
２（ｂ）に示すように、各層１、２、３の表面部分に、
リフトオフ法により、それぞれ矩形の枠状パターンを持
つオーミック電極４、５、６を形成する。
【００５１】次に、図２（ｃ）に示すように、フォトリ
ソグラフィを行ってレジストマスク７を形成した後、Ｒ
ＩＥ等のドライエッチングを行って、エミッタ層１、ベ
ース層２、コレクタ層３の中央部を貫通して基板１３内
の所定の深さ、例えば深さ１００μｍで止まるバイアホ
ール１０を形成する。この例では、エミッタ層１の各辺
の幅を４μｍ程度とする。したがって、エミッタ層１は
各辺の長さが５０μｍ程度、幅が４μｍ程度で、全長２
００μｍ程度の矩形の枠状になる。
ソグラフィを行ってレジストマスク７を形成した後、Ｒ
ＩＥ等のドライエッチングを行って、エミッタ層１、ベ
ース層２、コレクタ層３の中央部を貫通して基板１３内
の所定の深さ、例えば深さ１００μｍで止まるバイアホ
ール１０を形成する。この例では、エミッタ層１の各辺
の幅を４μｍ程度とする。したがって、エミッタ層１は
各辺の長さが５０μｍ程度、幅が４μｍ程度で、全長２
００μｍ程度の矩形の枠状になる。
【００５２】次に、図２（ｄ）に示すように、プラズマ
ＣＶＤ法などにより、基板１３の表面側に例えばＳｉ
Ｎ、ＳｉＯ2、ＳｉＯＮ、ポリイミド樹脂等からなる層
間絶縁膜９を、数１００ｎｍの厚さで、バイアホール１
０の内壁１０ｓをも覆うように均一に成膜する。続い
て、フォトリソグラフィおよびエッチングを行って、層
間絶縁膜９のうちエミッタオーミック配線４の表面上お
よびバイアホール１０の底面上に存する部分を除去し
て、エミッタオーミック電極４の表面およびバイアホー
ル１０の底面を露出させる。
ＣＶＤ法などにより、基板１３の表面側に例えばＳｉ
Ｎ、ＳｉＯ2、ＳｉＯＮ、ポリイミド樹脂等からなる層
間絶縁膜９を、数１００ｎｍの厚さで、バイアホール１
０の内壁１０ｓをも覆うように均一に成膜する。続い
て、フォトリソグラフィおよびエッチングを行って、層
間絶縁膜９のうちエミッタオーミック配線４の表面上お
よびバイアホール１０の底面上に存する部分を除去し
て、エミッタオーミック電極４の表面およびバイアホー
ル１０の底面を露出させる。
【００５３】次に、蒸着法やスパッタリング法若しくは
メッキ法等により、基板１３の表面側に金属配線１１の
材料、例えば１０μｍ程度の厚さの金を、バイアホール
１０内の層間絶縁膜９をも覆うように均一に成膜する。
そして、この金をパターン加工して、エミッタオーミッ
ク電極４からバイアホール１０内に延びてバイアホール
１０の底面に達する金属配線１１を形成する。
メッキ法等により、基板１３の表面側に金属配線１１の
材料、例えば１０μｍ程度の厚さの金を、バイアホール
１０内の層間絶縁膜９をも覆うように均一に成膜する。
そして、この金をパターン加工して、エミッタオーミッ
ク電極４からバイアホール１０内に延びてバイアホール
１０の底面に達する金属配線１１を形成する。
【００５４】次に、図２（ｅ）に示すように、ＣＭＰ
（ケミカル・メカニカル・ポリッシュ）法等により、基
板１３の裏面側をバイアホール１０の底部に達するまで
研摩する。そして、蒸着法やスパッタ法若しくはメッキ
法等により、バイアホール１０内の金属配線１１と接触
するように、研摩後の基板１３の裏面に例えば金からな
る厚さ１０μｍ程度のＰＨＳ層１２を設ける。
（ケミカル・メカニカル・ポリッシュ）法等により、基
板１３の裏面側をバイアホール１０の底部に達するまで
研摩する。そして、蒸着法やスパッタ法若しくはメッキ
法等により、バイアホール１０内の金属配線１１と接触
するように、研摩後の基板１３の裏面に例えば金からな
る厚さ１０μｍ程度のＰＨＳ層１２を設ける。
【００５５】この後、図１（ａ）中に示すように、蒸着
法やスパッタ法等により、基板１３の表面側に例えば厚
さ１０μｍ程度Ｔｉ／Ａｕの積層膜を成膜し、その積層
膜をパターン加工して、それぞれベースオーミック電極
５、コレクタオーミック電極６と接触するベース引き出
し配線１４、コレクタ引き出し配線１５を形成する。
法やスパッタ法等により、基板１３の表面側に例えば厚
さ１０μｍ程度Ｔｉ／Ａｕの積層膜を成膜し、その積層
膜をパターン加工して、それぞれベースオーミック電極
５、コレクタオーミック電極６と接触するベース引き出
し配線１４、コレクタ引き出し配線１５を形成する。
【００５６】このようにして、放熱性を改善でき、エミ
ッタインダクタンスを低減できるＨＢＴ５０が作製され
る。
ッタインダクタンスを低減できるＨＢＴ５０が作製され
る。
【００５７】（第２実施形態）図４（ａ）は第２実施形
態のＨＢＴ５１の平面パターンを示し、図４（ｂ）は同
図（ａ）におけるＢ−Ｂ線断面を示している。なお、理
解の容易のため、図１（ａ），（ｂ）中の構成要素と対
応する構成要素には同一の符号を付している（以下の図
でも同様。）。
態のＨＢＴ５１の平面パターンを示し、図４（ｂ）は同
図（ａ）におけるＢ−Ｂ線断面を示している。なお、理
解の容易のため、図１（ａ），（ｂ）中の構成要素と対
応する構成要素には同一の符号を付している（以下の図
でも同様。）。
【００５８】このＨＢＴ５１のバイアホール１０は、エ
ミッタ層１、ベース層２、コレクタ層３を貫通する一定
の断面寸法を持つ第１のバイアホール１０ａと、この第
１のバイアホール１０ａの断面寸法よりも小さい一定の
断面寸法を持つ第２のバイアホール１０ｂとの２段にな
っている。第１のバイアホール１０ａはエミッタ層１、
ベース層２、コレクタ層３を貫通して、コレクタ層３の
近傍の深さで止まっている。第２のバイアホール１０ｂ
は、第１のバイアホール１０ａの底部から基板１３の裏
面まで達している。層間絶縁膜９は第１のバイアホール
１０ａの側壁にのみ設けられ、第２のバイアホール１０
ｂの側壁は直接金属配線１１と接している。その他の構
成は第１実施形態のＨＢＴ５０と同じである。
ミッタ層１、ベース層２、コレクタ層３を貫通する一定
の断面寸法を持つ第１のバイアホール１０ａと、この第
１のバイアホール１０ａの断面寸法よりも小さい一定の
断面寸法を持つ第２のバイアホール１０ｂとの２段にな
っている。第１のバイアホール１０ａはエミッタ層１、
ベース層２、コレクタ層３を貫通して、コレクタ層３の
近傍の深さで止まっている。第２のバイアホール１０ｂ
は、第１のバイアホール１０ａの底部から基板１３の裏
面まで達している。層間絶縁膜９は第１のバイアホール
１０ａの側壁にのみ設けられ、第２のバイアホール１０
ｂの側壁は直接金属配線１１と接している。その他の構
成は第１実施形態のＨＢＴ５０と同じである。
【００５９】このＨＢＴ５１では、第１実施形態のＨＢ
Ｔ５０に比してさらに放熱性を改善できる。すなわち、
図３に模式的に示すように、動作時に半導体基板１３の
表面側の接合部（主としてベース層２とコレクタ層３と
の界面）２７で発生した熱は、二つの経路Ｐ１，Ｐ２を
通して放熱される（このこと自体は第１実施形態と同様
である。）。一つの経路Ｐ１は、接合部２７からエミッ
タオーミック電極４を経由して金属配線１１に伝わり、
この金属配線１１によって基板表面側からバイアホール
１０内を通して基板裏面のＰＨＳ層１２に伝わる経路で
ある。もう一つの経路Ｐ２は、接合部２７から基板１３
内を通してバイアホール１０内の金属配線１１に伝わ
り、この金属配線１１によって基板裏面のＰＨＳ層１２
に伝わる経路である。ここで、後者の経路Ｐ２では、第
１実施形態と異なり、基板１３から層間絶縁膜９を介す
ることなく直接金属配線１１に熱が伝わる。したがっ
て、第１実施形態のＨＢＴ５０に比してさらに放熱性が
改善される。
Ｔ５０に比してさらに放熱性を改善できる。すなわち、
図３に模式的に示すように、動作時に半導体基板１３の
表面側の接合部（主としてベース層２とコレクタ層３と
の界面）２７で発生した熱は、二つの経路Ｐ１，Ｐ２を
通して放熱される（このこと自体は第１実施形態と同様
である。）。一つの経路Ｐ１は、接合部２７からエミッ
タオーミック電極４を経由して金属配線１１に伝わり、
この金属配線１１によって基板表面側からバイアホール
１０内を通して基板裏面のＰＨＳ層１２に伝わる経路で
ある。もう一つの経路Ｐ２は、接合部２７から基板１３
内を通してバイアホール１０内の金属配線１１に伝わ
り、この金属配線１１によって基板裏面のＰＨＳ層１２
に伝わる経路である。ここで、後者の経路Ｐ２では、第
１実施形態と異なり、基板１３から層間絶縁膜９を介す
ることなく直接金属配線１１に熱が伝わる。したがっ
て、第１実施形態のＨＢＴ５０に比してさらに放熱性が
改善される。
【００６０】このＨＢＴ５１は次のようにして作製され
る。
る。
【００６１】まず、図５（ａ）に示すように、半絶縁性
ＧａＡｓ基板１３の表面側に、第１実施形態と同様にコ
レクタ層３、ベース層２およびエミッタ層１をこの順に
積層し、上になった層ほど面積が小さくなるように上記
各層１、２、３をパターン加工する。この例では、エミ
ッタ層１の各辺の長さを５０μｍ程度に設定する。これ
とともに、図５（ｂ）に示すように、各層１、２、３の
表面部分に、リフトオフ法により、それぞれ矩形の枠状
パターンを持つオーミック電極４、５、６を形成する。
ＧａＡｓ基板１３の表面側に、第１実施形態と同様にコ
レクタ層３、ベース層２およびエミッタ層１をこの順に
積層し、上になった層ほど面積が小さくなるように上記
各層１、２、３をパターン加工する。この例では、エミ
ッタ層１の各辺の長さを５０μｍ程度に設定する。これ
とともに、図５（ｂ）に示すように、各層１、２、３の
表面部分に、リフトオフ法により、それぞれ矩形の枠状
パターンを持つオーミック電極４、５、６を形成する。
【００６２】次に、図５（ｃ）に示すように、フォトリ
ソグラフィを行ってレジストマスク７を形成した後、塩
素系のガス等を用いたＲＩＥ等のドライエッチングを行
って、エミッタ層１、ベース層２、コレクタ層３の中央
部を貫通して、コレクタ層３よりも数μｍだけ深い深さ
で止まる断面矩形状の第１のバイアホール１０ａを形成
する。この例では、第１のバイアホール１０ａの各辺の
長さを４０μｍ程度とする。したがって、エミッタ層１
は各辺の長さが５０μｍ程度、幅が４μｍ程度で、全長
２００μｍ程度の矩形の枠状になる。この第１のバイア
ホール１０ａを形成する第１段階では、極力低い例えば
１０Ｗ程度のＲＦパワー条件でドライエッチングを行
う。これにより、エミッタ層１、ベース層２、コレクタ
層３の側面に表面荒れやダメージが生じるのを効果的に
防止できる。したがって、素子の高信頼性化を図ること
ができる。
ソグラフィを行ってレジストマスク７を形成した後、塩
素系のガス等を用いたＲＩＥ等のドライエッチングを行
って、エミッタ層１、ベース層２、コレクタ層３の中央
部を貫通して、コレクタ層３よりも数μｍだけ深い深さ
で止まる断面矩形状の第１のバイアホール１０ａを形成
する。この例では、第１のバイアホール１０ａの各辺の
長さを４０μｍ程度とする。したがって、エミッタ層１
は各辺の長さが５０μｍ程度、幅が４μｍ程度で、全長
２００μｍ程度の矩形の枠状になる。この第１のバイア
ホール１０ａを形成する第１段階では、極力低い例えば
１０Ｗ程度のＲＦパワー条件でドライエッチングを行
う。これにより、エミッタ層１、ベース層２、コレクタ
層３の側面に表面荒れやダメージが生じるのを効果的に
防止できる。したがって、素子の高信頼性化を図ること
ができる。
【００６３】次に、図５（ｄ）に示すように、プラズマ
ＣＶＤ法などにより、基板１３の表面側に例えばＳｉ
Ｎ、ＳｉＯ2、ＳｉＯＮ、ポリイミド樹脂等からなる層
間絶縁膜９を、数１００ｎｍの厚さで、第１のバイアホ
ール１０ａの内壁をも覆うように均一に成膜する。続い
て、ＲＩＥ等のドライエッチングを行って、第１のバイ
アホール１０ａの底部から数μｍ内側の位置に基板１３
内の所定の深さ、例えば１００μｍ程度で止まる第２の
バイアホール１０ｂを形成する。この例では、第２のバ
イアホール１０ｂの各辺の長さは３０μｍ程度とし、第
１のバイアホール１０ａに対して同心状に形成する。結
果として、第１のバイアホール１０ａを基板１３の裏面
側へ向かって延長したことになる。この第２のバイアホ
ール１０ｂを形成する第２段階では、例えばＲＦパワー
１００Ｗ程度の高パワー条件のドライエッチングを行
う。これにより、横方向へのエッチング広がりを抑えな
がら高速のエッチングを行うことができ、深いバイアホ
ール１０を比較的短時間で形成できる。したがって素子
の寸法精度を向上できる上、製造工数を低減できる。
ＣＶＤ法などにより、基板１３の表面側に例えばＳｉ
Ｎ、ＳｉＯ2、ＳｉＯＮ、ポリイミド樹脂等からなる層
間絶縁膜９を、数１００ｎｍの厚さで、第１のバイアホ
ール１０ａの内壁をも覆うように均一に成膜する。続い
て、ＲＩＥ等のドライエッチングを行って、第１のバイ
アホール１０ａの底部から数μｍ内側の位置に基板１３
内の所定の深さ、例えば１００μｍ程度で止まる第２の
バイアホール１０ｂを形成する。この例では、第２のバ
イアホール１０ｂの各辺の長さは３０μｍ程度とし、第
１のバイアホール１０ａに対して同心状に形成する。結
果として、第１のバイアホール１０ａを基板１３の裏面
側へ向かって延長したことになる。この第２のバイアホ
ール１０ｂを形成する第２段階では、例えばＲＦパワー
１００Ｗ程度の高パワー条件のドライエッチングを行
う。これにより、横方向へのエッチング広がりを抑えな
がら高速のエッチングを行うことができ、深いバイアホ
ール１０を比較的短時間で形成できる。したがって素子
の寸法精度を向上できる上、製造工数を低減できる。
【００６４】次に、図５（ｅ）に示すように、フォトリ
ソグラフィおよびエッチングを行って、層間絶縁膜９の
うちエミッタオーミック配線４の表面上およびバイアホ
ール１０の底面上に存する部分を除去して、エミッタオ
ーミック電極４の表面およびバイアホール１０の底面を
露出させる。
ソグラフィおよびエッチングを行って、層間絶縁膜９の
うちエミッタオーミック配線４の表面上およびバイアホ
ール１０の底面上に存する部分を除去して、エミッタオ
ーミック電極４の表面およびバイアホール１０の底面を
露出させる。
【００６５】この後、第１実施形態と同様に、エミッタ
オーミック電極４からバイアホール１０内に延びてバイ
アホール１０の底面に達する金属配線１１を形成する。
さらに、図５（ｆ）に示すように、基板１３の裏面側を
バイアホール１０の底部に達するまで研摩して、研摩後
の基板１３の裏面に例えば金からなる厚さ１０μｍ程度
のＰＨＳ層１２を設ける。
オーミック電極４からバイアホール１０内に延びてバイ
アホール１０の底面に達する金属配線１１を形成する。
さらに、図５（ｆ）に示すように、基板１３の裏面側を
バイアホール１０の底部に達するまで研摩して、研摩後
の基板１３の裏面に例えば金からなる厚さ１０μｍ程度
のＰＨＳ層１２を設ける。
【００６６】このようにして、放熱性を改善でき、エミ
ッタインダクタンスを低減できるＨＢＴ５１が作製され
る。
ッタインダクタンスを低減できるＨＢＴ５１が作製され
る。
【００６７】（第３実施形態）図６（ａ）は並列接続さ
れたＨＢＴ５１の平面パターンを示し、図６（ｂ）は同
図（ａ）におけるＢ−Ｂ線断面を示している。
れたＨＢＴ５１の平面パターンを示し、図６（ｂ）は同
図（ａ）におけるＢ−Ｂ線断面を示している。
【００６８】この例では、共通の半導体基板１３に、第
２実施形態のＨＢＴ５１が複数個並べて形成されてい
る。隣り合うＨＢＴ５１の金属配線１１、ベース配線１
４、コレクタ配線１５は、並列動作するように互いに電
気的に接続されている。したがって、高出力動作が可能
となる。また、各ＨＢＴ５１の接合部で発生した熱は、
そのＨＢＴ毎に基板裏面のＰＨＳ層１２に放熱される。
したがって、各ＨＢＴの性能ばらつきによる熱の集中が
抑制されて、信頼性が向上する。
２実施形態のＨＢＴ５１が複数個並べて形成されてい
る。隣り合うＨＢＴ５１の金属配線１１、ベース配線１
４、コレクタ配線１５は、並列動作するように互いに電
気的に接続されている。したがって、高出力動作が可能
となる。また、各ＨＢＴ５１の接合部で発生した熱は、
そのＨＢＴ毎に基板裏面のＰＨＳ層１２に放熱される。
したがって、各ＨＢＴの性能ばらつきによる熱の集中が
抑制されて、信頼性が向上する。
【００６９】なお、この例では、金属配線１１、ベース
配線１４、コレクタ配線１５は、パターン加工に適する
ように、それぞれ厚さ１μｍ程度のＡｕやＴｉ／Ａｕ等
の積層膜からなっている。
配線１４、コレクタ配線１５は、パターン加工に適する
ように、それぞれ厚さ１μｍ程度のＡｕやＴｉ／Ａｕ等
の積層膜からなっている。
【００７０】（第４実施形態）図７（ａ）は並列接続さ
れた正六角形のパターンを持つＨＢＴ５２を示し、図７
（ｂ）は並列接続された円形のパターンを持つＨＢＴ５
３を示している。
れた正六角形のパターンを持つＨＢＴ５２を示し、図７
（ｂ）は並列接続された円形のパターンを持つＨＢＴ５
３を示している。
【００７１】図７（ａ）のＨＢＴ５２では、エミッタ層
１′、ベース層２′、コレクタ層３′およびそれらの各
層１′、２′、層３′を貫通するバイアホール１０′が
いずれも正六角形のパターンを有している。その他の構
成は第１実施形態のＨＢＴ５０と同じである。このＨＢ
Ｔ５２では、バイアホール１０′の断面形状が、各頂角
が鈍角であるような正六角形に設定されているので、バ
イアホール１０′の周りで電界集中が抑制される。した
がって、素子の信頼性が向上する。当然ながら、各頂角
が鈍角であるような多角形であれば、同様の作用効果を
奏する。
１′、ベース層２′、コレクタ層３′およびそれらの各
層１′、２′、層３′を貫通するバイアホール１０′が
いずれも正六角形のパターンを有している。その他の構
成は第１実施形態のＨＢＴ５０と同じである。このＨＢ
Ｔ５２では、バイアホール１０′の断面形状が、各頂角
が鈍角であるような正六角形に設定されているので、バ
イアホール１０′の周りで電界集中が抑制される。した
がって、素子の信頼性が向上する。当然ながら、各頂角
が鈍角であるような多角形であれば、同様の作用効果を
奏する。
【００７２】また、図７（ｂ）のＨＢＴ５３では、エミ
ッタ層１″、ベース層２″、コレクタ層３″およびそれ
らの各層１″、２″、層３″を貫通するバイアホール１
０″がいずれも正六角形のパターンを有している。その
他の構成は第１実施形態のＨＢＴ５０と同じである。こ
のＨＢＴ５３では、バイアホール１０″の断面形状が円
形に設定されているので、バイアホール１０′の周りで
電界集中が抑制される。したがって、素子の信頼性が向
上する。
ッタ層１″、ベース層２″、コレクタ層３″およびそれ
らの各層１″、２″、層３″を貫通するバイアホール１
０″がいずれも正六角形のパターンを有している。その
他の構成は第１実施形態のＨＢＴ５０と同じである。こ
のＨＢＴ５３では、バイアホール１０″の断面形状が円
形に設定されているので、バイアホール１０′の周りで
電界集中が抑制される。したがって、素子の信頼性が向
上する。
【００７３】（第５実施形態）図８は第５実施形態のＨ
ＢＴ５４の断面を示している。このＨＢＴ５４は、第２
実施形態のＨＢＴ５１に対して、エミッタ層１の外縁下
部にアンダーカット１６が形成され、ベースオーミック
電極５が自己整合的に形成されている点のみが異なって
いる。
ＢＴ５４の断面を示している。このＨＢＴ５４は、第２
実施形態のＨＢＴ５１に対して、エミッタ層１の外縁下
部にアンダーカット１６が形成され、ベースオーミック
電極５が自己整合的に形成されている点のみが異なって
いる。
【００７４】このＨＢＴ５４は次のようにして作製され
る。
る。
【００７５】第２実施形態の製造工程中でエミッタ層１
をパターン加工するとき、図９（ａ）に示すように、エ
ミッタ層１の外縁下部を０．２μｍ程度サイドエッチン
グしてアンダーカット（段差）１６を形成する。
をパターン加工するとき、図９（ａ）に示すように、エ
ミッタ層１の外縁下部を０．２μｍ程度サイドエッチン
グしてアンダーカット（段差）１６を形成する。
【００７６】次に、図９（ｂ）に示すように、基板１３
の表面側に、ベースオーミック電極５を構成すべき金属
膜５，５′、例えば厚さ数１００ｎｍ程度のＰｔやＰｔ
／Ｔｉ／Ｐｔ／Ａｕの積層膜を成膜する。これにより、
ベースオーミック電極５の内縁を、エミッタ層１の外縁
の段差を用いてエミッタ層１に対して自己整合的に形成
する。なお、このときエミッタオーミック電極４上に形
成された金属膜５′は、エミッタオーミック電極４の一
部を構成する（よって、図８では図示を省略してい
る。）。
の表面側に、ベースオーミック電極５を構成すべき金属
膜５，５′、例えば厚さ数１００ｎｍ程度のＰｔやＰｔ
／Ｔｉ／Ｐｔ／Ａｕの積層膜を成膜する。これにより、
ベースオーミック電極５の内縁を、エミッタ層１の外縁
の段差を用いてエミッタ層１に対して自己整合的に形成
する。なお、このときエミッタオーミック電極４上に形
成された金属膜５′は、エミッタオーミック電極４の一
部を構成する（よって、図８では図示を省略してい
る。）。
【００７７】次に、図９（ｃ）に示すように、フォトリ
ソグラフィを行って、エミッタオーミック電極４および
金属膜５を覆うように、ベース層２のパターン加工用の
フォトレジスト（メサエッチングマスク）７を設ける。
そして、上記金属膜５とベース層２とを同一のマスク７
を用いて連続的にＲＩＥ等のドライエッチングを行っ
て、ベースオーミック電極５の外縁とベース層２の外縁
とが一致するように加工する。このときのエッチング条
件は、金属膜５をエッチングする段階では、金金属膜５
がＰｔ層を含んでいることから、例えばＡｒのスパッタ
エッチング条件を採用する。次にベース層２をエッチン
グする段階では、塩素系のガスを用いて化学反応を利用
した条件を採用する。
ソグラフィを行って、エミッタオーミック電極４および
金属膜５を覆うように、ベース層２のパターン加工用の
フォトレジスト（メサエッチングマスク）７を設ける。
そして、上記金属膜５とベース層２とを同一のマスク７
を用いて連続的にＲＩＥ等のドライエッチングを行っ
て、ベースオーミック電極５の外縁とベース層２の外縁
とが一致するように加工する。このときのエッチング条
件は、金属膜５をエッチングする段階では、金金属膜５
がＰｔ層を含んでいることから、例えばＡｒのスパッタ
エッチング条件を採用する。次にベース層２をエッチン
グする段階では、塩素系のガスを用いて化学反応を利用
した条件を採用する。
【００７８】この後、第２実施形態と同様の工程を実行
して、図９（ｄ）（すなわち図８）に示すようなＨＢＴ
が得られる。
して、図９（ｄ）（すなわち図８）に示すようなＨＢＴ
が得られる。
【００７９】このＨＢＴの製造方法によれば、ベース層
２の幅を広げることなく、ベースオーミック電極５の幅
をエミッタ層１の外縁からベース層２の外縁の範囲まで
一杯に広げることができる。これにより、ベース・コレ
クタ間の容量の増加を避けながら、ベース配線抵抗の上
昇を抑制できる。したがって、素子の高周波特性の向上
を図ることができる。
２の幅を広げることなく、ベースオーミック電極５の幅
をエミッタ層１の外縁からベース層２の外縁の範囲まで
一杯に広げることができる。これにより、ベース・コレ
クタ間の容量の増加を避けながら、ベース配線抵抗の上
昇を抑制できる。したがって、素子の高周波特性の向上
を図ることができる。
【００８０】（第６実施形態）図１０は第６実施形態の
ＨＢＴ５５の断面を示している。このＨＢＴ５５は、第
５実施形態のＨＢＴ５４に対して、金属配線１１が、エ
ミッタオーミック電極４の材料からなる配線パターン
４′上にメッキ法によって形成されている点のみが異な
っている。エミッタオーミック電極４および配線パター
ン４′は、例えば厚さ数１００ｎｍのＷＮやＷＮ／Ｔｉ
／Ａｕの多層膜からなっている。
ＨＢＴ５５の断面を示している。このＨＢＴ５５は、第
５実施形態のＨＢＴ５４に対して、金属配線１１が、エ
ミッタオーミック電極４の材料からなる配線パターン
４′上にメッキ法によって形成されている点のみが異な
っている。エミッタオーミック電極４および配線パター
ン４′は、例えば厚さ数１００ｎｍのＷＮやＷＮ／Ｔｉ
／Ａｕの多層膜からなっている。
【００８１】このＨＢＴ５５を作製する場合、コレクタ
オーミック電極６、ベースオーミック電極５を形成した
後、エミッタオーミック電極４を形成する前に第１のバ
イアホール１０ａを形成する。次に、蒸着法等により、
エミッタオーミック電極４を形成するのと同時に、その
オーミック電極４の材料からなり、エミッタ層１の表面
部分から第１のバイアホール１０ａ内に延びて第１のバ
イアホール１０ａの底部に達する配線パターン４′を形
成する。そして、その配線パターン４′を給電メタルと
して用いて、メッキ法により、その配線パターン４′上
に金属配線１１を形成する。その他の工程は、第５実施
形態と同様に実行する。
オーミック電極６、ベースオーミック電極５を形成した
後、エミッタオーミック電極４を形成する前に第１のバ
イアホール１０ａを形成する。次に、蒸着法等により、
エミッタオーミック電極４を形成するのと同時に、その
オーミック電極４の材料からなり、エミッタ層１の表面
部分から第１のバイアホール１０ａ内に延びて第１のバ
イアホール１０ａの底部に達する配線パターン４′を形
成する。そして、その配線パターン４′を給電メタルと
して用いて、メッキ法により、その配線パターン４′上
に金属配線１１を形成する。その他の工程は、第５実施
形態と同様に実行する。
【００８２】この製造方法では、エミッタオーミック電
極４を形成するのと同時に、金属配線１１をメッキする
ための配線パターン４′を形成しているので、エミッタ
オーミック電極４と金属配線１１とを別々にパターン加
工する場合に比して、工程が短縮化される。したがっ
て、製造コストの低減を図ることができる。
極４を形成するのと同時に、金属配線１１をメッキする
ための配線パターン４′を形成しているので、エミッタ
オーミック電極４と金属配線１１とを別々にパターン加
工する場合に比して、工程が短縮化される。したがっ
て、製造コストの低減を図ることができる。
【００８３】（第７実施形態）図１１（ａ）は並列接続
されたＨＢＴ５１の間に分離溝１７を備えた場合の平面
パターンを示し、図１１（ｂ）は同図（ａ）におけるＢ
−Ｂ線断面を示している。
されたＨＢＴ５１の間に分離溝１７を備えた場合の平面
パターンを示し、図１１（ｂ）は同図（ａ）におけるＢ
−Ｂ線断面を示している。
【００８４】この例では、第３実施形態と同様に、隣り
合うＨＢＴ５１の金属配線１１、ベース配線１４、コレ
クタ配線１５は、並列動作するように互いに電気的に接
続されている。したがって、高出力動作が可能となる。
また、各ＨＢＴ５１の接合部で発生した熱は、そのＨＢ
Ｔ毎に基板裏面のＰＨＳ層１２に放熱される。したがっ
て、各ＨＢＴの性能ばらつきによる熱の集中が抑制され
て、信頼性が向上する。
合うＨＢＴ５１の金属配線１１、ベース配線１４、コレ
クタ配線１５は、並列動作するように互いに電気的に接
続されている。したがって、高出力動作が可能となる。
また、各ＨＢＴ５１の接合部で発生した熱は、そのＨＢ
Ｔ毎に基板裏面のＰＨＳ層１２に放熱される。したがっ
て、各ＨＢＴの性能ばらつきによる熱の集中が抑制され
て、信頼性が向上する。
【００８５】しかも、共通の半導体基板１３に、基板表
面から基板裏面まで貫通して、隣り合うＨＢＴ５１の間
を仕切る分離溝１７が設けられ、この分離溝１７内は層
間絶縁膜９で埋め込まれている。なお、分離溝１７は、
バイアホール１０と同時に並行して形成される。この構
造により、動作時に隣り合うＨＢＴ５１同士が熱的に遮
断されて、互いに影響を及ぼし合うことが無くなるとと
もに、各ＨＢＴ５１の熱容量が均一化されて均―に動作
するようになる。したがって、素子の高信頼性化を図る
ことができる。
面から基板裏面まで貫通して、隣り合うＨＢＴ５１の間
を仕切る分離溝１７が設けられ、この分離溝１７内は層
間絶縁膜９で埋め込まれている。なお、分離溝１７は、
バイアホール１０と同時に並行して形成される。この構
造により、動作時に隣り合うＨＢＴ５１同士が熱的に遮
断されて、互いに影響を及ぼし合うことが無くなるとと
もに、各ＨＢＴ５１の熱容量が均一化されて均―に動作
するようになる。したがって、素子の高信頼性化を図る
ことができる。
【００８６】同様に、図１２（ａ）は並列接続されたＨ
ＢＴ５１の間に分離溝１７を備えた場合の平面パターン
を示し、図１２（ｂ）は同図（ａ）におけるＢ−Ｂ線断
面を示している。
ＢＴ５１の間に分離溝１７を備えた場合の平面パターン
を示し、図１２（ｂ）は同図（ａ）におけるＢ−Ｂ線断
面を示している。
【００８７】この例では、分離溝１７は、何も埋め込ま
れずに空洞とされている。上の例と同様に、動作時に隣
り合うＨＢＴ５１同士が熱的に遮断されて、互いに影響
を及ぼし合うことが無くなるとともに、各ＨＢＴ５１の
熱容量が均一化されて均―に動作するようになる。した
がって、素子の高信頼性化を図ることができる。
れずに空洞とされている。上の例と同様に、動作時に隣
り合うＨＢＴ５１同士が熱的に遮断されて、互いに影響
を及ぼし合うことが無くなるとともに、各ＨＢＴ５１の
熱容量が均一化されて均―に動作するようになる。した
がって、素子の高信頼性化を図ることができる。
【００８８】なお、分離溝１７内に基板１３よりも熱伝
導率の小さい金属を埋めこんでも良い。そのようにした
場合、各ＨＢＴ５１で発熱した熱がその金属を伝わって
基板裏面のＰＨＳ層１２へ放熱される。したがって、放
熱性を更に改善でき、発熱による素子の破壊を抑制でき
る。以上のように、分離溝１７を設けることにより素子
の高信頼化を図ることができる。
導率の小さい金属を埋めこんでも良い。そのようにした
場合、各ＨＢＴ５１で発熱した熱がその金属を伝わって
基板裏面のＰＨＳ層１２へ放熱される。したがって、放
熱性を更に改善でき、発熱による素子の破壊を抑制でき
る。以上のように、分離溝１７を設けることにより素子
の高信頼化を図ることができる。
【００８９】（第８実施形態）図１３（ａ）〜（ｃ）
は、図４に示したＨＢＴ５１を作製する場合に、一定の
断面寸法を持つ第２のバイアホール１０ｂを基板１３の
裏面側から形成する例を示している。
は、図４に示したＨＢＴ５１を作製する場合に、一定の
断面寸法を持つ第２のバイアホール１０ｂを基板１３の
裏面側から形成する例を示している。
【００９０】この例では、図１３（ａ）に示すように、
第２実施形態と同様に、第１のバイアホール１０ａを形
成し、さらに層間絶縁膜９を形成した後、金属配線１１
を形成する。次に、ＣＭＰ法等によって、基板１３の裏
面側を所定量だけ研摩して、基板１３の厚さを例えば１
００μｍ程度に薄くする。この後、図１３（ｂ）に示す
ように、フォトリソグラフィおよびＲＩＥ等のドライエ
ッチングを行って、基板１３の裏面側から第１のバイア
ホール１０ａの底部に達する第２のバイアホール１０ｂ
を形成する。そして、図１３（ｃ）に示すように、蒸着
法、スパッタリング法またはメッキ法によって、研摩後
の基板裏面に厚さ１０μｍ程度の金からなるＰＨＳ層１
２を、第２のバイアホール１０ｂを通して第１のバイア
ホール１０ａ内の金属配線１１と接触するように設け
る。
第２実施形態と同様に、第１のバイアホール１０ａを形
成し、さらに層間絶縁膜９を形成した後、金属配線１１
を形成する。次に、ＣＭＰ法等によって、基板１３の裏
面側を所定量だけ研摩して、基板１３の厚さを例えば１
００μｍ程度に薄くする。この後、図１３（ｂ）に示す
ように、フォトリソグラフィおよびＲＩＥ等のドライエ
ッチングを行って、基板１３の裏面側から第１のバイア
ホール１０ａの底部に達する第２のバイアホール１０ｂ
を形成する。そして、図１３（ｃ）に示すように、蒸着
法、スパッタリング法またはメッキ法によって、研摩後
の基板裏面に厚さ１０μｍ程度の金からなるＰＨＳ層１
２を、第２のバイアホール１０ｂを通して第１のバイア
ホール１０ａ内の金属配線１１と接触するように設け
る。
【００９１】詳しくは、まず図１４（ａ）に示すよう
に、エミッタ層１、ベース層２、コレクタ層３を貫通し
て基板１３内の所定の深さで止まる第１のバイアホール
１０ａを形成するのと同時に、基板１３上で各層１、
２、３が占める領域以外の領域に、基板表面側から第１
のバイアホール１０ａよりも深いアライメント用ホール
２９を形成する。この例では、アライメント用ホール２
９の深さは１００μｍ程度とする。次に、図１４（ｂ）
に示すように、基板１３の表面側に、樹脂３１を用いて
例えばＳｉからなる支持基板３０を貼り付ける。このと
き、アライメント用ホール２９は樹脂３１で埋め込まれ
る。次に、ＣＭＰ法等によって、基板１３の裏面側をア
ライメント用ホール２９の底部に達するまで、つまり基
板１３の裏面側にアライメント用ホール２９の底部の樹
脂３１が現れるまで研摩する。図１４（ｃ）に示すよう
に、この基板１３の裏面側に現れたアライメント用ホー
ル２９（樹脂３１）を基準としてフォトリソグラフィを
行って、基板１３の裏面側に第２のバイアホール１０ｂ
を形成するためのレジストマスク３２を設ける。次に、
図１４（ｄ）に示すように、このマスク３２を用いてＲ
ＩＥ法等のドライエッチングを行って、基板１３の裏面
側から第１のバイアホール１０ａの底部に達する第２の
バイアホール１０ｂを形成する。このとき、第１のバイ
アホール１０ａの底部の金属配線１１が現れた時点をエ
ッチングの終点とする。次に、図１４（ｅ）に示すよう
に、蒸着法、スパッタリング法またはメッキ法によっ
て、研摩後の基板裏面に厚さ１０μｍ程度の金からなる
ＰＨＳ層１２を、第２のバイアホール１０ｂを通して第
１のバイアホール１０ａ内の金属配線１１と接触するよ
うに設ける。最後に、図１４（ｆ）に示すように、溶剤
によって樹脂３１を溶解して、基板１３の表面側から支
持基板３０を取り除く。
に、エミッタ層１、ベース層２、コレクタ層３を貫通し
て基板１３内の所定の深さで止まる第１のバイアホール
１０ａを形成するのと同時に、基板１３上で各層１、
２、３が占める領域以外の領域に、基板表面側から第１
のバイアホール１０ａよりも深いアライメント用ホール
２９を形成する。この例では、アライメント用ホール２
９の深さは１００μｍ程度とする。次に、図１４（ｂ）
に示すように、基板１３の表面側に、樹脂３１を用いて
例えばＳｉからなる支持基板３０を貼り付ける。このと
き、アライメント用ホール２９は樹脂３１で埋め込まれ
る。次に、ＣＭＰ法等によって、基板１３の裏面側をア
ライメント用ホール２９の底部に達するまで、つまり基
板１３の裏面側にアライメント用ホール２９の底部の樹
脂３１が現れるまで研摩する。図１４（ｃ）に示すよう
に、この基板１３の裏面側に現れたアライメント用ホー
ル２９（樹脂３１）を基準としてフォトリソグラフィを
行って、基板１３の裏面側に第２のバイアホール１０ｂ
を形成するためのレジストマスク３２を設ける。次に、
図１４（ｄ）に示すように、このマスク３２を用いてＲ
ＩＥ法等のドライエッチングを行って、基板１３の裏面
側から第１のバイアホール１０ａの底部に達する第２の
バイアホール１０ｂを形成する。このとき、第１のバイ
アホール１０ａの底部の金属配線１１が現れた時点をエ
ッチングの終点とする。次に、図１４（ｅ）に示すよう
に、蒸着法、スパッタリング法またはメッキ法によっ
て、研摩後の基板裏面に厚さ１０μｍ程度の金からなる
ＰＨＳ層１２を、第２のバイアホール１０ｂを通して第
１のバイアホール１０ａ内の金属配線１１と接触するよ
うに設ける。最後に、図１４（ｆ）に示すように、溶剤
によって樹脂３１を溶解して、基板１３の表面側から支
持基板３０を取り除く。
【００９２】このようにした場合、基板表面側から形成
した第１のバイアホール１０ａに対して、基板裏面側か
ら形成する第２のバイアホール１０ｂを、両面アライナ
等の特殊な装置を用いることなく、通常のアライナによ
って容易に位置合わせすることができる。したがって、
通常のフォトリソグラフィ技術による高精度な位置合わ
せが行える。しかも、基板裏面の研摩が少しの研摩量で
済ませられる。なお、基板１３の裏面側を研摩すること
なく、研摩工程を省略して、直接第２のバイアホール１
０ｂを形成しても良い。
した第１のバイアホール１０ａに対して、基板裏面側か
ら形成する第２のバイアホール１０ｂを、両面アライナ
等の特殊な装置を用いることなく、通常のアライナによ
って容易に位置合わせすることができる。したがって、
通常のフォトリソグラフィ技術による高精度な位置合わ
せが行える。しかも、基板裏面の研摩が少しの研摩量で
済ませられる。なお、基板１３の裏面側を研摩すること
なく、研摩工程を省略して、直接第２のバイアホール１
０ｂを形成しても良い。
【００９３】図１５は、上述のＲＩＥ法等のドライエッ
チングに代えて、クエン酸系等のエッチング液を用いた
ウエットエッチングによって、基板裏面側から第２のバ
イアホール１０ｂを擂り鉢状に形成した例を示してい
る。
チングに代えて、クエン酸系等のエッチング液を用いた
ウエットエッチングによって、基板裏面側から第２のバ
イアホール１０ｂを擂り鉢状に形成した例を示してい
る。
【００９４】この例では、作製されたＨＢＴ５６におい
て、基板裏面のＰＨＳ層１２に近づくにつれて第２のバ
イアホール１０ｂが作る放熱経路が太くなるので、さら
に放熱性を改善できる。したがって、さらに素子の高信
頼性化を図ることができる。
て、基板裏面のＰＨＳ層１２に近づくにつれて第２のバ
イアホール１０ｂが作る放熱経路が太くなるので、さら
に放熱性を改善できる。したがって、さらに素子の高信
頼性化を図ることができる。
【００９５】（第９実施形態）図１６は第９実施形態の
ＨＢＴ５７の断面を示している。このＨＢＴ５７は、第
２実施形態のＨＢＴ５１に対して、バイアホール１０の
内部が完全に金属配線１１の材料で埋め込まれている点
のみが異なっている。このような金属配線１１はメッキ
法により形成される。
ＨＢＴ５７の断面を示している。このＨＢＴ５７は、第
２実施形態のＨＢＴ５１に対して、バイアホール１０の
内部が完全に金属配線１１の材料で埋め込まれている点
のみが異なっている。このような金属配線１１はメッキ
法により形成される。
【００９６】このＨＢＴ５７では、バイアホール１０の
内部が金属配線１１の材料で埋め込まれているので、バ
イアホール１０を通した放熱効果が高まり、さらに放熱
性を改善できる。この結果、素子特性の安定化及び高信
頼性化を図ることができる。
内部が金属配線１１の材料で埋め込まれているので、バ
イアホール１０を通した放熱効果が高まり、さらに放熱
性を改善できる。この結果、素子特性の安定化及び高信
頼性化を図ることができる。
【００９７】（第１０実施形態）図１７は第１０実施形
態のＨＢＴ５８の断面を示している。このＨＢＴ５８
は、図４に示したＨＢＴ５１に対して、エミッタ層１の
周縁部１ａ，１ｂの厚さがそのエミッタ層１の他の部分
の厚さよりも薄く設定され、いわゆるエッジシンニング
構造となっている点のみが異なっている。
態のＨＢＴ５８の断面を示している。このＨＢＴ５８
は、図４に示したＨＢＴ５１に対して、エミッタ層１の
周縁部１ａ，１ｂの厚さがそのエミッタ層１の他の部分
の厚さよりも薄く設定され、いわゆるエッジシンニング
構造となっている点のみが異なっている。
【００９８】このＨＢＴ５８を作製する場合、第２実施
形態と同様に、第１のバイアホール１０ａを形成する。
続いて、フォトリソグラフィを行って、矩形枠状のエミ
ッタ層１の表面に、その矩形枠の幅よりも狭い幅を持つ
矩形枠状のレジストマスク（図示せず）を設ける。その
マスクを用いてエミッタ層１の周縁部をメサエッチング
して、エミッタ層１の周縁部１ａ，１ｂの厚さをそのエ
ミッタ層１の他の部分の厚さよりも薄くする（エッジシ
ンニング構造）。この後、第２実施形態と同様に、ベー
スオーミック電極５を形成する。その他の工程は、第２
実施形態と同様に実行する。
形態と同様に、第１のバイアホール１０ａを形成する。
続いて、フォトリソグラフィを行って、矩形枠状のエミ
ッタ層１の表面に、その矩形枠の幅よりも狭い幅を持つ
矩形枠状のレジストマスク（図示せず）を設ける。その
マスクを用いてエミッタ層１の周縁部をメサエッチング
して、エミッタ層１の周縁部１ａ，１ｂの厚さをそのエ
ミッタ層１の他の部分の厚さよりも薄くする（エッジシ
ンニング構造）。この後、第２実施形態と同様に、ベー
スオーミック電極５を形成する。その他の工程は、第２
実施形態と同様に実行する。
【００９９】このＨＢＴ５８では、エミッタ層１の周縁
部１ａ，１ｂの厚さがそのエミッタ層１の他の部分の厚
さよりも薄く設定され、いわゆるエッジシンニング構造
となっているので、動作時にエミッタ層１の周縁部１
ａ，１ｂとベース層２との間に発生する正孔と電子との
再結合が防止される。この結果、素子の高信頼性化を図
ることができる。
部１ａ，１ｂの厚さがそのエミッタ層１の他の部分の厚
さよりも薄く設定され、いわゆるエッジシンニング構造
となっているので、動作時にエミッタ層１の周縁部１
ａ，１ｂとベース層２との間に発生する正孔と電子との
再結合が防止される。この結果、素子の高信頼性化を図
ることができる。
【０１００】（第１１実施形態）図１８は隣り合うＨＢ
Ｔ５１の間に素子間分離領域１９を設けた例を示してい
る。なお、簡単のため、１個のＨＢＴ５１の両側に素子
間分離領域１９、１９を図示している。
Ｔ５１の間に素子間分離領域１９を設けた例を示してい
る。なお、簡単のため、１個のＨＢＴ５１の両側に素子
間分離領域１９、１９を図示している。
【０１０１】この例では、共通の半導体基板１３に、Ｈ
ＢＴを構成するエミッタ層１、ベース層２、コレクタ層
３を複数組並べてパターン形成する。各層１、２、３に
オーミック電極４、５、６を形成した後、第１のバイア
ホール１０ａを形成する前に、隣り合うコレクタ層３の
間のフィールド領域に、酸素イオンやへリウムイオン、
水素イオン等を高濃度例えば１×１０19ｃｍ-2程度イオ
ン注入する。これにより、フィールド領域に、高抵抗
（比抵抗１×１０7Ω−ｃｍ程度）の所定の厚さを持つ
素子間分離領域１９を形成する。その他の工程は、第２
実施形態と同様に実行する。
ＢＴを構成するエミッタ層１、ベース層２、コレクタ層
３を複数組並べてパターン形成する。各層１、２、３に
オーミック電極４、５、６を形成した後、第１のバイア
ホール１０ａを形成する前に、隣り合うコレクタ層３の
間のフィールド領域に、酸素イオンやへリウムイオン、
水素イオン等を高濃度例えば１×１０19ｃｍ-2程度イオ
ン注入する。これにより、フィールド領域に、高抵抗
（比抵抗１×１０7Ω−ｃｍ程度）の所定の厚さを持つ
素子間分離領域１９を形成する。その他の工程は、第２
実施形態と同様に実行する。
【０１０２】このようにした場合、素子間分離領域１９
の厚さのお陰で、第１のバイアホール１０ａを形成する
ためにフォトリソグラフィを行ったとき、基板１３上の
トランジスタ部（各層１、２、３の領域）とフィールド
部（トランジスタの間の領域）との間の段差が低減され
て、フォトレジストマスクの膜厚が均一となる。したが
って、第１のバイアホール１０ａをエッチングしている
間にマスク破れが発生するおそれを解消できる。しか
も、金属配線１１を形成するときにトランジスタ部の被
覆性が良好となり、素子信頼性の向上を図ることができ
る。
の厚さのお陰で、第１のバイアホール１０ａを形成する
ためにフォトリソグラフィを行ったとき、基板１３上の
トランジスタ部（各層１、２、３の領域）とフィールド
部（トランジスタの間の領域）との間の段差が低減され
て、フォトレジストマスクの膜厚が均一となる。したが
って、第１のバイアホール１０ａをエッチングしている
間にマスク破れが発生するおそれを解消できる。しか
も、金属配線１１を形成するときにトランジスタ部の被
覆性が良好となり、素子信頼性の向上を図ることができ
る。
【０１０３】（第１２実施形態）図１９は、上述の各Ｈ
ＢＴに適用できるエミッタオーミック電極４、ベースオ
ーミック電極５、コレクタオーミック電極６のパターン
を示している。
ＢＴに適用できるエミッタオーミック電極４、ベースオ
ーミック電極５、コレクタオーミック電極６のパターン
を示している。
【０１０４】この例では、エミッタオーミック電極４、
ベースオーミック電極５、コレクタオーミック電極６の
パターンは、それぞれ第１のバイアホール１０ａを形成
すべき領域の周囲を一部欠落して取り囲むパターンとな
っている。すなわち、それらのオーミック電極４、５、
６のパターンは、略矩形枠状のパターンであるが、完全
な矩形枠状パターンではなく、図において各縦辺の中央
部４ｃ，５ｃ，６ｃが欠落した態様となっている。
ベースオーミック電極５、コレクタオーミック電極６の
パターンは、それぞれ第１のバイアホール１０ａを形成
すべき領域の周囲を一部欠落して取り囲むパターンとな
っている。すなわち、それらのオーミック電極４、５、
６のパターンは、略矩形枠状のパターンであるが、完全
な矩形枠状パターンではなく、図において各縦辺の中央
部４ｃ，５ｃ，６ｃが欠落した態様となっている。
【０１０５】このようなパターンを採用した上、各オー
ミック電極４、５、６をリフトオフ法によって形成す
る。リフトオフ用レジストを溶剤で溶かすとき、溶剤が
略矩形枠状のパターンの外側からその欠落部分４ｃ，５
ｃ，６ｃを通して内側へ容易に浸入するので、各オーミ
ック電極４、５、６のパターンを完全な矩形枠状パター
ンとした場合に比して、リフトオフが容易に行える。
ミック電極４、５、６をリフトオフ法によって形成す
る。リフトオフ用レジストを溶剤で溶かすとき、溶剤が
略矩形枠状のパターンの外側からその欠落部分４ｃ，５
ｃ，６ｃを通して内側へ容易に浸入するので、各オーミ
ック電極４、５、６のパターンを完全な矩形枠状パター
ンとした場合に比して、リフトオフが容易に行える。
【０１０６】なお、第４実施形態のＨＢＴ５２、５３
（図７）のように正六角形や円形のパターンを基本とす
る場合は、各オーミック電極４、５、６のパターンを、
それぞれ正六角形の枠状パターンや円形の枠状パターン
の一部が欠落したものとする。要は、リフトオフを容易
に行うためには、環状パターンの一部が欠落していれば
良いのである。
（図７）のように正六角形や円形のパターンを基本とす
る場合は、各オーミック電極４、５、６のパターンを、
それぞれ正六角形の枠状パターンや円形の枠状パターン
の一部が欠落したものとする。要は、リフトオフを容易
に行うためには、環状パターンの一部が欠落していれば
良いのである。
【０１０７】（第１３実施形態）図２０は、上述の各実
施形態で基板１３の裏面側を研摩するのに適用できる研
摩装置２０を示している。この研摩装置２０は、槽内
に、研摩対象２２（この例では基板１３）が載せられる
研摩台２３を備えている。研摩台２３が回転され、研摩
液２１が投入されて基板１３の裏面側が研摩されるにつ
れて、研摩液２１が廃液２６となって槽内に溜まる。こ
の研摩廃液２６の電気抵抗は、抵抗形成センサ２５を備
えた抵抗測定器２４によって観測されるようになってい
る。
施形態で基板１３の裏面側を研摩するのに適用できる研
摩装置２０を示している。この研摩装置２０は、槽内
に、研摩対象２２（この例では基板１３）が載せられる
研摩台２３を備えている。研摩台２３が回転され、研摩
液２１が投入されて基板１３の裏面側が研摩されるにつ
れて、研摩液２１が廃液２６となって槽内に溜まる。こ
の研摩廃液２６の電気抵抗は、抵抗形成センサ２５を備
えた抵抗測定器２４によって観測されるようになってい
る。
【０１０８】上述の各実施形態で基板１３の裏面側を第
１のバイアホール１０ａの底部に達するまで研摩すると
き、抵抗形成センサ２５を備えた抵抗測定器２４によっ
て研磨廃液２６の電気抵抗を観測する。そして、第１の
バイアホール１０ａ内の金属配線１１の削りかすが研摩
廃液２６中に混入して研摩廃液２６の電気抵抗が変化し
た時を研摩の終点とする。このようにした場合、研摩の
終点が明確になるので、基板裏面側の研摩量の精度が向
上する。
１のバイアホール１０ａの底部に達するまで研摩すると
き、抵抗形成センサ２５を備えた抵抗測定器２４によっ
て研磨廃液２６の電気抵抗を観測する。そして、第１の
バイアホール１０ａ内の金属配線１１の削りかすが研摩
廃液２６中に混入して研摩廃液２６の電気抵抗が変化し
た時を研摩の終点とする。このようにした場合、研摩の
終点が明確になるので、基板裏面側の研摩量の精度が向
上する。
【０１０９】（第１４実施形態）図２１（ａ）は、上述
のいずれかの実施形態のＨＢＴ（符号３４、３５で表
す）を備えた高周波２段増幅器４０の回路構成を示して
いる。
のいずれかの実施形態のＨＢＴ（符号３４、３５で表
す）を備えた高周波２段増幅器４０の回路構成を示して
いる。
【０１１０】この高周波２段増幅器４０は、入力端子３
３とグランド（接地）３８との間に接続された入力抵抗
３７に入力された信号を増幅する初段増幅用ＨＢＴ３４
と、このＨＢＴ３４が出力する信号を増幅する２段目増
幅用ＨＢＴ３５とを備えている。このＨＢＴ３５の出力
は出力端子３６に出力される。この高周波２段増幅器４
０は、ＨＢＴ３４、３５が放熱性に優れているので、高
周波増幅を行う場合に、高利得で高出力動作をおこなう
ことができる。また、高信頼化を図ることができる。こ
の高周波２段増幅器４０は、例えば図２１（ｂ）に示す
ように、高周波送受信機としての携帯電話器４１に搭載
される。この携帯電話器４１は、アンテナ３９を通して
マイクロ波を高利得で大出力で送信することができる。
３とグランド（接地）３８との間に接続された入力抵抗
３７に入力された信号を増幅する初段増幅用ＨＢＴ３４
と、このＨＢＴ３４が出力する信号を増幅する２段目増
幅用ＨＢＴ３５とを備えている。このＨＢＴ３５の出力
は出力端子３６に出力される。この高周波２段増幅器４
０は、ＨＢＴ３４、３５が放熱性に優れているので、高
周波増幅を行う場合に、高利得で高出力動作をおこなう
ことができる。また、高信頼化を図ることができる。こ
の高周波２段増幅器４０は、例えば図２１（ｂ）に示す
ように、高周波送受信機としての携帯電話器４１に搭載
される。この携帯電話器４１は、アンテナ３９を通して
マイクロ波を高利得で大出力で送信することができる。
【０１１１】なお、高周波増幅器としては、２段増幅器
に限られず、３個のＨＢＴを備えて３段増幅器を構成し
ても良い。
に限られず、３個のＨＢＴを備えて３段増幅器を構成し
ても良い。
【０１１２】
【発明の効果】以上より明らかなように、この発明のヘ
テロ接合型バイポーラトランジスタは、エミッタ層の表
面電極と基板裏面のヒートシンク層とがバイアホール内
を通る金属配線で接続されているので、動作時に半導体
基板の表面側の接合部（主としてベース層とコレクタ層
との界面）で発生した熱は、二つの経路を通して放熱さ
れる。したがって、放熱性が改善される。また、エミッ
タの表面電極とバイアホールの表面側開口とは極めて接
近しているので、上記金属配線は、エミッタ層の表面電
極からバイアホール内に最短距離で引き込まれる。この
結果、エアブリッジを介する場合に比して、エミッタイ
ンダクタンスが低減され、高周波特性が改善される。
テロ接合型バイポーラトランジスタは、エミッタ層の表
面電極と基板裏面のヒートシンク層とがバイアホール内
を通る金属配線で接続されているので、動作時に半導体
基板の表面側の接合部（主としてベース層とコレクタ層
との界面）で発生した熱は、二つの経路を通して放熱さ
れる。したがって、放熱性が改善される。また、エミッ
タの表面電極とバイアホールの表面側開口とは極めて接
近しているので、上記金属配線は、エミッタ層の表面電
極からバイアホール内に最短距離で引き込まれる。この
結果、エアブリッジを介する場合に比して、エミッタイ
ンダクタンスが低減され、高周波特性が改善される。
【０１１３】一実施形態のヘテロ接合型バイポーラトラ
ンジスタでは、上記バイアホールの断面形状は、各頂角
が鈍角であるような多角形または円形であるから、バイ
アホールの周りで電界集中が抑制される。したがって、
素子の信頼性が向上する。
ンジスタでは、上記バイアホールの断面形状は、各頂角
が鈍角であるような多角形または円形であるから、バイ
アホールの周りで電界集中が抑制される。したがって、
素子の信頼性が向上する。
【０１１４】また、一実施形態のヘテロ接合型バイポー
ラトランジスタでは、上記バイアホールの内部が上記金
属配線の材料で埋め込まれているので、上記バイアホー
ルを通した放熱効果が高まり、さらに放熱性が改善され
る。この結果、素子特性の安定化及び高信頼性化が図ら
れる。
ラトランジスタでは、上記バイアホールの内部が上記金
属配線の材料で埋め込まれているので、上記バイアホー
ルを通した放熱効果が高まり、さらに放熱性が改善され
る。この結果、素子特性の安定化及び高信頼性化が図ら
れる。
【０１１５】一実施形態のヘテロ接合型バイポーラトラ
ンジスタでは、上記エミッタ層の周縁部の厚さがそのエ
ミッタ層の他の部分の厚さよりも薄く設定され、いわゆ
るエッジシンニング構造となっているので、動作時にエ
ミッタ層の周縁部とベース層との間に発生する正孔と電
子との再結合が防止される。この結果、素子の高信頼性
化が図られる。
ンジスタでは、上記エミッタ層の周縁部の厚さがそのエ
ミッタ層の他の部分の厚さよりも薄く設定され、いわゆ
るエッジシンニング構造となっているので、動作時にエ
ミッタ層の周縁部とベース層との間に発生する正孔と電
子との再結合が防止される。この結果、素子の高信頼性
化が図られる。
【０１１６】また、この発明の並列接続のヘテロ接合型
バイポーラトランジスタは、共通の半導体基板に、上記
いずれかのヘテロ接合型バイポーラトランジスタが複数
個並べて形成され、並列動作するように互いに電気的に
接続されているので、高出力動作が可能となる。また、
各トランジスタの接合部で発生した熱は、そのトランジ
スタ毎に基板裏面のヒートシンク層に放熱されるので、
各トランジスタの性能ばらつきによる熱の集中が抑制さ
れて、信頼性が向上する。
バイポーラトランジスタは、共通の半導体基板に、上記
いずれかのヘテロ接合型バイポーラトランジスタが複数
個並べて形成され、並列動作するように互いに電気的に
接続されているので、高出力動作が可能となる。また、
各トランジスタの接合部で発生した熱は、そのトランジ
スタ毎に基板裏面のヒートシンク層に放熱されるので、
各トランジスタの性能ばらつきによる熱の集中が抑制さ
れて、信頼性が向上する。
【０１１７】一実施形態の並列接続のヘテロ接合型バイ
ポーラトランジスタでは、上記共通の半導体基板に、基
板表面から基板裏面まで貫通して、隣り合うヘテロ接合
型バイポーラトランジスタの間を仕切る溝が設けられて
いるので、動作時に隣り合うトランジスタ同士が熱的に
遮断されて、互いに影響を及ぼし合うことが無くなると
ともに、各トランジスタの熱容量が均一化されて均―に
動作するようになる。したがって、素子の高信頼性化が
図られる。
ポーラトランジスタでは、上記共通の半導体基板に、基
板表面から基板裏面まで貫通して、隣り合うヘテロ接合
型バイポーラトランジスタの間を仕切る溝が設けられて
いるので、動作時に隣り合うトランジスタ同士が熱的に
遮断されて、互いに影響を及ぼし合うことが無くなると
ともに、各トランジスタの熱容量が均一化されて均―に
動作するようになる。したがって、素子の高信頼性化が
図られる。
【０１１８】この発明のヘテロ接合型バイポーラトラン
ジスタの製造方法は、半導体基板の表面側にコレクタ
層、ベース層およびエミッタ層をこの順に積層し、上に
なった層ほど面積が小さくなるように上記各層をパター
ン加工するとともに、上記各層の表面部分に、それぞれ
オーミック接触のための表面電極を形成する工程と、上
記エミッタ層、ベース層、コレクタ層を貫通して上記基
板内の所定の深さで止まる第１のバイアホールを形成す
る工程と、上記エミッタの表面電極から上記第１のバイ
アホール内に延びて上記第１のバイアホールの底部に達
する金属配線を形成する工程と、上記基板の裏面側を上
記第１のバイアホールの底部に達するまで研摩する工程
と、上記第１のバイアホール内の金属配線と接触するよ
うに、上記研摩後の基板裏面に金属からなるヒートシン
ク層を設ける工程を有しているので、放熱性を改善で
き、エミッタインダクタンスを低減できるヘテロ接合型
バイポーラトランジスタが作製される。
ジスタの製造方法は、半導体基板の表面側にコレクタ
層、ベース層およびエミッタ層をこの順に積層し、上に
なった層ほど面積が小さくなるように上記各層をパター
ン加工するとともに、上記各層の表面部分に、それぞれ
オーミック接触のための表面電極を形成する工程と、上
記エミッタ層、ベース層、コレクタ層を貫通して上記基
板内の所定の深さで止まる第１のバイアホールを形成す
る工程と、上記エミッタの表面電極から上記第１のバイ
アホール内に延びて上記第１のバイアホールの底部に達
する金属配線を形成する工程と、上記基板の裏面側を上
記第１のバイアホールの底部に達するまで研摩する工程
と、上記第１のバイアホール内の金属配線と接触するよ
うに、上記研摩後の基板裏面に金属からなるヒートシン
ク層を設ける工程を有しているので、放熱性を改善で
き、エミッタインダクタンスを低減できるヘテロ接合型
バイポーラトランジスタが作製される。
【０１１９】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法では、上記第１のバイアホールを上
記エミッタ層、ベース層、コレクタ層を貫通するまで形
成した後、上記エミッタ層、ベース層、コレクタ層の表
面及び側面を覆う絶縁膜を設け、さらに上記第１のバイ
アホールを上記基板の裏面側へ向かって延長するので、
エッチングによる第１のバイアホールの寸法シフトが抑
制されて、素子の高精度化、特性の高均一化が図られ
る。また、エミッタ層、ベース層、コレクタ層の側面に
表面荒れやダメージが生じなくなる。したがって、素子
の高信頼性化が図られる。
ンジスタの製造方法では、上記第１のバイアホールを上
記エミッタ層、ベース層、コレクタ層を貫通するまで形
成した後、上記エミッタ層、ベース層、コレクタ層の表
面及び側面を覆う絶縁膜を設け、さらに上記第１のバイ
アホールを上記基板の裏面側へ向かって延長するので、
エッチングによる第１のバイアホールの寸法シフトが抑
制されて、素子の高精度化、特性の高均一化が図られ
る。また、エミッタ層、ベース層、コレクタ層の側面に
表面荒れやダメージが生じなくなる。したがって、素子
の高信頼性化が図られる。
【０１２０】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法では、上記第１のバイアホールを上
記エミッタ層、ベース層、コレクタ層を貫通するまで形
成する第１段階では、ウエットエッチングまたは低パワ
ー条件のドライエッチングを行うので、上記エミッタ
層、ベース層、コレクタ層の側面に表面荒れやダメージ
が生じるのを効果的に防止できる。したがって、素子の
高信頼性化が図られる。また、上記第１のバイアホール
を上記基板の裏面側へ向かって延長する第２段階では、
高パワー条件のドライエッチングを行うので、横方向へ
のエッチング広がりを抑えながら高速のエッチングを行
うことができ、深いバイアホールを比較的短時間で形成
できる。
ンジスタの製造方法では、上記第１のバイアホールを上
記エミッタ層、ベース層、コレクタ層を貫通するまで形
成する第１段階では、ウエットエッチングまたは低パワ
ー条件のドライエッチングを行うので、上記エミッタ
層、ベース層、コレクタ層の側面に表面荒れやダメージ
が生じるのを効果的に防止できる。したがって、素子の
高信頼性化が図られる。また、上記第１のバイアホール
を上記基板の裏面側へ向かって延長する第２段階では、
高パワー条件のドライエッチングを行うので、横方向へ
のエッチング広がりを抑えながら高速のエッチングを行
うことができ、深いバイアホールを比較的短時間で形成
できる。
【０１２１】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法では、上記エミッタ層をパターン加
工するとき、上記エミッタ層の外縁下部をエッチングし
てアンダーカットを形成し、上記基板の表面側に上記ベ
ース層の表面電極を構成すべき金属膜を成膜して、上記
ベース層の表面電極の内縁を、上記エミッタ層の外縁の
段差を用いて上記エミッタ層に対して自己整合的に形成
するとともに、上記金属膜とベース層とを同一のマスク
を用いて連続的にエッチングして、上記ベース層の表面
電極の外縁とベース層の外縁とが一致するように加工す
るので、ベース層の幅を広げることなく、ベース層の表
面電極の幅をエミッタ層の外縁からベース層の外縁の範
囲まで一杯に広げることができる。これにより、ベース
・コレクタ間の容量の増加を避けながら、ベース配線抵
抗の上昇を抑制できる。したがって、素子の高周波特性
の向上が図られる。
ンジスタの製造方法では、上記エミッタ層をパターン加
工するとき、上記エミッタ層の外縁下部をエッチングし
てアンダーカットを形成し、上記基板の表面側に上記ベ
ース層の表面電極を構成すべき金属膜を成膜して、上記
ベース層の表面電極の内縁を、上記エミッタ層の外縁の
段差を用いて上記エミッタ層に対して自己整合的に形成
するとともに、上記金属膜とベース層とを同一のマスク
を用いて連続的にエッチングして、上記ベース層の表面
電極の外縁とベース層の外縁とが一致するように加工す
るので、ベース層の幅を広げることなく、ベース層の表
面電極の幅をエミッタ層の外縁からベース層の外縁の範
囲まで一杯に広げることができる。これにより、ベース
・コレクタ間の容量の増加を避けながら、ベース配線抵
抗の上昇を抑制できる。したがって、素子の高周波特性
の向上が図られる。
【０１２２】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法では、エミッタ層の表面電極を形成
するのと同時に、金属配線をメッキするための配線パタ
ーンを形成しているので、エミッタ層の表面電極と金属
配線とを別々にパターン加工する場合に比して、工程が
短縮化される。したがって、製造コストの低減が図られ
る。
ンジスタの製造方法では、エミッタ層の表面電極を形成
するのと同時に、金属配線をメッキするための配線パタ
ーンを形成しているので、エミッタ層の表面電極と金属
配線とを別々にパターン加工する場合に比して、工程が
短縮化される。したがって、製造コストの低減が図られ
る。
【０１２３】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法では、上記金属配線を形成した後、
上記基板の裏面側を研摩するのに代えて、または上記基
板の裏面側を所定量だけ研摩した後、上記基板の裏面側
から上記第１のバイアホールの底部に達する第２のバイ
アホールを形成し、上記研摩後の基板裏面に金属からな
るヒートシンク層を、上記第２のバイアホールを通して
第１のバイアホール内の金属配線と接触するように設け
るので、基板裏面の研摩工程が省略されるか、または少
しの研摩量で済ませられる。特に、基板裏面側から第２
のバイアホールをウエットエッチングによって擂り鉢状
に形成した場合は、作製されたヘテロ接合型バイポーラ
トランジスタにおいて、基板裏面のヒートシンク層に近
づくにつれて第２のバイアホールが作る放熱経路が太く
なるので、さらに放熱性が改善される。
ンジスタの製造方法では、上記金属配線を形成した後、
上記基板の裏面側を研摩するのに代えて、または上記基
板の裏面側を所定量だけ研摩した後、上記基板の裏面側
から上記第１のバイアホールの底部に達する第２のバイ
アホールを形成し、上記研摩後の基板裏面に金属からな
るヒートシンク層を、上記第２のバイアホールを通して
第１のバイアホール内の金属配線と接触するように設け
るので、基板裏面の研摩工程が省略されるか、または少
しの研摩量で済ませられる。特に、基板裏面側から第２
のバイアホールをウエットエッチングによって擂り鉢状
に形成した場合は、作製されたヘテロ接合型バイポーラ
トランジスタにおいて、基板裏面のヒートシンク層に近
づくにつれて第２のバイアホールが作る放熱経路が太く
なるので、さらに放熱性が改善される。
【０１２４】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法では、上記エミッタ層、ベース層、
コレクタ層を貫通して上記基板内の所定の深さで止まる
第１のバイアホールを形成するのと同時に、上記基板上
で上記各層が占める領域以外の領域に、上記基板表面側
から上記第１のバイアホールよりも深いアライメント用
ホールを形成し、上記基板の裏面側を上記アライメント
用ホールの底部に達するまで研摩して、この基板の裏面
側に現れたアライメント用ホールを基準として上記第２
のバイアホールを形成するためのフォトリソグラフィを
行うので、基板表面側から形成した第１のバイアホール
に対して、基板裏面側から形成する第２のバイアホール
を、両面アライナ等の特殊な装置を用いることなく、通
常のアライナによって位置合わせすることができる。し
たがって、通常のフォトリソグラフィ技術による高精度
な位置合わせが行える。
ンジスタの製造方法では、上記エミッタ層、ベース層、
コレクタ層を貫通して上記基板内の所定の深さで止まる
第１のバイアホールを形成するのと同時に、上記基板上
で上記各層が占める領域以外の領域に、上記基板表面側
から上記第１のバイアホールよりも深いアライメント用
ホールを形成し、上記基板の裏面側を上記アライメント
用ホールの底部に達するまで研摩して、この基板の裏面
側に現れたアライメント用ホールを基準として上記第２
のバイアホールを形成するためのフォトリソグラフィを
行うので、基板表面側から形成した第１のバイアホール
に対して、基板裏面側から形成する第２のバイアホール
を、両面アライナ等の特殊な装置を用いることなく、通
常のアライナによって位置合わせすることができる。し
たがって、通常のフォトリソグラフィ技術による高精度
な位置合わせが行える。
【０１２５】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法では、コレクタ層、ベース層、エミ
ッタ層の表面電極のパターンを、それぞれ上記第１のバ
イアホールを形成すべき領域の周囲を一部欠落して取り
囲む略環状のパターンとしているので、リフトオフ用レ
ジストを溶剤で溶かすとき、溶剤が略環状のパターンの
外側からその欠落部分を通して内側へ容易に浸入する。
したがって、コレクタ層、ベース層、エミッタ層の表面
電極のパターンを完全な環状パターンとした場合に比し
て、リフトオフが容易に行える。
ンジスタの製造方法では、コレクタ層、ベース層、エミ
ッタ層の表面電極のパターンを、それぞれ上記第１のバ
イアホールを形成すべき領域の周囲を一部欠落して取り
囲む略環状のパターンとしているので、リフトオフ用レ
ジストを溶剤で溶かすとき、溶剤が略環状のパターンの
外側からその欠落部分を通して内側へ容易に浸入する。
したがって、コレクタ層、ベース層、エミッタ層の表面
電極のパターンを完全な環状パターンとした場合に比し
て、リフトオフが容易に行える。
【０１２６】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法では、上記基板の裏面側を上記第１
のバイアホールの底部に達するまで研摩するとき、研磨
液の電気抵抗を観測して、上記第１のバイアホール内の
金属配線の削りかすが研摩液中に混入して上記研摩液の
電気抵抗が変化した時を研摩の終点とするので、研摩の
終点が明確になり、基板裏面側の研摩量の精度が向上す
る。
ンジスタの製造方法では、上記基板の裏面側を上記第１
のバイアホールの底部に達するまで研摩するとき、研磨
液の電気抵抗を観測して、上記第１のバイアホール内の
金属配線の削りかすが研摩液中に混入して上記研摩液の
電気抵抗が変化した時を研摩の終点とするので、研摩の
終点が明確になり、基板裏面側の研摩量の精度が向上す
る。
【０１２７】一実施形態のヘテロ接合型バイポーラトラ
ンジスタの製造方法では、隣り合うヘテロ接合型バイポ
ーラトランジスタのコレクタ層の間に、イオン注入を行
って所定の厚さを持つ素子間分離領域を形成するので、
この素子間分離領域の厚さのお陰で、第１のバイアホー
ルを形成するためにフォトリソグラフィを行ったとき、
上記基板上のトランジスタ部とフィールド部（トランジ
スタの間の領域）との間の段差が低減されて、フォトレ
ジストマスクの膜厚が均一となる。したがって、第１の
バイアホールをエッチングしている間にマスク破れが発
生するおそれが解消される。しかも、金属配線を形成す
るときにトランジスタ部の被覆性が良好となり、素子信
頼性の向上が図られる。
ンジスタの製造方法では、隣り合うヘテロ接合型バイポ
ーラトランジスタのコレクタ層の間に、イオン注入を行
って所定の厚さを持つ素子間分離領域を形成するので、
この素子間分離領域の厚さのお陰で、第１のバイアホー
ルを形成するためにフォトリソグラフィを行ったとき、
上記基板上のトランジスタ部とフィールド部（トランジ
スタの間の領域）との間の段差が低減されて、フォトレ
ジストマスクの膜厚が均一となる。したがって、第１の
バイアホールをエッチングしている間にマスク破れが発
生するおそれが解消される。しかも、金属配線を形成す
るときにトランジスタ部の被覆性が良好となり、素子信
頼性の向上が図られる。
【０１２８】この発明の高周波送受信機は、上記いずれ
かのヘテロ接合型バイポーラトランジスタ若しくは並列
接続のヘテロ接合型バイポーラトランジスタ、上記いず
れかのヘテロ接合型バイポーラトランジスタの製造方法
によって作製されたヘテロ接合型バイポーラトランジス
タを、高周波増幅器として備えているので、この高周波
増幅器が放熱性に優れていることから、高周波増幅を行
う場合に、高利得で高出力動作が可能になる。また、高
信頼化が図られる。
かのヘテロ接合型バイポーラトランジスタ若しくは並列
接続のヘテロ接合型バイポーラトランジスタ、上記いず
れかのヘテロ接合型バイポーラトランジスタの製造方法
によって作製されたヘテロ接合型バイポーラトランジス
タを、高周波増幅器として備えているので、この高周波
増幅器が放熱性に優れていることから、高周波増幅を行
う場合に、高利得で高出力動作が可能になる。また、高
信頼化が図られる。
【図１】 （ａ）はこの発明の第１実施形態のＨＢＴの
平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ
線断面を示す図である。
平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ
線断面を示す図である。
【図２】 図１のＨＢＴを作成する工程図である。
【図３】 この発明の第２実施形態のＨＢＴの動作時の
放熱経路を説明する図である。
放熱経路を説明する図である。
【図４】 （ａ）はこの発明の第２実施形態のＨＢＴの
平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ
線断面を示す図である。
平面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ
線断面を示す図である。
【図５】 図４のＨＢＴを作製する工程図である。
【図６】 （ａ）はこの発明の第３実施形態の並列接続
のＨＢＴの平面パターンを示す図、（ｂ）は（ａ）にお
けるＢ−Ｂ線断面を示す図である。
のＨＢＴの平面パターンを示す図、（ｂ）は（ａ）にお
けるＢ−Ｂ線断面を示す図である。
【図７】 （ａ）は並列接続された正六角形のパターン
を持つＨＢＴの平面パターンを示す図、（ｂ）は並列接
続された円形のパターンを持つＨＢＴの平面パターンを
示す図である。
を持つＨＢＴの平面パターンを示す図、（ｂ）は並列接
続された円形のパターンを持つＨＢＴの平面パターンを
示す図である。
【図８】 この発明の第５実施形態のＨＢＴを示す断面
図である。
図である。
【図９】 図８のＨＢＴを作製する工程図である。
【図１０】 この発明の第６実施形態のＨＢＴを示す断
面図である。
面図である。
【図１１】 （ａ）は並列接続されたＨＢＴの間に分離
溝を備え、この分離溝が層間絶縁膜で埋め込まれている
場合の平面パターンを示す図、（ｂ）は（ａ）における
Ｂ−Ｂ線断面を示す図である。
溝を備え、この分離溝が層間絶縁膜で埋め込まれている
場合の平面パターンを示す図、（ｂ）は（ａ）における
Ｂ−Ｂ線断面を示す図である。
【図１２】 （ａ）は並列接続されたＨＢＴの間に分離
溝を備え、この分離溝が空洞である場合の平面パターン
を示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す
図である。
溝を備え、この分離溝が空洞である場合の平面パターン
を示す図、（ｂ）は（ａ）におけるＢ−Ｂ線断面を示す
図である。
【図１３】 図４に示したＨＢＴ５１を作製する場合
に、第２のバイアホールをドライエッチングにより基板
の裏面側から形成する例を示す工程図である。
に、第２のバイアホールをドライエッチングにより基板
の裏面側から形成する例を示す工程図である。
【図１４】 図１３の工程図を詳細に示す工程図であ
る。
る。
【図１５】 第２のバイアホールをウエットエッチング
により基板の裏面側から形成して得られたＨＢＴを示す
断面図である。
により基板の裏面側から形成して得られたＨＢＴを示す
断面図である。
【図１６】 この発明の第９実施形態のＨＢＴを示す断
面図である。
面図である。
【図１７】 この発明の第１０実施形態のＨＢＴを示す
断面図である。
断面図である。
【図１８】 隣り合うＨＢＴの間に素子間分離領域を設
けた例を示す断面図である。
けた例を示す断面図である。
【図１９】 上述の各ＨＢＴに適用できるエミッタオー
ミック電極４、ベースオーミック電極５、コレクタオー
ミック電極６の平面パターンを示す図である。
ミック電極４、ベースオーミック電極５、コレクタオー
ミック電極６の平面パターンを示す図である。
【図２０】 上述の各実施形態で基板の裏面側を研摩す
るのに適用できる研摩装置を示す図である。
るのに適用できる研摩装置を示す図である。
【図２１】 （ａ）は上述のいずれかのＨＢＴを備えた
高周波２段増幅器の回路構成を示す図、（ｂ）はその高
周波２段増幅器を搭載した携帯電話器を示す図である。
高周波２段増幅器の回路構成を示す図、（ｂ）はその高
周波２段増幅器を搭載した携帯電話器を示す図である。
【図２２】 （ａ）は並列接続された従来のＨＢＴの平
面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線
断面を示す図である。
面パターンを示す図、（ｂ）は（ａ）におけるＢ−Ｂ線
断面を示す図である。
１ エミッタ層 ２ ベース層 ３ コレクタ層３ ４ エミッタオーミック電極 ５ ベースオーミック電極 ６ コレクタオーミック電極 ９ 層間絶縁膜 １０ バイアホール １０ａ 第１のバイアホール １０ｂ 第２のバイアホール １１ 金属配線 １２ ＰＨＳ層 １３ 半絶縁性ＧａＡｓ基板 １６ アンダーカット １７ 分離溝 １９ 素子間分離領域 ２０ 研摩装置 ２４ 抵抗測定器 ４０ 高周波２段増幅器 ４１ 高周波送受信機
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F003 AP05 BA27 BA92 BF06 BH01 BH08 BH11 BH18 BH93 BH99 BJ99 BM02 BM03 BP93 BP95 BS04 BS08 5F082 AA06 AA25 BA05 DA02 DA03 DA05 DA06 EA13 EA15 EA17 EA20 FA01 GA02
Claims (17)
- 【請求項１】 半導体基板の表面側に積層されたエミッ
タ層、ベース層およびコレクタ層と、 上記基板裏面に設けられた金属からなるヒートシンク層
とを備え、 上記エミッタ層、ベース層、コレクタ層および基板をバ
イアホールが貫通し、 上記エミッタ層の表面電極と上記ヒートシンク層とが上
記バイアホール内を通る金属配線で接続されていること
を特徴とするヘテロ接合型バイポーラトランジスタ。 - 【請求項２】 請求項１に記載のヘテロ接合型バイポー
ラトランジスタにおいて、 上記バイアホールの断面形状は、各頂角が鈍角であるよ
うな多角形または円形であることを特徴とするヘテロ接
合型バイポーラトランジスタ。 - 【請求項３】 請求項１または２に記載のヘテロ接合型
バイポーラトランジスタにおいて、 上記バイアホールの内部が上記金属配線の材料で埋め込
まれていることを特徴とするヘテロ接合型バイポーラト
ランジスタ。 - 【請求項４】 請求項１、２または３に記載のヘテロ接
合型バイポーラトランジスタにおいて、 上記エミッタ層の周縁部の厚さがそのエミッタ層の他の
部分の厚さよりも薄く設定されていることを特徴とする
ヘテロ接合型バイポーラトランジスタ。 - 【請求項５】 共通の半導体基板に、請求項１乃至４の
いずれか一つに記載のヘテロ接合型バイポーラトランジ
スタが複数個並べて形成され、並列動作するように互い
に電気的に接続されていることを特徴とする並列接続の
ヘテロ接合型バイポーラトランジスタ。 - 【請求項６】 請求項５に記載の並列接続のヘテロ接合
型バイポーラトランジスタにおいて、 上記共通の半導体基板に、基板表面から基板裏面まで貫
通して、隣り合うヘテロ接合型バイポーラトランジスタ
の間を仕切る溝が設けられていることを特徴とするヘテ
ロ接合型バイポーラトランジスタ。 - 【請求項７】 半導体基板の表面側にコレクタ層、ベー
ス層およびエミッタ層をこの順に積層し、上になった層
ほど面積が小さくなるように上記各層をパターン加工す
るとともに、上記各層の表面部分に、それぞれオーミッ
ク接触のための表面電極を形成する工程と、 上記エミッタ層、ベース層、コレクタ層を貫通して上記
基板内の所定の深さで止まる第１のバイアホールを形成
する工程と、 上記エミッタの表面電極から上記第１のバイアホール内
に延びて上記第１のバイアホールの底部に達する金属配
線を形成する工程と、 上記基板の裏面側を上記第１のバイアホールの底部に達
するまで研摩する工程と、 上記第１のバイアホール内の金属配線と接触するよう
に、上記研摩後の基板裏面に金属からなるヒートシンク
層を設ける工程を有することを特徴とするヘテロ接合型
バイポーラトランジスタの製造方法。 - 【請求項８】 請求項７に記載のヘテロ接合型バイポー
ラトランジスタの製造方法において、 上記第１のバイアホールを上記エミッタ層、ベース層、
コレクタ層を貫通するまで形成した後、上記エミッタ
層、ベース層、コレクタ層の表面及び側面を覆う絶縁膜
を設け、さらに上記第１のバイアホールを上記基板の裏
面側へ向かって延長することを特徴とするヘテロ接合型
バイポーラトランジスタの製造方法。 - 【請求項９】 請求項８に記載のヘテロ接合型バイポー
ラトランジスタの製造方法において、 上記第１のバイアホールを上記エミッタ層、ベース層、
コレクタ層を貫通するまで形成する第１段階では、ウエ
ットエッチングまたは低パワー条件のドライエッチング
を行う一方、上記第１のバイアホールを上記基板の裏面
側へ向かって延長する第２段階では、高パワー条件のド
ライエッチングを行うことを特徴とするヘテロ接合型バ
イポーラトランジスタの製造方法。 - 【請求項１０】 請求項７に記載のヘテロ接合型バイポ
ーラトランジスタの製造方法において、 上記エミッタ層をパターン加工するとき、上記エミッタ
層の外縁下部をエッチングしてアンダーカットを形成
し、 上記基板の表面側に上記ベース層の表面電極を構成すべ
き金属膜を成膜して、上記ベース層の表面電極の内縁
を、上記エミッタ層の外縁の段差を用いて上記エミッタ
層に対して自己整合的に形成するとともに、 上記金属膜とベース層とを同一のマスクを用いて連続的
にエッチングして、上記ベース層の表面電極の外縁とベ
ース層の外縁とが一致するように加工することを特徴と
するヘテロ接合型バイポーラトランジスタの製造方法。 - 【請求項１１】 請求項７に記載のヘテロ接合型バイポ
ーラトランジスタの製造方法において、 上記コレクタ層、ベース層の表面電極を形成した後、上
記エミッタ層の表面電極を形成する前に上記第１のバイ
アホールを形成し、 上記エミッタ層の表面電極を形成するのと同時に、その
表面電極の材料からなり、上記エミッタ層の表面部分か
ら上記第１のバイアホール内に延びて上記第１のバイア
ホールの底部に達する配線パターンを形成し、 メッキ法により、その配線パターン上に上記金属配線を
形成することを特徴とするヘテロ接合型バイポーラトラ
ンジスタの製造方法。 - 【請求項１２】 請求項７に記載のヘテロ接合型バイポ
ーラトランジスタの製造方法において、 上記金属配線を形成した後、上記基板の裏面側を研摩す
るのに代えて、または上記基板の裏面側を所定量だけ研
摩した後、上記基板の裏面側から上記第１のバイアホー
ルの底部に達する第２のバイアホールを形成し、上記研
摩後の基板裏面に金属からなるヒートシンク層を、上記
第２のバイアホールを通して第１のバイアホール内の金
属配線と接触するように設けることを特徴とするヘテロ
接合型バイポーラトランジスタの製造方法。 - 【請求項１３】 請求項１２に記載のヘテロ接合型バイ
ポーラトランジスタの製造方法において、 上記エミッタ層、ベース層、コレクタ層を貫通して上記
基板内の所定の深さで止まる第１のバイアホールを形成
するのと同時に、上記基板上で上記各層が占める領域以
外の領域に、上記基板表面側から上記第１のバイアホー
ルよりも深いアライメント用ホールを形成し、 上記基板の裏面側を上記アライメント用ホールの底部に
達するまで研摩して、この基板の裏面側に現れたアライ
メント用ホールを基準として上記第２のバイアホールを
形成するためのフォトリソグラフィを行うことを特徴と
するヘテロ接合型バイポーラトランジスタの製造方法。 - 【請求項１４】 請求項７に記載のヘテロ接合型バイポ
ーラトランジスタの製造方法において、 上記コレクタ層、ベース層、エミッタ層の表面電極のパ
ターンを、それぞれ上記第１のバイアホールを形成すべ
き領域の周囲を一部欠落して取り囲むパターンとし、上
記各表面電極をリフトオフ法によって形成することを特
徴とするヘテロ接合型バイポーラトランジスタの製造方
法。 - 【請求項１５】 請求項７に記載のヘテロ接合型バイポ
ーラトランジスタの製造方法において、 上記基板の裏面側を上記第１のバイアホールの底部に達
するまで研摩するとき、研磨液の電気抵抗を観測して、
上記第１のバイアホール内の金属配線の削りかすが研摩
液中に混入して上記研摩液の電気抵抗が変化した時を研
摩の終点とすることを特徴とするヘテロ接合型バイポー
ラトランジスタの製造方法。 - 【請求項１６】 請求項７に記載のヘテロ接合型バイポ
ーラトランジスタの製造方法において、 共通の半導体基板に、上記ヘテロ接合型バイポーラトラ
ンジスタのエミッタ層、ベース層、コレクタ層を複数組
並べて形成し、 上記各ヘテロ接合型バイポーラトランジスタに第１のバ
イアホールを形成する前に、隣り合うヘテロ接合型バイ
ポーラトランジスタのコレクタ層の間に、イオン注入を
行って所定の厚さを持つ素子間分離領域を形成すること
を特徴とするヘテロ接合型バイポーラトランジスタの製
造方法。 - 【請求項１７】 請求項１乃至６のいずれか一つに記載
ヘテロ接合型バイポーラトランジスタ若しくは並列接続
のヘテロ接合型バイポーラトランジスタ、または請求項
７乃至１６のいずれか一つに記載のヘテロ接合型バイポ
ーラトランジスタの製造方法によって作製されたヘテロ
接合型バイポーラトランジスタを、高周波増幅器として
備えたことを特徴とする高周波送受信機。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267199A JP4438133B2 (ja) | 1999-08-19 | 1999-08-19 | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
| DE60039561T DE60039561D1 (de) | 1999-08-19 | 2000-08-18 | Heteroübergang-Bipolartransistor und Verfahren zur Herstellung |
| EP00117816A EP1077494B1 (en) | 1999-08-19 | 2000-08-18 | Heterojunction bipolar transistor and method for fabricating the same |
| US09/641,819 US6633075B1 (en) | 1999-08-19 | 2000-08-18 | Heterojunction bipolar transistor and method for fabricating the same |
| US10/631,806 US6844575B2 (en) | 1999-08-19 | 2003-08-01 | Heterojunction bipolar transistor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23267199A JP4438133B2 (ja) | 1999-08-19 | 1999-08-19 | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060593A true JP2001060593A (ja) | 2001-03-06 |
| JP4438133B2 JP4438133B2 (ja) | 2010-03-24 |
Family
ID=16942982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23267199A Expired - Fee Related JP4438133B2 (ja) | 1999-08-19 | 1999-08-19 | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6633075B1 (ja) |
| EP (1) | EP1077494B1 (ja) |
| JP (1) | JP4438133B2 (ja) |
| DE (1) | DE60039561D1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004296567A (ja) * | 2003-03-26 | 2004-10-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2005101402A (ja) * | 2003-09-26 | 2005-04-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2005353936A (ja) * | 2004-06-14 | 2005-12-22 | Sharp Corp | 半導体装置 |
| US7208778B2 (en) | 2002-07-23 | 2007-04-24 | Mediatek Incorporation | Power amplifier having high heat dissipation |
| US7741700B2 (en) | 2004-03-30 | 2010-06-22 | Nec Corporation | Transistor with heat dissipating means |
| JP2013219081A (ja) * | 2012-04-04 | 2013-10-24 | Mitsubishi Electric Corp | トランジスタ |
| US8710591B2 (en) | 2009-10-27 | 2014-04-29 | Samsung Electronics Co., Ltd. | Semiconductor chip, stack module, and memory card |
| JP2016197619A (ja) * | 2015-04-02 | 2016-11-24 | 住友電気工業株式会社 | 半導体素子形成用基板、半導体素子形成用基板の製造方法、及び半導体素子の製造方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4468609B2 (ja) * | 2001-05-21 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2002373957A (ja) * | 2001-06-14 | 2002-12-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4053257B2 (ja) * | 2001-06-14 | 2008-02-27 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| US6856004B2 (en) * | 2001-07-10 | 2005-02-15 | Anadigics, Inc. | Compact layout for a semiconductor device |
| US20050104027A1 (en) * | 2003-10-17 | 2005-05-19 | Lazarev Pavel I. | Three-dimensional integrated circuit with integrated heat sinks |
| DE102004012818B3 (de) | 2004-03-16 | 2005-10-27 | Infineon Technologies Ag | Verfahren zum Herstellen eines Leistungshalbleiterbauelements |
| US7253498B2 (en) * | 2004-07-06 | 2007-08-07 | Legerity Inc. | Bipolar transistor with geometry optimized for device performance, and method of making same |
| US7339267B2 (en) * | 2005-05-26 | 2008-03-04 | Freescale Semiconductor, Inc. | Semiconductor package and method for forming the same |
| US7342294B2 (en) * | 2005-07-01 | 2008-03-11 | International Business Machines Corporation | SOI bipolar transistors with reduced self heating |
| WO2007138771A1 (ja) * | 2006-05-26 | 2007-12-06 | Murata Manufacturing Co., Ltd. | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 |
| DE102006035121B4 (de) * | 2006-07-28 | 2011-05-19 | Infineon Technologies Ag | Bipolartransistor mit reduziertem Substratstrom |
| US8601589B2 (en) * | 2007-03-05 | 2013-12-03 | Microsoft Corporation | Simplified electronic messaging system |
| JP5298559B2 (ja) * | 2007-06-29 | 2013-09-25 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US8003525B2 (en) | 2007-06-29 | 2011-08-23 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| KR101381348B1 (ko) | 2008-02-14 | 2014-04-17 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US20120032339A1 (en) * | 2010-08-04 | 2012-02-09 | Nanya Technology Corporation | Integrated circuit structure with through via for heat evacuating |
| US9093491B2 (en) | 2012-12-05 | 2015-07-28 | International Business Machines Corporation | Bipolar junction transistors with reduced base-collector junction capacitance |
| US9997443B2 (en) | 2013-02-25 | 2018-06-12 | Infineon Technologies Ag | Through vias and methods of formation thereof |
| TWI512923B (zh) * | 2013-06-18 | 2015-12-11 | 矽品精密工業股份有限公司 | 中介板及其製法 |
| CN105849873B (zh) * | 2014-01-10 | 2019-01-11 | 株式会社村田制作所 | 半导体装置 |
| US9184267B1 (en) * | 2014-07-31 | 2015-11-10 | Chung Hua University | Power semiconductor device and method for manufacturing the same |
| JP6252873B2 (ja) * | 2015-03-27 | 2017-12-27 | 株式会社オートネットワーク技術研究所 | 車載配電基板、電気接続箱および充放電コントローラ |
| MA44708A (fr) * | 2016-12-06 | 2021-03-24 | Infineon Technologies Ag | Procédé de fabrication d'un dispositif à semi-conducteur nitrure du groupe iii avec un un trou d'interconnexion traversant le substrat |
| US10319830B2 (en) | 2017-01-24 | 2019-06-11 | Qualcomm Incorporated | Heterojunction bipolar transistor power amplifier with backside thermal heatsink |
| JP2020119974A (ja) * | 2019-01-23 | 2020-08-06 | 株式会社村田製作所 | 半導体装置 |
| US11935927B2 (en) * | 2021-11-10 | 2024-03-19 | Globalfoundries U.S. Inc. | Bipolar transistor with collector contact |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3825979A1 (de) * | 1988-07-27 | 1990-02-01 | Licentia Gmbh | Anordnung zur kuehlung von verlustleistung abgebenden bauelementen |
| US4939562A (en) * | 1989-04-07 | 1990-07-03 | Raytheon Company | Heterojunction bipolar transistors and method of manufacture |
| US5202752A (en) * | 1990-05-16 | 1993-04-13 | Nec Corporation | Monolithic integrated circuit device |
| JP2901091B2 (ja) * | 1990-09-27 | 1999-06-02 | 株式会社日立製作所 | 半導体装置 |
| JPH06209058A (ja) | 1993-01-12 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法，並びにその実装方法 |
| JP3204771B2 (ja) | 1993-01-14 | 2001-09-04 | 電気化学工業株式会社 | セラミックパッケージ |
| US5734193A (en) * | 1994-01-24 | 1998-03-31 | The United States Of America As Represented By The Secretary Of The Air Force | Termal shunt stabilization of multiple part heterojunction bipolar transistors |
| JPH08279562A (ja) * | 1994-07-20 | 1996-10-22 | Mitsubishi Electric Corp | 半導体装置、及びその製造方法 |
| US5986324A (en) * | 1997-04-11 | 1999-11-16 | Raytheon Company | Heterojunction bipolar transistor |
| JP3184493B2 (ja) * | 1997-10-01 | 2001-07-09 | 松下電子工業株式会社 | 電子装置の製造方法 |
| JP2001526873A (ja) * | 1998-02-26 | 2001-12-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 交流振幅依存形標識の発生装置 |
| US6051871A (en) * | 1998-06-30 | 2000-04-18 | The Whitaker Corporation | Heterojunction bipolar transistor having improved heat dissipation |
| US6414371B1 (en) * | 2000-05-30 | 2002-07-02 | International Business Machines Corporation | Process and structure for 50+ gigahertz transistor |
| US6376867B1 (en) * | 2000-08-03 | 2002-04-23 | Trw Inc. | Heterojunction bipolar transistor with reduced thermal resistance |
-
1999
- 1999-08-19 JP JP23267199A patent/JP4438133B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-18 DE DE60039561T patent/DE60039561D1/de not_active Expired - Lifetime
- 2000-08-18 US US09/641,819 patent/US6633075B1/en not_active Expired - Fee Related
- 2000-08-18 EP EP00117816A patent/EP1077494B1/en not_active Expired - Lifetime
-
2003
- 2003-08-01 US US10/631,806 patent/US6844575B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208778B2 (en) | 2002-07-23 | 2007-04-24 | Mediatek Incorporation | Power amplifier having high heat dissipation |
| US7413932B2 (en) | 2002-07-23 | 2008-08-19 | Mediatek Inc. | Power amplifier having high heat dissipation |
| JP2004296567A (ja) * | 2003-03-26 | 2004-10-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2005101402A (ja) * | 2003-09-26 | 2005-04-14 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7741700B2 (en) | 2004-03-30 | 2010-06-22 | Nec Corporation | Transistor with heat dissipating means |
| JP2005353936A (ja) * | 2004-06-14 | 2005-12-22 | Sharp Corp | 半導体装置 |
| US8710591B2 (en) | 2009-10-27 | 2014-04-29 | Samsung Electronics Co., Ltd. | Semiconductor chip, stack module, and memory card |
| JP2013219081A (ja) * | 2012-04-04 | 2013-10-24 | Mitsubishi Electric Corp | トランジスタ |
| JP2016197619A (ja) * | 2015-04-02 | 2016-11-24 | 住友電気工業株式会社 | 半導体素子形成用基板、半導体素子形成用基板の製造方法、及び半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6633075B1 (en) | 2003-10-14 |
| EP1077494B1 (en) | 2008-07-23 |
| US6844575B2 (en) | 2005-01-18 |
| DE60039561D1 (de) | 2008-09-04 |
| EP1077494A3 (en) | 2003-05-21 |
| US20040023463A1 (en) | 2004-02-05 |
| EP1077494A2 (en) | 2001-02-21 |
| JP4438133B2 (ja) | 2010-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001060593A (ja) | ヘテロ接合型バイポーラトランジスタおよびその製造方法 | |
| JP5011549B2 (ja) | 半導体装置 | |
| JP4977313B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20060108665A1 (en) | Semiconductor device, manufacturing method of the same, and electronic device | |
| JPH0897375A (ja) | マイクロ波集積回路装置及びその製造方法 | |
| JP2000260783A (ja) | 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置 | |
| US11830917B2 (en) | Unit cell and power amplifier module | |
| TW200405475A (en) | Semiconductor device and the manufacturing method thereof, and the power amplifier module | |
| JP2005327805A (ja) | 半導体装置およびその製造方法 | |
| JP2004327604A (ja) | 半導体装置およびその製造方法、並びに半導体モジュール | |
| JP2004072021A (ja) | 半導体装置 | |
| JP5162826B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007012644A (ja) | 半導体装置及びその製造方法 | |
| JP2008182036A (ja) | 半導体装置の製造方法 | |
| JP2010080815A (ja) | 半導体装置 | |
| JP2007324422A (ja) | 半導体装置およびその製造方法 | |
| US20030214016A1 (en) | Compact layout for a semiconductor device | |
| JP2000277530A (ja) | 半導体装置及びその製造方法 | |
| JP5543936B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 | |
| JP5783241B2 (ja) | 半導体装置 | |
| JP4159535B2 (ja) | 半導体装置及びその製造方法 | |
| JP5527313B2 (ja) | 半導体装置およびそれを用いた無線通信機器 | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| JP2005101402A (ja) | 半導体装置およびその製造方法 | |
| JPH104100A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |