JP2005353936A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005353936A JP2005353936A JP2004174983A JP2004174983A JP2005353936A JP 2005353936 A JP2005353936 A JP 2005353936A JP 2004174983 A JP2004174983 A JP 2004174983A JP 2004174983 A JP2004174983 A JP 2004174983A JP 2005353936 A JP2005353936 A JP 2005353936A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- semiconductor device
- unit
- semiconductor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【課題】 総面積が小さく、かつ全体としての接地インダクタンスが大きく、しかも各半導体素子の接地インダクタンスが略均一な半導体装置を提供する。
【解決手段】 この半導体装置では、隣り合う2つの単位トランジスタ101間の第1の部分103にバイアホール102が形成されている一方、隣り合う2つの単位トランジスタ101間の第2の部分104にバイアホール102が形成されていない。この第1の部分103と第2の部分104とは、配列の方向に向かって交互に存在している。各単位トランジスタ101のエミッタインダクタンスがほぼ均一になるように、各バイアホール102が配置されている。さらに、各バイアホール102は、各単位トランジスタ101のRF動作時の熱分布がほぼ均一になるように配置されている。
【選択図】 図1
Description
上記複数の半導体素子間の所定の箇所に配置されたバイアホールとを備え、
隣り合う2つの上記半導体素子間に上記バイアホールが形成された第1の部分と、隣り合う2つの上記半導体素子間に上記バイアホールが形成されていない第2の部分とを、上記複数の半導体素子の各接地インダクタンスが略均一になるように配置したことを特徴としている。
かつ、上記中央部に形成されたバイアホールの面積が、上記端部に形成されたバイアホールの面積よりも大きい。
図1に、この発明の半導体装置の第1実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面を示し、図2に、この第1実施形態の要部の概略断面を示す。
ただし、上記半絶縁性GaAs基板100に替えて、Si基板、InP基板、SiC基板、サファイヤ基板等、他の基板を用いてもよい。また、上記コレクタ層、上記ベース層、上記エミッタ層の材質の組み合わせは、上記に限定されるものではない。すなわち、上記材質としては、Si、SiGe、GaAs、AlAs、InAs、GaP、AlP、InP、GaN、AlN、InN、または、これらの混晶を適宜用いればよい。また、各層の半導体の導電型も適宜選択可能である。さらに、上記コレクタコンタクト層、上記エッチング停止層、上記エミッタコンタクト層、上記保護層およびバラスト抵抗層等を必要に応じて用いることができる。
次に、このマルチフィンガータイプのHBTで構成した第1実施形態のトランジスタ装置の特性について説明する。
次に、図7に、この発明の半導体装置の第2実施形態としてのマルチフィンガータイプのトランジスタ装置の要部の概略上面を示す。
次に、図8に、この発明の半導体装置の第3実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面図を示す。
次に、図9に、この発明の半導体装置の第4実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面を示す。
次に、図10に、この発明の半導体装置の第5実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面を示す。
次に、図11に、この発明の半導体装置の第6実施形態であるマルチフィンガータイプのトランジスタ装置の要部の概略上面を示す。
101,701a,701b,801a,801b,901,1001,1101 単位トランジスタ
102,702a,702b,802a,802b,902,903,1002,1102a,1102b バイアホール
103,P1,Q1,R1,S1 第1の部分
104,P2,Q2,R2,S2 第2の部分
201 裏面金属層
202 エミッタ電極
203 金属配線
204 ベース電極
205 コレクタ電極
Claims (6)
- 所定の方向に並んで配置されると共に並列に接続された複数の半導体素子と、
上記複数の半導体素子間の所定の箇所に配置されたバイアホールとを備え、
隣り合う2つの上記半導体素子間に上記バイアホールが形成された第1の部分と、隣り合う2つの上記半導体素子間にバイアホールが形成されていない第2の部分とを、上記複数の半導体素子の各接地インダクタンスが略均一になるように配置したことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
上記第1の部分と第2の部分とを上記所定の方向に沿って交互に配置したことを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
上記半導体素子とこの半導体素子に最も近いバイアホールとの間の距離が、上記複数の半導体素子について略等しくなっていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
上記複数の半導体素子のRF動作時の熱分布が略均一になるように、上記バイアホールを配置したことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
上記所定の方向における中央部で隣り合う2つの半導体素子間の距離が、上記所定の方向における端部で隣り合う2つの半導体素子間の距離よりも長く、
かつ、上記中央部に形成されたバイアホールの面積が、上記端部に形成されたバイアホールの面積よりも大きいことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
上記所定の方向における中央部でのバイアホール密度が上記所定の方向における端部でのバイアホール密度よりも高いことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004174983A JP4880206B2 (ja) | 2004-06-14 | 2004-06-14 | Rf半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004174983A JP4880206B2 (ja) | 2004-06-14 | 2004-06-14 | Rf半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005353936A true JP2005353936A (ja) | 2005-12-22 |
JP4880206B2 JP4880206B2 (ja) | 2012-02-22 |
Family
ID=35588124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004174983A Expired - Fee Related JP4880206B2 (ja) | 2004-06-14 | 2004-06-14 | Rf半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4880206B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06342803A (ja) * | 1992-05-29 | 1994-12-13 | Texas Instr Inc <Ti> | トランジスタ |
JPH1187367A (ja) * | 1997-09-12 | 1999-03-30 | Nec Corp | 半導体装置 |
JPH11150127A (ja) * | 1997-11-19 | 1999-06-02 | Nec Corp | 半導体装置及びその製造方法 |
JP2001060593A (ja) * | 1999-08-19 | 2001-03-06 | Sharp Corp | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
JP2003051502A (ja) * | 2001-05-29 | 2003-02-21 | Sharp Corp | 半導体装置およびその製造方法 |
-
2004
- 2004-06-14 JP JP2004174983A patent/JP4880206B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06342803A (ja) * | 1992-05-29 | 1994-12-13 | Texas Instr Inc <Ti> | トランジスタ |
JPH1187367A (ja) * | 1997-09-12 | 1999-03-30 | Nec Corp | 半導体装置 |
JPH11150127A (ja) * | 1997-11-19 | 1999-06-02 | Nec Corp | 半導体装置及びその製造方法 |
JP2001060593A (ja) * | 1999-08-19 | 2001-03-06 | Sharp Corp | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
JP2003051502A (ja) * | 2001-05-29 | 2003-02-21 | Sharp Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4880206B2 (ja) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5011549B2 (ja) | 半導体装置 | |
KR101371907B1 (ko) | 3족 질화물 기반 플립-칩 집적 회로 및 그 제조 방법 | |
US20130146946A1 (en) | Semiconductor device and method for fabricating same | |
KR101132898B1 (ko) | 열 스페이서를 갖는 반도체 소자 | |
JP2010278280A (ja) | 高周波半導体装置 | |
CN109994440B (zh) | 半导体装置 | |
WO2005096365A1 (ja) | 半導体装置 | |
Saunier et al. | InAlN barrier scaled devices for very high $ f_ {T} $ and for low-voltage RF applications | |
US6943387B2 (en) | Semiconductor device, manufacturing thereof and power amplifier module | |
JP2001060593A (ja) | ヘテロ接合型バイポーラトランジスタおよびその製造方法 | |
US20060108665A1 (en) | Semiconductor device, manufacturing method of the same, and electronic device | |
JP2005236259A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法、及びそれを用いた電力増幅器 | |
JP7242777B2 (ja) | バイパス・ゲート式トランジスタを備える高出力mmicデバイス | |
TWI752598B (zh) | 放大電路之單位單元及功率放大器模組 | |
US6507047B2 (en) | Power transistors for radio frequencies | |
Akso et al. | First demonstration of four-finger N-polar GaN HEMT exhibiting record 712-mW output power with 31.7% PAE at 94 GHz | |
KR20030036102A (ko) | 베이스와 콜렉터 스트랩을 구비한 전력 증폭기 | |
KR20130031690A (ko) | 파워 소자 및 그 제조 방법 | |
JP2007012644A (ja) | 半導体装置及びその製造方法 | |
JP4880206B2 (ja) | Rf半導体装置 | |
JP2008182158A (ja) | 半導体装置 | |
US11728419B2 (en) | High electron mobility transistor | |
JP2006185990A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
CN114843335A (zh) | 一种基于非对称欧姆再生长区域的高线性GaN HEMT器件及其制备方法 | |
JP2010081249A (ja) | 安定化回路および安定化回路を備える半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |